JP2009038335A - ビルドアップ層を備えたウェーハレベルパッケージ構造 - Google Patents

ビルドアップ層を備えたウェーハレベルパッケージ構造 Download PDF

Info

Publication number
JP2009038335A
JP2009038335A JP2007327272A JP2007327272A JP2009038335A JP 2009038335 A JP2009038335 A JP 2009038335A JP 2007327272 A JP2007327272 A JP 2007327272A JP 2007327272 A JP2007327272 A JP 2007327272A JP 2009038335 A JP2009038335 A JP 2009038335A
Authority
JP
Japan
Prior art keywords
layer
dielectric layer
chip
build
elastic dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007327272A
Other languages
English (en)
Inventor
Wen-Kun Yang
ヤン，ウェン−クン
Chao-Nan Chou
チョウ，チャオ−ナン
Ching-Shun Huang
フアン，チン−シュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW096128320A external-priority patent/TWI346983B/zh
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of JP2009038335A publication Critical patent/JP2009038335A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】外部からの応力やチップと搭載基板の熱膨張係数の不整合により半田ボールにひび割れが発生することを防止したビルドアップ層を備えたウェーハレベルパッケージ構造を提供する。
【解決手段】低誘電率（Ｌｏｗ−ｋ）と高い伸び性質を有する弾性材料を、半導体装置パッケージングのビルドアップ層に使用される誘電層３０５の材料として使用することで、特に基板レベル温度サイクル試験の信頼性を向上させることができる。原則として、誘電層３０５は、ＣＴＥ（熱膨張係数）不整合問題による応力を吸収することができる。
【選択図】図３

Description

本発明は、ウェーハレベルパッケージに関し、より具体的には、ビルドアップ層処理において弾性誘電層を設けたウェーハレベルパッケージ構造に関し、ウェーハレベルパッケージ構造は、半田ボールと印刷回路基板の間の補強応力を誘発する温度変化により半田ボールがひび割れて生じる開放回路を防止する。
初期のリードフレームパッケージ技術は、その端末密度が高過ぎることから、進歩した半導体ダイシングには既に不適切となっている。そのため、進歩した半導体ダイシングのパッケージ要求を満たすべく、ＢＧＡ（ボール格子アレイ）の新たなパッケージ技術が開発されている。ＢＧＡパッケージには、球状の端末のピッチがリードフレームパッケージのピッチよりも短いという利点と、ＢＧＡの端末が損傷および変形しないという利点がある。これに加え、信号送信距離が短いため動作周波数が上昇することで、より高速な効率の要求を満たすことができる。殆どのパッケージ技術は、ウェーハ上のダイスを各ダイスに分割し、次に各ダイに対してパッケージおよび試験を施すというものであった。また別の、「ウェーハレベルパッケージ（ＷＬＰ）」と呼ばれるパッケージ技術では、ダイスを個々のダイに分割する前に、ウェーハ上のダイスをパッケージすることが可能である。ＷＬＰ技術には、製造サイクル時間、低コスト、アンダーフィルおよびモデリングの不要といったいくつかの利点がある。
さらに、ＣＳＰ（チップスケールパッケージ）またはＦＣ（フリップチップ）パッケージでは、チップは小型化および高密度化（多数の端末を具備する）する傾向にある。この発展とともに、ダイの隣接した接触部どうしの間隔が非常に狭くなったことで、半田ボールの配置が困難となり、表面搭載失敗の問題が生じることとなった。したがって、半導体パッケージの信頼性と生産性が大幅に低下し、ＣＳＰまたはＦＣパッケージの技術が混迷することとなった。上述の問題を解決するために、米国特許６、２７１、４６９号の「direct build-up layer on an encapsulated die package」からの半導体パッケージが提案された。
チップパッケージ技術では、通常はチップパッケージの縁で生じる様々な電気結合がダイの有効面にて実施される。ダイの有効面、さらにこれによりチップパッケージのピンアウト位置で著しい熱が発生する。チップの有効面上の端末に対して、ボンドワイヤ、ボール、バンプなどと様々に呼ばれる電気接続が行われる。こうした接続には、基板と半田および／またはプラスチックとの機械接続および電気結合が含まれる。接続が半田バンプである場合には、フリップチップ上の半田バンプが基板上のボンディングパッドに半田付けされる。フリップチップ技術の１つの特徴は、装置の温度サイクル中における半田接合部上の剪断応力である。この剪断応力の一部は、クリップチップおよび搭載基板のＣＴＥの差によって生じる。
さらに、チップパッケージを図１で示す。このパッケージ構造は、ウェーハ１０１上のチップ１００を被覆した誘電層１０５を備えている。誘電層１０５の材料はベンゾシクロブデン（ＢＣＢ）、ポリイミド（ＰＩ）であってよい。チップ１００の電気的に接続したＩ／Ｏパッド１０４に相互接続した金属層１０３を介して チップ１００上に再分配層（ＲＤＬ）トレース１０２が形成されている。再分配層トレース１０２は、周知のフォトリソグラフィ技術に従って、金属再分配層の選択された部分を除去することにより、相互接続金属１０３上に形成される。
次に、隔離層１０６で再分配層（ＲＤＬ）１０２を被覆することで、これに形成された複数の開口部を被覆する。これら複数の開口部は、フォトリソグラフィ処理に従って、隔離層１０６の選択された部分を除去することで形成されている。各開口部は、印刷回路基板または外部部品と電気結合するための半田ボール１０７を設けている。隔離層１０６の材料は、ＣＴＥが約５０（ｐｐｍ／℃）、伸びが約１０％、さらにプラスチック材料の性質と同じ硬度を備えた、ＢＣＢまたはポリイミド（ＰＩ）のような誘電層であってよい。
前述のウェーハレベルパッケージ構造では、一般に、半田ボール１０７を強化するために材料を追加する必要がある。高電力スパッタリング処理を使用して再分配層（ＲＤＬ）１０２を誘電層１０５に付着させることでシード金属層を形成し、これにより、再分配層（ＲＤＬ）１０２と誘電層１０５の間に優れた接着を作成することができるが、これが半田ボールの欠点となる。半田金属で、ＩＲ再流動後にＵＢＭ構造（図示はない）を介して再分配層（ＲＤＬ）１０２に接続した半田ボール１０７を形成できる。半田ボール１０７を印刷回路基板に接合する場合に、半田ボール１０７と再分配層（ＲＤＬ）１０２の間の接合部分の温度の影響によって応力が誘発され、温度差（サイクル）によって上昇した補強応力のために半田ボール１０７にひび割れが発生し、その結果、半田ボールと金属パッドの間に開放回路が生じる可能性がある。図２に示すように、剪断アーム２０２を半田ボール剪断試験（半田ボールと半田金属パッドの間の半田接合強度を識別する方法）に応用した。半田金属パッド２０３上に形成された半田ボール２０４が剪断アーム２０２によって押されると、半田金属パッド２０３とＢＣＢ／ＰＩベースの誘電層２０１の間の強力な接着によって、半田ボール２０４が元の位置から押し出される。換言すれば、チップサイトまたはＰＣＢサイトのいずれかに半田のひび割れが生じると、基板レベル温度サイクル試験またはボール剪断試験の失敗モードということになる。
前述を考慮して、本発明は、上述の欠点を克服する、改善されたウェーハレベルパッケージ構造を提供する。
本発明の目的は、ビルドアップ層を設けたウェーハレベルまたはチップサイズパッケージ構造を提供することである。本発明のこのウェーハレベルパッケージ構造は、外部からの力や高温の熱応力が原因で起こる半田ボールのひび割れによる開放回路を防止することができる。
本発明は、ウェーハレベルまたはチップサイズパッケージ構造を提供する。このパッケージ構造は、弾性誘電層からなるビルドアップ層と、前記ビルドアップ層を設けて設計され、チップに結合している伝導層とを備え、この伝導層は、スパッタリングシード金属層処理に低電力を採用して形成されており、これにより、前記伝導層と前記弾性誘電層と間に、前記伝導層と外部の半田ボールの間の接着よりも弱い接着が得られる。
低誘電率（Ｌｏｗ−ｋ）、１００（ｐｐｍ／℃）よりも高いＣＴＥ（熱膨張係数）、約４０％（好ましくは３０〜５０％）の伸びを設けたシリコンベース材料を半導体装置パッケージングのビルドアップ層に使用することで、弾性誘電体の変形と、再分配層と弾性誘電層の間の弱い接着力とにより、特に基板レベル温度サイクル試験の信頼性を向上させることが可能である。
チップはＩＣ（集積回路）装置である。弾性誘電層は、１００（ｐｐｍ／℃）よりも高いＣＴＥ性質と、約４０％、好ましくは３０〜５０％の伸び性質とを設けている。弾性誘電層は、複数のシリコンベースの誘電層を備えている。伝導層は再分配金属層を備え、再分配金属層はＴｉ／Ｃｕ／Ａｕ合金またはＴｉ／Ｃｕ／Ｎｉ／Ａｕ合金を含んでいる。外部部品は印刷回路基板を備えている。
このパッケージ構造は、チップを包囲する接着層と、さらに、接着層およびチップが上に形成されている剛体基板とを備えている。
上述した本発明の目的、その他の特徴および利点は、図面と共に以下の詳細な説明を読解することでより明白となる。
本発明はウェーハレベルパッケージングの後端部構造を提供し、また、本発明の範囲は、添付の請求項に明記されている場合を除いて、表現上制限されることはない。本発明は、シリコンベースの材料を使用するウェーハレベルパッケージングの構造を開示し、このシリコンベースの材料は、低誘電率（Ｌｏｗ−ｋ）を有し、ＣＴＥ（熱膨張係数）が１００（ｐｐｍ／℃）よりも高く、伸びが約４０％（好ましくは３０〜５０％）で、半導体装置パッケージングのビルドアップ層に使用されるプラスチック材料の性質とゴム材料の性質の中間の硬度を有する。本発明は、特に、基板レベルでの温度サイクル試験の信頼性を高めることができる。原則として、上述したシリコンベースの材料は、ＣＴＥ（熱膨張係数）不整合の問題による応力を吸収する。
図３は、本発明によるビルドアップ層処理を使用したウェーハレベルパッケージング構造を示す。ウェーハレベルパッケージング構造は、本発明の添付の請求項に明記されたものを除いて、表現上制限されることはない。このパッケージ構造は、ウェーハ３０１上のチップ３００を被覆している弾性の誘電層３０５を備える。弾性誘電層３０５の材料は、ＣＴＥ（熱膨張係数）が１００（ｐｐｍ／℃）よりも高く、伸びが約４０％（好ましくは３０〜５０％）、プラスチック材料の性質とゴム材料の性質の中間の硬度を有する、例えばＳＩＮＲ（シロキサンポリマー）のようなシリコンベースの材料であってよい。チップ３００の電気的に接続したＩ／Ｏパッド３０４に相互接続した金属層３０３を介して チップ３００上に再分配層（ＲＤＬ）トレース３０２が形成されている。再分配層トレース３０２は、周知のフォトリソグラフィ技術に従って、金属再分配層の選択された部分を除去することにより、相互接続金属３０３および誘電層３０５上に形成される。シリコンベースの弾性誘電層３０５の厚さは好ましくは３〜２０ｕｍであり、弾性誘電層の厚さは温度サイクルの応力に依存する。
或る好ましい実施形態では、再分配（ＲＤＬ）材料３０２の伝導層は、厚さ５〜２５ミクロンのＴｉ（チタン）／Ｃｕ（銅）／Ａｕ(金)合金またはＴｉ（チタン）／Ｃｕ（銅）／Ｎｉ（ニッケル）／Ａｕ（金）合金を含有している。Ｔｉ／Ｃｕ合金はスパッタリング技術により、Ｃｕ／Ａｕ合金またはＣｕ／Ｎｉ／Ａｕ合金は電気めっきにより形成することができる。この場合、上記の金属合金の厚さは約５〜２０ミクロンである。金属パッド３０４の材料は、ＡｌまたはＣｕ、あるいはこれらの組み合わせであってよい。再分配層金属とレース３０２の作成に電気めっき処理を使用することで、温度サイクリングにおけるＣＴＥの不整合による応力に対抗することが可能な、より厚い金属が得られるようになる。
次に、別の誘電層３０６が誘電層３０５上に形成されて再分配層３０２を被覆し、その上にリソグラフィ処理に従って誘電層３０６の選択された部分を除去することで複数の開口部が形成される。各開口部は、印刷回路基板または外部部品（図示はないＵＢＭ構造）と電気的に結合するための接触金属ボール（半田ボール）３０７を設けている。一実施形態では、誘電層３０６の材料は、ＣＴＥ（熱膨張係数）が１００（ｐｐｍ／℃）よりも高く、伸びが約４０％（好ましくは３０〜５０％）で、プラスチック材料の性質とゴム材料の性質の中間の硬度を有する、例えばＳＩＮＲ（シロキサンポリマー）のようなシリコンベースの材料であってよい。再分配金属層上のシリコンベースの誘電層３０６の厚さは１０〜５０ｕｍであることが好ましく、再分配金属層の下のシリコンベース誘電層３０６の厚さは３ミクロンよりも厚い。
これに加え、再分配層３０２は、シード金属層と弾性誘電層３０５の間の接着剤の接着性を、再分配層３０２と半田金属接合部の間の接着剤の接着性よりも劣るようにさせるために、再分配層３０２は、シード金属層（例えばＴｉ／Ｃｕ）を形成するための低電力スパッタリング処理を使用して弾性誘電層３０５に付加させたシリコンベースの接着剤であってよい。一実施形態では、スパッタリングシード金属層処理における電力密度は、プレエッチングの場合で０．１〜０．５ｋｗ、スパッタリングシード金属の場合で１〜４ｋｗであることが好ましい。半田金属で、ＩＲ再流動後に再分配層３０２と接続する半田ボール３０７を形成することができる。半田ボール３０７を印刷回路基板と半田接合させる際に、半田ボール３０７と再分配層３０２の間の接合部分に温度の影響によって応力が誘発される可能性があるが、弾性誘電層３０５の変形性質、再分配層３０２と弾性誘電層３０５の間の弱い接着性のために、半田ボール３０７がひび割れすることはない。一実施形態では、弾性誘電層の変形比率は約３０〜５０％である。
図４の別の実施形態では、本発明によるビルドアップ層を設けたファンアウト・ウェーハレベルパッケージング構造を示す。このパッケージ構造は、剛体基板４００上に形成されたチップ４０１を備えている。例えば、剛体基板４００の材料は、金属、ガラス、シリコン、セラミック、ＦＲ４、ＦＲ５、ＢＴ、ＰＩまたはＰＣＢを備えている。剛体基板４００上にコアペースト４０２が形成され、隣接して配列されたチップ４０１の間の範囲を充填している。コアペースト４０２上には弾性誘電層４０６が形成されており、チップ４０１と、チップ４０１の金属パッド４０３に形成された複数の開口部とを被覆している。弾性誘電層４０６の材料は、ＣＴＥ（熱膨張係数）が１００（ｐｐｍ／℃）よりも高く、伸びが約４０％（好ましくは３０〜５０％）の、例えばＳＩＮＲ（シロキサンポリマー）のようなシリコンベースの材料であってよい。チップ４０１の電気的に接続したＩ／Ｏパッド４０３に相互接続した金属４０４を介して チップ４０１上に再分配層トレース４０５が形成されている。再分配層トレース４０５は、フォトリソグラフィ技術に従って、金属再分配層の選択された部分を除去することにより、相互接続金属４０４および弾性誘電層４０６上に形成される。
同様に、誘電層４０７が誘電層４０６上に形成されて再分配層４０５を被覆するとともに、フォトリソグラフィ処理に従って誘電層４０７の選択する部分を除去することで複数の開口部が形成される。各開口部は、印刷回路基板または外部部品と電気的に結合するための接触金属ボール（半田ボール）４０８を設けている。一実施形態では、誘電層４０７の材料は、ＣＴＥ（熱膨張係数）が１００（ｐｐｍ／℃）よりも高く、伸びが約４０％（好ましくは３０〜５０％）の、例えばＳＩＮＲ（シリコンポリマー）のようなシリコンベースの材料であってよい。
同様に、再分配層４０５は、シード金属層と弾性誘電層４０６の間の接着を、再分配層４０５と半田金属接合部の間の接着よりも劣るようにさせるために、シード金属層（例えばＴｉ／Ｃｕ）を形成するための低電力スパッタリング処理を使用してシリコンベースの弾性誘電層４０６に付加させた接着剤であってよい。一実施形態では、スパッタリングシード金属層処理における電力密度は、プレエッチングの場合で０．１〜０．５ｋｗ、スパッタリングシード金属の場合で１〜４ｋｗであることが好ましい。ＩＲ再流動後に、半田ボール４０８は再分配層４０５に接続される（図示はないＵＢＭ構造）。半田ボール４０８を印刷回路基板と半田接合させる際に、半田ボール４０８と再分配層４０５の間の接合部分に温度の影響によって応力が誘発される可能性があるが、弾性誘電層４０６の変形性質、再分配層４０５と弾性誘電層４０６の間の弱い接着性のために、半田ボール４０８がひび割れすることはない。一実施形態では、弾性誘電層の変形比率は約３０〜５０％である。
図５に示すように、剪断アーム５０２を半田ボール剪断試験に応用した。半田金属パッド５０３上に形成した（半田接合した）半田ボール５０４が、試験初期段階において剪断アーム５０２によって押されると、或る度数の変形について約４０％の伸びを有するシリコンベースの誘電層５０１と、半田金属パッド５０３とシリコンベースの誘電層５０１の間の弱い接着とにより、半田金属パッド（例えば再分配金属層上のＵＢＭ）５０３が上昇する。最終試験段階において、剪断アーム６０２を通る力が、シリコンベースの弾性誘電層６０１の最大伸びを超える場合には、半田ボール６０４に結合した半田金属パッド６０３が元の位置から剥脱される。さらに、剪断アーム６０２を通る力が、剪断アームがこの力を解放した後にシリコンベースの弾性誘電層６０１の最大伸びを超えない場合には、半田金属パッド６０３は元の位置に戻る。換言すれば、この実施形態では、基板レベル温度サイクル試験またはボール剪断試験の失敗モードは、図６に示すように、半田金属パッド（再分配金属層）６０３および弾性誘電層６０１からの剥奪ということになる。こうした条件下では、半田金属６０３が元の位置から移動し、既に電気的失敗がない状態であっても、半田金属ボールはやはり再分配金属層と接続する。本発明の構造によれば、半田ボールの剪断を開始し、半田ボールが元の位置を離れると（弾性誘電層の変形性質による）、また剪断アームが力を解放した後に、半田ボールが同じ位置へ戻る距離が剪断距離を超えない場合には、半田ボールを同じ位置へ戻すことができる。
図７のさらに別の実施形態では、本発明によるビルドアップ層を設けたチップサイズパッケージ構造を示す。この場合、半田ボール７０８が、Ｉ／Ｏパッド７０９を介して印刷回路基板７１０上に搭載されている。このチップサイズパッケージ構造は、剛体基板７００上に形成されたチップ７０２を備えている。剛体基板７００上にはコアペースト７０１が形成され、隣接して配置されたチップ７０２の間の範囲を充填している。また、コアペースト７０１上に弾性誘電層７０６が形成されており、チップ７０２と、チップ７０２の金属パッド７０３に形成された複数の開口部とを被覆している。チップ７０２上には、Ｉ／Ｏパッド７０３と電気接続するために、相互接続金属７０４を介して再分配層トレース７０５が形成されている。相互接続金属７０４および弾性誘電層７０６上に再分配層トレース７０５が形成されている。
同様に、誘電層７０６上に誘電層７０７が形成され、再分配層７０５と、これに形成された複数の開口部とを被覆している。各開口部は、印刷回路基板または外部部品７１０と電気結合するために接触金属ボール（半田ボール）７０８を設けている。
再分配層７０５と弾性誘電層７０６の間の接着は弱いため、高温状況中に外部から力がかかると（図中の矢印を参照）、図８に示すように誘電層７０６が変形し、これにより再分配層７０５が弾性誘電層７０６の表面から若干剥奪する。誘電層７０６の変形率はその厚さによって決定されることに留意すべきである。再分配層７０５の若干の剥奪による電気的失敗は予測されない。そのため、特に半田ボールを結合パッドから遠く離間させた場合に、本発明のパッケージ構造の寿命が延長される。
したがって、本発明によれば、前述したパッケージ構造には次のような利点がある。本発明のチップサイズパッケージまたはウェーハレベルパッケージ構造は、半田ボールを印刷回路基板上に半田接合した後の温度変化または付加された力によって発生した補強応力で半田ボールに生じるひび割れによる開放回路を防止することができる。さらに、半田ボールを強化するために材料を追加する必要がない。
特定の実施形態を例証および説明したが、等業者には、添付の請求項によってのみ制限される範囲から逸脱しない限りで様々な変更を行えることが明白となるだろう。
従来のウェーハレベルパッケージ構造の略線図である。 半田ボール剪断試験構造の略線図である。 本発明によるビルドアップ層を設けたウェーハレベルパッケージ構造の略線図である。 本発明によるビルドアップ層を設けたファンアウト・ウェーハレベルパッケージ構造の略線図である。 初期試験段階における半田ボール剪断試験の略線図である。 最終試験段階における半田ボール剪断試験の略線図である。 本発明によるビルドアップ層を設けたチップサイズパッケージ構造の略線図である。 本発明に従って外部力または高温条件を付加された状態にある、ビルドアップ層を備えたチップサイズパッケージ構造の略線図である。

Claims (5)

  1. パッケージの構造であって、
    弾性誘電層からなるビルドアップ層と、
    前記ビルドアップ層を設けて設計され、チップに結合している伝導層とを備えており、
    前記伝導層は、スパッタリングシード金属層処理に低電力を採用して形成されており、これにより、前記伝導層と前記弾性誘電層の間に、前記伝導層と半田ボールの間の接着よりも弱い接着が得られる、構造。
  2. 前記半田ボールに結合した印刷回路基板と、
    前記半田ボールを包囲する接着剤層と、
    剛体基板とをさらに備え、
    前記接着剤層と前記チップは前記剛体基板上に形成されている、請求項1に記載の構造。
  3. 前記スパッタリングシード金属層処理における電力密度は、プレエッチングの場合で０．１〜０．５ｋＷ、スパッタリングシード金属の場合で１〜４ｋＷであり、
    前記伝導層は５ミクロンよりも厚い、請求項1に記載の構造。
  4. 前記弾性誘電層は、１００（ｐｐｍ／℃）よりも高いＣＴＥ性質と、３０％を超える伸び性質、あるいは、１００（ｐｐｍ／℃）よりも高いＣＴＥ性質と、約３０〜５０％の伸び性質を有し、
    前記伝導層の下にある前記弾性誘電層の厚さは約３ミクロンであり、前記伝導層の上にある前記弾性誘電層の厚さは約１０〜５０ミクロンであり、
    前記弾性誘電層は複数のシリコンベースの誘電層を備えている、請求項1に記載の構造。
  5. 前記伝導層は、再分配金属層または相互接続金属層を備えており、
    前記再分配金属層は５ミクロンよりも厚いか、または約１０〜１５ミクロンであり、前記再分配金属層はＴｉ（チタン）／Ｃｕ（銅）／Ａｕ（金）合金、またはＴｉ（チタン）／Ｃｕ（銅）／Ｎｉ（ニッケル）／Ａｕ（金）合金を含んでいる、請求項1に記載の構造。
JP2007327272A 2007-08-01 2007-12-19 ビルドアップ層を備えたウェーハレベルパッケージ構造 Withdrawn JP2009038335A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096128320A TWI346983B (en) 2006-10-17 2007-08-01 Wafer level package structure with build up layers

Publications (1)

Publication Number Publication Date
JP2009038335A true JP2009038335A (ja) 2009-02-19

Family

ID=40280369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007327272A Withdrawn JP2009038335A (ja) 2007-08-01 2007-12-19 ビルドアップ層を備えたウェーハレベルパッケージ構造

Country Status (4)

Country Link
JP (1) JP2009038335A (ja)
KR (1) KR20090013656A (ja)
DE (1) DE102008034387A1 (ja)
SG (1) SG149741A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093439B2 (en) 2012-09-12 2015-07-28 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093439B2 (en) 2012-09-12 2015-07-28 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Also Published As

Publication number Publication date
SG149741A1 (en) 2009-02-27
DE102008034387A1 (de) 2009-02-26
KR20090013656A (ko) 2009-02-05

Similar Documents

Publication Publication Date Title
US8236608B2 (en) Stacking package structure with chip embedded inside and die having through silicon via and method of the same
US20090096098A1 (en) Inter-connecting structure for semiconductor package and method of the same
JP3759689B2 (ja) 半導体パッケージの製造方法
US7812434B2 (en) Wafer level package with die receiving through-hole and method of the same
US20080088004A1 (en) Wafer level package structure with build up layers
US7187078B2 (en) Bump structure
JP5657908B2 (ja) インターポーザ基板アセンブリ、電子デバイス・アセンブリ及びこれの製造方法
JP3548082B2 (ja) 半導体装置及びその製造方法
JP4131595B2 (ja) 半導体装置の製造方法
US6605525B2 (en) Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed
TWI460844B (zh) 具有內嵌式晶片及矽導通孔晶粒之堆疊封裝結構及其製造方法
US20090096093A1 (en) Inter-connecting structure for semiconductor package and method of the same
US20090166873A1 (en) Inter-connecting structure for semiconductor device package and method of the same
US20080237828A1 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
KR100630684B1 (ko) 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈
US20080157358A1 (en) Wafer level package with die receiving through-hole and method of the same
US20100007017A1 (en) Inter-connecting structure for semiconductor package and method for the same
JP2001320013A (ja) 半導体装置およびその製造方法
WO2005104211A2 (en) Land grid array packaged device and method of forming same
JP2004055628A (ja) ウエハレベルの半導体装置及びその作製方法
US6841884B2 (en) Semiconductor device
US20090008777A1 (en) Inter-connecting structure for semiconductor device package and method of the same
US20090212428A1 (en) Re-distribution conductive line structure and the method of forming the same
TW200845343A (en) Semiconductor device package having multi-chips with side-by-side configuration and the method of the same
US20070120268A1 (en) Intermediate connection for flip chip in packages

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090414