JP2006086541A - 電子部品及び半導体装置 - Google Patents
電子部品及び半導体装置 Download PDFInfo
- Publication number
- JP2006086541A JP2006086541A JP2005316857A JP2005316857A JP2006086541A JP 2006086541 A JP2006086541 A JP 2006086541A JP 2005316857 A JP2005316857 A JP 2005316857A JP 2005316857 A JP2005316857 A JP 2005316857A JP 2006086541 A JP2006086541 A JP 2006086541A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- stress relaxation
- collective
- wiring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】本発明は、チップ同士又はチップと回路基板と接合において、コストの削減又は信頼性の向上を図ることのできる集合型の半導体装置である。この集合型の半導体装置は、電極16を有する半導体チップ12と、半導体チップ12の上に設けられる応力緩和層14と、電極16から応力緩和層14の上にかけて形成される配線18と、応力緩和層14の上で配線18に形成されるハンダボール19と、を有する第1の半導体装置10と、第1の半導体装置10に電気的に接合される第2の半導体装置としてのベアチップ20と、を有する。
【選択図】図1
Description
したがって、ベアチップ同士の接合又は半導体装置の回路基板への実装において、考慮が足りなかった。
前記第1の半導体装置の前記電極に比して配置されたピッチが異なる電極を有し、前記第1の半導体装置の配線のうちのいずれかに電気的に接合される第2の半導体装置と、
を有する。
本発明によれば、第1及び第2の半導体装置が接合されて一つの集合型の半導体装置となる。また、第1の半導体装置が応力緩和構造を有するので、この応力緩和構造を介して、外部電極に加えられる応力を緩和することができる。すなわち、第1の半導体装置の外部電極を回路基板のパッド等にボンディングすると、半導体チップと回路基板との熱膨張係数の差によって応力が生じ得るが、応力緩和構造によって、この応力が緩和される。
また、一般的に半導体チップに形成される電極の位置はその半導体チップ単体において最良となる位置に設計することが好ましい。この場合に、第1の半導体装置の半導体チップにおける電極位置と、第1半導体チップの電極位置とは異なる位置に電極が存在する半導体チップを有する第2の半導体装置においては、双方の電極のピッチが異なるがために集合型(一体化)に形成するには、双方の電極位置を合わせるように設計しなければならない。しかしながら本発明のように、いずれかの配線を引き回してピッチ変換させることで電極位置が相異なる半導体チップを1つの集合型の半導体装置に形成することができる。
(2)前記応力緩和構造は、前記半導体チップの上に設けられる応力緩和層を含み、
前記外部電極と接続される配線は、前記電極から前記応力緩和層の上にかけて形成され、
前記外部電極は、前記応力緩和層の上で前記外部電極と接続される配線に形成されてもよい。
(3)前記応力緩和構造は、前記半導体チップの上に設けられる応力緩和層と、該応力緩和層を貫通するとともに該応力緩和層上に応力を伝達する接続部と、を含み、
前記外部電極と接続される配線は、前記応力緩和層の下に形成され、
前記外部電極は、前記接続部上に形成されてもよい。
(4)前記第2の半導体装置は、前記電極を有する半導体チップと、前記電極に設けられる外部電極と、からなるベアチップである。
これによれば、第2の半導体装置は、いわゆるベアチップであり、第1の半導体装置に対してフリップチップボンディングがなされる。このように、第2半導体装置としてベアチップを用いれば、加工が不要なため、低コスト及び工程の省略化を図ることができる。
(5)前記第2の半導体装置は、前記電極を有する半導体チップと、前記半導体チップの上に設けられる応力緩和層と、前記電極から前記応力緩和層の上にかけて形成される配線と、前記応力緩和層の上で前記配線に形成される外部電極と、を有してもよい。
これによれば、第1の半導体装置のみならず、第2の半導体装置も、応力緩和層によって応力を緩和できるようになっている。
(6)前記第2の半導体装置は、前記電極を有する半導体チップと、前記半導体チップの上に設けられる応力緩和層と、前記応力緩和層の下で前記電極から形成される配線と、前記応力緩和層を貫通するとともに該応力緩和層上に応力を伝達する接続部と、前記接続部上に形成される外部電極と、を有してもよい。
(7)前記第2の半導体装置は、前記電極から形成される配線と、該配線に形成される外部電極と、を有し、
前記第2の半導体装置の前記外部電極が、前記第1の半導体装置に電気的に接合されてもよい。
(8)前記第2の半導体装置と接続される配線は、前記半導体チップ上に形成され、
前記第2の半導体装置は、前記電極から形成される配線と、該配線に形成される外部電極と、を有し、
前記応力緩和層は、前記第2の半導体装置と接続される配線の少なくとも一部を避ける領域に形成されてもよい。
これによれば、第1の半導体装置の応力緩和層は、配線の少なくとも一部を避ける領域のみに形成されるので、応力緩和層の形成領域を減らすことができる。
(9)前記第2の半導体装置と接続される配線は、前記応力緩和層上に形成され、
前記第2の半導体装置は、前記電極から形成される配線と、該配線に形成される外部電極と、を有してもよい。
これによれば、第2の半導体装置が接合される配線は、応力緩和層上に形成されているので、半導体チップの設計をやり直さなくても、所望の形状にすることができる。したがって、既知の半導体装置を利用して第1の半導体装置を構成できるので、コストが上がるのを避けることができる。
(10)前記第2の半導体装置と接続される配線は、前記半導体チップ上に形成され、
前記第2の半導体装置は、前記電極から形成される配線と、該配線に形成される外部電極と、を有し、
前記応力緩和層は、前記第2の半導体装置と接続される配線の少なくとも一部を避ける領域に形成されてもよい。
(11)前記第2の半導体装置と接続される配線は、前記応力緩和層上に形成され、
前記第2の半導体装置は、前記電極から形成される配線と、該配線に形成される外部電極と、を有してもよい。
(12)前記第1の半導体装置に電気的に接合される少なくとも一つの第3の半導体装置を有してもよい。
これによれば、少なくとも3つの半導体装置を接合して、一つの集合型半導体装置とすることができる。
(13)前記全ての半導体装置を封止する樹脂パッケージと、
前記第1の半導体装置の電極に接続されるアウターリードと、
を有してもよい。
この半導体装置は、樹脂封止型のものである。
(14)前記第1の半導体装置は、前記第2の半導体装置との接続面とは反対側面に接着される放熱器を有してもよい。
こうして、第1の半導体装置の半導体チップの放熱を図ることができる。
(15)本発明に係る電子部品は、電極を有する素子チップと、前記素子チップの上に設けられる応力緩和構造と、前記電極から形成される複数の配線と、前記応力緩和構造上に形成されるとともに前記複数の配線のうちのいずれかに接続される外部電極と、を有する第1の電子部品と、
前記第1の電子部品の前記電極に比して配置されたピッチが異なる電極を有し、前記第1の半導体装置の配線のうちのいずれかに電気的に接合される第2の電子部品と、
を有する。
(16)本発明に係る電子部品の製造方法は、電極を有する素子チップと、前記素子チップの上に設けられる応力緩和構造と、前記電極から形成される複数の配線と、前記応力緩和構造上に形成されるとともに前記複数の配線のうちのいずれかに接続される外部電極と、を有する第1の電子部品に、前記複数の配線のうちのいずれかを介して、第2の電子部品を電気的に接合する工程を含む。
(17)本発明に係る半導体装置の製造方法は、電極を有する半導体チップと、前記半導体チップの上に設けられる応力緩和構造と、前記電極から形成される複数の配線と、前記応力緩和構造上に形成されるとともに前記複数の配線のうちのいずれかに接続される外部電極と、を有する第1の半導体装置に、前記複数の配線のうちのいずれかを介して、第2の半導体装置を電気的に接合する工程を含む。
これによって、上記集合型の半導体装置を製造することができる。
(18)前記第2の半導体装置と接続される配線は、パッドを有して前記半導体チップ上に形成され、
前記応力緩和構造は、前記パッドを避ける領域に形成される応力緩和層を含み、
前記第2の半導体装置は、電極と、該電極から形成される配線と、該配線に形成される外部電極と、を有し、
前記第2の半導体装置の外部電極と、前記第1の半導体装置の前記パッドと、を接合してもよい。
(19)前記応力緩和構造は、前記半導体チップの上に設けられる応力緩和層を含み、
前記第2の半導体装置と接続される配線は、パッドを有して前記応力緩和層上に形成され、
前記第2の半導体装置は、電極と、該電極から形成される配線と、該配線に形成される外部電極と、を有し、
前記第2の半導体装置の外部電極と、前記第1の半導体装置の前記パッドと、を接合してもよい。
(20)前記第1の半導体装置の前記パッド及び前記第2の半導体装置の前記外部電極のうち、少なくともいずれか一方は、回路基板への実装に使用されるハンダよりも融点の高いハンダからなるものであってもよい。
これにより、製造された集合型の半導体装置を回路基板に実装するときのハンダを、リフロー工程で溶融させても、その温度では、パッド及び外部電極を接合するハンダは再溶融せず、その接合状態が破壊されないようになっている。
(21)前記第1の半導体装置の前記パッド及び前記第2の半導体装置の前記外部電極は、表面がハンダよりも融点の高い金属からなるものでもよい。
これによれば、パッドの表面の金属と外部電極の表面の金属とで、パッドとバンプとが接合される。これらの金属の融点は、ハンダの融点よりも高い。したがって、製造された集合型の半導体装置を回路基板に実装するときのハンダを、リフロー工程で溶融させても、パッド及び外部電極を接合する金属は再溶融せず、その接合状態が破壊されないようになっている。
(22)前記第1の半導体装置の前記パッド及び前記第2の半導体装置の前記外部電極のうち、一方の表面はハンダからなり、他方の表面はハンダよりも融点の高い金属からなるものであってもよい。
これによれば、一方のハンダが溶融して接合されるときに、他方の金属が拡散するので、ハンダの再溶融の温度が上がる。そして、製造された集合型の半導体装置を回路基板に実装するときのハンダを、リフロー工程で溶融させても、その温度では、パッド及び外部電極を接合するハンダは再溶融せず、その接合状態が破壊されないようになっている。
(23)前記第2の半導体装置の外部電極と前記第1の半導体装置の前記パッドとの間に、熱硬化性接着剤を含む異方性導電膜を配置し、この異方性導電膜によって、前記第1の半導体装置の前記パッドと前記第2の半導体装置の前記外部電極とを接合してもよい。
これによれば、異方性導電膜が熱硬化性接着剤を含むので、製造された集合型の半導体装置を回路基板に実装するときのハンダを、リフロー工程で溶融させても、その温度では異方性導電膜が硬化するので、パッド及び外部電極の接合状態が破壊されないようになっている。
(24)本発明に係る回路基板には、上記集合型の半導体装置が実装される。
(25)本発明に係る電子機器は、この回路基板を有する。
図1は、第1実施形態に係る半導体装置を示す図である。同図に示す半導体装置1は、半導体装置10と半導体装置としてのベアチップ20とを有する集合型のものである。
図2は、第2実施形態に係る半導体装置が実装された回路基板を示す図である。同図に示す半導体装置3は、応力緩和層31を有する半導体装置30と半導体装置としてのベアチップ32とを有する集合型のものである。半導体装置30及びベアチップ32の構造及び接合手段は、図1に示す半導体装置10及びベアチップ20と同様である。そして、半導体装置30の配線34が、バンプ36を介して回路基板38に実装されている。
図3は、第3実施形態に係る半導体装置が実装された回路基板を示す図である。同図に示す半導体装置5は、半導体装置40及び半導体装置としてのベアチップ42を有する集合型のものである。本実施形態は、回路基板48との応力緩和を図ることができる構造である。
図4A及び図4Bは、第4実施形態に係る半導体装置を示す図であり、図4Bは平面図、図4Aは図4BのA−A線断面図である。同図に示す半導体装置50は、半導体装置52及び2つの半導体装置としてのベアチップ54を有する集合型のものである。その機能として、例えば、論理回路、メモリ(RAM)及びCPUの組み合わせが挙げられる。
図5は、第5実施形態に係る半導体装置を示す図である。同図に示す半導体装置80は、半導体装置90に他の半導体装置92が接合された集合型のものである。すなわち、半導体装置90の半導体チップ82の電極84を有する面であって、この電極84を避ける領域に応力緩和層86が形成され、電極84から応力緩和層86上に配線88が形成され、応力緩和層86上において配線88にバンプ89が形成されている。このように、半導体装置90は、応力緩和層86によって、バンプ89に加えられる応力を緩和するようになっている。なお、配線88に、ソルダレジスト層87によって保護されている。
図6は、第6実施形態に係る半導体装置を示す図である。同図に示す半導体装置100は、半導体装置102に、半導体装置としてのベアチップ104及び半導体装置106が接合されてなる。
図7は、第7実施形態に係る半導体装置を示す図である。同図に示す半導体装置120は、図4に示す集合型の半導体装置50に放熱器122を取り付けたものである。放熱器122については、周知のものが使用される。また、半導体装置50と放熱器122との接着には、熱伝導性の接着剤124が使用される。
図8〜図11は、本発明を適用した半導体装置の製造工程を示す図である。
Claims (25)
- 電極を有する半導体チップと、前記半導体チップの上に設けられる応力緩和構造と、前記電極から形成される複数の配線と、前記応力緩和構造上に形成されるとともに前記複数の配線のうちのいずれかに接続される外部電極と、を有する第1の半導体装置と、
前記第1の半導体装置の前記電極に比して配置されたピッチが異なる電極を有し、前記第1の半導体装置の配線のうちのいずれかに電気的に接合される第2の半導体装置と、
を有する集合型の半導体装置。 - 請求項1記載の集合型の半導体装置において、
前記応力緩和構造は、前記半導体チップの上に設けられる応力緩和層を含み、
前記外部電極と接続される配線は、前記電極から前記応力緩和層の上にかけて形成され、
前記外部電極は、前記応力緩和層の上で前記外部電極と接続される配線に形成される集合型の半導体装置。 - 請求項1に記載の集合型の半導体装置において、
前記応力緩和構造は、前記半導体チップの上に設けられる応力緩和層と、該応力緩和層を貫通するとともに該応力緩和層上に応力を伝達する接続部と、を含み、
前記外部電極と接続される配線は、前記応力緩和層の下に形成され、
前記外部電極は、前記接続部上に形成される集合型の半導体装置。 - 請求項1記載の集合型の半導体装置において、
前記第2の半導体装置は、前記電極を有する半導体チップと、前記電極に設けられる外部電極と、からなるベアチップである集合型の半導体装置。 - 請求項1記載の集合型の半導体装置において、
前記第2の半導体装置は、前記電極を有する半導体チップと、前記半導体チップの上に設けられる応力緩和層と、前記電極から前記応力緩和層の上にかけて形成される配線と、前記応力緩和層の上で前記配線に形成される外部電極と、を有する集合型の半導体装置。 - 請求項1記載の集合型の半導体装置において、
前記第2の半導体装置は、前記電極を有する半導体チップと、前記半導体チップの上に設けられる応力緩和層と、前記応力緩和層の下で前記電極から形成される配線と、前記応力緩和層を貫通するとともに該応力緩和層上に応力を伝達する接続部と、前記接続部上に形成される外部電極と、を有する集合型の半導体装置。 - 請求項1に記載の集合型の半導体装置において、
前記第2の半導体装置は、前記電極から形成される配線と、該配線に形成される外部電極と、を有し、
前記第2の半導体装置の前記外部電極が、前記第1の半導体装置に電気的に接合される集合型の半導体装置。 - 請求項2に記載の集合型の半導体装置において、
前記第2の半導体装置と接続される配線は、前記半導体チップ上に形成され、
前記第2の半導体装置は、前記電極から形成される配線と、該配線に形成される外部電極と、を有し、
前記応力緩和層は、前記第2の半導体装置と接続される配線の少なくとも一部を避ける領域に形成される集合型の半導体装置。 - 請求項2に記載の集合型の半導体装置において、
前記第2の半導体装置と接続される配線は、前記応力緩和層上に形成され、
前記第2の半導体装置は、前記電極から形成される配線と、該配線に形成される外部電極と、を有する集合型の半導体装置。 - 請求項3に記載の集合型の半導体装置において、
前記第2の半導体装置と接続される配線は、前記半導体チップ上に形成され、
前記第2の半導体装置は、前記電極から形成される配線と、該配線に形成される外部電極と、を有し、
前記応力緩和層は、前記第2の半導体装置と接続される配線の少なくとも一部を避ける領域に形成される集合型の半導体装置。 - 請求項3に記載の集合型の半導体装置において、
前記第2の半導体装置と接続される配線は、前記応力緩和層上に形成され、
前記第2の半導体装置は、前記電極から形成される配線と、該配線に形成される外部電極と、を有する集合型の半導体装置。 - 請求項1から請求項11のいずれかに記載の集合型の半導体装置において、
前記第1の半導体装置に電気的に接合される少なくとも一つの第3の半導体装置を有する集合型の半導体装置。 - 請求項1から請求項11のいずれかに記載の集合型の半導体装置において、
前記全ての半導体装置を封止する樹脂パッケージと、
前記第1の半導体装置の電極に接続されるアウターリードと、
を有する集合型の半導体装置。 - 請求項1から請求項11のいずれかに記載の集合型の半導体装置において、
前記第1の半導体装置は、前記第2の半導体装置との接続面とは反対側面に接着される放熱器を有する集合型の半導体装置。 - 電極を有する素子チップと、前記素子チップの上に設けられる応力緩和構造と、前記電極から形成される複数の配線と、前記応力緩和構造上に形成されるとともに前記複数の配線のうちのいずれかに接続される外部電極と、を有する第1の電子部品と、
前記第1の電子部品の前記電極に比して配置されたピッチが異なる電極を有し、前記第1の半導体装置の配線のうちのいずれかに電気的に接合される第2の電子部品と、
を有する集合型の電子部品。 - 電極を有する素子チップと、前記素子チップの上に設けられる応力緩和構造と、前記電極から形成される複数の配線と、前記応力緩和構造上に形成されるとともに前記複数の配線のうちのいずれかに接続される外部電極と、を有する第1の電子部品に、前記複数の配線のうちのいずれかを介して、第2の電子部品を電気的に接合する工程を含む集合型の電子部品の製造方法。
- 電極を有する半導体チップと、前記半導体チップの上に設けられる応力緩和構造と、前記電極から形成される複数の配線と、前記応力緩和構造上に形成されるとともに前記複数の配線のうちのいずれかに接続される外部電極と、を有する第1の半導体装置に、前記複数の配線のうちのいずれかを介して、第2の半導体装置を電気的に接合する工程を含む集合型の半導体装置の製造方法。
- 請求項17記載の集合型の半導体装置の製造方法において、
前記第2の半導体装置と接続される配線は、パッドを有して前記半導体チップ上に形成され、
前記応力緩和構造は、前記パッドを避ける領域に形成される応力緩和層を含み、
前記第2の半導体装置は、電極と、該電極から形成される配線と、該配線に形成される外部電極と、を有し、
前記第2の半導体装置の外部電極と、前記第1の半導体装置の前記パッドと、を接合する集合型の半導体装置の製造方法。 - 請求項17記載の集合型の半導体装置の製造方法において、
前記応力緩和構造は、前記半導体チップの上に設けられる応力緩和層を含み、
前記第2の半導体装置と接続される配線は、パッドを有して前記応力緩和層上に形成され、
前記第2の半導体装置は、電極と、該電極から形成される配線と、該配線に形成される外部電極と、を有し、
前記第2の半導体装置の外部電極と、前記第1の半導体装置の前記パッドと、を接合する集合型の半導体装置の製造方法。 - 請求項18又は請求項19記載の集合型の半導体装置の製造方法において、
前記第1の半導体装置の前記パッド及び前記第2の半導体装置の前記外部電極のうち、少なくともいずれか一方は、回路基板への実装に使用されるハンダよりも融点の高いハンダからなる集合型の半導体装置の製造方法。 - 請求項18又は請求項19記載の集合型の半導体装置の製造方法において、
前記第1の半導体装置の前記パッド及び前記第2の半導体装置の前記外部電極は、表面がハンダよりも融点の高い金属からなる集合型の半導体装置の製造方法。 - 請求項18又は請求項19記載の集合型の半導体装置の製造方法において、
前記第1の半導体装置の前記パッド及び前記第2の半導体装置の前記外部電極のうち、一方の表面はハンダからなり、他方の表面はハンダよりも融点の高い金属からなる集合型の半導体装置の製造方法。 - 請求項18又は請求項19記載の集合型の半導体装置の製造方法において、
前記第2の半導体装置の外部電極と前記第1の半導体装置の前記パッドとの間に、熱硬化性接着剤を含む異方性導電膜を配置し、この異方性導電膜によって、前記第1の半導体装置の前記パッドと前記第2の半導体装置の前記外部電極とを接合する集合型の半導体装置の製造方法。 - 請求項1から請求項11のいずれかに記載の集合型の半導体装置が実装された回路基板。
- 請求項24記載の回路基板を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005316857A JP2006086541A (ja) | 1997-03-10 | 2005-10-31 | 電子部品及び半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7261497 | 1997-03-10 | ||
JP2005316857A JP2006086541A (ja) | 1997-03-10 | 2005-10-31 | 電子部品及び半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53943198A Division JP3963484B2 (ja) | 1997-03-10 | 1998-03-10 | 電子部品及び半導体装置並びにこれらの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006086541A true JP2006086541A (ja) | 2006-03-30 |
Family
ID=36164731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005316857A Pending JP2006086541A (ja) | 1997-03-10 | 2005-10-31 | 電子部品及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006086541A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008084893A (ja) * | 2006-09-25 | 2008-04-10 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2009072848A (ja) * | 2007-09-19 | 2009-04-09 | Dainippon Printing Co Ltd | センサーパッケージおよびその製造方法 |
-
2005
- 2005-10-31 JP JP2005316857A patent/JP2006086541A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008084893A (ja) * | 2006-09-25 | 2008-04-10 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2009072848A (ja) * | 2007-09-19 | 2009-04-09 | Dainippon Printing Co Ltd | センサーパッケージおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4973878B2 (ja) | 電子部品及び半導体装置並びにこれらの製造方法 | |
US6900548B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
US6414382B1 (en) | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument | |
JP2004134606A (ja) | 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器 | |
JP4300432B2 (ja) | 電子部品及びその製造方法 | |
JP4189681B2 (ja) | 電子部品及び半導体装置並びにこれらの製造方法 | |
JP2006086541A (ja) | 電子部品及び半導体装置 | |
JP4114083B2 (ja) | 電子部品及び半導体装置 | |
KR100535932B1 (ko) | 전자부품 및 반도체 장치 | |
JP2000260913A (ja) | 半導体装置電極 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080522 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080627 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080820 |