JP7282821B2 - チップ、回路基板、回路基板アセンブリ及び電子機器 - Google Patents

チップ、回路基板、回路基板アセンブリ及び電子機器 Download PDF

Info

Publication number
JP7282821B2
JP7282821B2 JP2021044597A JP2021044597A JP7282821B2 JP 7282821 B2 JP7282821 B2 JP 7282821B2 JP 2021044597 A JP2021044597 A JP 2021044597A JP 2021044597 A JP2021044597 A JP 2021044597A JP 7282821 B2 JP7282821 B2 JP 7282821B2
Authority
JP
Japan
Prior art keywords
pad
region
pads
edge
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021044597A
Other languages
English (en)
Other versions
JP2021158354A (ja
Inventor
金富 ▲張▼
▲雲▼▲軍▼ ▲華▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Xiaomi Mobile Software Co Ltd
Original Assignee
Beijing Xiaomi Mobile Software Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Xiaomi Mobile Software Co Ltd filed Critical Beijing Xiaomi Mobile Software Co Ltd
Publication of JP2021158354A publication Critical patent/JP2021158354A/ja
Application granted granted Critical
Publication of JP7282821B2 publication Critical patent/JP7282821B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0501Shape
    • H01L2224/05012Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05555Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605Shape
    • H01L2224/06051Bonding areas having different shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06131Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06132Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06133Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0615Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06152Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0616Random array, i.e. array with no symmetry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/06177Combinations of arrays with different layouts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/06179Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0905Shape
    • H01L2224/09051Bonding areas having different shapes
    • H01L2224/09055Bonding areas having different shapes of their bonding interfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091Disposition
    • H01L2224/0912Layout
    • H01L2224/0913Square or rectangular array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、電子技術分野に関し、特に、チップ、回路基板、回路基板アセンブリ及び電子機器に関する。
従来技術において、一般的に、例えば携帯電話などのような電子機器の内部には、各種機能を実現するためのチップが含まれており、チップの電子素子及び制御線路は、パッド(ボンディングパッド)及びパッドに溶接された半田ボールによって封止される。
しかしながら、チップの機能及び電子機器全体の軽薄性に対する市場の要求の増加に伴い、単位サイズ内のチップ封止用線路は、ますます複雑になり、チップのパッドのサイズ及びパッド間の間隔が徐々に縮小されて封止線路に適合されるようになる。これにより、パッド自身の構造の強度及びパッドと半田ボールとの溶接強度が低下され、テスト及び使用の過程において、溶接点の破壊及び電子機器の破損の問題を引き起こしやすい。
本発明は、パッドと半田ボールとの溶接の信頼性を向上させて、チップ、回路基板アセンブリ及び電子機器の使用寿命を延長することができるチップ、回路基板、回路基板アセンブリ及び電子機器を提供する。
本発明の第1態様によれば、基板と、前記基板に設けられる複数のパッドと、を含むチップを提供する。前記パッドのそれぞれには、半田ボールが溶接されている。
前記複数のパッドは、第1パッドと、第2パッドと、を含み、前記基板は、中央領域と、前記中央領域を囲むエッジ領域と、を含み、前記第1パッドは、前記エッジ領域に設けられ、前記第2パッドは、前記中央領域に設けられている。
前記第1パッドは、多角形溶接領域と、前記多角形溶接領域に接続される弓形溶接領域と、を含み、前記多角形溶接領域は、前記弓形溶接領域と前記基板のエッジとの間に設けられる。
選択的に、前記エッジ領域は、直線エッジサブ領域と、隣接する2つの前記直線エッジサブ領域を接続させるコーナーエッジサブ領域と、を含み、前記直線エッジサブ領域及び前記コーナーエッジサブ領域には、それぞれ前記第1パッドが設けられる。
選択的に、前記複数の第1パッドは、前記コーナーエッジサブ領域にアレイ状に設けられ、前記コーナーエッジサブ領域に設けられる前記第1パッドのアレイ方向は、第1横方向及び第1縦方向を含む。
選択的に、前記第1パッドの前記第1縦方向の行数は、2行以上である。
選択的に、前記コーナーエッジサブ領域は、隣接する2つの前記基板のエッジと、前記基板の2つのエッジにより形成される角度と、を含み、前記第1縦方向は、前記角度の中心線に平行する。
選択的に、前記コーナーエッジサブ領域に設けられる前記第1パッドは、前記第1横方向に平行する第1直線辺と、前記第1縦方向に平行する第2直線辺と、を含む。
選択的に、前記複数の第1パッドは、前記直線エッジサブ領域にアレイ状に設けられ、前記直線エッジサブ領域に設けられる前記第1パッドのアレイ方向は、第2横方向及び第2縦方向を含む。
前記直線エッジサブ領域に設けられる前記第1パッドは、前記第2横方向に平行する第3直線辺と、前記第2縦方向に平行する第4直線辺と、を含む。
選択的に、前記第2パッドは、円形溶接領域を含む。
選択的に、前記第1パッド及び前記第2パッドの面積は等しい。
本発明の第2態様によれば、回路基板アセンブリを提供する。前記回路基板アセンブリは、メイン基板と、前記メイン基板に組み立てられるチップと、を含む。
前記メイン基板には、前記第1パッドに一対一で対応するように電気的に接続される第3パッドと、前記第2パッドに一対一で対応するように電気的に接続される第4パッドと、が設けられ、且つ、対応する前記第1パッドと前記第3パッドの構造が同じであり、対応する前記第2パッドと前記第4パッドの構造が同じである。
選択的に、前記回路基板アセンブリは、前記メイン基板と前記チップとの間に設けられている接着剤充填層をさらに含む。前記接着剤充填層は、前記第1パッド及び前記第3パッドにそれぞれ接着されており、前記接着剤充填層は、前記第2パッド及び前記第4パッドにそれぞれ接着される。
本発明の第3態様によれば、電子機器を提供する。前記電子機器は、
前記チップ、又は
前記回路基板アセンブリを含む。
本発明の第4態様によれば、チップ基板と、前記チップ基板に設けられる複数のパッドと、を含むチップを提供する。
前記複数のパッドは、第1パッドと、第2パッドと、を含む。前記チップ基板は、中央領域と、前記中央領域を囲むエッジ領域と、を含む。前記第1パッドは、前記エッジ領域に設けられ、前記第2パッドは、前記中央領域に設けられる。
前記第1パッドは、前記チップ基板エッジに近接する少なくとも1つの直線エッジを含む。
選択的に、前記少なくとも1つの直線エッジは、前記チップ基板エッジに平行する。
選択的に、同一の前記チップ基板エッジに平行する前記直線エッジは、同一の線上に位置する。
選択的に、前記第1パッドと前記第2パッドの面積は同じである。
選択的に、前記エッジ領域は、直線エッジサブ領域と、隣接する2つの前記直線エッジサブ領域を接続させるコーナーエッジサブ領域と、を含み、少なくとも1つの前記第1パッドは、前記コーナーエッジサブ領域にアレイ状に設けられ、前記コーナーエッジサブ領域に設けられる前記第1パッドの少なくとも1つの直線エッジは、前記チップ基板エッジに対して45°の角度をなす。
選択的に、前記エッジ領域は、前記チップ基板エッジに近接する外周領域と、前記外周領域及び前記中央領域にそれぞれ接続される遷移領域と、を含む。
選択的に、前記第1パッドは、矩形溶接領域と、前記矩形溶接領域に接続される弓形溶接領域と、を含む。
及び/又は、前記第1パッドは、多角形溶接領域を含む。
及び/又は、前記第1パッドは、五角形溶接領域と、前記五角形溶接領域に接続される弓形溶接領域と、を含む。
及び/又は、前記第1パッドは、三角形溶接領域と、前記三角形溶接領域に接続される弓形溶接領域と、を含む。
選択的に、前記第2パッドは、円形溶接領域及び/又は多角形溶接領域を含む。
本発明の第5態様によれば、電気回路基板と、前記電気回路基板に設けられる複数のパッドと、を含む回路基板を提供する。
前記複数のパッドは、第5パッドと、第6パッドと、を含み、前記電気回路基板は、中央領域と、前記中央領域を囲むエッジ領域と、を含み、前記第5パッドは、前記エッジ領域に設けられ、前記第6パッドは、前記中央領域に設けられる。
前記第5パッドは、前記電気回路基板エッジに近接する少なくとも1つの直線エッジを含む。
選択的に、前記少なくとも1つの直線エッジは、前記電気回路基板エッジに平行する。
選択的に、同一の前記電気回路基板エッジに平行する前記直線エッジは、同一線上に位置する。
選択的に、前記第5パッドと前記第6パッドの面積は同じである。
選択的に、前記エッジ領域は、直線エッジサブ領域と、隣接する2つの前記直線エッジサブ領域を接続させるコーナーエッジサブ領域と、を含み、少なくとも1つの前記第5パッドは、前記コーナーエッジサブ領域にアレイ状に設けられ、前記コーナーエッジサブ領域に設けられる前記第5パッドの少なくとも1つの直線エッジは、前記電気回路基板エッジに対して45°の角度をなす。
選択的に、前記エッジ領域は、前記電気回路基板エッジに近接する外周領域と、前記外周領域及び前記中央領域にそれぞれ接続される遷移領域と、を含む。
選択的に、前記第5パッドは、矩形溶接領域と、前記矩形溶接領域に接続される弓形溶接領域と、を含む。
及び/又は、前記第5パッドは、多角形溶接領域を含む。
及び/又は、前記第5パッドは、五角形溶接領域と、前記五角形溶接領域に接続される弓形溶接領域と、を含む。
及び/又は、前記第5パッドは、三角形溶接領域と、前記三角形溶接領域に接続される弓形溶接領域と、を含む。
選択的に、前記第6パッドは、円形溶接領域及び/又は多角形溶接領域を含む。
本発明の第6態様によれば、前記チップ及び前記回路基板を含む電子機器を提供する。
本発明の実施例に提供される技術案は、下記のような有益な効果を含むことができる。即ち、
本発明は、チップ基板を中央領域及びエッジ領域に分割するとともに、複数のパッドを基板のエッジ領域に設けられる第1パッドと、基板の中央領域に設けられている第2パッドと、に分割することにより、第1パッドの直線エッジが基板の外周エッジからの応力を分担することができる。上記のような構成を設置することによって、基板の異なる領域に位置する各パッドが応力に対して抵抗する能力を強化させ、パッド自身の構造の強度及びパッドと半田ボールとの溶接強度を向上させ、テスト及び使用の過程において衝撃や落下などによるパッドや半田ボールの破壊を防止し、チップ、回路基板、回路基板アセンブリ及び電子機器の使用寿命を延長することができる。
なお、前記一般的な記載及び後述する詳細な記載は、単なる例示的で解釈的な記載であり、本発明を限定しない。
以下の図面は、明細書に組み入れて本明細書の一部分を構成し、本発明に該当する実施例を例示するとともに、明細書とともに本発明の原理を解釈するように構成される。
本発明の一例示的な実施例に係る半田ボールを溶接する前のチップの上面構造を示す模式図1である。 本発明の一例示的な実施例に係る半田ボールを溶接した後のチップの断面構造を示す模式図である。 本発明の一例示的な実施例に係る半田ボールを溶接する前のチップの上面構造を示す模式図2である。 本発明の一例示的な実施例に係るコーナーエッジサブ領域の構造の一部を拡大した模式図である。 本発明の一例示的な実施例に係る直線エッジサブ領域の構造の一部を拡大した模式図である。 本発明の一例示的な実施例に係る半田ボールを溶接する前のチップの上面構造を示す模式図3である。 本発明の他の例示的な実施例に係る回路基板アセンブリの断面構造を示す模式図である。 本発明の一例示的な実施例に係る電子機器の断面構造を示す模式図である。 本発明の一例示的な実施例に係る半田ボールを溶接する前のチップの上面構造を示す模式図4である。 本発明の一例示的な実施例に係る半田ボールを溶接する前のチップの上面構造を示す模式図5である。 本発明の一例示的な実施例に係る半田ボールを溶接する前のチップの上面構造を示す模式図6である。 本発明の一例示的な実施例に係る半田ボールを溶接する前のチップの上面構造を示す模式図7である。 本発明の一例示的な実施例に係る半田ボールを溶接する前のチップの上面構造を示す模式図8である。 本発明の一例示的な実施例に係る半田ボールを溶接する前の回路基板の上面構造を示す模式図1である。 本発明の一例示的な実施例に係る半田ボールを溶接する前の回路基板の上面構造を示す模式図2である。 本発明の一例示的な実施例に係る半田ボールを溶接する前の回路基板の上面構造を示す模式図3である。 本発明の一例示的な実施例に係る半田ボールを溶接する前の回路基板の上面構造を示す模式図4である。 本発明の一例示的な実施例に係る半田ボールを溶接する前の回路基板の上面構造を示す模式図5である。 本発明の他の例示的な実施例に係る電子機器の断面構造を示す模式図である。
以下、例示的な実施例を詳しく説明し、その例示を図面に示す。以下の記載が図面に関わる場合、特に別の説明がない限り、異なる図面における同一符号は、同じ又は類似する要素を示す。以下の例示的な実施例に記載の実施例は、本発明と一致する全ての実施例を代表するものではない。かえって、それらは、添付される特許請求の範囲で詳細に記載される本発明の一部の態様に一致する装置及び方法の例に過ぎない。
従来技術において、一般的に、例えば携帯電話などの電子機器の内部には、各種機能を実現するためのチップが含まれており、チップ上の電子素子及び制御線路は、パッド及びパッドに溶接された半田ボールによって封止されている。
しかしながら、チップ機能及び電子機器全体の軽薄性に対する市場の要求の増加に伴い、単位サイズ内のチップ封止用線路は、ますます複雑になり、チップのパッドのサイズ及びパッド間の間隔が徐々に縮小されて封止線路に適合されるようになる。これにより、パッド自身の構造の強度及びパッドと半田ボールとの溶接強度が低下され、テスト及び使用の過程において、溶接点の破壊及び電子機器の破損の問題を引き起こしやすい。
図1は、本発明の一例示的な実施例に係る半田ボールを溶接する前のチップの上面構造を示す模式図1である。図2は、本発明の一例示的な実施例に係る半田ボールを溶接した後のチップの断面構造を示す模式図である。前記チップ1は、図1及び図2に示すように、基板11と、基板11上に設けられる複数のパッド12と、を含み、パッド12のそれぞれには、半田ボール13が溶接されている。複数のパッド12は、第1パッド121と、第2パッド122と、を含み、基板11は、中央領域112と、中央領域112を囲むエッジ領域111と、を含み、第1パッド121がエッジ領域111に設けられ、第2パッド122が中央領域112に設けられている。第1パッド121は、多角形溶接領域1211と、多角形溶接領域1211に接続される弓形溶接領域1212と、を含み、多角形溶接領域1211は、弓形溶接領域1212と基板11のエッジとの間に設けられている。
上記の実施例において、多角形溶接領域1211と弓形溶接領域1212が交差する交線xは、図1において破線で示されている。交線x上の点及び上記の交線xと各直線辺とにより形成される多角形領域は、多角形溶接領域1211を形成する。多角形溶接領域1211が弓形溶接領域1212と基板11のエッジとの間に設けられていることは、第1パッド121が基板11のいずれかのエッジに近接する箇所に位置し、上記の第1パッド121の多角形溶接領域1211上のいずれかの点から基板11の当該エッジまでの距離が同一の第1パッド121の弓形溶接領域1212上のいずれかの点から基板11の当該エッジまでの距離よりも小さいことを指すことができる。例えば、図1に示すように、基板11の1つのエッジ113に近接する位置には、複数の第1パッド121が設けられ、第1パッド121の多角形溶接領域1211上のいずれかの点からエッジ113までの距離d1は、同一の第1パッド121の弓形溶接領域1212上のいずれかの点から当該エッジ113までの距離d2よりも小さい。
チップ1上の複数のパッド12は、基板11のエッジ領域111に設けられている第1パッド121と、基板11の中央領域112に設けられている第2パッド122と、に分割され、且つ、第1パッド121の多角形溶接領域1211を弓形溶接領域1212と基板11のエッジとの間に設置することによって、多角形溶接領域1211の各直線辺が基板11の外周エッジからの応力を分担することができ、弓形溶接領域1212の弧状辺が基板11の内部からの応力を分解することができる。上記のような構成を設置することによって、基板11の異なる領域に位置する各パッド12が応力を抵抗する抵抗能力を強化させ、パッド12自身の構造の強度及びパッド12と半田ボール13との間の溶接強度を向上させる。これにより、テスト及び使用の過程において、衝撃や落下などによるエッジ領域111での応力集中によってパッド12や半田ボール13が破壊することを防止することができる。したがって、チップ1の衝撃テストの回数が増加しつつある場合に良好なテスト効果が得られ、チップ1、回路基板アセンブリ2及び電子機器3の使用寿命を向上させる。
グリフィス理論に基づいて、静的条件で脆性破壊が発生するの必要な条件は、破壊領域から放出されるエネルギーと、クラックの面積を形成するために必要となるエネルギーが等しいことである。即ち、外部から印加される応力によるエネルギーがクラックを発生させようとすると、外部からの応力によるエネルギーがクラックの面積を形成するために必要となるエネルギーより大きくなければならない。形成されたクラックの面積に対して一つの長方形を利用して近似に計算する場合、クラックの深さが同じである時、クラックが長いほどクラックの面積が大きいことがわかる。発生されたクラック面の幅が広いほど、クラックの長さが短くなり、クラックの深さが同じである時に発生されるクラックの面積が小さくなる。即ち、クラックが発生する可能性のある面の幅を増加させると、その面に作用する応力を効果的に分解することができる。本発明の第1パッド121の多角形溶接領域1211の各直線辺は、クラックが発生する可能性のある面の幅を延長するので、基板11の外周エッジからの応力を分担し、パッド12自身の構造の強度及びパッド12と半田ボール13との間の溶接強度を増加させる。
一方、中央領域112に向かう第1パッド121の一側には、当該第1パッド121に影響を与える各方向の他のパッド12及び基板11の内部からの応力が印加され、弓形溶接領域1212の弧状辺は、基板11の内部からの応力を分解し、各方向からの応力を緩和することができるので、応力に対する良好な緩衝効果を有する。
上記の実施例において、パッド12は、基板11に設けられている銅シートであってもよく、パッド12は、チップ1の制御線路又は電子素子に電気的に接続されている。第1パッド121の多角形溶接領域1211は、四角形溶接領域、五角形溶接領域又は六角形溶接領域などの複数の直線辺を含む多角形溶接領域1211であってもよく、第1パッド121の弓形溶接領域1212は、弧状線と多角形溶接領域1211のいずれかの辺とを組み合わせて形成される弓形であってもよい。第1パッド121は、1つの多角形溶接領域1211と1つの弓形溶接領域1212とを組み合わせて形成されることができ、又は、第1パッド121は、複数の多角形溶接領域1211及び複数の弓形溶接領域1212を含むこともできるが、本発明は、これに限定されるものではない。
第2パッド122は、円形溶接領域や楕円形溶接領域などの弧状線により囲まれた溶接領域であってもよく、又は、1つ又は複数の曲線により囲まれた不規則な形状の溶接領域であってもよい。これにより、第2パッド122のエッジの1つ又は複数の弧状構造によってチップ1の内部からの応力に対する緩衝を実現する。
なお、隣接する基板11のエッジの角度は、直角又はその他の角度であってもよく、基板11は、矩形、多角形、不規則なパターンなどの構造であってもよいが、本発明は、これを限定するものではない。
以下、基板11が矩形であり、第2パッド122が円形溶接領域を形成し、第1パッド121が1つの矩形溶接領域と、矩形溶接領域の一辺に接続される弓形溶接領域1212とを含む場合を一例として、第1パッド121及び第2パッド122の設置方式を例示的に説明する。
いくつかの実施例において、基板11のエッジ領域111は、直線エッジサブ領域1112と、隣接する2つの直線エッジサブ領域1112を接続させるコーナーエッジサブ領域1111と、を含むことができる。直線エッジサブ領域1112とコーナーエッジサブ領域1111には、それぞれ第1パッド121が設けられる。基板11のエッジ領域111が直線エッジサブ領域1112とコーナーエッジサブ領域1111とに分割されることにより、基板11のエッジにおける異なる位置上の応力レベルに対する区分を実現する。直線エッジサブ領域1112及びコーナーエッジサブ領域1111のそれぞれに第1パッド121を設置することによって、直線エッジサブ領域1112及びコーナーエッジサブ領域1111に設けられている第1パッド121がその位置に対応される応力に対して緩衝する効果を得ることができる。
一実施例において、図3に示すように、直線エッジサブ領域1112及びコーナーエッジサブ領域1111に設けられている第1パッド121は、不規則的に分布しているが、第1パッド121の矩形溶接領域は、依然として基板11のエッジと弓形溶接領域1212との間に設けられる。直線エッジサブ領域1112及びコーナーエッジサブ領域1111における第1パッド121の設置方式を限定することなく、基板11での第1パッド121の空間利用率を高め、第1パッド121の設置の柔軟性を向上させることができる。一方、基板11のエッジと弓形溶接領域1212との間に設けられている矩形溶接領域は、基板11のエッジに向かう直線辺を利用して基板11の外周エッジからの応力を分担することができ、基板11の中央領域112に向かう弓形溶接領域1212の弧状辺は、基板11の内部からの応力を分解することができるので、基板11の異なる領域に位置する各パッド12が応力に対して抵抗する能力を強化させることができる。
例えば、第2パッド122の円形溶接領域は、基板11の中央領域112に不規則的に分布しており、第1パッド121は、直線エッジサブ領域1112及びコーナーエッジサブ領域1111に不規則的に分布している。ここで、直線エッジサブ領域1112に設けられている第1パッド121の矩形溶接領域の辺は、基板11のエッジに平行又は垂直することができ、弓形溶接領域1212の弧状辺は、基板11のエッジに平行する矩形溶接領域の第1辺1211aに配合さることができる。コーナーエッジサブ領域1111に設けられている第1パッド121の矩形溶接領域の2組の対辺は、それぞれ基板11の対応する2つのエッジに対して45°の角度をなすことができ、弓形溶接領域1212の弧状辺は、中央領域112に向かう矩形溶接領域の第2辺1211bに配合されることができる。又は、コーナーエッジサブ領域1111に設けられている第1パッド121の矩形溶接領域の2組の対辺は、基板11の対応する2つのエッジと他の傾斜角をなすこともでき、基板11のエッジに応力が発生する可能性のある方向に応じて設置することができるが、本発明は、これを限定するものではない。上記のような構造を設置することによって、応力に対する第1パッド121の各方向の緩衝効果を高め、基板11の異なる領域に位置する各パッド12が応力に対して抵抗する能力を強化させることができる。
別の実施例において、図4に示すように、一点鎖線矢印nは、第1横方向を表し、一点鎖線矢印mは、第1縦方向を表す。複数の第1パッド121は、コーナーエッジサブ領域1111にアレイ状に設けられ、コーナーエッジサブ領域1111に設けられている第1パッド121のアレイ方向は、第1横方向n及び第1縦方向mを含む。第1パッド121の矩形溶接領域の辺は、第1縦方向mに平行たり垂直したりすることができる。コーナーエッジサブ領域1111にアレイ状に設けられた第1パッド121によって応力に対する第1パッド121の緩衝能力を高めることで、コーナーエッジサブ領域1111にアレイ状に設けられる各第1パッド121のそれぞれが基板11のコーナーエッジサブ領域1111からの応力に対して、最大の効率で緩衝することを実現することができる。ここで、基板11のコーナーエッジサブ領域1111からの応力の方向は、第1縦方向mと同じであり、又は、第1縦方向mと予め設定された角度をなすことができる。
さらに、第1パッド121の第1縦方向mの行数(配列数)は、2行以上であってもよい。これにより、第1パッド121のアレイ面積を増加させることで、エッジからの応力に対する緩衝効果を実現し、エッジからの応力の範囲が大きすぎることによる第1パッド121のカバー領域を超えてしまうという問題を回避することができる。
さらに、コーナーエッジサブ領域1111は、基板11の隣接する2つのエッジと、基板11の2つのエッジにより形成される角度と、を含む。第1縦方向mは、角度の中心線に平行し、第1横方向nは、第1縦方向mに垂直することができる。第1縦方向mの方向を角度の中心線の方向に限定することにより、コーナーエッジサブ領域1111に設けられている第1パッド121の矩形溶接領域の辺が第1縦方向mに平行し又は垂直することができる。これにより、第1パッド121は、最大の効率でエッジからの応力に対する緩衝を実現することができる。
他の実施例において、第1縦方向mは、エッジからの応力に対する第1パッド121の最適な緩衝効果を実現するために、上記の角度の中心線と他の角度をなすこともできるが、本発明は、これを限定するものではない。
さらに別の実施例において、図5に示すように、一点鎖線矢印rは、第2横方向を表し、一点鎖線矢印oは、第2縦方向を表す。複数の第1パッド121は、直線エッジサブ領域1112にアレイ状に設けられている。直線エッジサブ領域1112に設けられている第1パッド121のアレイ方向は、第2横方向r及び第2縦方向oを含む。第1パッド121の矩形溶接領域の辺は、第2縦方向oに平行又は垂直することができる。コーナーエッジサブ領域1112にアレイ状に設けられる第1パッド121により、応力に対する第1パッド121の緩衝能力を高める。これにより、コーナーエッジサブ領域1112にアレイ状に設けられる各第1パッド121は、最大の効率で基板11のエッジからの応力に対して緩衝することを実現することができる。ここで、基板11のコーナーエッジサブ領域1112からの応力の方向は、第2縦方向oと同じであり、又は、第2縦方向oと予め設定された角度をなすことができる。
さらに、第2縦方向oは、基板11の直線エッジサブ領域1112のエッジに垂直することができ、第2横方向rは、第2縦方向oに垂直することができる。第1パッド121の第2縦方向oの行数は、1行以上であってもよい。これにより、第1パッド121のアレイ面積によってエッジからの応力に対する緩衝効果を実現する。
さらに別の実施例において、図6に示すように、複数の第1パッド121は、コーナーエッジサブ領域1111にアレイ状に設けられる。コーナーエッジサブ領域1111に設けられている第1パッド121のアレイ方向は、第1横方向n及び第1縦方向mを含む。複数の第1パッド121は、直線エッジサブ領域1112にアレイ状に設けられ、直線エッジサブ領域1112に設けられている第1パッド121のアレイ方向は、第2横方向r及び第2縦方向oを含む。ここで、コーナーエッジサブ領域1111は、基板11の交差する2つのエッジと、基板11の2つのエッジにより形成される角度と、を含む。第1縦方向mは、角度の中心線に平行し、第2縦方向oは、基板11の直線エッジサブ領域1112のエッジに垂直することができ、第1横方向nは、第1縦方向mに垂直することができ、第2横方向rは、第2縦方向oに垂直することができる。コーナーエッジサブ領域1111に設けられている第1パッド121の矩形溶接領域の辺は、第1縦方向mに平行又は垂直することができる。直線エッジサブ領域1112に設けられている第1パッド121の矩形溶接領域の辺は、第2縦方向oに平行又は垂直することができる。これにより、第1パッド121は、最大の効率でエッジからの応力に対して緩衝することを実現することができる。ここで、基板11のコーナーエッジサブ領域1111からの応力の方向は、第1縦方向mと同じであり、又は、第1縦方向mと予め設定された角度をなすことができる。基板11の直線エッジサブ領域1112からの応力の方向は、第2縦方向oと同じであり、又は、第2縦方向oと予め設定された角度をなすことができる。
なお、第1横方向nと第1縦方向mは、互いに垂直することができ、基板11の形状や応力の方向などのパラメータに応じて、予め設定された傾斜角をなすこともできるが、本発明は、これを限定するものではない。同様に、第2横方向rと第2縦方向oは、互いに垂直することができ、基板11の形状や応力の方向などのパラメータに応じて、予め設定された傾斜角をなすこともできるが、本発明は、これを限定するものではない。
いくつかの実施例において、複数の第1パッド121は、コーナーエッジサブ領域1111にアレイ状に設けられる。コーナーエッジサブ領域1111に設けられている第1パッド121のアレイ方向は、第1横方向n及び第1縦方向mを含む。コーナーエッジサブ領域1111に設けられている第1パッド121は、第1横方向nに平行する第1直線辺1213と、第1縦方向mに平行する第2直線辺1214と、を含む。即ち、コーナーエッジサブ領域1111において、第1パッド121のアレイ方向の第1横方向n及び第1縦方向mに応じて、第1直線辺1213を第1横方向nに平行させ、第2直線辺1214を第1縦方向mに平行させる。これにより、各第1パッド121は、アレイ方向において応力を緩衝するための直線辺を得ることができるので、応力に対するアレイ状に設けられた第1パッド121の緩衝効果及び構造の強度を向上させる。
さらに、アレイ状に設けられる第1パッド121は、第1横方向nに沿って横行を形成し、同一の横行に位置する第1パッド121の第1直線辺1213は、同一直線上に位置することができるこれにより、この横行に位置する第1パッド121の第1直線辺1213は、応力に対して同じ緩衝効果を備える。アレイ状に設けられる第1パッド121は、第1縦方向mに沿って縦行を形成し、同一の縦行に位置する第2直線辺1214は、同一直線上に位置することができる。これにより、この縦行に位置する第1パッド121の第2直線辺1214は、応力に対して同じ緩衝効果を備える。
別の実施例において、複数の第1パッド121は、直線エッジサブ領域1112にアレイ状に設けられる。直線エッジサブ領域1112に設けられている前記第1パッド121のアレイ方向は、第2横方向r及び第2縦方向oを含む。直線エッジサブ領域1112に設けられている第1パッド121は、第2横方向rに平行する第3直線辺1215と、第2縦方向oに平行する第4直線辺1216と、を含む。即ち、直線エッジサブ領域1112において、第1パッド121のアレイ方向の第2横方向r及び第2縦方向oに応じて、第3直線辺1215を第2横方向rに平行させ、第4直線辺1216を第2縦方向oに平行させることにより、各第1パッド121がアレイ方向において応力を緩衝するための直線辺を得ることができるので、応力に対するアレイ状に設けられた第1パッド121の緩衝効果及び構造の強度を向上させる。
さらに、アレイ状に設けられる第1パッド121は、第2横方向rに沿って横行を形成し、同一の横行に位置する第1パッド121の第3直線辺1215は、同一直線上に位置する。これにより、この横行に位置する第1パッド121の第3直線辺1215は、応力に対して同じ緩衝効果を備える。アレイ状に設けられる第1パッド121は、第2縦方向oに縦行を形成し、同一の縦行に位置する第4直線辺1216は、同一直線上に位置する。これにより、この縦行に位置する第1パッド121の第4直線辺1216は、応力に対して同じ緩衝効果を備える。
また、第2パッド122は、円形溶接領域や楕円形溶接領域などの弧状の線により囲まれた溶接領域であってもよく、又は、1つ以上の曲線により囲まれた不規則な形状を有する溶接領域であってもよい。これにより、第2パッド122のエッジの1つ以上の弧状構造によってチップ1の内部からの応力に対する緩衝を実現する。第2パッド122が円形溶接領域であり、円形溶接領域の直径が0.23mmである場合を一例とすると、複数の第2パッド122が基板11の中央領域112にアレイ状に分布することができる。又は、複数の第2パッド122は、基板11の構造及び電子素子の設置方式に応じて基板11の中央領域112に不規則的に分布することもできる。
上記の実施例において、第1パッド121及び第2パッド122の面積を等しくすることにより、半田ボール13の溶接量が同じになることを確保することで、第1パッド121及び/又は第2パッド122の構造や形状を改善する時に溶接プロセスに干渉及び影響を与えることを回避することができる。
なお、隣接する2つのパッド12の間の間隔は、0.35mm、0.4mm、0.5mm、0.8mmなどであってもよい。ここで、隣接する2つのパッド12の間の間隔は、隣接する2つのパッド12の中心の間の距離を指すことができる。
本発明は、回路基板アセンブリ2をさらに提供する。回路基板アセンブリ2は、図7に示すように、メイン基板21と、メイン基板21に組み立てられているチップ1と、を含む。メイン基板21には、第1パッド121に一対一で対応するように電気的に接続される第3パッド22と、第2パッド121に一対一で対応するように電気的に接続される第4パッド23と、が設けられる。また、対応する前記第1パッド121と前記第3パッド22の構造が同じであり、対応する前記第2パッド122と前記第4パッド23の構造が同じである。
チップ1上の複数のパッド12は、基板11のエッジ領域111に設けられている第1パッド121と、基板11の中央領域112に設けられている第2パッド122とに分割されるとともに、第1パッド121の多角形溶接領域1211を弓形溶接領域1212と基板11のエッジとの間に設置することによって、多角形溶接領域1211の各直線辺が基板11の外周エッジからの応力を分担することができ、弓形溶接領域1212の弧状辺が第2パッド122の円形溶接領域と共に基板11の内部からの応力を分解することができる。上記のような構成を設置することによって、基板11の異なる領域に位置する各パッド12が応力に対して抵抗する能力を強化させ、パッド12自身の構造の強度及びパッド12と半田ボール13との溶接強度を向上させ、テスト及び使用の過程において衝撃や落下などによるパッド12や半田ボール13の破壊を防止し、チップ1及び回路基板アセンブリ2の使用寿命を向上させる。
さらに、回路基板アセンブリ2は、メイン基板21とチップ1との間に設けられている接着剤充填層24をさらに含む。接着剤充填層24は、それぞれ第1パッド121及び第3パッド22に接着される。また、接着剤充填層24は、それぞれ第2パッド122及び第4パッド23に接着される。
本発明は、上記のチップ1又は上記の回路基板アセンブリ2を含む電子機器3をさらに提供する。図8に示すように、電子機器3が上記の回路基板アセンブリ2を含む場合を一例とすると、回路基板アセンブリ2は、メイン基板21と、上記のチップ1と、を含む。チップ1は、メイン基板21に組み付けられる。
チップ1上の複数のパッド12は、基板11のエッジ領域111に設けられている第1パッド121と、基板11の中央領域112に設けられている第2パッド122とに分割されるとともに、第1パッド121の多角形溶接領域1211を弓形溶接領域1212と基板11のエッジとの間に設置することによって、多角形溶接領域1211の各直線辺が基板11の外周エッジからの応力を分担することができ、弓形溶接領域1212の弧状辺が第2パッド122の円形溶接領域と共に基板11の内部からの応力を分解することができる。上記のような構成を設置することによって、基板11の異なる領域に位置する各パッド12が応力に対して抵抗する能力を強化させ、パッド12自身の構造の強度及びパッド12と半田ボール13との溶接強度を向上させる。これにより、テスト及び使用の過程において衝撃や落下などによるパッド12や半田ボール13の破壊を防止し、チップ1、回路基板アセンブリ2及び電子機器3の使用寿命を向上させる。また、上記のチップ1、回路基板アセンブリ2のパッド12の強度及びパッド12と半田ボール13との溶接強度の増加に伴い、チップ1上におけるパッド12のサイズ及びパッド12の間の間隔の低減、チップ1のサイズの低減及び電子機器3全体の軽薄性の改善を実現することに寄与することができる。
なお、上記の電子機器3は、携帯電話、タブレット、車載端末又は医療端末などであってもよく、本発明は、これを限定するものではない。
本発明は、チップ基板41と、チップ基板41に設けられている複数のパッド42と、を含むチップ4をさらに提供する。複数のパッド42は、図9~図12に示すように、第1パッド421と、第2パッド422と、を含む。チップ基板41は、中央領域411と、中央領域411を囲むエッジ領域412と、を含む。第1パッド421は、エッジ領域412に設けられ、第2パッド422は、中央領域411に設けられる。第1パッド421は、チップ基板エッジ413に近接する少なくとも1つの直線エッジを含む。
上記の実施例において、第1パッド421の直線エッジは、チップ基板41の外周エッジからの応力を分担することができる。上記のような構造を設置することによって、チップ基板41の異なる領域に位置する各パッド42が応力に対して抵抗する能力を強化させ、パッド42自身の構造の強度を向上させる。各パッド42には、半田ボールが溶接されることができるので、上記のような構造を設置することによって、パッド42と半田ボールとの溶接強度を強化させ、テスト及び使用の過程において衝撃や落下などによるパッド42や半田ボールの破壊を防止し、チップ4の使用寿命を延長することもできる。
いくつかの実施例において、少なくとも1つの直線エッジは、チップ基板エッジ413に平行する。これにより、チップ基板エッジ413に平行する直線エッジによって第1パッド421の応力に対する抵抗能力を向上させる。さらに、同じチップ基板エッジ413に平行する直線エッジは、同一線上に位置し、同一線上に位置する上記の直線エッジによってチップ基板エッジ413の方向からの応力を共に分担し、チップ4が衝撃や衝突などを受けた時のパッド42の強度及びパッド42と半田ボールとの溶接強度を向上させる。
いくつかの実施例において、第1パッド421と第2パッド422の面積が同じである。第1パッド421と第2パッド422の面積を同じにすることにより、パッド42に溶接される半田ボールの量が同じになることを確保し、第1パッド421及び/又は第2パッド422の構造や形状を改善する時に溶接プロセスに干渉及び影響を与えることを回避し、溶接の安定性を向上させる。例えば、上記のような構造を設置することによって、空の溶接や半田ボールの溶接量のばらつきによる溶接の不安定さなどの問題を減少させることができる。
いくつかの実施例において、第1パッド421は、矩形溶接領域4211と、矩形溶接領域4211に接続される弓形溶接領域と、を含む。上記の弓形溶接領域は、半円形溶接領域であってもよく、半円形以外の他の弓形であってもよいが、本発明は、これを限定するものではない。第1パッド421は、図9に示すように、矩形溶接領域4211と、矩形溶接領域4211に接続される半円形溶接領域4212と、を含む。矩形溶接領域4211の第3辺4211aが半円形溶接領域4212の直径により形成される辺に当接することにより、半円半矩形の溶接領域を形成する。矩形溶接領域4211の第3辺4211a及び第3辺4211aに対向する辺である第4辺4211bは、チップ4の1つのチップ基板エッジ413に平行する。また、第4辺4211bは、チップ基板エッジ413に隣接されることにより、当該側に位置するチップ基板エッジ413に作用する応力を分担する。ここで、上記の応力は、当該側に位置するチップ基板エッジ413に垂直することができ、当該側に位置するチップ基板エッジ413と予め設定された傾斜角をなすこともできる。矩形溶接領域4211は、第3辺4211aに垂直する第5辺4211c及び第6辺4211dをさらに含むことができる。ここで、第5辺4211c及び第6辺4211dは、チップ4の他のチップ基板エッジ413に平行することにより、当該側に位置するチップ基板エッジ413に作用する応力を分担する。ここで、上記の応力は、当該側に位置するチップ基板エッジ413に垂直することができ、当該側に位置するチップ基板エッジ413と予め設定された傾斜角をなすこともできる。
上記の半円半矩形の第1パッド421は、チップ基板41のエッジ領域412の全円周方向に沿って設けられることができる。即ち、チップ4の各チップ基板エッジ413に近接するエッジ領域412のそれぞれには、1行以上の半円半矩形の第1パッド421が設けられる。これにより、当該側に位置するエッジからの応力を分担するとともに、チップ基板41の周囲から形成されるシステムの強度を向上させる。なお、本実施例における第1パッド421の構造が同じであるので、加工や配置が容易になる。
他の実施例において、第1パッド421は、図10に示すように、矩形溶接領域4211と、矩形溶接領域4211に接続される半円形溶接領域4212と、を含む。矩形溶接領域4211の第3辺4211aは、半円形溶接領域4212の直径により形成される辺に当接することにより、半円半矩形の溶接領域を形成する。第1パッド421は、三角形溶接領域4213と、三角形溶接領域4213に接続される弓形溶接領域4214と、をさらに含む。三角形溶接領域4213の一辺は、弓形溶接領域4214の弦に当接して扇形の溶接領域を形成する。エッジ領域412は、直線エッジサブ領域4121と、隣接する2つの直線エッジサブ領域4121を接続させるコーナーエッジサブ領域4122と、を含む。
半円半矩形の第1溶接領域は、直線エッジサブ領域に設けられ、半円半矩形の第1溶接領域の矩形溶接領域4211の第3辺4211a及び第3辺4211aの対向する辺である第4辺4211bは、チップ4の1つのチップ基板エッジ413に平行する。また、第4辺4211bは、チップ基板エッジ413に隣接することにより、当該側に位置するチップ基板エッジ413に作用する応力を分担する。ここで、上記の応力は、当該側に位置するチップ基板エッジ413に垂直することができ、当該側に位置するチップ基板エッジ413と予め設定された傾斜角をなすこともできる。矩形溶接領域4211は、第3辺4211aに垂直する第5辺4211c及び第6辺4211dをさらに含むことができる。ここで、第5辺4211c及び第6辺4211dは、チップ4の他のチップ基板エッジ413に平行することにより、当該側に位置するチップ基板エッジ413に作用する応力を分担する。ここで、上記の応力は、当該側に位置するチップ基板エッジ413に垂直することができ、当該側に位置するチップ基板エッジ413と予め設定された傾斜角をなすこともできる。
扇形の第1溶接領域は、コーナーエッジサブ領域4122に設けられる。三角形溶接領域4213は、直角三角形溶接領域4213であってもよい。直角三角形溶接領域4213の2つの直角辺は、それぞれ交差する2つのチップ基板エッジ413に平行することにより、当該コーナーエッジサブ領域4122に作用する応力を分担する。ここで、上記の応力は、上記の隣接する2つのチップ基板エッジ413のいずれかに垂直することができ、隣接する2つのチップ基板エッジ413のいずれかと予め設定された傾斜角をなすこともできる。
いくつかの実施例において、エッジ領域412は、直線エッジサブ領域4121と、隣接する2つの直線エッジサブ領域4121を接続させるコーナーエッジサブ領域4122と、を含む。少なくとも1つの第1パッド421は、直線エッジサブ領域4121にアレイ状に設けられる。直線エッジサブ領域4121に設けられている第1パッド421の少なくとも1つの直線エッジは、チップ基板エッジ413に平行する。少なくとも1つの第1パッド421は、コーナーエッジサブ領域4122にアレイ状に設けられる。コーナーエッジサブ領域4122に設けられている第1パッド421の少なくとも1つの直線エッジは、チップ基板エッジ413に対して45°の角度をなす。チップ基板エッジ413に平行する直線エッジは、チップ基板エッジ413に垂直する方向における応力を分担し、チップ基板エッジ413に対して45°の角度をなす直線エッジは、コーナーエッジサブ領域4122に印加される応力を分担することができるので、チップ4が衝撃や衝突などを受けた時のパッド42の強度及びパッド42と半田ボールとの溶接強度を向上させる。
一実施例において、第1パッド421は、矩形溶接領域4211と、矩形溶接領域4211に接続される半円形溶接領域4212と、を含む。矩形溶接領域4211の第3辺4211aは、半円形溶接領域4212の直径により形成される辺に当接して、半円半矩形の溶接領域を形成する。第1パッド421は、五角形溶接領域4215と、五角形溶接領域4215に接続される弓形溶接領域4216と、をさらに含む。五角形溶接領域4215の第7辺4215aは、弓形溶接領域4216の弦に当接する。五角形溶接領域4215の2辺は、それぞれ隣接するチップ基板エッジ413に対して45°の角度をなし、五角形溶接領域4215の残りの2辺は、それぞれ隣接するチップ基板エッジ413に平行することができる。
いくつかの実施例において、上記の五角形溶接領域4215を含む第1パッド421は、図11に示すように、コーナーエッジサブ領域4122に分布することができる。これにより、五角形溶接領域4215の各辺の傾斜角によってコーナーエッジサブ領域4122の各方向に作用する応力を緩衝し、応力に対して良好な分担効果を達成し、第1パッド421全体の強度を強化させることに寄与する。上記の五角形溶接領域4215を含む第1パッド421は、隣接するチップ基板エッジ413に対して45°の角度をなす方向に沿って一行に配列されることができる。各行には、2つ、3つ又は複数の第1パッド421が含まれることができる。半円半矩形の第1溶接領域が直線エッジサブ領域4121に分布することにより、矩形溶接領域4211の直線辺によって直線エッジサブ領域4121に作用する応力を緩衝することができる。
他の実施例において、エッジ領域412は、チップ基板エッジ413に近接する外周領域4123と、外周領域4123及び中央領域411にそれぞれ接続される遷移領域4124と、を含むことができる。図12に示すように、エッジ領域412のコーナーエッジサブ領域4122を一例とする場合、コーナーエッジサブ領域4122は、チップ基板エッジ413に近接する外周領域4123と、外周領域4123及び中央領域411にそれぞれ接続される遷移領域4124と、を含む。上記の五角形溶接領域4215を含む第1パッド421及び半円半矩形の第1パッド421は、コーナーエッジサブ領域4122の外周領域4123及び遷移領域4124に分布することができる。第1パッド421は、隣接するチップ基板エッジ413に対して45°の角度をなす方向に沿って2行、3行又は複数の行に配列されることができる。各行には、2つ、3つ又は複数の第1パッド421が含まれることができる。ここで、図12に示すように、第1パッド421は、隣接するチップ基板エッジ413に対して45°の角度をなす方向に沿って3列に配列される。五角形溶接領域4215を含む第1パッド421は、各行の両端の位置に設けられることができ、半円半矩形の第1パッド421は、各行の中間位置に設けられることができることにより、第1パッド421の直線エッジの配置によって、コーナーエッジサブ領域に作用する応力に対する緩衝効果を高める。半円半矩形の第1パッド421は、直線エッジサブ領域4121に分布することにより、矩形溶接領域4211の直線辺によって直線エッジサブ領域4121に作用する応力を緩衝することができる。
さらに別の実施例において、第1パッド421は、多角形溶接領域を含む。図13に示すように、第1パッド421は、矩形溶接領域4217を含む。矩形溶接領域4217の1つの直線辺は、チップ4の1つのチップ基板エッジ413に平行することにより、当該側に位置するチップ基板エッジ413に作用する応力を分担する。ここで、上記の応力は、当該側に位置するチップ基板エッジ413に垂直することができ、当該側に位置するチップ基板エッジ413と予め設定された傾斜角をなすこともできる。
上記矩形溶接領域4217は、チップ基板41のエッジ領域412の全円周方向に沿って設けられることができる。即ち、チップ4の各チップ基板エッジ413に近接するエッジ領域412のそれぞれには、1行以上の矩形溶接領域4217が設けられる。これにより、当該側に位置するエッジからの応力を分担するとともに、チップ基板41の周囲から形成されたシステムの強度を向上させる。なお、本実施例において第1パッド421の構造が同じであるので、加工や配置が容易になる。
上記の実施例において、第2パッド422は、円形溶接領域や楕円形溶接領域などの弧状の線により囲まれた溶接領域であってもよく、又は、1つ以上の曲線により囲まれた不規則な形状を有する溶接領域であってもよい。これにより、第2パッド422のエッジの1つ以上の弧状構造によってチップ4の内部からの応力に対する緩衝を実現する。第2パッド422が円形溶接領域であり、円形溶接領域の直径が0.23mmである場合を一例とすると、複数の第2パッド422は、チップ基板41の中央領域411にアレイ状に分布することができる。又は、複数の第2パッド422は、チップ基板41の構造及び電子部品の設置方式に応じて、チップ基板41の中央領域411に不規則的に分布することもできる。
他の実施例において、第2パッド422は、多角形溶接領域であってもよい。例えば、第2パッド422は、図13に示すような矩形溶接領域である。又は、第2パッド422は、多角形溶接領域及び円形溶接領域により囲まれた溶接領域である。又は、第2パッド422は、多角形溶接領域及び弧状の線により囲まれた溶接領域であってもよいが、本発明は、これを限定するものではない。
なお、隣接する2つのパッド42の間の間隔は、0.35mm、0.4mm、0.5mm、0.8mmなどであってもよい。ここで、隣接する2つのパッド42の間の間隔は、隣接する2つのパッド42の中心の間の距離を指すことができる。
本発明は、電気回路基板51と、前記電気回路基板51に設けられる複数のパッド52と、を含む回路基板5をさらに提供する。複数のパッド52は、第5パッド521と、第6パッド522と、を含む。電気回路基板51は、中央領域511と、中央領域511を囲むエッジ領域512と、を含む。第5パッド521は、エッジ領域512に設けられ、第6パッド522は、中央領域511に設けられる。第5パッド521は、電気回路基板エッジ513に近接する少なくとも1つの直線エッジを含む。
上記の実施例において、第5パッド521の直線エッジは、電気回路基板51の外周エッジからの応力を分担することができる。上記のような構造を設置することによって、電気回路基板51の異なる領域に位置する各パッド52が応力に対して抵抗する能力を強化させ、パッド52自身の構造の強度を向上させる。また、各パッド52に半田ボールを溶接させることができるので、上記のような構成を設置することによって、パッド52と半田ボールとの溶接強度を強化させ、テスト及び使用の過程において衝撃や落下などによるパッド52や半田ボールの破壊を防止し、回路基板5の使用寿命を延長することもできる。
いくつかの実施例において、少なくとも1つの直線エッジが電気回路基板エッジ513に平行することにより、電気回路基板エッジ513に平行する直線エッジによって第5パッド521の応力に対する抵抗能力を向上させる。さらに、電気回路基板エッジ513に平行する直線エッジは、同一線上に位置し、同一線上に位置する上記の直線エッジによって電気回路基板エッジ513の方向からの応力を共に分担し、回路基板5が衝撃や衝突などを受けた時のパッド52の強度及びパッド52と半田ボールとの溶接強度を向上させる。
いくつかの実施例において、第5パッド521と第6パッド522の面積が同じである。第5パッド521と第6パッド522の面積を同じにすることにより、パッド52に溶接される半田ボールの量が同じになることを確保し、第5パッド521及び/又は第6パッド622の構造や形状を改善する時に溶接プロセスに干渉及び影響を与えることを回避し、溶接の安定性を向上させる。例えば、上記のような構造を設置することによって、空の溶接(missing solder)や半田ボールの溶接量のばらつきによる溶接の不安定さなどの問題を減少することができる。
一実施例において、第5パッド521は、矩形溶接領域5211と、矩形溶接領域5211に接続される弓形溶接領域と、を含む。上記弓形溶接領域は、半円形溶接領域であってもよく、半円形以外の他の弓形であってもよいが、本発明は、これを限定するものではない。図14に示すように、第5パッド521は、矩形溶接領域5211と、矩形溶接領域5211に接続される半円形溶接領域5212と、を含む。矩形溶接領域5211の第3辺5211aは、半円形溶接領域5212の直径により形成される辺に当接して、半円半矩形の溶接領域を形成する。矩形溶接領域5211の第3辺5211a及び第3辺5211aに対向する辺である第4辺5211bは、チップの1つの電気回路基板エッジ513に平行する。また、第4辺5211bは、電気回路基板エッジ513に隣接することにより、当該側に位置する電気回路基板エッジ513に作用する応力を分担する。ここで、上記の応力は、当該側に位置する電気回路基板エッジ513に垂直することができ、当該側に位置する電気回路基板エッジ513と予め設定された傾斜角をなすこともできる。矩形溶接領域5211は、第3辺5211aに垂直する第5辺5211c及び第6辺5211dをさらに含むことができる。ここで、第5辺5211c及び第6辺5211dがチップの他の電気回路基板エッジ513に平行することにより、当該側に位置する電気回路基板エッジ513に作用する応力を分担する。ここで、上記の応力は、当該側に位置する電気回路基板エッジ513に垂直することができ、当該側に位置する電気回路基板エッジ513と予め設定された傾斜角をなすこともできる。
上記半円半矩形の第1パッド521は、チップの電気回路基板513のエッジ領域512の全円周方向に沿って設けられることができる。即ち、チップの各電気回路基板エッジ513に近接するエッジ領域512のそれぞれには、1行以上の半円半矩形の第5パッド521が設けられることにより、当該側に位置するエッジからの応力を分担するとともに、電気回路基板513の周囲からシステムの強度を向上させる。なお、本実施例における第5パッド521の構造が同じであるので、加工や配置が容易になる。
他の実施例において、第5パッド521は、図15に示すように、矩形溶接領域5211と、矩形溶接領域5211に接続される半円形溶接領域5212と、を含む。矩形溶接領域5211の第3辺5211aは、半円形溶接領域5212の直径により形成される辺に当接して、半円半矩形の溶接領域を形成する。第5パッド521は、三角形溶接領域5213と、三角形溶接領域5213に接続される弓形溶接領域5214と、をさらに含む。三角形溶接領域5213の一辺は、弓形溶接領域5214の弦に当接して扇形の溶接領域を形成する。エッジ領域512は、直線エッジサブ領域5121と、隣接する2つの直線エッジサブ領域5121を接続させるコーナーエッジサブ領域5122と、を含む。
半円半矩形の第1溶接領域は、直線エッジサブ領域に設けられ、半円半矩形の第1溶接領域の矩形溶接領域5211の第3辺5211a及び第3辺5211aに対向する辺である第4辺5211bは、チップ4の1つの電気回路基板エッジ513に平行する。また、第4辺5211bは、電気回路基板エッジ513に隣接することにより、この側位置する電気回路基板エッジ513に作用する応力を分担する。ここで、上記の応力は、当該側に位置する電気回路基板エッジ513に垂直することができ、当該側に位置する電気回路基板エッジ513と予め設定された傾斜角をなすこともできる。矩形溶接領域5211は、第3辺5211aに垂直する第5辺5211c及び第6辺5211dをさらに含むことができる。ここで、第5辺5211c及び第6辺5211dは、チップの他の電気回路基板エッジ513に平行することにより、当該側に位置する電気回路基板エッジ513に作用する応力を分担する。ここで、上記の応力は、当該側に位置する電気回路基板エッジ513に垂直することができ、当該側に位置する電気回路基板エッジ513と予め設定された傾斜角をなすこともできる。
扇形の第1溶接領域は、コーナーエッジサブ領域5122に設けられる。三角形溶接領域5213は、直角三角形溶接領域5213であってもよい。直角三角形溶接領域5213の2つの直角辺は、それぞれ隣接する2つの電気回路基板エッジ513に平行することにより、このコーナーエッジサブ領域5122に作用する応力を分担する。ここで、上記の応力は、上記の隣接する2つの電気回路基板エッジ513のいずれかに垂直することができ、隣接する2つの電気回路基板エッジ513のいずれかと予め設定された傾斜角をなすこともできる。
いくつかの実施例において、エッジ領域512は、直線エッジサブ領域5121と、隣接する2つの直線エッジサブ領域5121を接続させるコーナーエッジサブ領域5122と、を含む。少なくとも1つの第5パッド521は、直線エッジサブ領域5121にアレイ状に設けられる。直線エッジサブ領域5121に設けられている第5パッド521の少なくとも1つの直線エッジは、電気回路基板エッジ513に平行する。少なくとも1つの第5パッド521は、コーナーエッジサブ領域5122にアレイ状に設けられる。コーナーエッジサブ領域5122に設けられている第5パッド521の少なくとも1つの直線エッジは、電気回路基板エッジ513に対して45°の角度をなす。電気回路基板エッジ513に平行になる第5パッド521の直線エッジは、電気回路基板エッジ513に垂直する方向での応力を分担し、電気回路基板エッジ513に対して45°の角度をなす直線エッジは、コーナーエッジサブ領域5122が受ける応力を分担することができるので、チップが衝撃や衝突などを受けた時のパッド52の強度及びパッド52と半田ボールとの溶接強度を向上させる。
一実施例において、第5パッド521は、矩形溶接領域5211と、矩形溶接領域5211に接続される半円形溶接領域5212と、を含む。矩形溶接領域5211の第3辺5211aは、半円形溶接領域5212の直径により形成される辺に当接して、半円半矩形の溶接領域を形成する。第5パッド521は、五角形溶接領域5215と、五角形溶接領域5215に接続される弓形溶接領域5216と、をさらに含む。五角形溶接領域5215の第7辺5215aが弓形溶接領域5216の弦に当接し、五角形溶接領域5215の2辺のそれぞれが隣接する電気回路基板エッジ513に対して45°の角度をなし、五角形溶接領域5215の残りの2辺のそれぞれが隣接する電気回路基板エッジ513に平行することができる。
いくつかの実施例において、上記の五角形溶接領域5215を含む第1パッド521は、図16に示すように、コーナーエッジサブ領域5122に分布することができることにより、五角形溶接領域5215の各辺の傾斜角によってコーナーエッジサブ領域5122の各方向に作用する応力を緩衝し、応力に対する良好な分担効果を有し、第5パッド521全体の強度を強化させることに寄与する。上記の五角形溶接領域5215を含む第5パッド521は、隣接する電気回路基板エッジ513に対して45°の角度をなす方向に沿って一行に配列されることができる。各行には、2つ、3つ又は複数の第5パッド521が含まれることができる。半円半矩形の第1溶接領域は、直線エッジサブ領域5121に分布することにより、矩形溶接領域5211の直線辺によって直線エッジサブ領域5121に作用する応力を緩衝することができる。
他の実施例において、エッジ領域512は、電気回路基板エッジ513に近接する外周領域5123と、それぞれ外周領域5123及び中央領域511に接続される遷移領域5124と、を含むことができる。図16に示すように、エッジ領域512のコーナーエッジサブ領域5122を一例とする場合、コーナーエッジサブ領域5122は、電気回路基板エッジ513に近接する外周領域5123と、それぞれ外周領域5123及び中央領域511に接続される遷移領域5124と、を含む。図17に示すように、上記の五角形溶接領域5215を含む第5パッド521及び半円半矩形の第5パッド521は、コーナーエッジサブ領域5122の外周領域5123及び遷移領域5124に分布することができる。第5パッド521は、隣接する電気回路基板エッジ513に対して45°の角度をなす方向に沿って2行、3行又は複数の行に配列されることができる。各行には、2つ、3つ又は複数の第5パッド521が含まれることができる。ここで、五角形溶接領域5215を含む第5パッド521は、各行の両端の位置に設けられることができ、半円半矩形の第5パッド521は、各行の中間位置に設けられることができる。これにより、第5パッド521の直線エッジの配置によって、コーナーエッジサブ領域に作用する応力に対する緩衝効果を向上させる。半円半矩形の第5パッド521は、直線エッジサブ領域5121に分布することによって、矩形溶接領域5211の直線辺により直線エッジサブ領域5121に作用する応力を緩衝することができる。
さらに別の実施例において、第5パッド521は、多角形溶接領域を含む。第5パッド521は、図18に示すように、矩形溶接領域5217を含む。矩形溶接領域5217の1つの直線辺は、回路基板4の1つの電気回路基板エッジ513に平行することにより、当該側に位置する電気回路基板エッジ513に作用する応力を分担する。ここで、上記の応力は、当該側に位置する電気回路基板エッジ513に垂直することができ、当該側に位置する電気回路基板エッジ513と予め設定された傾斜角をなすこともできる。
上記の矩形溶接領域5217は、電気回路基板51のエッジ領域512の全円周方向に沿って設けられることができる。即ち、回路基板5の各電気回路基板エッジ513に近接するエッジ領域512のそれぞれには、1行以上の矩形溶接領域5217が設けられる。これにより、当該側に位置するエッジからの応力を分担するとともに、電気回路基板51の周囲からシステムの強度を向上させる。なお、本実施例における第5パッド521の構造が同じであるので、加工や配置が容易になる。
上記の実施例において、第6パッド522は、円形溶接領域や楕円形溶接領域などの弧状の線により囲まれた溶接領域であってもよく、又は、1つ以上の曲線により囲まれた不規則な形状を有する溶接領域であってもよい。これにより、第6パッド522は、第5パッド522のエッジの1つ以上の弧状構造によってチップの内部からの応力に対する緩衝を実現する。第6パッド522が円形溶接領域であり、円形溶接領域の直径が0.23mmである場合を一例とすると、複数の第6パッド522は、電気回路基板51の中央領域511にアレイ状に分布することができる。又は、複数の第6パッド522は、電気回路基板51の構造及び電子部品の設置方式に応じて電気回路基板51の中央領域511に不規則的に分布することもできる。
他の実施例において、第6パッド522は、多角形溶接領域であってもよい。例えば、第6パッド522は、図18に示すような矩形溶接領域である。又は、第6パッド522は、多角形溶接領域及び円形溶接領域により囲まれた溶接領域である。或いは、第6パッド522は、多角形溶接領域及び弧状の線により囲まれた溶接領域であるが、本発明は、これを限定するものではない。
なお、隣接する2つのパッド52の間の間隔は、0.35mm、0.4mm、0.5mm、0.8mmなどであってもよい。ここで、隣接する2つのパッド52の間の間隔は、隣接する2つのパッド52の中心の間の距離を指すことができる。
本発明は、図19に示すように、上記のチップ4と、上記の回路基板5と、を含む電子機器6をさらに提供する。チップ4は、回路基板5に組み立てられる。回路基板5には、第5パッド521及び第6パッド522が設けられる。第5パッド521は、第1パッド421に一対一で対応するように電気的に接続され、第6パッド522は、第2パッド422に一対一で対応するように電気的に接続される。
チップ4のチップ基板41が中央領域411及びエッジ領域412に分割されるとともに、複数のパッド42がチップ4の基板のエッジ領域412に設けられる第1パッド421と、チップ4の基板の中央領域411に設けられている第2パッド422とに分割することにより、第1パッド421の直線エッジがチップ基板41の外周エッジからの応力を分担可能にする。同様に、回路基板5の電気回路基板51を中央領域511及びエッジ領域512に分割するとともに、複数のパッド52を電気回路基板51のエッジ領域512に設けられている第5パッド521と、電気回路基板51の中央領域511に設けられている第6パッド522とに分割させることにより、第5パッド521の直線エッジも電気回路基板51の外周エッジからの応力を分担できるようにする。上記のような構成を設置することによって、チップ4及び回路基板5の基板の異なる領域に位置する各パッド42、52が応力に対して抵抗する能力を強化させるので、パッド42、52自身の構造の強度及びパッド42、52と半田ボールとの溶接強度を向上させ、テスト及び使用の過程において衝撃や落下などによるパッドや半田ボールの破壊を防止し、チップ4、回路基板5及び電子機器の使用寿命を向上させる。また、上記のチップ4と回路基板5のパッドの強度及びパッドと半田ボールとの溶接強度の増加に伴い、チップ4及び回路基板5上のパッドのサイズ及びパッド間の間隔の低減、チップ4のサイズの低減及び電子機器6全体の軽薄性の改善を実現することに寄与する。
なお、上記の電子機器6は、携帯電話、タブレット、車載端末又は医療端末などであってもよく、本発明は、これを限定するものではない。
当業者は、明細書に対する理解、及び明細書に記載された発明に対する実施を介して、本発明の他の実施形態を容易に取得することができる。本発明は、本発明に対する任意の変形、用途、又は適応的な変化を含み、このような変形、用途、又は適応的な変化は、本発明の一般的な原理に従い、本発明では開表していない本技術分野の公知知識、又は通常の技術手段を含む。明細書及び実施例は、単に例示的なものであって、本発明の本当の範囲と主旨は、以下の特許請求の範囲によって示される。
理解すべきことは、本発明は、上記の内容及び図面に示された構造に限定されず、その範囲を逸脱しない限り、各種の変更及び変更を行うことができる。本発明の範囲は、添付される特許請求の範囲のみにより限定される。

Claims (25)

  1. チップであって、
    前記チップは、基板と、前記基板上に設けられる複数のパッドと、を含み、
    前記パッドのそれぞれには、半田ボールが溶接されており、
    前記複数のパッドは、第1パッドと、第2パッドと、を含み、
    前記基板は、中央領域と、前記中央領域を囲むエッジ領域と、を含み、
    前記第1パッドが前記エッジ領域に設けられ、前記第2パッドが前記中央領域に設けられ、
    前記第1パッドは、多角形溶接領域と、前記多角形溶接領域に接続される弓形溶接領域と、を含み、
    前記多角形溶接領域は、前記弓形溶接領域と前記基板のエッジとの間に設けられ、
    前記エッジ領域は、直線エッジサブ領域と、隣接する2つの前記直線エッジサブ領域を接続させるコーナーエッジサブ領域と、を含み、
    前記直線エッジサブ領域及び前記コーナーエッジサブ領域には、それぞれ前記第1パッドが設けられ、
    前記複数の第1パッドは、前記直線エッジサブ領域にアレイ状に設けられ、
    前記直線エッジサブ領域に設けられる前記第1パッドのアレイ方向は、第2横方向及び第2縦方向を含み、
    前記直線エッジサブ領域に設けられる少なくとも二つの前記第1パッドは、前記第2横方向に平行する第3直線辺と、前記第2縦方向に平行する第4直線辺と、を含む
    ことを特徴とするチップ。
  2. 前記複数の第1パッドは、前記コーナーエッジサブ領域にアレイ状に設けられ、
    前記コーナーエッジサブ領域に設けられる前記第1パッドのアレイ方向は、第1横方向及び第1縦方向を含む
    ことを特徴とする請求項1に記載のチップ。
  3. 前記第1パッドの前記第1縦方向の行数は、2行以上である
    ことを特徴とする請求項2に記載のチップ。
  4. 前記コーナーエッジサブ領域は、前記基板の隣接する2つのエッジと、前記基板の2つのエッジにより形成される角度と、を含み、
    前記第1縦方向は、前記角度の中心線に平行する
    ことを特徴とする請求項2に記載のチップ。
  5. 前記コーナーエッジサブ領域に設けられている前記第1パッドは、
    前記第1横方向に平行する第1直線辺と、
    前記第1縦方向に平行する第2直線辺と、を含む
    ことを特徴とする請求項2に記載のチップ。
  6. 前記第2パッドは、円形溶接領域を含む
    ことを特徴とする請求項1に記載のチップ。
  7. 前記第1パッド及び前記第2パッドの面積が等しい
    ことを特徴とする請求項1に記載のチップ。
  8. 回路基板アセンブリであって、
    前記回路基板アセンブリは、メイン基板と、請求項1から請求項7のうちいずれか1項に記載のチップと、を含み、
    前記チップは、前記メイン基板に組み立てられ、
    前記メイン基板には、前記第1パッドに一対一で対応するように電気的に接続される第3パッドと、前記第2パッドに一対一で対応するように電気的に接続される第4パッド、が設けられ、
    対応する前記第1パッドと前記第3パッドの構造が同じであり、
    対応する前記第2パッドと前記第4パッドの構造が同じである
    ことを特徴とする回路基板アセンブリ。
  9. 前記メイン基板と前記チップとの間に設けられる接着剤充填層をさらに含み、
    前記接着剤充填層は、それぞれ前記第1パッド及び前記第3パッドに接着され、
    前記接着剤充填層は、それぞれ前記第2パッド及び前記第4パッドに接着される
    ことを特徴とする請求項8に記載の回路基板アセンブリ。
  10. 電子機器であって、
    前記電子機器は、請求項1から請求項7のうちいずれか1項に記載のチップを含み、或いは、請求項8又は請求項9に記載の回路基板アセンブリを含む
    ことを特徴とする電子機器。
  11. チップであって、
    前記チップは、チップ基板と、前記チップ基板に設けられる複数のパッドと、を含み、
    前記複数のパッドは、第1パッドと、第2パッドと、を含み、
    前記チップ基板は、中央領域と、前記中央領域を囲むエッジ領域と、を含み、
    前記第1パッドが前記エッジ領域に設けられ、前記第2パッドが前記中央領域に設けられ、
    前記第1パッドは、前記チップ基板のエッジに近接する少なくとも二つの直線エッジを含み、
    前記少なくとも二つの直線エッジは、前記チップ基板のエッジに平行する
    ことを特徴とするチップ。
  12. 同一の前記チップ基板のエッジに平行する前記直線エッジは、同一線上に位置する
    ことを特徴とする請求項11に記載のチップ。
  13. 前記第1パッドと前記第2パッドの面積が同じである
    ことを特徴とする請求項11に記載のチップ。
  14. 前記エッジ領域は、直線エッジサブ領域と、隣接する2つの前記直線エッジサブ領域を接続させるコーナーエッジサブ領域と、を含み、
    前記少なくとも1つの第1パッドは、前記コーナーエッジサブ領域にアレイ状に設けられ、
    前記コーナーエッジサブ領域に設けられる前記第1パッドの少なくとも1つの直線エッジは、前記チップ基板のエッジに対して45°の角度をなす
    ことを特徴とする請求項11に記載のチップ。
  15. 前記エッジ領域は、
    前記チップ基板のエッジに近接する外周領域と、それぞれ前記外周領域及び前記中央領域に接続される遷移領域と、を含む
    ことを特徴とする請求項11に記載のチップ。
  16. 前記第1パッドは、矩形溶接領域と、前記矩形溶接領域に接続される弓形溶接領域と、を含み、
    及び/又は、前記第1パッドは、多角形溶接領域を含み、
    及び/又は、前記第1パッドは、五角形溶接領域と、前記五角形溶接領域に接続される弓形溶接領域と、を含み、
    及び/又は、前記第1パッドは、三角形溶接領域と、前記三角形溶接領域に接続される弓形溶接領域と、を含む
    ことを特徴とする請求項11に記載のチップ。
  17. 前記第2パッドは、円形溶接領域及び/又は多角形溶接領域を含む
    ことを特徴とする請求項16に記載のチップ。
  18. 回路基板であって、
    前記回路基板は、電気回路基板と、前記電気回路基板に設けられる複数のパッドと、を含み、
    前記複数のパッドは、第5パッドと、第6パッドと、を含み、
    前記電気回路基板は、中央領域と、前記中央領域を囲むエッジ領域と、を含み、
    前記第5パッドが前記エッジ領域に設けられ、前記第6パッドが前記中央領域に設けられ、
    前記第5パッドは、前記電気回路基板のエッジに近接する少なくとも二つの直線エッジを含み、
    前記少なくとも二つの直線エッジは、前記電気回路基板のエッジに平行する
    ことを特徴とする回路基板。
  19. 同一の前記電気回路基板のエッジに平行する前記直線エッジは、同一線上に位置する
    ことを特徴とする請求項18に記載の回路基板。
  20. 前記第5パッドと前記第6パッドの面積が同じである
    ことを特徴とする請求項18に記載の回路基板。
  21. 前記エッジ領域は、直線エッジサブ領域と、隣接する2つの前記直線エッジサブ領域を接続させるコーナーエッジサブ領域と、を含み、
    前記少なくとも1つの第5パッドは、前記コーナーエッジサブ領域にアレイ状に設けられ、
    前記コーナーエッジサブ領域に設けられる前記第5パッドの少なくとも1つの直線エッジは、前記電気回路基板のエッジに対して45°の角度をなす
    ことを特徴とする請求項18に記載の回路基板。
  22. 前記エッジ領域は、
    前記電気回路基板のエッジに近接する外周領域と、それぞれ前記外周領域及び前記中央領域に接続される遷移領域と、を含む
    ことを特徴とする請求項18に記載の回路基板。
  23. 前記第5パッドは、矩形溶接領域と、前記矩形溶接領域に接続される弓形溶接領域と、を含み、
    及び/又は、前記第5パッドは、多角形溶接領域を含み、
    及び/又は、前記第5パッドは、五角形溶接領域と、前記五角形溶接領域に接続される弓形溶接領域と、を含み、
    及び/又は、前記第5パッドは、三角形溶接領域と、前記三角形溶接領域に接続される弓形溶接領域と、を含む
    ことを特徴とする請求項18に記載の回路基板。
  24. 前記第6パッドは、円形溶接領域及び/又は多角形溶接領域を含む
    ことを特徴とする請求項23に記載の回路基板。
  25. 電子機器であって、
    請求項11から請求項17のうちいずれか1項に記載のチップと、
    請求項18から請求項24のうちいずれか1項に記載の回路基板と、を含む
    ことを特徴とする電子機器。
JP2021044597A 2020-03-26 2021-03-18 チップ、回路基板、回路基板アセンブリ及び電子機器 Active JP7282821B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN202020412004 2020-03-26
CN202020412004.1 2020-03-26
CN202010653932.1A CN111863759A (zh) 2020-03-26 2020-07-08 芯片、电路板、电路板组件及电子设备
CN202010653932.1 2020-07-08

Publications (2)

Publication Number Publication Date
JP2021158354A JP2021158354A (ja) 2021-10-07
JP7282821B2 true JP7282821B2 (ja) 2023-05-29

Family

ID=73152561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021044597A Active JP7282821B2 (ja) 2020-03-26 2021-03-18 チップ、回路基板、回路基板アセンブリ及び電子機器

Country Status (5)

Country Link
US (1) US11600584B2 (ja)
EP (1) EP3890004A1 (ja)
JP (1) JP7282821B2 (ja)
KR (1) KR102599444B1 (ja)
CN (2) CN212303653U (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020043170A1 (en) * 2018-08-31 2020-03-05 Changxin Memory Technologies, Inc. Arrangement of bond pads on an integrated circuit chip
CN212303653U (zh) 2020-03-26 2021-01-05 北京小米移动软件有限公司 芯片、电路板、电路板组件及电子设备
CN113921491A (zh) * 2020-07-08 2022-01-11 北京小米移动软件有限公司 芯片、电路板及电子设备
KR20220127671A (ko) * 2021-03-11 2022-09-20 삼성전자주식회사 반도체 패키지
CN114531772A (zh) * 2022-01-25 2022-05-24 日月光半导体制造股份有限公司 电子系统以及电子系统的跌落测试方法
CN116779584B (zh) * 2023-08-21 2023-11-03 湖南大学 一种低芯片温度梯度的功率半导体模块封装结构及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218233A (ja) 2008-03-06 2009-09-24 Nec Corp 半導体装置及びその製造方法
US20110108981A1 (en) 2009-11-10 2011-05-12 Maxim Integrated Products, Inc. Redistribution layer enhancement to improve reliability of wafer level packaging
JP2019071345A (ja) 2017-10-10 2019-05-09 日立オートモティブシステムズ株式会社 電子制御装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0993764A (ja) * 1995-09-21 1997-04-04 Toyota Motor Corp ワイヤーハーネスの取り付け装置
JP3758289B2 (ja) 1997-04-11 2006-03-22 株式会社デンソー 表面実装素子の電極構造
JPH10335796A (ja) 1997-05-29 1998-12-18 Canon Inc 回路基板と電子回路装置、及びその製造方法、及びその接合部の検査方法
JP2000031631A (ja) 1998-07-13 2000-01-28 Nec Corp プリント配線板
GB2344550A (en) 1998-12-09 2000-06-14 Ibm Pad design for electronic package
JP2000269271A (ja) 1999-03-16 2000-09-29 Toshiba Corp 半導体回路装置およびその製造方法
JP3334798B2 (ja) 1999-11-01 2002-10-15 日本電気株式会社 Bga型半導体装置
US6429390B1 (en) 2001-03-12 2002-08-06 International Business Machines Corporation Structure and method for forming the same of a printed wiring board having built-in inspection aids
US20030054589A1 (en) 2001-09-17 2003-03-20 Sony Corporation Method of improving mount assembly in a multilayer PCB's
JP2005026312A (ja) 2003-06-30 2005-01-27 Hitachi Metals Ltd 高周波電子部品およびその実装方法
JP2006210851A (ja) * 2005-01-31 2006-08-10 Toshiba Corp 回路基板
DE102006041464A1 (de) * 2006-09-02 2008-03-06 Lanxess Deutschland Gmbh Vulkanisierbare Zusammensetzung auf Basis von Ethylen-Vinylacetat Copolymeren, deren Herstellung und Verwendung zur Herstellung von Artikeln mit gummielastomeren Eigenschaften
JP5043563B2 (ja) 2007-08-29 2012-10-10 新光電気工業株式会社 配線基板及びその製造方法
TW200921868A (en) 2007-11-07 2009-05-16 Advanced Semiconductor Eng Substrate structure
US7979813B2 (en) 2009-01-15 2011-07-12 Micrel, Inc. Chip-scale package conversion technique for dies
US8716868B2 (en) 2009-05-20 2014-05-06 Panasonic Corporation Semiconductor module for stacking and stacked semiconductor module
JP5340047B2 (ja) 2009-06-12 2013-11-13 パナソニック株式会社 半導体集積回路装置
WO2012107978A1 (ja) 2011-02-09 2012-08-16 パナソニック株式会社 半導体装置
US8680681B2 (en) 2011-08-26 2014-03-25 Globalfoundries Inc. Bond pad configurations for controlling semiconductor chip package interactions
US8598691B2 (en) 2011-09-09 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing and packaging thereof
JP2017045915A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
KR102354030B1 (ko) 2015-10-23 2022-01-20 동우 화인켐 주식회사 전극 접속 패드 및 이를 포함하는 전자 소자
JP6432629B2 (ja) * 2017-03-21 2018-12-05 株式会社村田製作所 電子部品の実装構造
KR102523281B1 (ko) 2018-03-09 2023-04-18 삼성전자주식회사 3차원 이미지 센서
CN212303653U (zh) 2020-03-26 2021-01-05 北京小米移动软件有限公司 芯片、电路板、电路板组件及电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218233A (ja) 2008-03-06 2009-09-24 Nec Corp 半導体装置及びその製造方法
US20110108981A1 (en) 2009-11-10 2011-05-12 Maxim Integrated Products, Inc. Redistribution layer enhancement to improve reliability of wafer level packaging
JP2019071345A (ja) 2017-10-10 2019-05-09 日立オートモティブシステムズ株式会社 電子制御装置

Also Published As

Publication number Publication date
EP3890004A1 (en) 2021-10-06
KR20210120855A (ko) 2021-10-07
KR102599444B1 (ko) 2023-11-08
CN212303653U (zh) 2021-01-05
CN111863759A (zh) 2020-10-30
US11600584B2 (en) 2023-03-07
JP2021158354A (ja) 2021-10-07
US20210305184A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
JP7282821B2 (ja) チップ、回路基板、回路基板アセンブリ及び電子機器
US20140124929A1 (en) Semiconductor device and fabrication method
CN1816249A (zh) 电路板
US6373139B1 (en) Layout for a ball grid array
CN1180472C (zh) 侧面包括端子的表面安装组件
CN103000591A (zh) 芯片封装件的环结构
KR100761861B1 (ko) 정전기를 방지하는 반도체 패키지
JP2006294656A (ja) 半導体装置
US10517177B2 (en) On-vehicle electronic circuit mounting board
CN212303654U (zh) 芯片、电路板及电子设备
CN115623813A (zh) 一种显示面板、显示装置及封装方法
JP7174095B2 (ja) チップ、回路基板及び電子デバイス
US8742602B2 (en) Vertical electrical interconnect formed on support prior to die mount
JP2006114777A (ja) プリント配線基板及びこの基板を搭載する情報処理装置
JP2004128290A (ja) 半導体装置
US20140078700A1 (en) Circuit board device and electronic device
TW200834848A (en) Semiconductor substrate structure
TWI825804B (zh) 電子裝置、其電路板及電子裝置之製造方法
JP5403944B2 (ja) 半導体装置、半導体装置の製造方法および分割前基板
US11004778B1 (en) Polygonal BGA semiconductor package
CN211018778U (zh) 弹性表面波元件、弹性表面波装置及通信装置
CN216565733U (zh) 一种焊盘、主板结构以及电子产品
CN115497901B (zh) 改善凸点开裂失效的高密度封装装置和方法
CN117336947A (zh) 电子装置、其电路板及电子装置的制造方法
WO2015033509A1 (ja) プリント配線板およびそれを備えた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230220

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230301

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230517

R150 Certificate of patent or registration of utility model

Ref document number: 7282821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150