JP2019071345A - 電子制御装置 - Google Patents

電子制御装置 Download PDF

Info

Publication number
JP2019071345A
JP2019071345A JP2017196587A JP2017196587A JP2019071345A JP 2019071345 A JP2019071345 A JP 2019071345A JP 2017196587 A JP2017196587 A JP 2017196587A JP 2017196587 A JP2017196587 A JP 2017196587A JP 2019071345 A JP2019071345 A JP 2019071345A
Authority
JP
Japan
Prior art keywords
outermost
corner
wiring substrate
semiconductor package
solder joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017196587A
Other languages
English (en)
Other versions
JP6955954B2 (ja
Inventor
薫子 加藤
Yukiko Kato
薫子 加藤
心哉 河喜多
Shinya Kawakita
心哉 河喜多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2017196587A priority Critical patent/JP6955954B2/ja
Priority to CN201880065755.6A priority patent/CN111194478A/zh
Priority to PCT/JP2018/033563 priority patent/WO2019073734A1/ja
Priority to US16/754,326 priority patent/US20200243470A1/en
Publication of JP2019071345A publication Critical patent/JP2019071345A/ja
Application granted granted Critical
Publication of JP6955954B2 publication Critical patent/JP6955954B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
    • H02K11/30—Structural association with control circuits or drive circuits
    • H02K11/33—Drive circuits, e.g. power electronics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60K—ARRANGEMENT OR MOUNTING OF PROPULSION UNITS OR OF TRANSMISSIONS IN VEHICLES; ARRANGEMENT OR MOUNTING OF PLURAL DIVERSE PRIME-MOVERS IN VEHICLES; AUXILIARY DRIVES FOR VEHICLES; INSTRUMENTATION OR DASHBOARDS FOR VEHICLES; ARRANGEMENTS IN CONNECTION WITH COOLING, AIR INTAKE, GAS EXHAUST OR FUEL SUPPLY OF PROPULSION UNITS IN VEHICLES
    • B60K1/00—Arrangement or mounting of electrical propulsion units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/17135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/17136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/17179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/175—Material
    • H01L2224/17505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K2211/00—Specific aspects not provided for in the other groups of this subclass relating to measuring or protective devices or electric components
    • H02K2211/03—Machines characterised by circuit boards, e.g. pcb
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0939—Curved pads, e.g. semi-circular or elliptical pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/042—Remote solder depot on the PCB, the solder flowing to the connections from this depot
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】半導体装置を内蔵した電子制御装置において、熱疲労寿命が低下することを防止する。【解決手段】モータを制御する制御部は半導体装置を有し、半導体装置は、複数の第１の電極３を有する半導体パッケージ２と、複数の第１の電極３のそれぞれに対応するように配置された複数の第２の電極４ａ、４ｂを有する配線基板１と、第１の電極３と第２の電極４ａ、４ｂとを接続するはんだ接合部５ａ、５ｂとを有し、配線基板１の最外周角部に配置された第２の電極４ａの先端部は半導体パッケージ２の外周端部よりも外側に位置する。【選択図】図１

Description

本発明は、電子制御装置に関する。
近年、電子機器の小型化、高密度化及び高機能化に伴い、半導体装置にも小型化及び高密度化が要求されている。このため、半導体装置として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）のようなエリアアレイ型のパッケージ型半導体装置が多く利用されている。
エリアアレイ型のパッケージ型半導体装置は、裏面に電極及びはんだボールが一定のサイズ、面積及びピッチで形成されている。これらの電極及びはんだボールに対応するように配線基板の電極も一定のサイズ、面積及びピッチで形成されている。そして、配線基板にパッケージ型半導体装置を搭載して加熱することによりはんだバンプを形成して対応する電極同士が接合される。
例えば、特許文献１には、ＢＧＡパッケージと配線基板との接続において、配線基板の最外周電極のうち、最もアレイ状配列の外側に位置する端部が、ＢＧＡパッケージ側の最外周電極のうち、最もアレイ状配列の外側に位置する端部よりもアレイ状配列の外側に位置し、配線基板の電極表面とはんだバンプ表面とがなす角度を鋭角にする構造が開示されている。
特開２０００−１１４３１５号公報
エリアアレイ型のパッケージ型半導体装置は、各構成部材の線膨張係数の違いにより温度負荷時に変形し、最外周のはんだバンプに応力がかかる。
特に、ＢＧＡパッケージの最外周角部のはんだバンプへの負荷が大きく、これらのはんだバンプにおいて、亀裂伸展がとりわけはんだバンプ上側の電極との界面で顕著に起こり熱疲労寿命が低下する。
具体的には、エリアアレイ型パッケージをはんだバンプを介して配線基板に接続する半導体装置においては、使用環境下での温度変化により半導体装置全体が変形する。しかし、それぞれの構成部材は線膨張係数の違いにより反り量がそれぞれ異なり、エリアアレイ型パッケージと配線基板間のはんだバンプに亀裂伸展が起こる。特に、エリアアレイ型パッケージの最外周角部のはんだバンプが壊れやすく、熱疲労寿命が低下して半導体装置の信頼性が低下する。
特許文献１には、外部衝撃時における最外周はんだバンプにかかる応力を緩和することについては言及されている。しかし、構成部材の線膨張係数の違いにより反り量がそれぞれ異なり、これが原因で熱疲労寿命に影響を与えることについては考慮されていない。
本発明の目的は、半導体装置を内蔵した電子制御装置において、熱疲労寿命が低下することを防止することにある。
本発明の一態様の電子制御装置は、モータを制御する制御部を備え、前記制御部は半導体装置を有し、前記半導体装置は、複数の第１の電極を有する半導体パッケージと、前記複数の第１の電極のそれぞれに対応するように配置された複数の第２の電極を有する配線基板と、前記第１の電極と前記第２の電極とを接続するはんだ接合部とを有し、前記配線基板の最外周角部に配置された前記第２の電極の先端部は、前記半導体パッケージの外周端部よりも外側に位置することを特徴とする。
本発明の一態様によれば、半導体装置を内蔵した電子制御装置において、熱疲労寿命が低下することを防止することにある。
実施例１の半導体装置の断面図である。 実施例１の半導体装置の平面図である。 実施例１の半導体装置の製造工程を示す断面図である。 実施例２の半導体装置の平面図である。 実施例２の半導体装置の平面図である。 実施例３の半導体装置の平面図である。 実施例４の電子制御装置のブロック図である。 実施例４の電子制御装置に搭載された半導体装置の断面図である。
エリアアレイ型のパッケージ型半導体装置（半導体パッケージ）の電極及びはんだボールは、パッケージメーカによりあらかじめ形成されており、はんだボールの組成は、Ｓｎ−３．０Ａｇ−０．５Ｃｕが一般的である。
はんだバンプは、サイズ及びピッチを小さくすることで、一定面積内に多数配置することが可能であり、小型化及び高密度化に有利である。また、リードを介して接続する構造よりも配線長が短いため、高速伝送に有利であり高性能化を達成できる。
エリアアレイ型のパッケージ型半導体装置のＢＧＡパッケージは、半導体素子であるＳｉチップが、例えばワイヤでインターポーザに接続されている。インターポーザの裏面には、電極及びはんだボールが形成され、インターポーザ上を樹脂でモールドした構造を有する。これを配線基板にはんだバンプを介して接続するが、各構成部材の線膨張係数の違いにより、温度負荷時に変形し、ＢＧＡパッケージの最外周のはんだバンプに応力がかかる。
特に、ＢＧＡパッケージの最外周角部のはんだバンプへの負荷が大きく、これらのはんだバンプにおいて、亀裂伸展がとりわけはんだバンプ上側の電極との界面で顕著に起こり、熱疲労寿命が低下する要因となる。
以下の実施例では、エリアアレイ型パッケージをはんだバンプを介して配線基板に接続する半導体装置において、最外周角部のはんだバンプにかかる応力を低減して熱疲労寿命が低下するのを防止する。
以下、図面を参照して実施例について説明する。
図１〜図３を参照して、実施例１の半導体装置について説明する。
図１に示すように、半導体装置は、配線基板１と半導体パッケージ（エリアアレイ型パッケージ）２を有する。配線基板１は、上面に複数の電極４を有する。半導体パッケージ２は、下面に複数の電極３を有する。半導体パッケージ２は、複数の電極４との複数の電極３とを接続するはんだ接合部（バンプ）５を介して配線基板１に対向して実装される。
配線基板１の上面に形成される電極４のうち、最外周角部以外の電極４ｂは、半導体パッケージ２の下面に備える電極３に対向するように一様に形成されている。最外周角部以外のはんだ接合部５ｂは太鼓型のバンプ形状を有する。最外周角部に配置されたはんだ接合部５ａは、半導体パッケージ２の外周端部よりも外側に延伸したフィレット形状を有する。
最外周角部の４つの電極４ａの先端部は、半導体パッケージ２の外周端部よりも外側に位置している。そのため、最外周角部のはんだ接合部５ａの先端部も、半導体パッケージ２の外周端部よりも外側に位置している。
図２に示すように、配線基板１の上に半導体パッケージ２が実装されている。最外周角部以外の配線基板上の電極４ｂは、半導体パッケージ２の下面に設けられた電極３に対応するように円形形状で配置される。電極４ｂのサイズは、電極３と同一でも良いし、生産上の観点から同一でなくても良く、適宜設計されれば良い。
図２に示すように、最外周角部の配線基板１上の電極４ａの形状を、半導体パッケージ２の内側に入る端部を円形とし、半導体パッケージ２の外側に出る端部の形状に角を持たせている。しかし、この形状に限定されるものではなく、最外周角部の配線基板１上の電極４ａの先端部が半導体パッケージ２の外周に出ていればよく、半導体パッケージ２の外側に出る端部も円形とし、電極４ａの形状を楕円とすることも可能である。
このように、実施例１の半導体装置は、配線基板１の最外周角部に配置された電極４ａの先端部は、半導体パッケージ２の外周端部よりも外側に位置する。さらに、配線基板１の最外周角部に配置されたはんだ接合部５ａの先端部も、半導体パッケージ２の外周端部よりも外側に位置する。
さらに、配線基板１の最外周角部に配置された電極４ａの面積は、半導体パッケージ２の最外周角部に配置された電極３の面積よりも大きい。さらに、配線基板１の最外周角部に配置された電極４ａの面積は、配線基板１の最外周角部以外に配置された電極４ｂの面積よりも大きい。
さらに、図２に示すように、配線基板１の最外周角部に配置された電極４ａの中心９ｂは、半導体パッケージ２の最外周角部に配置された電極３の中心９ａよりも、半導体パッケージ２の中心から外側に向かう方向にずれている。
また、配線基板１の最外周角部に配置されたはんだ接合部５ａの形状は、配線基板１の最外周角部以外に配置されたはんだ接合部５ｂの形状とは異なる。具体的には、配線基板１の最外周角部に配置されたはんだ接合部５ａは、半導体パッケージ２の外周端部よりも外側に延伸したフィレット形状を有する。配線基板１の最外周角部以外に配置されたはんだ接合部５ｂは、太鼓型の形状を有する。
また、図２に示すように、配線基板１の最外周角部に配置された電極４ａは、最外周角部の対角線上に配置されている。
次に、図３を参照して、実施例１の半導体装置の製造工程について説明する。
まず、配線基板１の上に複数の電極４を形成する（図３（１）参照）。ここで、配線基板１は、その上面に電極４を有する。電極４は、最外周角部の電極４ａとそれ以外の電極４ｂとは異なる面積を有し、電極４ａの面積は電極４ｂの面積より大きい。
次に、配線基板１上の電極４に迎えはんだ６を形成する（図３（２）参照）。この際、迎えはんだ６は、印刷により形成しても良いし、ディスペンサーで塗布しても良く、その形成手法はこれらに限定されるものではない。迎えはんだ６の組成は、半導体パッケージ２にあらかじめ形成されているはんだボール７と同一でも良いし、異なっていても良い。配線基板１に搭載される半導体パッケージ２以外の電子部品の接合性、生産性及び信頼性の観点から総合的に判断される。
迎えはんだ６の形成箇所に、搭載機（図示せず）を用いて半導体パッケージ２を搭載する。そして、半導体パッケージ２の最外周角部にあたる配線基板１上の電極４ａには、Ｂｉ、Ｉｎ、Ｓｂのいずれかもしくは複数の元素を含む金属片８を搭載する（図３（３）参照）。この際、金属片８も搭載機にてリール搭載できるチップ型はんだ形状を有することが生産性の観点で望ましい。
電極４ａに搭載する金属片８の体積は、半導体パッケージ２に備えられたはんだボール７の体積及び電極４ａの面積から算出して決定される。なお、金属片８を搭載した後に、半導体パッケージ２を搭載しても良く、その搭載順は適宜決定される。
次に、半導体パッケージ２と、金属片８が搭載された配線基板１とをリフロー炉（図示せず）を用いて加熱し、はんだボール７と迎えはんだ６及び金属片８を溶融させる。その後、冷却することにより半導体パッケージ２と配線基板１が接合される（図３（４）参照）。この際、半導体パッケージ２の最外周角部のはんだ接合部５ａとそれ以外のはんだ接合部５ｂは、はんだ接合部の金属組成が異なる。具体的には、最外周角部のはんだ接合部５ａは、Ｂｉ、Ｉｎ、Ｓｂの少なくとも何れか一つの元素の濃度は、はんだ接合部５ｂよりも高くなる。ここで、Ｂｉ、Ｉｎ、Ｓｂは、熱疲労寿命を向上させる元素である。半導体パッケージ２の最外周角部のはんだ接合部５ａは、それ以外のはんだ接合部５ｂの組成と異なり、簡便に長寿命組成に変更することができる。このようにして、図１に示す半導体装置が完成する。
実施例１では、Ｂｉ、Ｉｎ、Ｓｂのいずれかもしくは複数の元素を含む金属片８を溶融させることにより、Ｂｉ、Ｉｎ、Ｓｂのいずれかもしくは複数の金属が、主組成がＳｎＡｇＣｕである半導体パッケージ２の最外周角部のはんだ接合部５ａのみに拡散する。これにより、熱疲労寿命を長寿命化できる。
また、実施例１では、金属片８を溶融させることにより、容易に最外周角部のはんだ接合部５ａの体積を増大させることができる。これにより、最外周角部のはんだ接合部５ａがフィレット形状になることで応力のかかり方が変わり、クラック進展を抑制できる。この結果、半導体パッケージ２の最外周角部のはんだ接合部５ａの応力が低減し、半導体パッケージ２を実装する際の信頼性を向上させることができる。
さらに、実施例１では、半導体パッケージ２のはんだボール７自体のはんだ組成を変更することなく、最外周角部のはんだ接合部５ａのはんだ組成を変更可能である。この結果、市販品の半導体パッケージ２を利用できるため、製造コストを削減することができる。
ここで、はんだ接合部５の組成が一般的なＳｎ−３Ａｇ−０．５ＣｕであるモデルＡと、はんだ接合部５ａの組成がＳｎ−３Ａｇ−３Ｂｉ−３Ｉｎであり、はんだ接合部５ｂの組成がＳｎ−３Ａｇ−０．５ＣｕであるモデルＢの２パターンにおいて熱応力解析を実施した。
ここで、モデルＡは、配線基板１上に形成される電極４ａと電極４ｂの面積が同一で、半導体パッケージ２の最外周角部のはんだ接合部５ａとそれ以外のはんだ接合部５ｂの形状が同一のバンプ形状を有る構造において、はんだ接合部５の組成が一般的なＳｎ−３Ａｇ−０．５Ｃｕである。一方、モデルＢは、電極４ａの先端部を半導体パッケージ２の外周端部よりも外側にし、最外周角部のはんだ接合部５ａをフィレット形状とした構造において、そのはんだ接合部５ａの組成がＳｎ−３Ａｇ−３Ｂｉ−３Ｉｎであり、はんだ接合部５ｂの組成がＳｎ−３Ａｇ−０．５Ｃｕである。電極４ａのサイズ及び最外周角部のはんだ接合部５ａの形状及び組成以外は、モデルＡ、モデルＢともに全て同一である。
モデルＡ、モデルＢに対して、−４０℃と１２５℃を繰り返す温度サイクル試験を模擬した熱負荷を与えた解析結果において、モデルＢの最外周角部のはんだ接合部５ａの熱疲労寿命は、モデルＡの最外周角部のはんだ接合部５ａの熱疲労寿命に比べて１．９倍となった。この熱応力解析の結果からも、実施例１では、熱疲労寿命が向上することが分かる。
図４、図５を参照して、実施例２の半導体装置について説明する。
図２に示す実施例１の半導体装置では、半導体パッケージ２の最外周角部に対応する配線電極１の電極４ａは、角の対角線上に配置されている。これに対して、図４に示す実施例２の半導体装置では、半導体パッケージ２の最外周角部に対応する配線電極１の電極４ａは、半導体パッケージ２の対向する辺の垂直方向の延長線上に引き出されている。この場合、最外周角部のはんだ接合部５ａは、半導体パッケージ２の対向する辺の垂直方向に長辺があるフィレット形状となる。
また、図５に示すように、最外周角部の電極４ａに加えて、半導体パッケージ２の対向する辺の最外周の電極４ｃの外側端部を半導体パッケージ２の外周外側に出し、半導体パッケージ２の対向する辺の最外周にあるはんだ接合部をフィレット形状とする。
図４、図５において、フィレット形状となる半導体パッケージ２の対向する辺の最外周のはんだ接合部５ａの組成は、それ以外のはんだ接合部５ｂよりもＢｉ、Ｉｎ、Ｓｂの少なくとも何れか一つの元素の濃度が高くなっている。
それ以外の構成については、実施例１の半導体装置と同様なのでその説明は省略する。
図６を参照して、実施例３の半導体装置について説明する。
図６に示すように、実施例３の半導体装置は、半導体パッケージ２の最外周角部に対応する配線電極１の電極４ａは、その外側端部を角の対角線上に出し、半導体パッケージ２の対向するそれぞれの辺の最外周の電極４ｃを、半導体パッケージ２の対向する辺のそれぞれの垂直方向の延長線上に引き出す。
この場合、最外周角部のはんだ接合部５ａは、角部の対角方向に長辺があるフィレット形状となり、それ以外の最外周のはんだ接合部は、半導体パッケージ２の対向する辺の垂直方向に長辺があるフィレット形状となる。
なお、最外周角部のはんだ接合部５ａは、角部の対角方向に長辺があるフィレット形状でなくとも良く、半導体パッケージ２の対向するどちらかの辺の垂直方向に長辺があるフィレット形状であっても良い。
図６において、フィレット形状となる半導体パッケージ２の最外周のはんだ接合５ａの組成は、それ以外のはんだ接続部５ｂよりもＢｉ、Ｉｎ、Ｓｂの少なくとも何れか一つの元素の濃度が高くなっている。
それ以外の構成については、実施例１の半導体装置と同様なのでその説明は省略する。
図７、図８を参照して、実施例１の半導体装置を有する電子制御装置について説明する。
車載向けの電子機器においては、車室内空間確保の観点からも、その設置環境が車室内からエンジンルーム内へと変遷しており、より高温環境下での耐性が求められている。また、車両寿命の延伸から、電子機器においても長寿命化が求められている。
図７を参照して、実施例４の電子制御装置について説明する。
図７に示すように、電子制御装置（ＥＣＵ）７０は、変換部７１、制御部７２、出力部７３を備えており、センサ部７４からの信号をモータ部７５に伝達する機能を備えている。電子制御装置７０の制御部７２に実施例１の半導体装置が搭載されている。
ここで、エンジンコントロールユニット（ｅｎｇｉｎｅ ｃｏｎｔｒｏｌ ｕｎｉｔ、ＥＣＵ）とは、エンジンの運転制御を電気的な補助装置を用いて行う際に、それらを総合的に制御するマイクロコントローラ（マイコン）である。
車載用途の電子制御装置７０は、環境温度にさらされ、高温環境と低温環境に繰り返す。車室内においても、エンジン停止中では５０℃近くに達し、また寒冷地においては氷点下にさらされる。エンジンルーム内に設置される電子制御装置７０においては、環境温度の最高が１００℃以上になる。
図８を参照して、電子制御装置７０に搭載された実施例１の半導体装置が、高温と低温が繰り返される環境に置かれた時の状態について説明する。
主に有機基板が用いられる配線基板１と、配線基板１に搭載される半導体パッケージ２は、それぞれの線膨張係数が異なる。このため、高温と低温が繰り返される環境においてそれぞれの反り量が異なり、半導体パッケージ２の最外周角部のはんだ接合部５ａに大きな負荷がかかる。このため、最外周角部のはんだ接合部５ａの接続長が長いことは、はんだ接合部５ａのクラック進展及び破断までの熱疲労寿命に効果的である。
１ 配線基板
２ 半導体パッケージ
３ 電極
４ａ 最外周角部電極
４ｂ 最外周角部以外の電極
５ａ 最外周角部のはんだ接合部
５ｂ 最外周角部以外のはんだ接合部
７０ 電子制御装置
７１ 変換部
７２ 制御部
７３ 出力部
７４ センサ部
７５ モータ部

Claims (12)

  1. モータを制御する制御部を備えた電子制御装置であって、
    前記制御部は、半導体装置を有し、
    前記半導体装置は、
    複数の第１の電極を有する半導体パッケージと、
    前記複数の第１の電極のそれぞれに対応するように配置された複数の第２の電極を有する配線基板と、
    前記第１の電極と前記第２の電極とを接続するはんだ接合部と、を有し、
    前記配線基板の最外周角部に配置された前記第２の電極の先端部は、前記半導体パッケージの外周端部よりも外側に位置することを特徴とする電子制御装置。
  2. 前記配線基板の前記最外周角部に配置された前記はんだ接合部の先端部は、前記半導体パッケージの外周端部よりも外側に位置することを特徴とする請求項１に記載の電子制御装置。
  3. 前記配線基板の最外周角部に配置された前記第２の電極の面積は、前記半導体パッケージの最外周角部に配置された前記第１の電極の面積よりも大きいことを特徴とする請求項２に記載の電子制御装置。
  4. 前記配線基板の最外周角部に配置された前記第２の電極の面積は、前記配線基板の最外周角部以外に配置された前記第２の電極の面積よりも大きいことを特徴とする請求項３に記載の電子制御装置。
  5. 前記配線基板の最外周角部に配置された前記第２の電極の中心は、前記半導体パッケージの最外周角部に配置された前記第１の電極の中心よりも、前記半導体パッケージの中心から外側に向かう方向にずれていることを特徴とする請求項４に記載の電子制御装置。
  6. 前記配線基板の最外周角部に配置された前記はんだ接合部の形状は、前記配線基板の最外周角部以外に配置された前記はんだ接合部の形状とは異なることを特徴とする請求項１に記載の電子制御装置。
  7. 前記配線基板の最外周角部に配置された前記はんだ接合部は、前記半導体パッケージの外周端部よりも外側に延伸したフィレット形状を有することを特徴とする請求項６に記載の電子制御装置。
  8. 前記配線基板の最外周角部に配置された前記第２の電極は、前記最外周角部の対角線上に配置されていることを特徴とする請求項１に記載の電子制御装置。
  9. 前記配線基板の最外周角部に配置された前記第２の電極は、前記半導体パッケージの対向する辺の垂直方向の延長線上に引き出されていることを特徴とする請求項１に記載の電子制御装置。
  10. 前記配線基板の最外周角部に配置された前記はんだ接合部の組成は、前記配線基板の最外周角部以外に配置された前記はんだ接合部の組成とは異なり、
    前記配線基板の最外周角部に配置された前記はんだ接合部は、Ｂｉ、Ｉｎ及びＳｂの内の少なくとも一つの元素を含み、
    前記最外周角部に配置された前記はんだ接合部の前記元素の濃度は、前記配線基板の最外周角部以外に配置された前記はんだ接合部に含まれるＢｉ、Ｉｎ、Ｓｂの内の少なくとも一つの元素の濃度よりも高いことを特徴とする請求項１に記載の電子制御装置。
  11. 前記制御部の前記半導体装置は、車載向けの電子機器に搭載されていることを特徴とする請求項１に記載の電子制御装置。
  12. 前記配線基板と前記半導体パッケージは、線膨張係数がそれぞれ異なり、
    前記車載向けの電子機器においては、高温と低温が繰り返される環境下で前記配線基板と前記半導体パッケージの反り量がそれぞれ異なり、
    前記配線基板の最外周角部に配置された前記はんだ接合部にかかる負荷は、前記配線基板の最外周角部以外に配置された前記はんだ接合部にかかる負荷よりも大きいことを特徴とする請求項１１に記載の電子制御装置。
JP2017196587A 2017-10-10 2017-10-10 電子制御装置 Active JP6955954B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017196587A JP6955954B2 (ja) 2017-10-10 2017-10-10 電子制御装置
CN201880065755.6A CN111194478A (zh) 2017-10-10 2018-09-11 电子控制装置
PCT/JP2018/033563 WO2019073734A1 (ja) 2017-10-10 2018-09-11 電子制御装置
US16/754,326 US20200243470A1 (en) 2017-10-10 2018-09-11 Electronic control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017196587A JP6955954B2 (ja) 2017-10-10 2017-10-10 電子制御装置

Publications (2)

Publication Number Publication Date
JP2019071345A true JP2019071345A (ja) 2019-05-09
JP6955954B2 JP6955954B2 (ja) 2021-10-27

Family

ID=66100510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017196587A Active JP6955954B2 (ja) 2017-10-10 2017-10-10 電子制御装置

Country Status (4)

Country Link
US (1) US20200243470A1 (ja)
JP (1) JP6955954B2 (ja)
CN (1) CN111194478A (ja)
WO (1) WO2019073734A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021158354A (ja) * 2020-03-26 2021-10-07 北京小米移動軟件有限公司Beijing Xiaomi Mobile Software Co., Ltd. チップ、回路基板、回路基板アセンブリ及び電子機器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021125546A (ja) * 2020-02-05 2021-08-30 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP2022011066A (ja) * 2020-06-29 2022-01-17 日本電気株式会社 量子デバイス

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121525A (ja) * 1997-10-20 1999-04-30 Sony Corp 半導体装置
JP2000114315A (ja) * 1998-09-29 2000-04-21 Denso Corp 電子部品の実装構造
JP2000195982A (ja) * 1998-12-28 2000-07-14 Pfu Ltd 小型半導体装置および小型半導体装置の実装構造ならびにセラミック基板の製造方法
JP2003197813A (ja) * 2001-12-28 2003-07-11 Mitsubishi Electric Corp 電子装置
JP2007251053A (ja) * 2006-03-17 2007-09-27 Fujitsu Ltd 半導体装置の実装構造及びその実装構造の製造方法
JP2015176940A (ja) * 2014-03-14 2015-10-05 日立オートモティブシステムズ株式会社 半導体装置の実装構造

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015072294A1 (ja) * 2013-11-12 2015-05-21 日立オートモティブシステムズ株式会社 車載電子制御装置の放熱構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121525A (ja) * 1997-10-20 1999-04-30 Sony Corp 半導体装置
JP2000114315A (ja) * 1998-09-29 2000-04-21 Denso Corp 電子部品の実装構造
JP2000195982A (ja) * 1998-12-28 2000-07-14 Pfu Ltd 小型半導体装置および小型半導体装置の実装構造ならびにセラミック基板の製造方法
JP2003197813A (ja) * 2001-12-28 2003-07-11 Mitsubishi Electric Corp 電子装置
JP2007251053A (ja) * 2006-03-17 2007-09-27 Fujitsu Ltd 半導体装置の実装構造及びその実装構造の製造方法
JP2015176940A (ja) * 2014-03-14 2015-10-05 日立オートモティブシステムズ株式会社 半導体装置の実装構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021158354A (ja) * 2020-03-26 2021-10-07 北京小米移動軟件有限公司Beijing Xiaomi Mobile Software Co., Ltd. チップ、回路基板、回路基板アセンブリ及び電子機器
US11600584B2 (en) 2020-03-26 2023-03-07 Beijing Xiaomi Mobile Software Co., Ltd. Chip, circuit board and electronic device
JP7282821B2 (ja) 2020-03-26 2023-05-29 北京小米移動軟件有限公司 チップ、回路基板、回路基板アセンブリ及び電子機器

Also Published As

Publication number Publication date
CN111194478A (zh) 2020-05-22
WO2019073734A1 (ja) 2019-04-18
JP6955954B2 (ja) 2021-10-27
US20200243470A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
KR101332861B1 (ko) 아이씨 패키지 및 그 제조방법
WO2019073734A1 (ja) 電子制御装置
US20060279315A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2009116517A1 (ja) 電子装置及びその製造方法
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
JPH11163186A (ja) 半導体装置
US20060169488A1 (en) Circuit board mounted with surface mount type circuit component and method for producing the same
JP6489037B2 (ja) 電子装置及びその製造方法
JP2000022034A (ja) 電子回路装置の接続構造
JPH1174637A (ja) 電子回路基板
KR100839075B1 (ko) 아이씨 패키지 및 그 제조방법
JP6015242B2 (ja) 半導体装置及び回路基板
JP2006339491A (ja) 半導体パッケージと回路基板のリフローハンダ付け方法および半導体装置
Dhandapani et al. Improving Solder Joint Reliability for PoP Packages in Current Mobile Ecosystem
JP2017212266A (ja) 電子回路装置
JPWO2010008033A1 (ja) 配線基板及びチップ部品実装構造並びにチップ部品実装方法
JP4128722B2 (ja) 回路基板および電子機器
WO2024018729A1 (ja) 半導体装置
JP2011159840A (ja) 電子部品の実装接続構造
JP2009231467A (ja) 基板ユニット，電子装置，及び基板ユニット製造方法
Xu et al. Optimization of PCB Board to Improve Thermomechanical Reliability of Lead-Free Solder Ball Joint
JP5783706B2 (ja) プリント回路板
JP2019508908A (ja) はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法
JP2002076199A (ja) 半導体装置の実装構造
JP2009194069A (ja) 実装済み基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211004

R150 Certificate of patent or registration of utility model

Ref document number: 6955954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150