JP2015176940A - 半導体装置の実装構造 - Google Patents
半導体装置の実装構造 Download PDFInfo
- Publication number
- JP2015176940A JP2015176940A JP2014050978A JP2014050978A JP2015176940A JP 2015176940 A JP2015176940 A JP 2015176940A JP 2014050978 A JP2014050978 A JP 2014050978A JP 2014050978 A JP2014050978 A JP 2014050978A JP 2015176940 A JP2015176940 A JP 2015176940A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- land
- stress relaxation
- relaxation layer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】半導体パッケージ部品とプリント配線基板とのはんだ接続部に発生する熱応力を緩和し、はんだの接続寿命を向上させる。
【解決手段】半導体パッケージ部品と、プリント基板とをはんだで接続する半導体装置の実装構造において、前記半導体パッケージ部品のリード端子がはんだ接続される前記プリント基板表面のランド下に、前記プリント基板の基材より弾性率が低い樹脂からなる応力緩和層を有し、該応力緩和層上に形成されるランドの外周上までソルダレジストを被せることを特徴とする半導体装置の実装構造。
【選択図】図５
【解決手段】半導体パッケージ部品と、プリント基板とをはんだで接続する半導体装置の実装構造において、前記半導体パッケージ部品のリード端子がはんだ接続される前記プリント基板表面のランド下に、前記プリント基板の基材より弾性率が低い樹脂からなる応力緩和層を有し、該応力緩和層上に形成されるランドの外周上までソルダレジストを被せることを特徴とする半導体装置の実装構造。
【選択図】図５
Description
本発明は、半導体装置の実装構造に関する。
本技術分野の背景技術として、特開2000-277923号公報（特許文献１）がある。この公報には、「BGA半導体パッケージとマザーボードプリント配線板との熱膨張率差による応力を緩和するため、絶縁基板上にビルドアップ法により形成された絶縁層と、絶縁層上に一個または複数のチップを表面に搭載するBGA半導体パッケージを実装するマザーボードのBGAパッド部とを備えたマザーボードプリント配線板において、BGAパッド部は、突起形状に形成された樹脂を有し、樹脂は、弾性率の低い樹脂を使用する。この突起形状は、周囲の絶縁層よりも２０ミクロン〜４０ミクロン程度高く形成する。」と記載されている。
プリント基板に電子部品を実装する場合、プリント基板にはんだペーストを印刷した後、各種電子部品を搭載し、リフロー加熱によってはんだ接続する方法が用いられることが多い。
実装する電子部品としてはチップ抵抗、チップコンデンサ、コイルのほか、QFP（Quad Flat Package）やSOP（Small Outline Package）、BGA(Ball Grid Array)、QFN（Quad Flat Non-Leaded）などのパッケージ部品が挙げられる。
自動車のエンジンルームのような過酷な環境で使用される機器では、はんだ材の鉛フリー化とも相まって、はんだ接続部の信頼性低下が課題となっている。
前記特許文献１では、BGA（Ball Grid Array）パッケージを突起形状の樹脂上にはんだ接続することによって、はんだ接続部の熱応力を緩和し、はんだ接続寿命の向上を図っている。
しかし、BGAパッケージのようにパッケージ部品にはんだがあらかじめ供給されているものと異なり、プリント基板上にはんだペーストを供給する場合、突起形状のランド上面にはんだペーストが保持されにくい。はんだペーストをランドパッドよりもやや小さい面積で印刷する方法も対策と考えられるが、はんだペーストは突起外周に流れ落ち溜まりやすい傾向にある。
その結果、リフロー後に形成されるはんだの傾斜部、所謂フィレットの形状がばらつき、はんだ接続寿命にもばらつきが生じる。また、ランド間にはんだボールが発生する要因ともなる。
上記課題を解決するため、例えば特許請求の範囲に記載の構成を採用する。本願は上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、
「半導体パッケージ部品と、プリント基板とをはんだで接続する半導体装置の実装構造において、前記半導体パッケージ部品のリード端子がはんだ接続される前記プリント基板表面のランド下に、前記プリント基板の基材より弾性率が低い樹脂からなる応力緩和層を有し、該応力緩和層上に形成されるランドの外周上までソルダレジストを被せることを特徴とする半導体装置の実装構造。」を特徴とする。
「半導体パッケージ部品と、プリント基板とをはんだで接続する半導体装置の実装構造において、前記半導体パッケージ部品のリード端子がはんだ接続される前記プリント基板表面のランド下に、前記プリント基板の基材より弾性率が低い樹脂からなる応力緩和層を有し、該応力緩和層上に形成されるランドの外周上までソルダレジストを被せることを特徴とする半導体装置の実装構造。」を特徴とする。
プリント基板にはんだペーストを供給後、各種電子部品を搭載し、リフロー加熱により実装する半導体装置において、はんだ接続部への熱応力を緩和し、かつ、はんだフィレットの形状ばらつきを抑制する半導体装置の実装構造を提供する。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
本実施例では、ランド下に応力緩和層１５を有するプリント基板１０への半導体装置実装構造の例を説明する。
図１は従来のプリント基板１０にリード端子付きパッケージ部品３６を実装した断面図である。
プリント基板１０は基材１１、配線層１２、ソルダレジスト１３、ランド１４などから構成される。配線層１２は複数の層からなり、図示していない貫通ビアによって上下の層と接続する。最表面のソルダレジスト１３には、部品を実装するランド１４が露出するように開口部が設けられる。
リード端子付きパッケージ部品３６は、半導体素子３２がモールド樹脂３４で封止された封止部と、前記半導体素子３２を支持するダイステージ３５と、前記半導体素子３２とダイステージ３５とを接続するダイボンド材２２と、前記ダイステージ３５の周囲に配置され、前記封止部の側面に複数配置されたリード端子３０と、前記半導体素子３２と前記リード端子３０とをつなぐボンディングワイヤ３３と、から構成される。
プリント基板１０上にはんだペーストを印刷後、パッケージ部品３６を搭載し、リフロー方式によりはんだペーストを加熱してリード端子３０とプリント基板１０のランド１４を接続する。プリント基板１０の両面同時に電子部品をはんだ接続する場合には、下面の部品が落下するのを防ぐため、図示していない仮止め接着剤にて部品をプリント基板１０に固定する。
はんだ材２０の組成としては、例えば、鉛フリーのSn-Ag-Cu系はんだペーストを使用する。
はんだ接続信頼性の点では、プリント基板１０とパッケージ部品３６との線膨張係数差を考慮し、材料選択する必要がある。温度変化によって、相対的熱変位が繰り返し発生し、はんだ接続部にクラック、破壊が発生する。この熱変位ΔLは次式で表され、プリント基板１０とパッケージ部品３６の線膨張係数差Δα、温度差ΔT、パッケージサイズLに依存する。
ΔL＝Δα×ΔT×（L/2）
ΔL＝Δα×ΔT×（L/2）
リード端子付きパッケージ部品３６では、プリント基板１０との線膨張係数差による熱応力をリード端子３０が吸収することではんだ材２０に発生するひずみを抑制する。
しかし、製品の使用温度条件が厳しくなる中、リード端子３０だけでは熱応力を吸収し得ない状況もあり、熱応力がはんだ内部あるいはリード端子３０との接続界面にクラック２１を発生させる。
図２は本実施例に係る半導体装置の実装構造である。
ランド１４下に応力緩和層１５を有するプリント基板１０に、リード端子３０を有するパッケージ部品３６をはんだ２０により実装する。
応力緩和層１５の材料としては、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、アミドイミド樹脂、エステルイミド樹脂、エーテルイミド樹脂、シリコーン樹脂、アクリル樹脂、ポリエステル樹脂、これらを変性した樹脂などが用いられる。
応力緩和層１５にはプリント基板１０の基材１１より弾性率が低い材料を使用する。
応力緩和層１５は前記樹脂のペースト材をスクリーン印刷やディスペンサによって供給し、所定の温度で硬化させる。
応力緩和層１５を形成後、無電解めっきによりランド１４を形成する。最表層にソルダレジスト１３のパターンを形成し、各種電子部品が接続されるランド１４のみ露出させる。
図３はリード端子付きパッケージ部品３６を実装した上面図である。
はんだ２０の下にはランド１４があり、その下には応力緩和層１５がある。該応力緩和層１５は隣り合った複数のランド１４下に台座のような状態で配置される。ランド１４上にソルダレジスト１３が被る所謂オーバーレジストの状態とすることでソルダレジスト１３の開口部端部まではんだ２０が濡れ広がる状態となる。
半導体装置が環境温度の変化に曝されると、各材料の線膨張係数差に応じて応力が発生する。パッケージ部品３６のリード端子３０は熱応力を吸収し、さらに応力緩和層１５の樹脂材料が応力を吸収し、はんだ２０に発生する熱応力は軽減する。
はんだに発生する熱応力を緩和することで、はんだ内に発生するクラックが抑制され、はんだ接続寿命が向上する。
また、オーバーレジスト状態にすることで、リフロー前にはんだペーストがランド周囲に溜まることがなく、リフロー後のはんだフィレット２０の形状ばらつきを抑制することが出来る。
本実施例では、応力緩和層１５の端部１６がテーパ形状であることを特徴とする半導体装置を説明する。
実施例１で説明したように応力緩和層１５上に配線層１２若しくはランド１４を形成する場合、応力緩和層１５の端部１６が垂直に立ち上がっていると、端部の配線層１２若しくはランド１４が段切れする恐れがある。
また、応力緩和層１５上に配線層１２をめっきで形成する際、応力緩和層１５の端部１６が垂直に立ち上がっていると、めっきレジストのパターニングの際、露光がぼやけ、パターン精度が下がり、配線間の短絡が生じる恐れがある。
図４はランド１４下の応力緩和層１５の端部１６がテーパ形状である半導体装置の断面図である。
実施例１の図２で説明した例では、応力緩和層１５の端部はプリント基板１０の表面に対して垂直に立ち上がっているが、本実施例ではパッケージ部品３６から離れる方向に向かってなだらかに傾斜する構造とする。
例えば、下地の基材１１と応力緩和層端部１６とのなす傾斜が30%以下であれば配線形成に支障がないことを確認している。
応力緩和層１５の端部１６にテーパをつける方法として、スクリーン印刷の場合には、印刷マスクの形状や印刷条件を調整し、ディスペンスの場合にも吐出条件の調整によりテーパ形状を実現できる。
テーパを付けることによって、めっきレジストのパターン精度を確保することができ、また、応力緩和層端部１６上で発生する配線層１２若しくはランド１４の段切れを防止することが出来る。
本実施例では、半導体装置としてリードレスパッケージ部品３７を用いる場合の実装構造について説明する。
図５は応力緩和層１５を有するプリント基板１０に、リードレスパッケージ部品３７を実装した断面図である。
図４で説明した半導体装置のうち、パッケージ部品３６をリードレスパッケージ部品３７に変更したものである。その他の構成は、既に図２で示された同一の符号を付された構成と、同一の機能を有するので、それらの説明は省略する。
リードレス部品３７はリードをなくすことで、パッケージ外形サイズが小さくなるほか、内部の半導体素子３２の配置も高密度化され、パッケージの低コスト化が可能となる。小型化と低コスト化の観点から携帯電話等の製品ではリードレス部品３７の使用が増加している。
リードレス部品３７は端子３１が、封止部の裏面においてその被接続面のみが露出しており、リードの被接続面と封止部の裏面とが実質同一面となっている。端子３０の露出面積が小さく、プリント基板１０とのはんだ接続面積が小さいことから、はんだの濡れ性が悪く、接続強度の低下が問題となる。
リードレス部品３７は端子３１が、封止部の裏面においてその被接続面のみが露出しており、リードの被接続面と封止部の裏面とが実質同一面となっている。端子３０の露出面積が小さく、プリント基板１０とのはんだ接続面積が小さいことから、はんだの濡れ性が悪く、接続強度の低下が問題となる。
また、封止部からの端子３１の突出がほとんどないため、温度サイクル試験などにおいて熱応力がかかった際に、リード部で応力緩和することが出来ず、はんだの歪が大きいため、接続信頼性の低下につながる。
今後、リードレスパッケージ部品３７は車載部品への使用数の増加が見込まれる。車載製品の厳しい使用環境下でもはんだ接続部の信頼性を確保するためには、熱応力を緩和する機構が求められる。
本実施例では、前記実施例1及び２と同様に、プリント基板１０のランド１４下に応力緩和層１５を形成し、その上にランド１４を形成する。さらに、ソルダレジスト１３を形成し、ランド１４部のみを開口する。
はんだペーストはソルダレジスト１３の縁で下降が止まり、リフロー加熱によって端子３１とランド１４が接続される。
半導体装置が温度変化に曝されたとき、各材料の線膨張係数差に応じて応力が発生する。ランド１４下の応力緩和層１５の樹脂材料が熱応力を吸収し、はんだに発生する熱応力を軽減する。
このようにリード端子３０がないパッケージ部品３７に対しても熱応力を緩和する構造を提供することが出来る。
本実施例では、放熱板を有するパッケージ部品を用いた半導体装置を説明する。
MOSFET（Metal Oxide Semiconductor Field Effect Transistor）などのパワー部品は素子発熱量が大きく、放熱板を設け基板側に放熱させる構造のパッケージとすることが多い。
図６および図７はランド下に応力緩和層１５および放熱ビア１６を有するプリント基板１０に、放熱板３５を有するリードレスパッケージ部品３７を実装した半導体装置の断面模式図の例である。
図６は放熱板の両側に端子３１がある構造、図７は放熱板３５に対して片側に端子３１がある構造である。
図６及び図７の半導体装置のうち、実施例1乃至３で既に説明した同一の符号を付された構成と、同一の機能を有する部分については、説明を省略する。
端子３０および放熱板３５はいずれもランド１４にはんだ２０で接続されるが、熱衝撃試験等の耐久試験の結果から端子３０のはんだ接続部がより接続寿命が短いことを確認している。
また、放熱板３５接続部下部のプリント基板１０上のランド１４下には放熱ビア１６を設け、ビア上部にはソルダレジスト１３を被せる。ビア内部にはんだが濡れ広がることを防止し、プリント基板裏面側のケース等と短絡するのを防ぐためである。
端子３１下の応力緩和層１５がはんだに加わる応力を吸収するとともに、放熱板３５からはんだ２０と放熱ビア１６を介して基板１０裏面に放熱する構造を両立することが可能である。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
１０ プリント基板
１１ 基材
１２ 配線層
１３ ソルダレジスト
１４ ランド
１５ 絶縁層、応力緩和層
１６ 放熱ビア
２０ はんだ、はんだフィレット
２１ はんだクラック
２２ ダイボンド材
３０ リード端子
３１ 端子
３２ 半導体素子
３３ ワイヤ
３４ モールド
３５ ダイステージ、ヒートスプレッダ
３６ リード端子付きパッケージ部品
３７ リードレスパッケージ部品
３８ リードレス片側電極パッケージ部品
１１ 基材
１２ 配線層
１３ ソルダレジスト
１４ ランド
１５ 絶縁層、応力緩和層
１６ 放熱ビア
２０ はんだ、はんだフィレット
２１ はんだクラック
２２ ダイボンド材
３０ リード端子
３１ 端子
３２ 半導体素子
３３ ワイヤ
３４ モールド
３５ ダイステージ、ヒートスプレッダ
３６ リード端子付きパッケージ部品
３７ リードレスパッケージ部品
３８ リードレス片側電極パッケージ部品
Claims (4)
- 半導体パッケージ部品と、プリント基板とをはんだで接続する半導体装置の実装構造において、
前記半導体パッケージ部品のリード端子がはんだ接続される前記プリント基板表面のランド下に、前記プリント基板の基材より弾性率が低い樹脂からなる応力緩和層を有し、
該応力緩和層上に形成されるランドの外周上までソルダレジストを被せることを特徴とする半導体装置の実装構造。
- 前記応力緩和層の端部がテーパ形状となっていることを特徴とする請求項１記載の半導体装置の実装構造。
- 前記半導体パッケージ部品として、リードレスのパッケージ部品を用いることを特徴とする請求項１乃至２記載の半導体装置の実装構造。
- 前記リードレス部品は部品底部に放熱板とその周囲に接続端子を有し、
前記プリント基板は、前記接続端子に対応するランド下のみ前記応力緩和層を有し、
前記放熱板に対応するランド下には放熱ビアを有することを特徴とする請求項1乃至３記載の半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014050978A JP2015176940A (ja) | 2014-03-14 | 2014-03-14 | 半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014050978A JP2015176940A (ja) | 2014-03-14 | 2014-03-14 | 半導体装置の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015176940A true JP2015176940A (ja) | 2015-10-05 |
Family
ID=54255887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014050978A Pending JP2015176940A (ja) | 2014-03-14 | 2014-03-14 | 半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015176940A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018107302A (ja) * | 2016-12-27 | 2018-07-05 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
| WO2019073734A1 (ja) * | 2017-10-10 | 2019-04-18 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
-
2014
- 2014-03-14 JP JP2014050978A patent/JP2015176940A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018107302A (ja) * | 2016-12-27 | 2018-07-05 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
| WO2019073734A1 (ja) * | 2017-10-10 | 2019-04-18 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| JP2019071345A (ja) * | 2017-10-10 | 2019-05-09 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| CN111194478A (zh) * | 2017-10-10 | 2020-05-22 | 日立汽车系统株式会社 | 电子控制装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10204848B2 (en) | Semiconductor chip package having heat dissipating structure | |
| CN100378972C (zh) | 散热器及使用该散热器的封装体 | |
| TWI551198B (zh) | 具散熱功能之印刷電路板結構 | |
| KR20070010915A (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| JP2007258430A (ja) | 半導体装置 | |
| US20170318661A1 (en) | Circuit board and on-board structure of semiconductor integrated circuit | |
| US7554197B2 (en) | High frequency IC package and method for fabricating the same | |
| JP2013069942A (ja) | 半導体装置及びその製造方法 | |
| KR102152041B1 (ko) | 높은 신뢰성을 갖는 전자 패키지 구조체, 회로 보드 및 디바이스 | |
| JP4777692B2 (ja) | 半導体装置 | |
| JP2015176940A (ja) | 半導体装置の実装構造 | |
| US10553558B2 (en) | Semiconductor device | |
| JP2006073554A (ja) | 回路装置およびその製造方法 | |
| JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20100132232A (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP2014130961A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP5256128B2 (ja) | 電子回路封入装置 | |
| WO2015129185A1 (ja) | 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体 | |
| KR100209267B1 (ko) | 비.지.에이 패키지의 열방출부 형성방법 | |
| TW201541593A (zh) | 用於將焊球安裝至半導體封裝之外露焊墊或端子的方法及設備 | |
| US20190304878A1 (en) | Electronic device, substrate, and electronic component | |
| JP2014103382A (ja) | 半田ボールおよびこれを用いた印刷回路基板、並びに半導体パッケージ | |
| CN117766482A (zh) | 一种芯片封装结构、封装模组和电子设备 | |
| KR101574145B1 (ko) | 반도체장치 | |
| US9414488B2 (en) | Circuit board for mounting electronic components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170116 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170123 |