JP2006114777A - プリント配線基板及びこの基板を搭載する情報処理装置 - Google Patents

プリント配線基板及びこの基板を搭載する情報処理装置 Download PDF

Info

Publication number
JP2006114777A
JP2006114777A JP2004302000A JP2004302000A JP2006114777A JP 2006114777 A JP2006114777 A JP 2006114777A JP 2004302000 A JP2004302000 A JP 2004302000A JP 2004302000 A JP2004302000 A JP 2004302000A JP 2006114777 A JP2006114777 A JP 2006114777A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
pad
electrode
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004302000A
Other languages
English (en)
Other versions
JP4625674B2 (ja
Inventor
Shigenori Miyagawa
重徳 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004302000A priority Critical patent/JP4625674B2/ja
Priority to US11/241,925 priority patent/US7659481B2/en
Publication of JP2006114777A publication Critical patent/JP2006114777A/ja
Application granted granted Critical
Publication of JP4625674B2 publication Critical patent/JP4625674B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114Pad being close to via, but not surrounding the via
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09418Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】従来のBGAパッケージを実装するプリント配線基板は、鉛フリーの材料が採用されるに従い、パッドに対して剥がれ易く電気的断線などが発生しやすい環境となり、1点の変形中心に向かうように全てのパッドにおける引き出し線を形成するプリント配線基板は手間が掛かり、コスト的にも見合わない問題がある。
【解決手段】本発明のBGAパッケージを実装するプリント配線基板は、引き出し線4がパッド3とスルーホール2をパッド径と略同じ線幅で且つ、直線に設けられることで外力による剥がれに対して高い接合強度を有している。また、パッド3をスルーホール2よりも外側に略45度の角度を持たせて設けることにより、熱応力が働く方向に略沿わせることができるため、外力(反り)による剥がれ等に対しても高い耐久性を有している。
【選択図】 図1

Description

本発明は、BGA(Ball Grid Array)パッケージ等が装着されるプリント配線基板及びこの基板を搭載する情報処理装置に関する。
一般に、携帯用ノートブック型パーソナルコンピュータ(以下、ノートPCと称する)に実装するプリント配線基板において、携帯に伴う外部からの衝撃や熱によるストレス(衝撃や熱による反り)等が電極部分に加わり、電極(パッド)剥離や断線が発生するため、従来から種々の補強や対策が行われている。
例えば、図8に示すようなBGA(Ball Grid Array)パッケージが装着されるプリント配線基板が知られている。このプリント配線基板は、BGAパッケージの最外周パッドへの配線がBGAパッケージの辺と直角に引出し線41を引出している。また、その内側のパッドの引出し線は通常のパターン幅でランダムな方向へ引き廻され、最外周パッドのパッド間を通り抜けるように表面配線層で引き出されている。
またBGAパッケージがプリント配線基板から引き剥がされる方向に外力が加わった場合、四隅のパッドに集中しており、四隅から剥がれが始まる傾向がある。この対策として、例えば、特許文献1に開示されるように、基板四隅に設けられるパッドの数個を増やしたり、パッドの形状をパッケージの外側へ向かう方向に広がる形状や角がない円形形状の補強パッドとし、パッドの耐剥離強度を上げて対応している。
さらに、近年の集積度の増加に伴い、BGAパッケージの形状(寸法)が大きくなる反面、ボールピッチが狭く、半田ボール(バンプ)径が小さくなったタイプのパッケージが実用化されている。また、より軽薄短小化するノートPCを実現するためには、プリント配線基板も薄く、高密度実装が可能な仕様の要望が高まっている。そのため、従来に比べて、プリント配線基板が反ったり振動しやすくなり、且つ実装されたBGAパッケージへ、より応力が加わるようになってきている。
これに対して特許文献2には、電極パッドを大型化することなく、基板全体で高い接合強度が得られるように、基板内に定めた1つの変形中心から放射方向に沿って各電極の引き出し線が引き出されて設けられる技術が記載されている。この技術は、放射方向に引き出し線を設けることにより、放射方向の発生する熱応力に対して接合強度を持たせた構造である。
特開2001−068594 特開2000−261110
前述した特許文献1においては、基板四隅又は周囲を補強している構成である。使用されているバンプ(半田ボール)の材料として、環境保護のために、鉛フリーの材料が採用されるに従い、半田ボールの粘性が少なくなり、外部からの衝撃で基板四隅や周囲部分だけでなく、内部のパッドに対して剥がれやクラックによる電気的断線などが発生しやすい環境となっている。
また、特許文献2に開示されるプリント配線基板において、全てのパッドにおける引き出し線を1点の変形中心に向かう方向に形成することは有用である。しかし、BGAパッケージにおける実際の配線廻りの関係と、引き出し線方向を考慮して設計しなければならない。開示されるような形態の引き出し線をBGAパッケージ毎に設計することは、非常に困難であり、実現可能であっても手間が掛かり、コスト的にも見合わない。
そこで本発明は、高い接合強度を有し、設計が容易で且つ、パッドや配線に剥離が発生しにくく電気的な断線を抑制する配線パターンが設けられるプリント配線基板及びこの基板を搭載する情報処理装置を提供することを目的とする。
本発明は上記目的を達成するために、複数の電極が配置され、該電極間を電気的に接続する又は該電極から引き出される引き出し線を含む配線パターンが設けられる複数の矩形配線基板からなる積層構造のプリント配線基板であって、上記配線パターンが、上記各矩形配線基板上に設けられた複数のパッドからなる第1の電極と、上記パッドよりも基板内周側に配置され、上記各矩形配線基板間を電気的に接続する複数のスルーホールからなる第2の電極と、上記第1の電極又は上記第2の電極のいずれか大きい方の幅又は直径と略同じ線幅で該第1の電極と該第2の電極を直線的に繋ぎ、且つ上記矩形配線基板の角側を向くように一辺に対して、略45度傾いた方向に形成される引き出し線とで構成されるプリント配線基板を提供する。
以上のように構成されたプリント配線基板は、比較的容易に設計され、引き出し線がパッド及びスルーホールの幅又は直径と略同じ線幅で直線に設けられて、且つパッドをスルーホールよりも外周側に略45度の角度を持たせて設けることにより、高い接合強度を備え、熱応力が働く方向に略沿わせることにより、外力(反り)による剥がれに対しても高い耐久性を有している。
本発明によれば、高い接合強度を有し、設計が容易で且つ、パッドや配線に剥離が発生しにくく電気的な断線を抑制する配線パターンが設けられるプリント配線基板とこの基板を搭載する処理装置を提供することができる。
以下、図面を参照して本発明の実施形態について詳細に説明する。
図1は、本発明の第1の実施形態に係るプリント配線基板の配線パターンを示し、図2は、その配線パターンにおけるBGAパッケージを実装したプリント配線基板の断面構成を示し、図3(a)〜(c)は、引き出し線の形状の例を示す図である。
本実施形態のプリント配線基板1は、積層配線基板に適用されるものであり、積層される各配線基板1a〜1e間を電気的接続するためのスルーホール2と、スルーホール2に対して外周側に略45度の角度で配置されるパッド3と、これらのスルーホール2とパッド3を直線的に且つパッド3の直径又は(電極幅)と略同じ線幅のパターンで電気的に接続する引き出し線4とで構成される。さらに、パッド3はBGAパッケージ(チップ)5の電極6と、半田ボール(バンプ)7を介在させて電気的に接続される。実際には、BGAパッケージ(チップ)5の電極6の位置によってパッドの位置が決定されるため、パッド3を基準とすれば、スルーホール2はパッド3よりも内周側に配置される。
引き出し線4の形状としては、図3(a)に示すように円形のパッド3の直径と略同等の線幅を有するものと、図3(b)に示すようにパッド3の直径よりもやや大きい線幅を有するものとがある。また、図1に示すように、円形のパッド3の直径がスルーホール2の直径よりもかなり大きい場合には、図3(c)に示すように、引き出し線4の線幅は、パッド3の直径からスルーホール2の直径に狭まっていってもよい。また、パッド3の直径に近ければインピーダンスを考慮した線幅でもよい。
また、本実施形態では、第1の電極となるスルーホール2と第2の電極となるパッド3とを繋ぐ引き出し線について説明しているが、勿論、 スルーホールとスルーホールを繋ぐ引き出し線であってもよいし、パッドとパッドを繋ぐ引き出し線であってもよい。
図2に示すように、各層の配線基板1a〜1eの各スルーホール2の内壁面には金属膜が被覆されており、積層されたスルーホール2を貫通するように端子8が設けられる。この端子8は電気的に接続が必要なスルーホール2の内壁面の金属膜と接触する、又は導電材料でスルーホール2と端子8の間の隙間を埋め込むことで、スルーホール2間が電気的に接続する。
また、各層の基板1a〜1eは、それぞれ配線基板(絶縁材)と、配線基板上に設けられた電極(パッド3)を含む配線パターン(導体)とで構成されている。また、この例では、引き出し線4上にレジスト膜9を形成して、半田ボールによる接続の際に、半田が飛散して配線パターンで短絡等が発生しないように構成されている。本実施形態では、半田ボールを接続材料としているが、鉛フリーの材料であっても同等である。
このような配線パターンは、矩形形状を成す基板の辺に対して、引き出し線4が略45度に傾いた角度を有して配置される。図1においては、全ての引き出し線4が左肩上がりに形成されている状態を示す例であるが、勿論、これとは反対の右肩上がり略45度になるように設けてもよいし、配線基板角側に向かう引き出し線が大半を占めれば、引き出し線廻りの都合でこれと直交する角度の引き出し線が混在してもよい。例えば、図1においては、左肩上がりの引き出し線が大半を占めれば、右肩上がりの引き出し線が多少混在してもよい。
また、最外周のパッドは、補強用パッド21として接合面積が大きくなるように内周のものに比べて面積が大きく形成されている。特に、基板角に設けられるものは、大きなストレスが加わるため、面積を大きくすることが好ましい。また、BGAパッケージの大きさにより、全外周のパッドを大面積化する必要はなく、配線基板の角に並ぶ2,3個のパッドの面積を大きくすることでも対応することができる。補強用パッドは、設計に応じて適宜設けることができる。各層の基板1a〜1eにおける絶縁材は、パッド3と補強パッド21との接合強度を決める。BGAパッケージ側の半田ボールのピール強度と、プリント配線基板側のパッド及び補強パッドのピール強度がほぼ等しく、なお且つプリント配線基板にかかるであろう応力方向を考慮した形状と数を満たしていればよい。
以上のように構成された配線パターンは、引き出し線4がパッド3とスルーホール2をパッド径と略同じ線幅で且つ、直線に設けられることで外力による剥がれに対して高い接合強度を有している。また、パッド3をスルーホール2よりも外側に略45度の角度を持たせて設けることにより、熱応力が働く方向に略沿わせることができるため、外力(反り)による剥がれ等に対しても高い耐久性を有している。また、引き出し線の方向が中心を境にして2方向(配線基板上では4方向)あるため、設計が比較的容易にできる。尚、本実施形態では、プリント配線基板を多層の積層配線基板に適用した例で説明したが、必ずしも多層でなければならない必要はなく、単層(1枚)のプリント配線基板であっても同等の作用効果を得られることは勿論である。
図4は、前述した配線パターン(スルーホール2、パッド3及び引き出し線4)を基板に設けた一例を示している。
この例では、正方形の配線基板上に設ける配線パターンを4つのパターン群11a、11b、11c、11dに分割して形成した構成である。具体的には、スルーホール4は、中央エリアを除き(この例では4個分エリア)、均一に間隔をあけて配線基板上に配置されている。これらのスルーホール4に対して、配線基板の4つの各角側に略45度で向かうようにパッド3を設け、それぞれ引き出し線4で接続している。尚、基板中心を通るパッド列がある配置の場合には、その列は形成しない。
例えば、パターン群11aは、図4における配線基板の左上角側12に向かいそれぞれが略45度(辺13に対して)の角度の配線パターンとなる。同様に、パターン群11b、11c、11dにおいても各角側に向かう略45度の配線パターンが形成される。
このようなパターン群11a、11b、11c、11dを形成することにより、各パターン群の間には、部位が設けられていない隙間(スペース)ができる。このスペースは、矩形形状(正方形)の配線基板の一辺(底辺)の中点から対向する辺(上辺)の中点へ基板中心を通り抜けるような直線的なエリアAが設けられる。同様に、基板中心を抜けて両側辺の中点を結び、エリアAと十文字に直交するエリアBが形成される。
尚、図4に示したパターン群11a、11b、11c、11dは、その群内では引き出し線の方向が同一方向である例を示しているが、これに限定されず、群の最外周に設けられたパッド又はスルーホールでなければ、各群において図示する引き出し線の方向と直交する方向(但し、電極が外周側となる)の引き出し線が多少混在してもよい。
これらのエリアA,Bは、引き出し線のための表層配線スペースとして利用される。このように構成された場合に、本実施形態は、表層配線スペースが有ることにより、配線の引き廻しが容易になり、パターン設計に掛かる時間が短縮される。また、これらのエリアA,Bに設けられる配線は、基板中心に向かう方向又は、基板中心を通り抜けるため、基板の反りによる剥がれ等に高い耐久性を有する。
さらに現在よりBGAパッケージのボールピッチが狭くなった際に、プリント配線基板のパターン設計を一様に比例縮小させると、それに応じてパッドが小さくなり、プリント配線基板から剥離しやすくなる。その対策として、本実施形態のプリント配線基板を用いて、前述した図1に示したパッド間に配線を形成せず、エリアA,Bに配線を形成することにより、パッド面積を比例縮小した場合よりも大きく維持させる。これにより、本実施形態は将来の狭ピッチ・パッケージに対しても容易に適用できる。
次に、第2の実施形態について説明する。
図5は、第2の実施形態におけるプリント配線基板の最外周に設けられたパッドに接続される引き出し線の構成例を示す。尚、図4における構成部位において、前述した図1に示した構成部位と同等の部位には同じ参照符号を付してその説明は省略する。
この引き出し線21は、外周部23のパッド22a,22bから引出す際に、パッド22から一旦、斜め内向きに引出した後、外周側にUターンさせて、パッド22の間を通り抜けて、BGAパッケージ5の外周部23へ引出す配線構成を示している。ここで、パッド22aは、基板角に設けられる補強パッドである。この例では、最も角に設けられる補強パッド22aは、通常のパッドの略4倍程度の面積を有し、その両隣2つの補強パッド22aは略2倍の面積を有している。これらは設計時において、好適するパッド面積に決定される。
このように引き出し線は、基板内側に向かい引き出されて引き出し線21がバネ的な弾性を持たせられた形状となり、反りなどにより剥離が発生した場合であっても、引っ張りや曲げによる断線を抑制することができる。
次に、第2の実施形態の変形例について説明する。
図6は第2の実施形態の変形例におけるプリント配線基板の最外周に設けられたパッドに接続される引き出し線の構成例を示す。本実施形態における引出し線31は、蛇行させて形成することにより、加わる応力を分散するように構成される。
この構成においては、パッド32から引出される引出し線31とのパターン幅変化点により多くの力が働くため、パッド32から引き出された引出し線31の線幅は徐々に細くなるような形状にする。また、パッド32から引出す引出し線31は、BGAパッケージの外辺33を直角に横切らないように、斜め方向に横切るように引き廻すことで、より応力分散性に優れた配線となり電気的な断線を軽減することができる。
尚、この変形例による線幅変化及び配線蛇行と、前述した第2の実施形態におけるパッドからの引き出し方向とを組み合わせてもよい。第2の実施形態及びその変形例において、配線基板角に設けるパッドを、他のパットに比べて面積を大きくした補強パッドとして形成してもよい。
以上のように引き出し線は、弾性を有する形状に形成され、パッドから引き出される際に線幅を徐々に狭め、さらにBGAパッケージの外辺に対して斜め方向に横切るように引き廻されている。応力や反りなどにより剥離が発生した場合であっても、引き出し線は、バネ的な弾性を有し、斜め方向から応力が働くため、引っ張りや曲げによる断線を抑制することができる。また、これらの全ての組み合わせがプリント配線基板上に実施できず、1つ又は2つであっても効果を得ることはできる。
従来のプリント配線基板では、パッドが剥離し始めると、引き出し線のパッドにつながる部分に応力が集中して、その部分が切れ、ただちに電子機器の故障となることが多かった。これに対して、本発明のプリント配線基板に形成される配線パターンは、パッドが剥離し始めても、まだそのパッドに関する電気接続は維持し、電子機器としては正常に稼動している可能性が高い。つまり、BGAパッケージに応力が加わり、パッドを引き剥がす場合、そのパッドには、プリント配線基板に対して垂直な成分のほかに、パッケージの中心方向への平行成分が大きい応力が加わることが多いため、剥がれた状態でもその接続状態を維持している。
また、パッドのパッケージ外側方向部分が通常最初にはがれ始めるので、この部分から配線を引き出す従来のプリント配線基板ではパッドのはがれがただちに引き出し線に影響を与えるのに対し、本実施例ではパッド全体がはがれるまで、引き出し線は影響を受けることがない。
本発明のプリント配線基板は、例えば、図7に示すような、装置本体42と開閉可能に取り付けられた液晶表示部43からなる携帯ノートブック型パーソナルコンピュータ(PC)41に搭載することができる。このノートPCの他にも、ポータブルデバイス(PD)、ゲーム機器、携帯電話機、撮像機器等の携帯電子機器に搭載できる。勿論、据え置き型のディスクトップ型PCに搭載して小型化を図ってもよい。
尚、本発明では、配線プリント基板内の引き出し線の角度を矩形基板の一辺に対して、略45度としているが、これは、経験的に好適する数値であるため、代表値として提案している数値である。従って、必ずしも略45度のみに限定されているものではなく、配線プリント基板の形状や材質等に応じて効果が得られるのであれば、例えば、上記一辺に対して略30度〜略60度範囲の角度を引き出し線に持たせても問題はない。
本発明の第1の実施形態に係るプリント配線基板の配線パターンを示す図である。 第1の実施形態のプリント配線基板の断面構成を示す図である。 第1の実施形態のプリント配線基板上に形成される引き出し線の形状の例を示す図である。 第1の実施形態のプリント配線基板上に形成される配線パターンの一例を示す図である。 第2の実施形態におけるプリント配線基板の最外周に設けられたパッドに接続される引き出し線の構成例を示す図である。 第2の実施形態の変形例におけるプリント配線基板の最外周に設けられたパッドに接続される引き出し線の構成例を示す図である。 本発明のプリント配線基板を搭載するノートブック型パーソナルコンピュータの斜視図である。 従来のBGA(Ball Grid Array)パッケージを実装するプリント配線基板の一例である。
符号の説明
1…プリント配線基板、1a〜1e…各層の配線基板、2…スルーホール、3…パッド、4…引き出し線、5…BGAパッケージ(チップ)、6…電極、7…半田ボール(バンプ)、8…端子、9…レジスト膜。

Claims (15)

  1. 複数の電極が配置され、該電極間を電気的に接続する又は該電極から引き出される引き出し線を含む配線パターンが設けられる複数の矩形配線基板からなる積層構造のプリント配線基板であって、
    上記配線パターンが、
    上記各矩形配線基板上に設けられた複数のパッドからなる第1の電極と、
    上記パッドよりも基板内周側に配置され、上記各矩形配線基板間を電気的に接続する複数のスルーホールからなる第2の電極と、
    上記第1の電極又は上記第2の電極のいずれか大きい方の幅又は直径と略同じ線幅で該第1の電極と該第2の電極を直線的に繋ぎ、且つ上記矩形配線基板の角側を向くように一辺に対して、略45度傾いた方向に形成される引き出し線と、
    で構成されることを特徴とするプリント配線基板。
  2. 上記プリント配線基板において、
    上記引き出し線は、上記プリント配線基板上に設けられる上記第1の電極と上記第2の電極のいずれか大きい方の幅又は直径よりも太い線幅を有することを特徴とする請求項1に記載のプリント配線基板。
  3. 上記プリント配線基板において、
    上記引き出し線は、上記プリント配線基板上に設けられる上記第1の電極と上記第2の電極のいずれか大きい方の幅又は直径から、他方の小さい方の幅又は直径に向かい、線幅を徐々に狭めていく形状であることを特徴とする請求項1に記載のプリント配線基板。
  4. 上記プリント配線基板において、
    上記パッドは、半田ボールを介在させてBGAパッケージを実装することを特徴とする請求項1に記載のプリント配線基板。
  5. 上記プリント配線基板において、
    上記スルーホールは、基板中央エリアを除き、均一に間隔をあけて上記矩形配線基板上に配置され、上記パッドは、上記スルーホールを内側にして上記矩形配線基板の各四隅側に略45度で向かうように設けられ、上記引き出し線は、上記パッド及び上記スルーホールを直線的に繋ぎ、それぞれの上記配線基板の四隅側に上記矩形配線基板の一辺に対して、一様に略45度傾いた方向に形成される第1乃至第4のパターン群に4等分割され、
    上記各第1乃至第4のパターン群の上記引き出し線は、上記矩形配線基板のそれぞれの四隅に略45度で向かう角度を有し、
    上記各第1乃至第4のパターン群の境には、基板中心を通り抜け、各対向する辺の中点を結ぶ直線的な第1のエリアと、該第1のエリアと十文字に直交する第2のエリアが形成されることを特徴とする請求項1に記載のプリント配線基板。
  6. 上記プリント配線基板において、
    上記第1のエリアと上記第2のエリアは、上記プリント配線基板の外部に通じる引き出し線を形成する領域であることを特徴とする請求項5に記載のプリント配線基板。
  7. 上記プリント配線基板において、
    上記第1乃至第4のパターン群の上記引き出し線は、主として配線基板のそれぞれの四隅に略45度で向かう角度を有し、さらに、上記引き出し線と直交する方向を向く引き出し線が混在することを特徴とする請求項5に記載のプリント配線基板。
  8. 上記プリント配線基板において、
    上記配線パターンにおける上記BGAパッケージが実装される上記パッドの最外周に配置されたパッドに接続され、外部に電気的接続を行うための引き出し線は、
    上記パッドから上記矩形配線基板の内側方向に引き出された後、U形状に外周方向に引き廻されることを特徴とする請求項1に記載のプリント配線基板。
  9. 上記プリント配線基板において、
    上記配線パターンにおける上記BGAパッケージが実装される上記パッドの最外周に配置されたパッドに接続され、外部に電気的接続を行うための引き出し線は、
    上記パッドから外周方向に蛇行しつつ引き廻されることを特徴とする請求項1に記載のプリント配線基板。
  10. 上記プリント配線基板において、
    上記引き出し線は、上記パッドとの接続箇所の線幅から徐々に狭まりつつ、一定の所定線幅となることを特徴とする請求項8又は請求項9のいずれか1つに記載のプリント配線基板。
  11. 上記プリント配線基板において、
    上記引き出し線は、装着された上記BGAパッケージの外辺を直角に横切らないように、斜め方向に横切るように引き廻されることを特徴とする請求項9に記載のプリント配線基板。
  12. 上記プリント配線基板において、
    上記BGAパッケージの四隅に装着される最外周のパッドは、他のパッドよりもパッド面積を大きくすることを特徴とする請求項1に記載のプリント配線基板。
  13. 上記プリント配線基板において、
    上記BGAパッケージに装着される最外周のパッド列のうち、
    上記BGAパッケージの四隅の電極と接続するパッド、及びこのパッドのそれぞれの両側に配置される1又は2のパッドは、他のパッドよりもパッド面積を大きくすることを特徴とする請求項1に記載のプリント配線基板。
  14. 積層構造のプリント配線基板に設けられた、複数のBGAパッケージ外周部の補強パッドと、
    上記プリント配線基板に設けられた引き出し線の多くを上記BGAパッケージ中心の方向へ引き出した引き出し線と、
    上記パッドと上記補強パッドとの接合強度を決める絶縁材と、
    上記引き出し線を異層の導体層へ接続するためのスルーホールと、
    で構成されることを特徴とするプリント配線基板。
  15. 複数の電極が配置され、該電極間を電気的に接続する又は該電極から引き出される引き出し線を含む配線パターンが設けられる複数の矩形配線基板からなる積層構造のプリント配線基板を搭載する情報処理装置であって、
    上記プリント配線基板の上記配線パターンは、
    上記各矩形配線基板上に設けられた複数のパッドからなる第1の電極と、
    上記パッドよりも基板内周側に配置され、上記各矩形配線基板間を電気的に接続する複数のスルーホールからなる第2の電極と、
    上記第1の電極又は上記第2の電極のいずれか大きい方の幅又は直径と略同じ線幅で該第1の電極と該第2の電極を直線的に繋ぎ、且つ上記矩形配線基板の角側を向くように一辺に対して、略45度傾いた方向に形成される引き出し線と、
    で構成される情報処理装置。
JP2004302000A 2004-10-15 2004-10-15 プリント配線基板及びこの基板を搭載する情報処理装置 Active JP4625674B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004302000A JP4625674B2 (ja) 2004-10-15 2004-10-15 プリント配線基板及びこの基板を搭載する情報処理装置
US11/241,925 US7659481B2 (en) 2004-10-15 2005-10-04 Printed wiring board and information processing device incorporating the board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004302000A JP4625674B2 (ja) 2004-10-15 2004-10-15 プリント配線基板及びこの基板を搭載する情報処理装置

Publications (2)

Publication Number Publication Date
JP2006114777A true JP2006114777A (ja) 2006-04-27
JP4625674B2 JP4625674B2 (ja) 2011-02-02

Family

ID=36179897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004302000A Active JP4625674B2 (ja) 2004-10-15 2004-10-15 プリント配線基板及びこの基板を搭載する情報処理装置

Country Status (2)

Country Link
US (1) US7659481B2 (ja)
JP (1) JP4625674B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171140A (ja) * 2009-01-21 2010-08-05 Fujitsu Ltd プリント板、プリント板実装構造、およびプリント板実装方法
US7863525B2 (en) 2008-03-18 2011-01-04 Kabushiki Kaisha Toshiba Printed circuit board and electronic device
WO2013111194A1 (ja) 2012-01-27 2013-08-01 パナソニック株式会社 多層プリント基板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222386A (ja) * 2005-02-14 2006-08-24 Toshiba Corp プリント配線板、プリント回路基板、電子機器
AU2006235735C1 (en) * 2005-04-13 2013-10-31 Astex Therapeutics Limited Hydroxybenzamide derivatives and their use as inhibitors of Hsp90
TW200727422A (en) * 2006-01-02 2007-07-16 Advanced Semiconductor Eng Package structure and manufacturing method thereof
US20080151512A1 (en) * 2006-12-22 2008-06-26 Johnson Kenneth W Enhanced Ball Grid Array Package
JP2015038899A (ja) * 2010-03-31 2015-02-26 株式会社東芝 回路板及び電子機器
US10497566B1 (en) * 2018-06-19 2019-12-03 Macronix International Co., Ltd. Layout design for fanout patterns in self-aligned double patterning process
US20200083155A1 (en) * 2018-09-11 2020-03-12 Intel Corporation Electrical routing component layout for crosstalk reduction

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183652A (ja) * 1993-10-28 1995-07-21 Internatl Business Mach Corp <Ibm> 基板の相互接続方法及びその接続構造
JPH08288658A (ja) * 1995-04-18 1996-11-01 Mitsubishi Electric Corp Bgaパッケージ搭載用印刷配線基板
JPH1174637A (ja) * 1997-08-29 1999-03-16 Canon Inc 電子回路基板
JPH11102990A (ja) * 1997-09-29 1999-04-13 Canon Inc 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板
JP2000133678A (ja) * 1998-10-28 2000-05-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2000244106A (ja) * 1998-12-25 2000-09-08 Ibiden Co Ltd 電子部品搭載用基板
JP2000261110A (ja) * 1999-03-11 2000-09-22 Fuji Xerox Co Ltd プリント配線基板およびこれを用いた半導体実装装置
JP2002329812A (ja) * 2001-04-26 2002-11-15 Sharp Corp 半導体パッケージ装置および半導体パッケージ装置実装用基板
JP2004006488A (ja) * 2002-05-31 2004-01-08 Nec Engineering Ltd プリント配線基板およびそれを使用する実装装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991013533A1 (en) * 1990-03-01 1991-09-05 Motorola, Inc. Selectively releasing conductive runner and substrate assembly
JP2867313B2 (ja) * 1993-12-10 1999-03-08 日本特殊陶業株式会社 セラミック基板
US5784262A (en) * 1995-11-06 1998-07-21 Symbios, Inc. Arrangement of pads and through-holes for semiconductor packages
EP0901695A4 (en) * 1996-05-24 2000-04-12 Tessera Inc CONNECTORS FOR MICROELECTRONIC ELEMENTS
JPH10150069A (ja) * 1996-11-21 1998-06-02 Sony Corp 半導体パッケージ及びその製造方法
JP3645136B2 (ja) 1999-06-22 2005-05-11 三菱電機株式会社 電子回路パッケージ及び実装ボード
US6443739B1 (en) * 2000-12-28 2002-09-03 Unisys Corporation LGA compression contact repair system
TWI229426B (en) * 2002-09-18 2005-03-11 Mitsui Mining & Smelting Co Film carrier tape for mounting electronic part and screen mask for solder resist coating

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183652A (ja) * 1993-10-28 1995-07-21 Internatl Business Mach Corp <Ibm> 基板の相互接続方法及びその接続構造
JPH08288658A (ja) * 1995-04-18 1996-11-01 Mitsubishi Electric Corp Bgaパッケージ搭載用印刷配線基板
JPH1174637A (ja) * 1997-08-29 1999-03-16 Canon Inc 電子回路基板
JPH11102990A (ja) * 1997-09-29 1999-04-13 Canon Inc 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板
JP2000133678A (ja) * 1998-10-28 2000-05-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2000244106A (ja) * 1998-12-25 2000-09-08 Ibiden Co Ltd 電子部品搭載用基板
JP2000261110A (ja) * 1999-03-11 2000-09-22 Fuji Xerox Co Ltd プリント配線基板およびこれを用いた半導体実装装置
JP2002329812A (ja) * 2001-04-26 2002-11-15 Sharp Corp 半導体パッケージ装置および半導体パッケージ装置実装用基板
JP2004006488A (ja) * 2002-05-31 2004-01-08 Nec Engineering Ltd プリント配線基板およびそれを使用する実装装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863525B2 (en) 2008-03-18 2011-01-04 Kabushiki Kaisha Toshiba Printed circuit board and electronic device
JP2010171140A (ja) * 2009-01-21 2010-08-05 Fujitsu Ltd プリント板、プリント板実装構造、およびプリント板実装方法
WO2013111194A1 (ja) 2012-01-27 2013-08-01 パナソニック株式会社 多層プリント基板
US9549459B2 (en) 2012-01-27 2017-01-17 Panasonic Intellectual Property Management Co., Ltd. Multilayer printed circuit board

Also Published As

Publication number Publication date
US7659481B2 (en) 2010-02-09
US20060082001A1 (en) 2006-04-20
JP4625674B2 (ja) 2011-02-02

Similar Documents

Publication Publication Date Title
US7659481B2 (en) Printed wiring board and information processing device incorporating the board
US6046909A (en) Computer card with a printed circuit board with vias providing strength to the printed circuit board
JP4317471B2 (ja) 最適回路化パターンを有するチップ・キャリヤ
US10897820B2 (en) Printed wiring board, printed circuit board, and electronic device
JP2001217355A (ja) 半導体装置
JP3351355B2 (ja) 電子部品の実装構造
JP2010245455A (ja) 基板および半導体装置
JPH08330473A (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JP4341552B2 (ja) プリント配線板
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置
JP2006294656A (ja) 半導体装置
JP2006339316A (ja) 半導体装置、半導体装置実装基板、および半導体装置の実装方法
US20100327452A1 (en) Mounting structure and method of manufacturing the same
JP2007005452A (ja) 半導体装置
JP2005166794A (ja) 部品パッケージとプリント配線基板および電子機器
JP2019062092A (ja) プリント配線板
US20120258613A1 (en) Cable connecting structure
JP2010232616A (ja) 半導体装置及び配線基板
JP2009124099A (ja) 半導体チップの電極構造
JP2008227429A (ja) 電子回路モジュールおよび多層配線板
JP2018125370A (ja) 電子装置
JP5372235B2 (ja) 半導体装置および半導体装置実装体
CN219513089U (zh) 芯片封装
TWI797049B (zh) 軟性電路基板之線路結構
JP7423462B2 (ja) 実装基板及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101108

R151 Written notification of patent or utility model registration

Ref document number: 4625674

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350