KR102599444B1 - 칩, 회로 기판, 회로 기판 어셈블리 및 전자 기기 - Google Patents

칩, 회로 기판, 회로 기판 어셈블리 및 전자 기기 Download PDF

Info

Publication number
KR102599444B1
KR102599444B1 KR1020210035301A KR20210035301A KR102599444B1 KR 102599444 B1 KR102599444 B1 KR 102599444B1 KR 1020210035301 A KR1020210035301 A KR 1020210035301A KR 20210035301 A KR20210035301 A KR 20210035301A KR 102599444 B1 KR102599444 B1 KR 102599444B1
Authority
KR
South Korea
Prior art keywords
pad
area
edge
circuit board
chip
Prior art date
Application number
KR1020210035301A
Other languages
English (en)
Other versions
KR20210120855A (ko
Inventor
진푸 장
윈쥔 화
Original Assignee
베이징 시아오미 모바일 소프트웨어 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베이징 시아오미 모바일 소프트웨어 컴퍼니 리미티드 filed Critical 베이징 시아오미 모바일 소프트웨어 컴퍼니 리미티드
Publication of KR20210120855A publication Critical patent/KR20210120855A/ko
Application granted granted Critical
Publication of KR102599444B1 publication Critical patent/KR102599444B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0905—Shape
    • H01L2224/09051—Bonding areas having different shapes
    • H01L2224/09055—Bonding areas having different shapes of their bonding interfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0913—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 칩, 회로 기판, 회로 기판 어셈블리 및 전자 기기에 관한 것이다. 칩 기판을 중앙 영역 및 엣지 영역으로 구분하는 동시에, 복수의 패드를 기판의 엣지 영역에 설치되는 제1 패드 및 기판의 중앙 영역에 설치되는 제2 패드로 구분하는 것을 통하여, 제1 패드의 직선 엣지가 기판의 외주 엣지로부터의 응력을 분담할 수 있다. 상기와 같은 구성을 설치함으로써, 기판의 부동한 영역에 위치하는 각 패드가 응력에 대하여 대항하는 능력을 향상시키고, 패드 자신의 구조 강도 및 패드와 솔더 볼 사이의 용접 강도를 향상시켜, 테스트 및 사용 과정에서 충격이나 낙하 등에 의한 패드 또는 솔더 볼의 파괴를 방지하고, 칩, 회로 기판, 회로 기판 어셈블리 및 전자 기기의 사용 수명을 연장한다.

Description

칩, 회로 기판, 회로 기판 어셈블리 및 전자 기기{CHIP, CIRCUIT BOARD, CIRCUIT BOARD ASSEMBLY AND ELECTRONIC DEVICE}
본 발명은 전자 기술 분야에 관한 것으로, 특히, 칩, 회로 기판, 회로 기판 어셈블리 및 전자 기기에 관한 것이다.
종래 기술에 있어서, 예를 들어 휴대 전화 등과 같은 전자 기기의 내부에는 일반적으로 각종 기능을 실현하기 위한 칩이 포함되어 있고, 칩의 전자 소자 및 제어 회로들은 패드(본딩 패드) 및 패드에 용접된 솔더 볼에 의해 밀봉된다.
그러나, 칩의 기능 및 전자 기기의 전체적인 경박성(輕薄性)에 대한 시장의 수요의 증가에 따라서, 단위 크기의 칩 봉지(封止)용 선로는 점점 복잡하게 되고, 봉지 회로에 적용할 수 있도록 칩의 패드의 사이즈와 패드 사이의 간격이 점차적으로 줄어든다. 이로하여, 패드 자신의 구조의 강도 및 패드와 솔더 볼 사이의 용접 강도가 저하되어, 테스트 및 사용 과정에서 용접점이 파괴되고 전자 기기가 손상되는 문제가 발생하기 쉽다.
본 발명은, 패드와 솔더 볼 사이의 용접 신뢰성을 향상시키고 칩, 회로 기판 어셈블리 및 전자 기기의 사용 수명을 연장할 수 있는 칩, 회로 기판, 회로 기판 어셈블리 및 전자 기기를 제공한다.
본 발명의 제1 양태에 의하면, 기판; 상기 기판에 형성되는 복수의 패드; 를 포함하는 칩을 제공한다. 상기 패드의 각각에는 솔더 볼이 용접되어 있다.
상기 복수의 패드는 제1 패드 및 제2 패드를 포함하고, 상기 기판은 중앙 영역; 상기 중앙 영역을 둘러싸는 엣지 영역; 을 포함하고, 상기 제1 패드는 상기 엣지 영역에 설치되고, 상기 제2 패드는 상기 중앙 영역에 설치된다.
상기 제1 패드는 다각형 용접 영역; 상기 다각형 용접 영역에 연결되는 궁형(弓形) 용접 영역; 을 포함하고, 상기 다각형 용접 영역은 상기 궁형 용접 영역과 상기 기판의 엣지 사이에 설치된다.
선택적으로, 상기 엣지 영역은 직선 엣지(edge) 서브(sub) 영역; 인접되는 2 개의 상기 직선 엣지 서브 영역을 연결시키는 코너 엣지 서브 영역; 을 포함하고, 상기 직선 엣지 서브 영역 및 상기 코너 엣지 서브 영역에는 각각 상기 제1 패드가 설치된다.
선택적으로, 상기 복수의 제1 패드는 상기 코너 엣지 서브 영역에 어레이 형태로 형성되고, 상기 코너 엣지 서브 영역에 설치되는 상기 제1 패드의 어레이 방향은 제1 횡방향 및 제1 종방향을 포함한다.
선택적으로, 상기 제1 패드의 상기 제1 종방향의 행(行) 수는 2 이상이다.
선택적으로, 상기 코너 엣지 서브 영역은, 인접되는 2 개의 상기 기판의 엣지; 상기 기판의2 개의 엣지에 의해 형성되는 각도; 를 포함하고, 상기 제1 종방향은 상기 각도의 중심선에 평행된다.
선택적으로, 상기 코너 엣지 서브 영역에 설치되는 상기 제1 패드는, 상기 제1 횡방향에 평행되는 제1 직선변; 상기 제1 종방향에 평행되는 제2 직선변;을 포함한다.
선택적으로, 상기 복수의 제1 패드는 상기 직선 엣지 서브 영역에 어레이 형태로 형성되고, 상기 직선 엣지 서브 영역에 설치되는 상기 제1 패드의 어레이 방향은 제2 횡방향 및 제2 종방향을 포함한다.
상기 직선 엣지 서브 영역에 설치되는 상기 제1 패드는, 상기 제2 횡방향에 평행되는 제3 직선변; 상기 제2 종방향에 평행되는 제4 직선변;을 포함한다.
선택적으로, 상기 제2 패드는 원형 용접 영역을 포함한다.
선택적으로, 상기 제1 패드 및 상기 제2 패드의 면적은 동일하다.
본 발명의 제2 양태에 의하면, 회로 기판 어셈블리를 제공한다. 상기 회로 기판 어셈블리는 메인 기판; 상기 메인 기판에 조립되는 칩; 을 포함한다.
상기 메인 기판에는 상기 제1 패드에 일대일로 대응되게 전기적으로 연결되는 제3 패드; 상기 제2 패드에 일대일로 대응되게 전기적으로 연결되는 제4 패드; 가 설치되고, 또한, 대응되는 상기 제1 패드와 상기 제3 패드의 구조가 동일하고, 대응되는 상기 제2 패드와 상기 제4 패드의 구조가 동일하다.
선택적으로, 상기 회로 기판 어셈블리는, 상기 메인 기판과 상기 칩 사이에 설치되는 접착제 충전층을 더 포함한다. 상기 접착제 충전층은 상기 제1 패드 및 상기 제3 패드에 각각 접착되고, 상기 접착제 충전층은 상기 제2 패드 및 상기 제4 패드에 각각 접착된다.
본 발명의 제3 양태에 의하면, 전자 기기를 제공한다. 상기 전자 기기는,
상기 칩; 또는
상기 회로 기판 어셈블리; 를 포함한다.
본 발명의 제4 양태에 의하면, 칩 기판; 상기 칩 기판에 설치되는 복수의 패드; 를 포함하는 칩을 제공한다.
상기 복수의 패드는, 제1 패드 및 제2 패드를 포함한다. 상기 칩 기판은, 중앙 영역; 상기 중앙 영역을 둘러싸는 엣지 영역; 을 포함한다. 상기 제1 패드는 상기 엣지 영역에 설치되고, 상기 제2 패드는 상기 중앙 영역에 설치된다.
상기 제1 패드는 칩 기판 엣지에 근접하는 적어도 하나의 직선 엣지를 포함한다.
선택적으로, 상기 적어도 하나의 직선 엣지는 상기 칩 기판 엣지에 평행된다.
선택적으로, 동일한 상기 칩 기판 엣지에 평행되는 상기 직선 엣지는 동일한 선상에 위치한다.
선택적으로, 상기 제1 패드와 상기 제2 패드의 면적은 동일하다.
선택적으로, 상기 엣지 영역은, 직선 엣지 서브 영역; 인접되는 2 개의 상기 직선 엣지 서브 영역을 연결시키는 코너 엣지 서브 영역; 을 포함하고, 적어도 하나의 상기 제1 패드는 상기 코너 엣지 서브 영역에 어레이 형태로 형성되고, 상기 코너 엣지 서브 영역에 설치되는 상기 제1 패드의 적어도 하나의 직선 엣지는 상기 칩 기판 엣지에 대하여 45°의 각도를 이룬다.
선택적으로, 상기 엣지 영역은, 상기 칩 기판 엣지에 근접하는 외주 영역; 상기 외주 영역 및 상기 중앙 영역에 각각 연결되는 천이(遷移) 영역; 을 포함한다.
선택적으로, 상기 제1 패드는, 구형(矩形) 용접 영역; 상기 구형 용접 영역에 연결되는 궁형 용접 영역; 을 포함한다.
및/또는, 상기 제1 패드는 다각형 용접 영역을 포함한다.
및/또는, 상기 제1 패드는, 오각형 용접 영역; 상기 오각형 용접 영역에 연결되는 궁형 용접 영역; 을 포함한다.
및/또는, 상기 제1 패드는, 삼각형 용접 영역; 상기 삼각형 용접 영역에 연결되는 궁형 용접 영역; 을 포함한다.
선택적으로, 상기 제2 패드는 원형 용접 영역 및/또는 다각형 용접 영역을 포함한다.
본 발명의 제5 양태에 의하면, 전기 회로 기판; 상기 전기 회로 기판에 설치되는 복수의 패드; 를 포함하는 회로 기판을 제공한다.
상기 복수의 패드는 제5 패드 및 제6 패드를 포함하고, 상기 전기 회로 기판은, 중앙 영역; 상기 중앙 영역을 둘러싸는 엣지 영역; 을 포함하고, 상기 제5 패드는 상기 엣지 영역에 설치되고, 상기 제6 패드는 상기 중앙 영역에 설치된다.
제5 패드는 전기 회로 기판 엣지에 근접하는 적어도 하나의 직선 엣지를 포함한다.
선택적으로, 상기 적어도 하나의 직선 엣지는 상기 전기 회로 기판 엣지에 평행된다.
선택적으로, 동일한 상기 전기 회로 기판 엣지에 평행되는 상기 직선 엣지는, 동일 선상에 위치한다.
선택적으로, 상기 제5 패드와 상기 제6 패드의 면적은 동일하다.
선택적으로, 상기 엣지 영역은, 직선 엣지 서브 영역; 인접되는 2 개의 상기 직선 엣지 서브 영역을 연결시키는 코너 엣지 서브 영역; 을 포함하고, 적어도 하나의 상기 제5 패드는 상기 코너 엣지 서브 영역에 어레이 형태로 형성되고, 상기 코너 엣지 서브 영역에 설치되는 상기 제5 패드의 적어도 하나의 직선 엣지는 상기 전기 회로 기판 엣지에 대하여 45°의 각도를 이룬다.
선택적으로, 상기 엣지 영역은, 상기 전기 회로 기판 엣지에 근접하는 외주 영역; 상기 외주 영역 및 상기 중앙 영역에 각각 연결되는 천이 영역; 을 포함한다.
선택적으로, 상기 제5 패드는 구형 용접 영역; 상기 구형 용접 영역에 연결되는 궁형 용접 영역; 을 포함한다.
및/또는, 상기 제5 패드는 다각형 용접 영역을 포함한다.
및/또는, 상기 제5 패드는 오각형 용접 영역; 상기 오각형 용접 영역에 연결되는, 궁형 용접 영역; 을 포함한다.
및/또는, 상기 제5 패드는 삼각형 용접 영역; 상기 삼각형 용접 영역에 연결되는 궁형 용접 영역; 을 포함한다.
선택적으로, 상기 제6 패드는 원형 용접 영역 및/또는 다각형 용접 영역을 포함한다.
본 발명의 제6 실시예에 의하면, 상기 칩 및 상기 회로 기판을 포함하는 전자 기기를 제공한다.
본 발명의 실시예에 제공되는 기술안은 다음과 같은 유익한 효과를 포함할 수 있다. 즉,
본 발명은, 칩 기판을 중앙 영역 및 엣지 영역으로 구분하는 동시에, 복수의 패드를 기판의 엣지 영역에 설치되는 제1 패드 및 기판의 중앙 영역에 설치되는 제2 패드로 구분하는 것을 통하여, 제1 패드의 직선 엣지가 기판의 외주 엣지부터의 응력을 분담할 수 있다. 상기와 같은 구성을 설치함으로써, 기판의 부동한 영역에 위치하는 각 패드가 응력에 대하여 대항하는 능력을 향상시키고, 패드 자신의 구조의 강도 및 패드와 솔더 볼 사이의 용접 강도를 향상시켜 테스트 및 사용 과정에서 충격이나 낙하 등에 의한 패드 또는 솔더 볼의 파괴를 방지하고, 칩, 회로 기판, 회로 기판 어셈블리 및 전자 기기의 사용 수명을 연장할 수 있다.
또한, 상기 일반적인 기재 및 후술하는 상세한 설명은 단지 예시적이고 해석적인 설명이며, 본 발명을 한정하지 않는다.
여기서 도면은 명세서에 포함되어 본 명세서의 일부를 구성하고 본 발명에 해당하는 실시예를 예시하고, 명세서와 함께 본 발명의 원리를 해석한다.
도 1은 본 발명의 일 예시적인 실시예에 따른 솔더 볼을 용접하기 전의 칩의 상면 구조를 나타낸 모식도 1이다.
도 2는 본 발명의 일 예시적인 실시예에 따른 솔더 볼을 용접한 후의 칩의 단면 구조를 나타낸 모식도이다.
도 3은 본 발명의 일 예시적인 실시예에 따른 솔더 볼을 용접하기 전에 칩의 상면 구조를 나타낸 모식도 2이다.
도 4는 본 발명의 일 예시적인 실시예에 따른 코너 엣지 서브 영역의 구조의 일부를 확대한 모식도이다.
도 5는 본 발명의 일 예시적인 실시예에 따른 직선 엣지 서부 영역의 구조의 일부를 확대한 모식도이다.
도 6은 본 발명의 일 예시적인 실시예에 따른 솔더 볼을 용접하기 전의 칩의 상면 구조를 나타낸 모식도 3이다.
도 7은 본 발명의 다른 예시적인 실시예에 따른 회로 기판 어셈블리의 단면 구조를 나타낸 모식도이다.
도 8은 본 발명의 일 예시적인 실시예에 따른 전자 기기의 단면 구조를 나타낸 모식도이다.
도 9는 본 발명의 일 예시적인 실시예에 따른 솔더 볼을 용접하기 전의 칩의 상면 구조를 나타낸 모식도 4이다.
도 10은 본 발명의 일 예시적인 실시예에 따른 솔더 볼을 용접하기 전의 칩의 상면 구조를 나타낸 모식도 5이다.
도 11은 본 발명의 일 예시적인 실시예에 따른 솔더 볼을 용접하기 전에 칩의 표면 구조를 나타낸 모식도 6이다.
도 12는 본 발명의 일 예시적인 실시예에 따른 솔더 볼을 용접하기 전의 칩의 상면 구조를 나타낸 모식도 7이다.
도 13은 본 발명의 일 예시적인 실시예에 따른 솔더 볼을 용접하기 전의 칩의 상면 구조를 나타낸 모식도 8이다.
도 14는 본 발명의 일 예시적인 실시예에 따른 솔더 볼을 용접하기 전의 회로 기판의 상면 구조를 나타낸 모식도 1이다.
도 15는 본 발명의 일 예시적인 실시예에 따른 솔더 볼을 용접하기 전의 회로 기판의 상면 구조를 나타낸 모식도 2이다.
도 16은 본 발명의 일 예시적인 실시예에 따른 솔더 볼을 용접하기 전의 회로 기판의 상면 구조를 나타낸 모식도 3이다.
도 17은 본 발명의 일 예시적인 실시예에 따른 솔더 볼을 용접하기 전의 회로 기판의 상면 구조를 나타낸 모식도 4이다.
도 18은 본 발명의 일 예시적인 실시예에 따른 솔더 볼을 용접하기 전의 회로 기판의 상면 구조를 나타낸 모식도 5이다.
도 19는 본 발명의 다른 예시적인 실시예에 따른 전자 기기의 단면 구조를 나타낸 모식도이다.
여기서, 예시적인 실시예를 상세하게 설명하고, 이의 예시는 도면에 표시된다. 이하의 설명에 있어서, 도면을 설명할 때 특별한 기재가 없는 한, 상이한 도면 중의 동일한 부호는 동일 혹은 유사한 요소를 의미한다. 이하의 예시적인 실시예에서 설명하는 실시 방식은, 본 발명에 일치하는 모든 실시 방식을 대표하는 것은 아니다. 이와 반대로, 이들은 첨부된 청구 범위에 상세하게 기술된 본 발명의 몇가지 양태와 일치하는 장치 및 방법의 일 예에 불과하다.
종래 기술에 있어서, 예를 들어 휴대 전화 등과 같은 전자 기기의 내부에는 일반적으로 각종 기능을 실현하기 위한 칩이 포함되어 있고, 칩의 전자 소자 및 제어 선로들은 패드 및 패드 용접된 솔더 볼에 의해 밀봉된다.
그러나, 칩의 기능 및 전자 기기의 전체적인 경박성에 대한 시장의 수요의 증가에 따라서, 단위 크기의 칩 봉지용 선로는 점점 복잡하게 되고, 제어 회로에 적용할 수 있도록 칩의 패드의 사이즈와 패드 사이의 간격이 점차적으로 줄어든다. 이로하여, 패드 자신의 구조의 강도 및 패드와 솔더 볼 사이의 용접 강도가 저하되어, 테스트 및 사용 과정에서 용접점의 파괴 및 전자 기기의 손상의 문제가 발생하기 쉽다.
도 1은 본 발명의 일 예시적인 실시예에 따른 솔더 볼을 용접하기 전의 칩(1)의 상면 구조를 나타낸 모식도 이다. 도 2는 본 발명의 일 예시적인 실시예에 따른 솔더 볼을 용접한 후의 칩(1)의 단면 구조를 나타낸 모식도이다. 상기 칩(1)은 도 1 및 도 2에 나타낸 바와 같이, 기판(11) 및 기판(11) 상에 설치되는 복수의 패드(12)를 포함하고, 패드(12)의 각각에는 솔더 볼(13)이 용접되어 있다. 복수의 패드(12)는 제1 패드(121) 및 제2 패드(122)를 포함하고, 기판(11)은 중앙 영역(112) 및 중앙 영역(112)를 둘러싸는 엣지 영역(111)를 포함하고, 제1 패드(121)가 엣지 영역(111)에 설치되고 제2 패드(122)가 중앙 영역(112)에 설치된다. 제1 패드(121)는 다각형 용접 영역(1211) 및 다각형 용접 영역(1211)에 연결하는 궁형 용접 영역(1212)을 포함하고, 다각형 용접 영역(1211)은 궁형 용접 영역(1212)과 기판(11)의 엣지 사이에 설치된다.
상기 실시예에 있어서, 다각형 용접 영역(1211)과 궁형 용접 영역(1212)이 교차되는 교선(x)은 도 1에서는 점선으로 표시되어 있다. 교선(x) 상의 점과 상기 교선(x) 및 각 직선 엣지에 의해 형성되는 다각형 영역은 다각형 용접 영역(1211)을 형성한다. 다각형 용접 영역(1211)이 궁형 용접 영역(1212)과 기판(11)의 엣지 사이에 설치되는 것은, 제1 패드(121)가 기판(11) 상의 임의의 엣지에 근접한 곳에 위치하고, 상기 제1 패드(121)의 다각형 용접 영역(1211) 상의 어느 하나의 점에서 기판(11)의 해당 엣지까지의 거리가 동일한 제1 패드(121)의 궁형 용접 영역(1212) 상의 어느 하나의 점에서 기판(11)의 해당 엣지까지의 거리보다 작은 것을 의미할 수 있다. 예를 들어, 도 1에서 나타낸 바와 같이, 기판(11)의 하나의 엣지(113)에 근접하는 위치에는 복수의 제1 패드(121)가 설치되고, 제1 패드(121)의 다각형 용접 영역(1211) 상의 어느 하나의 점에서 엣지(113)까지의 거리(d1)은 동일한 제1 패드(121)의 궁형 용접 영역(1212) 상의 어느 하나의 점에서 당해 엣지(113)까지의 거리(d2)보다 작다.
칩(1) 상의 복수의 패드(12)는 기판(11)의 엣지 영역(111)에 설치되는 제1 패드(121) 및 기판(11)의 중앙 영역(112)에 설치되는 제2 패드(122)로 구분되고, 또한, 제1 패드(121)의 다각형 용접 영역(1211)을 궁형 용접 영역(1212)과 기판(11)의 엣지 사이에 설치하는 것을 통하여, 다각형 용접 영역(1211)의 각 직선변이 기판(11)의 외주 엣지로부터 오는 응력을 분담할 수 있도록 하고, 궁형 용접 영역(1212)의 호형(弧形) 변이 기판(11)의 내부로부터의 응력을 분해할 수 있다. 상기와 같은 구성을 설치함으로써, 기판(11)의 부동한 영역에 위치하는 각 패드(12)가 응력을 대항하는 대항 능력을 높이고, 패드(12) 자신의 구조 강도 및 패드(12)와 솔더 볼(13) 사이의 용접 강도를 향상시킨다. 이를 통하여, 테스트 및 사용 과정에서 충격이나 낙하 등에 의한 엣지 영역(111)에서의 응력 집중에 의하여 패드(12) 또는 솔더 볼(13)이 파괴되는 것을 방지할 수 있다. 따라서, 칩(1)의 충격 테스트의 횟수가 증가될 경우 좋은 테스트 효과를 얻을 수 있어, 칩(1), 회로 기판 어셈불리(2) 및 전자 기기(3)의 사용 수명을 향상시킨다.
그리피스(Griffith) 기준에 근거하여, 정적 조건 하에서 취성 파괴가 발생하는 필요한 조건은 파괴 영역에서 방출되는 에너지와 크랙의 면적을 형성하기에 필요한 에너지가 동일한 것이다. 즉, 외부에서 인가되는 응력에 의한 에너지가 크랙을 발생시키려고 할 경우, 외부로부터의 응력에 의한 에너지가 크랙 면적을 형성하기에 필요한 에너지보다 커야 한다. 형성된 크랙의 면적에 대하여 하나의 사각형을 이용하여 근사하게 계산할 경우, 크랙의 깊이가 같은 경우, 크랙이 길면 길수록 크랙의 면적이 큰 것임을 알 수 있다. 발생된 크랙면의 폭이 넓을수록 크랙의 길이가 짧아지고, 크랙의 깊이가 같을 때에 발생되는 크랙의 크기가 작아진다. 즉, 크랙이 발생할 수 있는 표면의 폭을 증가시키면, 이의 표면에 작용하는 응력을 효과적으로 분해할 수 있다. 본 발명의 제1 패드(121)의 다각형 용접 영역(1211)의 각 직선변은 크랙이 발생할 가능성이 있는 표면의 폭을 연장하기 때문에, 기판(11)의 외주 엣지로부터 오는 응력을 분담하고, 패드(12) 자신의 구조 강도 및 패드(12)와 솔더 볼(13) 사이의 용접 강도를 증가시킨다.
한편, 중앙 영역(112)을 향하는 제1 패드(121)의 일측에는, 해당 제1 패드(121)에 영향을 주는 각 방향의 다른 패드(12) 및 기판(11)의 내부로부터의 응력이 인가되고, 궁형 용접 영역(1212)의 호형 변은 기판(11)의 내부로부터의 응력을 분해하고 각 방향으로부터의 응력을 완화할 수 있으므로, 응력에 대한 양호 완충 효과를 가지고 있다.
상기 실시예에 있어서, 패드(12)는 기판(11)에 설치되는 구리(Cu) 시트일 수 있고, 패드(12)는 칩(1)의 제어 회로 또는 전자 소자에 전기적으로 연결되어 있다. 제1 패드(121)의 다각형 용접 영역(1211)은 사각형 용접 영역, 오각형 용접 영역 또는 육각형 용접 영역 등의 복수의 직선변을 포함하는 다각형 용접 영역(1211)일 수 있고, 제1 패드(121)의 궁형 용접 영역(1212)은 호형 선과 다각형 용접 영역(1211) 중 어느 하나의 변과 조합하여 형성되는 궁형일 수 있다. 제1 패드(121)는 하나의 다각형 용접 영역(1211)과 1 개의 궁형 용접 영역(1212)을 조합하여 형성될 수 있으며, 또는, 제1 패드(121)는 다각형 용접 영역(1211) 및 복수의 궁형 용접 영역(1212)을 포함할 수도 있지만, 본 발명은 이에 한정되는 것은 아니다.
제2 패드(122)는 원형 용접 영역이거나 타원형 용접 영역 등의 호형 선에 의해 둘러싸인 용접 영역일 수도 있고, 또는 하나 또는 복수의 곡선에 의해 둘러싸인 불규칙적인 형태의 용접 영역일 수도 있다. 이에따라, 제2 패드(122)의 엣지 중의 하나 또는 복수의 호상 구조에 의해 칩(1) 내부로부터의 응력에 대한 완충을 실현한다.
또한, 인접되는 기판(11)의 엣지 사이의 각도는 직각 또는 기타의 각도일 수 있고, 기판(11)은, 구형(矩形), 다각형, 불규칙적인 패턴 등의 구조일 수도 있지만, 본 발명은 이에 한정되는 것은 아니다.
이하, 기판(11)이 구형이고, 제2 패드(122)가 원형 용접 영역을 형성하고, 제1 패드(121)가 하나의 구형 용접 영역 및 구형 용접 영역의 일 변에 연결되는 궁형 용접 영역(1212)을 포함하는 경우를 일 예로 하여 제1 패드(121) 및 제2 패드(122)의 설치 방식을 예시적으로 설명한다.
일부 실시예에 있어서, 기판(11)의 엣지 영역(111)은 직선 엣지 서브 영역(1112) 및 인접되는 2 개의 직선 엣지 서브 영역(1112)을 연결시키는 코너 엣지 서브 영역(1111)을 포함할 수 있다. 직선 엣지 서브 영역(1112)과 코너 엣지 서브 영역(1111)에는 각각 제1 패드(121)가 설치된다. 기판(11)의 엣지 영역(111)이 직선 엣지 서브 영역(1112) 및 코너 엣지 서브 영역(1111)으로 구분되는 것을 통하여, 기판(11)의 엣지에서의 부동한 위치 상에서의 응력 레벨에 대한 구분을 실현한다. 직선 엣지 서브 영역(1112) 및 코너 엣지 서브 영역(1111)의 각각에 제1 패드(121)을 설치하는 것을 통하여, 직선 엣지 서브 영역(1112) 및 코너 엣지 서브 영역(1111)에 설치되는 제1 패드(121)가 이의 위치에 대응되는 응력에 대하여 완충하는 효과를 얻을 수 있다.
일 실시예에 있어서,도 3에 나타낸 바와 같이, 직선 엣지 서브 영역(1112) 및 코너 엣지 서브 영역(1111)에 설치되는 제1 패드(121)는, 불규칙적으로 분포되어 있지만, 제1 패드(121)의 구형 용접 영역은 여전히 기판(11)의 엣지와 궁형 용접 영역(1212) 사이에 설치된다. 직선 엣지 서브 영역(1112) 및 코너 엣지 서브 영역(1111)에서의 제1 패드(121)의 설치 방식을 한정하지 않고, 기판(11)에서의 제1 패드(121)의 공간 활용도를 높이고, 제1 패드(121)의 설치 유연성을 향상시킬 수 있다. 한편, 기판(11)의 엣지와 궁형 용접 영역(1212) 사이에 설치되는 구형 용접 영역은, 기판(11)의 엣지를 향하는 직선변을 이용하여 기판(11)의 외주 엣지로부터의 응력을 분담할 수 있고, 기판(11)의 중앙 영역(112)을 향하는 궁형 용접 영역(1212)의 호형변은 기판(11)의 내부로부터 오는 응력을 분해할 수 있으므로, 기판(11)의 부동한 영역에 위치하는 각 패드(12)가 응력에 대하여 대항하는 능력을 강화시킬 수 있다.
예를 들어, 제2 패드(122)의 원형 용접 영역은 기판(11)의 중앙 영역(112)에 불규칙적으로 분포되어 있고, 제1 패드(121)는 직선 엣지 서브 영역(1112) 및 코너 엣지 서브 영역(1111)에 불규칙적으로 분포되어 있다. 여기서, 직선 엣지 서브 영역(1112)에 설치되는 제1 패드(121)의 구형 용접 영역의 변은 기판(11)의 엣지에 평행되거나 수직될 수 있고, 궁형 용접 영역(1212)의 호형변은 기판(11)의 엣지에 평행되는 구형 용접 영역의 제1 변(1211a)에 배합될 수 있다. 코너 엣지 서브 영역(1111)에 설치되는 제1 패드(121)의 구형 용접 영역의 두 조의 대향 변이 각각 기판(11)의 대응되는 2 개의 엣지에 대하여 45°의 각도를 이룰 수 있고, 궁형 용접 영역(1212)의 호상변은 중앙 영역(112)을 향하는 구형 용접 영역의 제2변(1211b)에 배합될 수 있다. 또는, 코너 엣지 서브 영역(1111)에 설치되는 제1 패드(121)의 구형 용접 영역의 두 조의 대향 변은 기판(11)의 대응되는 2 개의 엣지와 다른 경사각을 이룰 수도 있으며, 기판(11)의 엣지에 응력이 발생할 가능성이 있는 방향에 대응하여 설치할 수 있지만, 본 발명은 이를 한정하는 것은 아니다. 상기와 같은 구조를 설치하는 것을 통하여, 응력에 대한 제1 패드(121)의 각 방향에서의 완충 효과를 높이고, 기판(11)의 부동한 영역에 위치하는 각 패드(12)가 응력에 대항하는 능력을 향상시킬 수 있다.
다른 실시예에 있어서, 도 4에 나타낸 바와 같이, 점선 화살표(n)는 제1 횡방향을 나타내고, 점선 화살표(m)는 제1 종방향을 나타낸다. 복수의 제1 패드(121)는 코너 엣지 서브 영역(1111)에 어레이 형태로 형성되고, 코너 엣지 서브 영역(1111)에 설치되는 제1 패드(121)의 어레이 방향은 제1 횡방향(n) 및 제1 종방향(m)을 포함한다. 제1 패드(121)의 구형 용접 영역의 변은 제1 종방향(m)에 평행되거나 수직될 수 있다. 코너 엣지 서브 영역(1111)에 어레이 형태로 설치된 제1 패드(121)에 의해 응력에 대한 제1 패드(121)의 완충 능력을 강화함으로써, 코너 엣지 서브 영역(1111)에 어레이 형태로 설치되는 각 제1 패드(121)의 각각이 기판(11)의 코너 엣지 서브 영역(1111)으로부터의 응력에 대하여 최대의 효율로 완충하는 것을 실현할 수 있다. 여기서, 기판(11)의 코너 엣지 서브 영역(1111)으로부터 응력의 방향은. 제1 종방향(m)과 같거나 제1 종방향(m)과 미리 설정된 각도를 이룰 수 있다.
또한, 제1 패드(121)의 제1 종방향(m)의 행 수(배열 수)는 2 개 이상일 수 있다. 이에 의해, 제1 패드(121)의 어레이 면적을 증가시킴으로써 엣지로부터의 응력에 대한 완화 효과를 실현하고, 엣지로부터의 응력 범위가 지나치게 커지는 것에 의한 제1 패드(121)의 커버 영역을 초과하는 문제를 피면할 수 있다.
또한, 코너 엣지 서브 영역(1111)은, 기판(11)의 인접되는 두 개의 엣지 및 기판(11)의 두 개의 엣지에 의해 형성되는 협각을 포함한다. 제1 종방향(m)은 협각의 중심선에 평행되고 제1 횡방향(n)은 제1 종방향(m)에 수직될 수 있다. 제1 종방향(m)의 방향을 협각의 중심선의 방향으로 한정함으로써, 코너 엣지 서브 영역(1111)에 설치되는 제1 패드(121)의 구형 용접 영역의 변이 제1 종방향(m)에 평행되거나 수직될 수 있다. 이에 따라, 제1 패드(121)는 최대의 효율로 엣지로부터의 응력에 대하여 완충하는 것을 실현할 수 있다.
다른 실시예에 있어서, 제1 종방향(m)은 엣지로부터의 응력에 대한 제1 패드(121)의 최적의 완충 효과를 실현하기 위하여, 상기의 각도의 중심선과 다른 각도를 이룰 수 있지만, 본 발명은 이를 한정하는 것은 아니다.
또 다른 실시예에 있어서, 도 5에 나타낸 바와 같이, 점선 화살표(r)는 제2 횡방향을 나타내며, 점선 화살표(o)는 제2 종방향을 나타낸다. 복수의 제1 패드(121)는 직선 엣지 서브 영역(1112)에 어레이 형태로 설치되어 있다. 직선 엣지 서브 영역(1112)에 설치되는 제1 패드(121)의 어레이 방향은 제2 횡방향(r) 및 제2 종방향(o)을 포함한다. 제1 패드(121)의 구형 용접 영역의 변은 제2 종방향(o)에 평행되거나 수직될 수 있다. 코너 엣지 서브 영역(1112)에 어레이 형태로 설치되는 제1 패드(121)에 의해 응력에 대한 제1 패드(121)의 완충 능력을 향상시킬 수 있다. 이렇게 함으로써, 코너 엣지 서브 영역(1112)에 어레이 형태로 설치되는 각 제1 패드(121)는 최대의 효율로 기판(11)의 가장자리로부터의 응력에 대하여 완충하는 것을 실현할 수 있다. 여기서, 기판(11)의 코너 엣지 서브 영역(1112)로부터의 응력의 방향은, 제2 종방향(o)과 같거나, 제2 종방향(o)과 미리 설정된 각도를 이룰 수 있다.
또한, 제2 종방향(o)은 기판(11)의 직선 엣지 서브 영역(1112)의 엣지에 수직될 수 있고, 제2 횡방향(r)은 제2 종방향(o)에 수직될 수 있다. 제1 패드(121)의 제2 종방향(o)의 행 수는 하나 이상일 수 있다. 이에따라, 제1 패드(121)의 어레이의 면적에 의해 엣지로부터의 응력에 대한 완충 효과를 실현한다.
또 다른 실시예에 있어서, 도 6에 나타낸 바와 같이, 복수의 제1 패드(121)는 코너 엣지 서브 영역(1111)에 어레이 형태로 설치된다. 코너 엣지 서브 영역(1111)에 설치되는 제1 패드(121)의 어레이 방향은 제1 횡방향(n) 및 제1 종방향(m)을 포함한다. 복수의 제1 패드(121)는 직선 엣지 서브 영역(1112)에 어레이 형태로 설치되고, 직선 엣지 서브 영역(1112)에 설치되는 제1 패드(121)의 어레이 방향은 제2 횡방향(r) 및 제2 종방향(o)을 포함한다. 여기서, 코너 엣지 서브 영역(1111)은 기판(11)의 교차하는 2 개의 엣지 및 기판(11)의 개의 엣지에 의해 형성되는 각도를 포함한다. 제1 종방향(m) 상기 각도의 중심선에 평행되고, 제2 종방향(o)은 기판(11)의 직선 엣지 서브 영역(1112)의 엣지에 수직될 수 있고, 제1 횡방향(n)은 제1 종방향(m)에 수직될 수 있고, 제2 횡방향(r)은 제2 종방향(o)에 수직될 수 있다. 코너 엣지 서브 영역(1111)에 설치되는 제1 패드(121)의 구형 용접 영역의 변은 제1 종방향(m)에 평행되거나 수직될 수 있다. 직선 엣지 서브 영역(1112)에 설치되는 제1 패드(121)의 구형 용접 영역의 변은 제2 종방향(o)에 평행되거나 수직될 수 있다. 따라서, 제1 패드(121)는 최대의 효율로 엣지로부터의 응력에 대하여 완충하는 것을 실현할 수 있다. 여기서, 기판(11)의 코너 엣지 서브 영역(1111)로부터의 응력의 방향은 제1 종방향(m)과 같거나 제1 종방향(m)과 미리 설정된 각도를 이룰 수 있다. 기판(11)의 직선 엣지 서브 영역(1112)으로부터의 응력의 방향은 제2 종방향(o)과 같거나 제2 종방향(o)과 미리 설정된 각도를 이룰 수 있다.
또한, 제1 횡방향(n)과 제1 종방향(m)은 서로 수직될 수 있고, 기판(11)의 형상과 응력의 방향 등의 파라미터에 근거하여 미리 설정된 경사각을 이룰 수도 있지만, 본 발명은 이를 한정하는 것은 아니다. 마찬가지로, 제2 횡방향(r)과 제2 종방향(o)은 서로 수직될 수 있고, 기판(11)의 형상과 응력의 방향 등의 파라미터에 근거하여 미리 설정된 경사각을 이룰 수도 있지만, 본 발명은 이를 한정하는 것은 아니다.
일부 실시예에 있어서, 복수의 제1 패드(121)는 코너 엣지 서브 영역(1111)에 어레이 형태로 설치된다. 코너 엣지 서브 영역(1111)에 설치되는 제1 패드(121)의 어레이 방향은 제1 횡방향(n) 및 제1 종방향(m)을 포함한다. 코너 엣지 서브 영역(1111)에 설치되는 제1 패드(121)는 제1 횡방향 n에 평행되는 제1 직선변(1213) 및 제1 종방향(m)에 평행되는 제2 직선변(1214)을 포함한다. 즉, 코너 엣지 서브 영역(1111)에서, 제1 패드(121)의 어레이 방향의 제1 횡방향(n) 및 제1 종방향(m)에 따라서 제1 직선변(1213)을 제1 횡방향(n)에 평행되도록 하고, 제2 직선변(1214)을 제1 종방향(m)에 평행되도록 한다. 이를 통하여, 각 제1 패드(121)는 어레이 방향에서 응력을 완충하기 위한 직선변을 얻을 수 있기 때문에, 응력에 대한 어레이 형태로 설치된 제1 패드(121)의 완충 효과 및 구조 강도를 향상시킬 수 있다.
또한, 어레이 형태로 설치되는 제1 패드(121)는 제1 횡방향(n)에 따라서 횡항(가로 줄)을 형성하고, 동일한 횡항에 위치하는 제1 패드(121)의 제1 직선변(1213)은 동일한 선상에 위치할 수 있다. 이에 따라, 당해 횡항에 위치하는 제1 패드(121)의 제1 직선변(1213)은 응력에 대하여 동일한 완충 효과를 가진다. 어레이 형태로 설치되는 제1 패드(121)는 제1 종방향(m)에 따라서 종항을 형성하고, 동일한 종항(세로 줄)에 위치하는 제2 직선변(1214)은 동일한 선상에 위치할 수 있다. 이로하여, 당해 종항에 위치하는 제1 패드(121)의 제2 직선변(1214)은 응력에 대하여 동일한 완충 효과를 가진다.
다른 실시예에 있어서, 복수의 제1 패드(121)는 직선 엣지 서브 영역(1112)에 어레이 형태로 설치된다. 직선 엣지 서브 영역(1112)에 설치되는 상기 제1 패드(121)의 어레이 방향은 제2 횡방향(r) 및 제2 종방향(o)을 포함한다. 직선 엣지 서브 영역(1112)에 설치되는 제1 패드(121)는 제2 횡방향(r)에 평행되는 제3 직선변(1215) 및 제2 종방향(o)에 평행되는 제4 직선변(1216)을 포함한다. 즉, 직선 엣지 서브 영역(1112)에서, 제1 패드(121)의 어레이 방향의 제2 횡방향(r) 및 제2 종방향(o)에 따라서 제3 직선변(1215)을 제2 횡방향(r)에 평행되게 하고 제4 직선변(1216)을 제2 종방향(o)에 평행되게 함으로써, 각 제1 패드(121)가 어레이 방향에서 응력을 완충하기 위한 직선 엣지를 얻을 수 있기 때문에, 응력에 대한 어레이 형태로 설치된 제1 패드(121)의 완충 효과 및 구조의 강도를 향상시킨다.
또한, 어레이 형태로 설치되는 제1 패드(121)는 제2 횡방향(r)을 따라서 횡항을 형성하고, 동일한 횡항에 위치하는 제1 패드(121)의 제3 직선변(1215)은 동일한 선상에 위치하게 된다. 이에따라, 당해 횡항에 위치하는 제1 패드(121)의 제3 직선변(1215)은 응력에 대하여 동일한 완충 효과를 가진다. 어레이 형태로 설치되는 제1 패드(121)는 제2 종방향(o)을 따라서 종항을 형성하고, 동일한 종항에 위치하는 제4 직선변(1216)은 동일한 선상에 위치하게 된다. 따라서, 당해 종항에 위치하는 제1 패드(121)의 제4 직선변(1216)은 응력에 대하여 동일한 완충 효과를 가진다.
또한, 제2 패드(122)는 원형 용접 영역이거나 타원형 용접 영역 등의 호형의 선에 의해 둘러싸인 용접 영역일 수 있고, 또는, 하나 이상의 곡선에 의해 둘러싸인 불규칙적인 형상을 가지는 용접 영역일 수도 있다. 이에따라, 제2 패드(122)의 엣지중의 하나 또는 복수의 호형상의 구조에 의하여 칩(1) 내부로부터의 응력에 대한 완충을 실현한다. 제2 패드(122)가 원형 용접 영역이고 원형 용접 영역의 직경이 0.23mm 인 경우를 일예로 하면, 복수의 제2 패드(122)가 기판(11)의 중앙 영역(112)에 어레이 형태로 분포될 수 있다. 또는, 복수의 제2 패드(122)는 기판(11)의 구조 및 전자 소자의 설치 방식에 근거하여 기판(11)의 중앙 영역(112)에 불규칙적으로 분포할 수도 있다.
상기 실시예에 있어서, 제1 패드(121) 및 제2 패드(122)의 면적을 동일하게 하는 것을 통하여 솔더 볼(13)의 용접 양이 동일하게 되는 것을확보함으로써, 제1 패드(121) 및/또는 제2 패드(122)의 구조 또는 형상을 개선할 경우 용접 프로세스에 간섭 및 영향을 미치는 것을 방지할 수 있다.
또한, 인접되는 2 개의 패드(12) 사이의 간격은, 0.35mm, 0.4mm, 0.5mm, 0.8mm 등 일 수도 있다. 여기서, 인접되는 2 개의 패드(12) 사이의 간격은 인접되는 2 개의 패드(12)의 중심 사이의 거리를 가리킬 수 있다.
본 발명은 회로 기판 어셈블리(2)를 더 제공한다. 회로 기판 어셈블리(2)는 도 7에 나타낸 바와 같이, 메인 기판(21), 메인 기판(21)에 조립되는 칩(1)을 포함한다. 메인 기판(21)에는, 제1 패드(121)에 일대일로 대응되게 전기적으로 연결되는 제3 패드(22); 및 제2 패드(121)에 일대일로 대응되게 전기적으로 연결되는 제4 패드(23); 가 설치된다. 또한, 대응되는 상기 제1 패드(121)와 상기 제3 패드(22)의 구조가 동일하고, 대응되는 상기 제2 패드(122)와 상기 제4 패드(23)의 구조가 동일하다.
칩(1) 상의 복수의 패드(12)는 기판(11)의 엣지 영역(111)에 설치되는 제1 패드(121); 및 기판(11)의 중앙 영역(112)에 설치되는 제2 패드(122)로 구분되는 동시에, 제1 패드(121)의 다각형 용접 영역(1211)을 궁형 용접 영역(1212)과 기판(11)의 엣지 사이에 설치함으로써, 다각형 용접 영역(1211)의 각 직선변이 기판(11)의 외주 엣지로부터의 응력을 분담할 수 있으며, 궁형 용접 영역(1212)의 호상변이 제2 패드(122)의 원형 용접 영역과 함께 기판(11)의 내부로부터의 응력을 분해할 수 있다. 상기와 같은 구성을 설치함으로써, 기판(11)의 부동한 영역에 위치하는 각 패드(12)가 응력에 대하여 대항하는 능력을 향상시키고 패드(12) 자신의 구조 강도 및 패드(12)와 솔더 볼(13) 사이의 용접 강도를 향상시키며, 테스트 및 사용 과정 중에서 충격이나 낙하 등에 의한 패드(12) 또는 솔더 볼(13)의 파괴를 방지하고, 칩(1) 및 회로 기판 어셈블리(2)의 사용 수명을 향상시킨다.
또한, 회로 기판 어셈블리(2)는 메인 기판(21)과 칩(1) 사이에 설치되는 접착제 충진층(24)을 더 포함한다. 접착제 충진층(24)은 각각 제1 패드(121) 및 제3 패드(22)에 접착된다. 또한, 접착제 충진층(24)은 각각 제2 패드(122) 및 제4 패드(23)에 접착된다.
본 발명은 상기의 칩(1) 또는 상기의 회로 기판 어셈블리(2)를 포함하는 전자 기기(3)를 더 제공한다. 도 8에 나타낸 바와 같이, 전자 기기(3)가 상기의 회로 기판 어셈블리(2)를 포함하는 경우를 일 예로 하면, 회로 기판 어셈블리(2)는 메인 기판(21) 및 상기 칩(1)을 포함한다. 칩(1)은 메인 기판(21)에 장착된다.
칩(1) 상의 복수의 패드(12)는 기판(11)의 엣지 영역(111)에 설치되는 제1 패드(121) 및 기판(11)의 중앙 영역(112)에 설치되는 제2 패드(122)로 구분되고, 동시에 제1 패드(121)의 다각형 용접 영역(1211)을 궁형 용접 영역(1212)과 기판(11)의 엣지 사이에 설치하는 것을 통하여, 다각형 용접 영역(1211)의 각 직선변이 기판(11)의 외주 엣지로부터의 응력을 분담할 수 있도록 하고, 궁형 용접 영역(1212)의 호형변이 제2 패드(122)의 원형 용접 영역과 함께 기판(11)의 내부로부터의 응력을 분해할 수 있도록 한다. 상기와 같은 구성을 설치함으로써, 기판(11)의 부동한 영역에 위치하는 각 패드(12)가 응력에 대하여 대항하는 능력을 높이고, 패드(12) 자신의 구조 강도 및 패드(12)와 솔더 볼(13) 사이의 용접 강도를 향상시킨다. 이를 통하여, 테스트 및 사용 과정에서 충격이나 낙하 등에 의한 패드(12) 또는 솔더 볼(13)의 파괴를 방지하고 칩(1), 회로 기판 어셈블리(2) 및 전자 기기(3)의 사용 수명을 향상시킨다. 또한, 상기의 칩(1), 회로 기판 어셈블리(2)의 패드(12)의 강도 및 패드(12)와 솔더 볼(13) 사이의 용접 강도가 증가됨에 따라서, 칩(1) 상의 패드(12)의 사이즈 및 패드(12)들 사이의 간격의 감소, 칩(1) 사이즈의 감소 및 전자 기기(3)의 전체적인 경박성의 개선을 실현하는데 기여할 수 있다.
또한, 상기의 전자 기기(3)는 휴대폰, 태블릿, 차량용 단말기 및 의료 단말기 등 일 수도 있고, 본 발명은 이를 한정하는 것은 아니다.
본 발명은 칩 기판(41) 및 칩 기판(41)에 설치되는 복수의 패드(42)를 포함하는 칩(4)을 더 제공한다. 복수의 패드(42)는 도 9 내지 도 12에 나타낸 바와 같이, 제1 패드(421) 및 제2 패드(422)를 포함한다. 칩 기판(41)은 중앙 영역(411) 및 중앙 영역(411)을 둘러싸는 엣지 영역(412)을 포함한다. 제1 패드(421)는 엣지 영역(412)에 설치되고, 제2 패드(422)는 중앙 영역(411)에 설치된다. 제1 패드(421)는 칩 기판 엣지(413)에 근접하는 적어도 하나의 직선 엣지를 포함한다.
상기 실시예에 있어서, 제1 패드(421)의 직선 엣지는 칩 기판(41)의 외주 엣지로부터의 응력을 분담할 수 있다. 상기와 같은 구성을 설치하는 것을 통하여, 칩 기판(41)의 부동한 영역에 위치하는 각 패드(42)가 응력에 대하여 대항하는 능력을 향상시키고, 패드(42) 자신의 구조 강도를 향상시킨다. 각 패드(42)에는 솔더 볼이 용접될 수 있기 때문에, 상기와 같은 구조를 설치함으로써 패드(42) 및 솔더 볼 사이의 용접 강도를 강화시키고, 테스트 및 사용 과정에서 충격이나 낙하 등에 의한 패드(42) 또는 솔더 볼의 파괴를 방지하며, 칩(4)의 사용 수명을 연장시킬 수 있다.
일부 실시예에 있어서, 적어도 하나의 직선 엣지는 칩 기판 엣지(413)에 평행된다. 따라서, 칩 기판 엣지(413)에 평행되는 직선 엣지를 통하여, 제1 패드(421)의 응력에 대한 대항 능력을 향상시킨다. 또한, 동일한 칩 기판 엣지(413)에 평행되는 직선 엣지는 동일 선상에 위치하고, 동일한 선상에 위치하는 상기 직선 엣지에 의하여 칩 기판 엣지(413)의 방향으로부터의 응력을 같이 분담하며, 칩(4)이 충격이나 충돌 등을 받았을 때의 패드(42)의 강도 및 패드(42) 솔더 볼 사이의 용접 강도를 향상시킨다.
일부 실시예에 있어서, 제1 패드(421)와 제2 패드(422)의 면적이 동일하다. 제1 패드(421)와 제2 패드(422)의 면적을 동일하게 함으로써, 패드(42)에 용접되는 솔더 볼의 양이 동일하게 되는 것을 확보하고, 제1 패드(421) 및/또는 제2 패드(422)의 구조 또는 형상을 개선할 때 용접 프로세스에 간섭 및 영향을 주는 것을 방지하며, 용접의 안정성을 향상시킨다. 예를 들어, 위와 같은 구조를 설치하것을 통하여 용접 누낙 및 솔더 볼의 용접양의 불균형에 의한 용접의 불안정성 등의 문제를 감소시킬 수 있다.
일부 실시예에 있어서, 제1 패드(421)는 구형 용접 영역(4211) 및 구형 용접 영역(4211)에 연결되는 궁형 용접 영역을 포함한다. 상기의 궁형 용접 영역은, 반원형 용접 영역일 수도 있고, 반원형 이외의 기타 궁형일 수도 있지만, 본 발명은 이를 한정하는 것은 아니다. 제1 패드(421)는 도 9에 나타낸 바와 같이, 구형 용접 영역(4211) 및 구형 용접 영역(4211)에 연결되는 반원형 용접 영역(4212)을 포함한다. 구형 용접 영역(4211)의 제3 변(4211a)이 반원형 용접 영역(4212)의 직경에 의해 형성되는 변에 접촉함으로써, 반원(半圓) 반구형(半矩形)의 용접 영역을 형성한다. 구형 용접 영역(4211)의 제3 변(4211a) 및 제3 변(4211a)에 대향하는 변인 제4변(4211b)은 칩(4)의 1 개의 칩 기판 엣지(413)에 평행된다. 또한, 제4 변(4211b)이 칩 기판 엣지(413)에 인접됨으로써 당해 측에 위치하는 칩 기판 엣지(413)에 작용되는 응력을 분담한다. 여기서, 상기 응력은 당해 측에 위치하는 칩 기판 엣지(413)에 수직될 수 있고, 해당 측에 위치하는 칩 기판 엣지(413)와 미리 설정된 경사각을 이룰 수도 있다. 구형 용접 영역(4211)은 제3 변(4211a)에 수직되는 제5 변(4211c) 및 제6 변(4211d)을 더 포함할 수 있다. 여기서, 제5 변(4211c) 및 제6 변(4211d)은 칩(4)의 기타 칩 기판 엣지(413)에 평행하는 것을 통하여, 해당 측에 위치하는 칩 기판 엣지(413)에 작용하는 응력을 분담한다. 여기서, 상기 응력은 당해 측에 위치하는 칩 기판 엣지(413)에 수직될 수 있고, 해당 측에 위치하는 칩 기판 엣지(413)와 미리 설정된 경사각을 이룰 수도 있다.
상기의 반원 반구형의 제1 패드(421)는 칩 기판(41)의 엣지 영역(412)의 전체 원주 방향을 따라서 형성될 수 있다. 즉, 칩(4)의 각 칩 기판 엣지(413)에 근접하는 엣지 영역(412)의 각각에는 1 행이상의 반원 반구형의 제1 패드(421)가 설치된다. 이를 통하여, 해당 측에 위치하는 엣지로부터의 응력을 분담하고, 칩 기판(41)의 주위에서 형성되는 시스템의 강도를 향상시킨다. 또한, 본 실시예에서 제1 패드(421)의 구조가 동일하기 때문에, 가공 및 배치가 용이하게 된다.
다른 실시예에 있어서, 제1 패드(421)는 도 10에 나타낸 바와 같이,구형 용접 영역(4211) 및 구형 용접 영역(4211)에 연결되는 반원형 용접 영역(4212)을 포함한다. 구형 용접 영역(4211)의 제3 변(4211a)은 반원형 용접 영역(4212)의 직경에 의해 형성되는 변에 접촉함으로써, 반원 반구형의 용접 영역을 형성한다. 제1 패드(421)는 삼각형 용접 영역(4213) 및 삼각형 용접 영역(4213)에 연결되는 궁형 용접 영역(4214)을 더 포함한다. 삼각형 용접 영역(4213)의 일 변은, 궁형 용접 영역(4214)의 현(??)에 접촉함으로써 부채꼴의 용접 영역을 형성한다. 엣지 영역(412)은, 직선 엣지 서브 영역(4121); 및 인접되는 2 개의 직선 엣지 서브 영역(4121)을 연결시키는 코너 엣지 서브 영역(4122); 을 포함한다.
반원 반구형의 제1 용접 영역은 직선 엣지 서브 영역에 설치되고, 반원 반구형의 제1 용접 영역의 구형 용접 영역(4211)의 제3 변(4211a) 및 제3 변(4211a)에 대향하는 변인 제4 변(4211b)은, 칩(4)의 1 개의 칩 기판 엣지(413)에 평행된다. 또한, 제4 변(4211b)은 칩 기판 엣지(413)에 인접하는 것을 통하여, 해당 측에 위치하는 칩 기판 엣지(413)에 작용하는 응력을 분담한다. 여기서, 상기 응력은 당해 측에 위치하는 칩 기판 엣지(413)에 수직될 수 있고, 해당 측에 위치하는 칩 기판 엣지(413)와 미리 설정된 경사각을 이룰 수도 있다. 구형 용접 영역(4211)은 제3 변(4211a)에 수직되는 제5 변(4211c) 및 제6 변(4211d)을 더 포함할 수 있다. 여기서, 제5 변(4211c) 및 제6 변(4211d)은, 칩(4)의 기타 다른 칩 기판 엣지(413)에 평행됨으로써, 해당 측에 위치하는 칩 기판 엣지(413)에 작용하는 응력을 분담한다. 여기서, 상기 응력은 당해 측에 위치하는 칩 기판 엣지(413)에 수직될 수 있고, 해당 측에 위치하는 칩 기판 엣지(413)와 미리 설정된 경사각을 이룰 수도 있다.
부채꼴의 제1 용접 영역은 코너 엣지 서브 영역(4122)에 설치된다. 삼각형 용접 영역(4213)은 직각 삼각형 용접 영역(4213)일 수도 있다. 직각 삼각형 용접 영역(4213)의 2 개의 직각변은, 각각 인접되는 2개의 칩 기판 엣지(413)에 평행되는 것을 통하여, 당해 코너 엣지 서브 영역(4122)에 작용하는 응력을 분담한다. 여기서, 상기 응력은 상기 인접되는 2 개의 칩 기판 엣지(413) 중의 어느 하나에 수직될 수 있고, 인접되는 2 개의 칩 기판 엣지(413) 중의 어느 하나와 미리 설정된 경사각을 이룰 수도 있다 .
일부 실시예에 있어서, 엣지 영역(412)은 직선 엣지 서브 영역(4121) 및 인접되는 2 개의 직선 엣지 서브 영역(4121)을 연결시키는 코너 엣지 서브 영역(4122)을 포함한다. 적어도 하나의 제1 패드(421)는 직선 엣지 서브 영역(4121)에 어레이 형태로 설치된다. 직선 엣지 서브 영역(4121)에 설치되는 제1 패드(421)의 적어도 하나의 직선 엣지는 칩 기판 엣지(413)에 평행된다. 적어도 하나의 제1 패드(421)는 코너 엣지 서브 영역(4122)에 어레이 형태로 설치된다. 코너 엣지 서브 영역(4122)에 설치되는 제1 패드(421)의 적어도 하나의 직선 엣지는 칩 기판 엣지(413)에 대하여 45 °의 각도를 이룬다. 칩 기판 엣지(413)에 평행되는 직선 엣지는, 칩 기판 엣지(413)에 수직되는 방향에서의 응력을 분담하고, 칩 기판 엣지(413)에 대하여 45 °의 각도를 이루는 직선 엣지는 코너 엣지 서브 영역(4122)에 인가되는 응력을 분담할 수 있으므로, 칩(4)이 충격이나 충돌 등을 받았을 때의 패드(42)의 강도 및 패드(42)와 솔더 볼 사이의 용접 강도를 향상시킨다.
일 실시예에 있어서, 제1 패드(421)는, 구형 용접 영역(4211) 및 구형 용접 영역(4211)에 연결되는 반원형 용접 영역(4212)을 포함한다. 구형 용접 영역(4211)의 제3 변(4211a)은 반원형 용접 영역(4212)의 직경에 의해 형성되는 변에 맞닿아 반원 반구형의 용접 영역을 형성한다. 제1 패드(421)는 오각형 용접 영역(4215) 및 오각형 용접 영역(4215)에 연결되는 궁형 용접 영역(4216)을 더 포함한다. 오각형 용접 영역(4215)의 제 7 변(4215a)은 궁형 용접 영역(4216)의 현에 접촉한다. 오각형 용접 영역(4215)의 2 개의 변은 각각 인접되는 칩 기판 엣지(413)에 대하여 45 °의 각도를 이루고, 오각형 용접 영역(4215)의 나머지 2개의 변은 각각 인접되는 칩 기판 엣지(413)에 평행될 수있다 .
일부 실시예에 있어서, 상기 오각형 용접 영역(4215)을 포함하는 제1 패드(421)는 도 11에 나타낸 바와 같이, 코너 엣지 서브 영역(4122)에 분포될 수 있다. 이로하여, 오각형 용접 영역(4215)의 각 변의 경사각에 의하여, 코너 엣지 서브 영역(4122)의 각 방향에 작용하는 응력을 완충하고 응력에 대한 양호한 분담 효과를 달성하며, 제1 패드(421)의 전체 강도를 강화시키는 것에 기여한다. 상기의 오각형 용접 영역(4215)을 포함하는 제1 패드(421)는 인접하는 칩 기판 엣지(413)에 대하여 45 °의 각도를 이루는 방향을 따라서 한 줄로 배열될 수 있다. 각 행(줄)에는 2 개, 3 개 또는 복수의 제1 패드(421)가 포함될 수 있다. 반원 반구형의 제1 용접 영역이 직선 엣지 서브 영역(4121)에 분포하는 것을 통하여, 구형 용접 영역(4211)의 직선변에 의해 직선 엣지 서브 영역(4121)에 작용하는 응력을 완충할 수 있다.
다른 실시예에 있어서, 엣지 영역(412)은 칩 기판 엣지(413)에 근접하는 외주 영역(4123); 및 외주 영역(4123)과 중앙 영역(411)에 각각 연결되는 천이 영역(4124); 을 포함할 수 있다. 도 12에 나타낸바와 같이, 엣지 영역(412)의 코너 엣지 서브 영역(4122)을 일 예로 하는 경우, 코너 엣지 서브 영역(4122)은 칩 기판 엣지(413)에 근접하는 외주 영역(4123); 및 외주 영역(4123)과 중앙 영역(411)에 각각 연결되는 천이 영역(4124); 을 포함한다. 상기의 오각형 용접 영역(4215)을 포함하는 제1 패드(421) 및 반원 반구형의 제1 패드(421)은, 코너 엣지 서브 영역(4122)의 외주 영역(4123) 및 천이 영역(4124)에 분포될 수 있다. 제1 패드(421)는 인접되는 칩 기판 엣지(413)에 대하여 45 °의 각도를 이루는 방향을 따라서, 2 줄, 3 줄 또는 복수의 줄로 배열될 수 있다. 각 행(줄)에는 2 개, 3 개 또는 복수의 제1 패드(421)가 포함될 수 있다. 여기서, 제1 패드(421)는 도 12에 나타낸 바와 같이, 인접되는 칩 기판 엣지(413)에 대하여 45 °의 각도를 이루는 방향을 따라서 3 열로 배열된다. 오각형 용접 영역(4215)을 포함하는 제1 패드(421)는 각 행의 양 단의 위치에 설치될 수 있고, 반원 반구형의 제1 패드(421)는 각 행의 중간 위치에 설치될 수 있으므로써, 제1 패드(421)의 직선 엣지의 배치를 통하여 코너 엣지 서브 영역에 작용하는 응력에 대한 완충 효과를 높일 수 있다. 반원 반구형의 제1 패드(421)는 직선 엣지 서브 영역(4121)에 분포하는 것을 통하여, 구형 용접 영역(4211)의 직선변에 의해 직선 엣지 서브 영역(4121)에 작용하는 응력을 완충할 수 있다.
또 다른 실시예에 있어서, 제1 패드(421)는 다각형 용접 영역을 포함한다. 제1 패드(421)는 도 13에 나타낸 바와 같이, 구형 용접 영역(4217)을 포함한다. 구형 용접 영역(4217)의 하나의 직선변은 칩(4)의 1 개의 칩 기판 엣지(413)에 평행되는 것을 통하여, 해당 측에 위치하는 칩 기판 엣지(413)에 작용하는 응력을 분담한다. 여기서, 상기 응력은 당해 측에 위치하는 칩 기판 엣지(413)에 수직될 수 있고, 해당 측에 위치하는 칩 기판 엣지(413)와 미리 설정된 경사각을 이룰 수도 있다.
상기 구형 용접 영역(4217)은, 칩 기판(41)의 엣지 영역(412)의 전체 원주 방향을 따라서 형성될 수 있다. 즉, 칩(4)의 각 칩 기판 엣지(413)에 근접하는 엣지 영역(412)의 각각에는 1 행 이상의 구형 용접 영역(4217)이 설치된다. 이를 통하여, 해당 측에 위치하는 엣지로부터의 응력을 분담하고, 칩 기판(41)의 주위로부터 형성된 시스템의 강도를 향상시킨다. 또한, 본 실시예에서 제1 패드(421)의 구조가 동일함므로, 가공 및 배치가 용이하게 된다.
상기 실시예에 있어서, 제2 패드(422)는 원형 용접 영역이거나 타원형 용접 영역 등과 같은 호형상의 선에 의해 둘러싸인 용접 영역일 수도 있고, 또는 하나 이상의 곡선에 의해 둘러싸인 불규칙적인 형상을 가지는 용접 영역일 수도 있다. 따라서, 제2 패드(422)의 엣지 중의 하나 이상의 호상 구조에 의하여 칩(4)의 내부로부터의 응력에 대한 완충을 실현한다. 제2 패드(422)가 원형 용접 영역이고 원형 용접 영역의 직경이 0.23mm인 경우를 일 예로 하면, 복수의 제2 패드(422)는 칩 기판(41)의 중앙 영역(411)에 어레이 형태로 분포될 수 있다. 또는, 복수의 제2 패드(422)는 칩 기판(41)의 구조 및 전자 소자의 설치 방식에 따라서 칩 기판(41)의 중앙 영역(411)에 불규칙적으로 분포될 수도 있다.
다른 실시예에 있어서, 제2 패드(422)는 다각형 용접 영역일 수도 있다. 예를 들어, 제2 패드(422)는 도 13과 같은 구형 용접 영역이다. 또는, 제2 패드(422)는 다각형 용접 영역 및 원형 용접 영역에 의해 둘러싸인 용접 영역이다. 또는, 제2 패드(422)는 다각형 용접 영역 및 호형상의 선에 의해 둘러싸인 용접 영역일 수 있지만, 본 발명은 이를 한정하는 것은 아니다.
또한, 인접되는 2 개의 패드(42) 사이의 간격은 0.35mm, 0.4mm, 0.5mm, 0.8mm 등 일 수도 있다. 여기서, 인접되는 2 개의 패드(42) 사이의 간격은 인접되는 2 개의 패드(42)의 중심 사이의 거리를 가리킬 수 있다.
본 발명은 전기 회로 기판(51) 및 상기 전기 회로 기판(51)에 설치되는 복수의 패드(52)를 포함하는 회로 기판(5)을 더 제공한다. 복수의 패드(52)는 제5 패드(521) 및 제6 패드(522)를 포함한다. 전기 회로 기판(51)은 중앙 영역(511) 및 중앙 영역(511)을 둘러싸는 엣지 영역(512)을 포함한다. 제5 패드(521)는 엣지 영역(512)에 설치되고, 제6 패드(522)는 중앙 영역(511)에 설치된다. 제5 패드(521)는 전기 회로 기판 엣지(513)에 근접하는 적어도 하나의 직선 엣지를 포함한다.
상기 실시예에 있어서, 제5 패드(521)의 직선 엣지는 전기 회로 기판(51)의 외주 엣지로부터의 응력을 분담할 수 있다. 상기와 같은 구조를 설치함으로써, 전기 회로 기판(51)의 부동한 영역에 위치하는 각 패드(52)가 응력에 대하여 대항하는 능력을 향상시키고 패드(52) 자신의 구조 강도를 향상시킨다. 그리고, 각 패드(52)에 솔더 볼을 용접할 수 있기 때문에, 상기와 같은 구성을 설치함으로써, 패드(52)와 솔더 볼 사이의 용접 강도를 강화시키고, 테스트 및 사용 과정에서 충격이나 낙하 등에 의한 패드(52) 또는 솔더 볼의 파괴를 방지하고 회로 기판(5)의 사용 수명을 연장할 수 있다.
일부 실시예에 있어서, 적어도 하나의 직선 엣지가 전기 회로 기판 엣지(513)에 평행되는 것을 통하여, 전기 회로 기판 엣지(513)에 평행되는 직선 엣지에 의해 제5 패드(521)의 응력에 대한 대항 능력을 향상 시킨다. 또한, 전기 회로 기판 엣지(513)에 평행되는 직선 엣지는 동일한 선상에 위치하고, 동일한 선상에 위치하는 상기 직선 엣지에 의해 전기 회로 기판 엣지(513)의 방향으로부터의 응력을 같이 분담하고, 회로 기판(5)이 충격 또는 충돌 등을 받았을 때의 패드(52)의 강도 및 패드(52) 솔더 볼 사이의 용접 강도를 향상시킨다.
일부 실시예에 있어서, 제5 패드(521)와 제6 패드(522)의 면적이 동일하다. 제5 패드(521)와 제6 패드(522)의 면적을 동일하게 함으로써, 패드(52)에 용접되는 솔더 볼의 양이 동일하게 되는 것을 확보하고, 제5 패드(521) 및/또는 제6 패드(622)의 구조 또는 형상을 개선할 때, 용접 프로세스에 간섭 및 영향을 주는 것을 방지하고 용접의 안정성을 향상시킨다. 예를 들어, 상기와 같은 구조를 설치하는 것을 통하여 용접 누락(missing solder) 및 솔더 볼 용접 양의 불균형에 의한 용접의 불안정성 등의 문제를 감소시킬 수 있다.
일 실시예에 있어서, 제5 패드(521)는 구형 용접 영역(5211) 및 구형 용접 영역(5211)에 연결되는 궁형 용접 영역을 포함한다. 상기 궁형 용접 영역은 반원형 용접 영역일 수도 있고, 반원형 이외의 기타 다른 궁형일 수도 있지만, 본 발명은 이를 한정하는 것은 아니다. 제5 패드(521)는 도 14에 나타낸 바와 같이, 구형 용접 영역(5211) 및 구형 용접 영역(5211)에 연결되는 반원형 용접 영역(5212)을 포함한다. 구형 용접 영역(5211)의 제3 변(5211a)는 반원형 용접 영역(5212)의 직경에 의해 형성되는 변에 접촉함으로써, 반원 반구형의 용접 영역을 형성한다. 구형 용접 영역(5211)의 제3 변(5211a) 및 제3 변(5211a)에 대향하는 변인 제4 변(5211b)은 칩의 1 개의 전기 회로 기판 엣지(513)에 평행된다. 또한, 제4 변(5211b)은 전기 회로 기판 엣지(513)에 인접됨으로써 당해 측에 위치하는 전기 회로 기판 엣지(513)에 작용되는 응력을 분담한다. 여기서, 상기 응력은 당해 측에 위치하는 전기 회로 기판 엣지(513)에 수직될 수 있고, 당해 측에 위치하는 전기 회로 기판 엣지(513)와 미리 설정된 경사각을 이룰 수도 있다. 구형 용접 영역(5211)은 제3 변(5211a)에 수직하는 제5 변(5211c) 및 제6 변(5211d)을 더 포함할 수 있다. 여기서, 제5 변(5211c) 및 제6 변(5211d)이 칩의 기타 전기 회로 기판 엣지(513)에 평행하는 것을 통하여 해당 측에 위치하는 전기 회로 기판 엣지(513)에 작용하는 응력을 분담한다. 여기서, 상기 응력은 당해 측에 위치하는 전기 회로 기판 엣지(513)에 수직될 수 있고, 해당 측에 위치하는 전기 회로 기판 엣지(513)와 미리 설정된 경사각을 이룰 수도 있다.
상기 반원 반구형의 제1 패드(521)는 칩의 전기 회로 기판(513)의 엣지 영역(512)의 전체 원주 방향을 따라서 형성될 수 있다. 즉, 칩의 각 전기 회로 기판 엣지(513)에 근접하는 엣지 영역(512)의 각각에는 한 줄 이상의 반원 반구형의 제5 패드(521)가 설치됨으로써, 당해 측에 위치하는 엣지로부터의 응력을 분담하는 동시에, 전기 회로 기판(513)의 주위에서 형성되는 시스템의 강도를 향상시킨다. 또한, 본 실시예에서 제5 패드(521)의 구조가 동일하므로, 가공 및 배치가 용이하게 된다.
다른 실시예에 있어서, 제5 패드(521)는 도 15에 나타낸 바와 같이, 구형 용접 영역(5211) 및 구형 용접 영역(5211)에 연결되는 반원형 용접 영역(5212)을 포함한다. 구형 용접 영역(5211)의 제3 변(5211a)은 반원형 용접 영역(5212)의 직경에 의해 형성되는 변에 접촉되어 반원 반구형의 용접 영역을 형성한다. 제5 패드(521)는 삼각형 용접 영역(5213) 및 삼각형 용접 영역(5213)에 연결되는 궁형 용접 영역(5214)을 더 포함한다. 삼각형 용접 영역(5213)의 일 변은 궁형 용접 영역(5214)의 현에 접촉함으로써 부채꼴의 용접 영역을 형성한다. 엣지 영역(512)은 직선 엣지 서브 영역(5121); 및 인접되는 2 개의 직선 엣지 서브 영역(5121)을 연결시키는 코너 엣지 서브 영역(5122); 을 포함한다.
반원 반구형의 제1 용접 영역은 직선 엣지 서브 영역에 설치되고, 반원 반구형의 제1 용접 영역의 구형 용접 영역(5211)의 제3 변(5211a) 및 제3 변(5211a)에 대향하는 변인 제4 변(5211b)은 칩(4)의 1 개의 전기 회로 기판 엣지(513)에 평행된다. 또한, 제4 변(5211b)은 전기 회로 기판 엣지(513)에 인접하는 것을 통하여, 당해 측면 위치하는 전기 회로 기판 엣지(513)에 작용되는 응력을 분담한다. 여기서, 상기 응력은 당해 측에 위치하는 전기 회로 기판 엣지(513)와 수직될 수 있고, 해당 측에 위치하는 전기 회로 기판 엣지(513)와 미리 설정된 경사각을 이룰 수도 있다. 구형 용접 영역(5211)은 제3 변(5211a)에 수직되는 제5 변(5211c) 및 제6 변(5211d)을 더 포함할 수 있다. 여기서, 제5 변(5211c) 및 제6 변(5211d)는 칩의 기타 다른 전기 회로 기판 엣지(513)에 평행됨으로써, 해당 측에 위치하는 전기 회로 기판 엣지(513)에 작용하는 응력을 분담한다. 여기서, 상기 응력은 당해 측에 위치하는 전기 회로 기판 엣지(513)에 수직될 수 있고, 해당 측에 위치하는 전기 회로 기판 엣지(513)와 미리 설정된 경사각을 이룰 수도 있다.
부채꼴의 제1 용접 영역은 코너 엣지 서브 영역(5122)에 설치된다. 삼각형 용접 영역(5213)은 직각 삼각형 용접 영역(5213)일 수도 있다. 직각 삼각형 용접 영역(5213)의 2 개의 직각변은 각각 인접되는 2 개의 전기 회로 기판 엣지(513)에 평행되는 것을 통하여, 상기 코너 엣지 서브 영역(5122)에 작용하는 응력을 분담한다. 여기서, 상기 응력은 상기 인접되는 2 개의 전기 회로 기판 엣지(513) 중의 어느 하나에 수직될 수 있고, 인접되는 2 개의 전기 회로 기판 엣지(513) 중의 어느 하나와 미리 설정된 경사각을 이룰 수도 있다.
일부 실시예에 있어서, 엣지 영역(512)은 직선 엣지 서브 영역(5121) 및 인접되는 2 개의 직선 엣지 서브 영역(5121)을 연결시키는 코너 엣지 서브 영역(5122)을 포함한다. 적어도 하나의 제5 패드(521)는 직선 엣지 서브 영역(5121)에 어레이 형태로 설치된다. 직선 엣지 서브 영역(5121)에 설치되는 제5 패드(521)의 적어도 하나의 직선 엣지는 전기 회로 기판 엣지(513)에 평행된다. 적어도 하나의 제5 패드(521)는 코너 엣지 서브 영역(5122)에 어레이 형태로 설치된다. 코너 엣지 서브 영역(5122)에 설치되는 제5 패드(521)의 적어도 하나의 직선 엣지는 전기 회로 기판 엣지(513)에 대하여 45 °의 각도를 이룬다. 전기 회로 기판 엣지(513)에 평행되는 제5 패드(521)의 직선 엣지는 전기 회로 기판 엣지(513)에 수직되는 방향에서의 응력을 분담하고, 전기 회로 기판 엣지(513)에 대하여 45 °의 각도를 이루는 직선 엣지는 코너 엣지 서브 영역(5122)에 인가되는 응력을 분담할 수 있기 때문에, 칩이 충격이나 충돌 등을 받았을 때의 패드(52)의 강도 및 패드(52)와 솔더 볼 사이의 용접 강도를 향상시킨다.
일 실시예에 있어서, 제5 패드(521)는 구형 용접 영역(5211)과 구형 용접 영역(5211)에 연결되는 반원형 용접 영역(5212)을 포함한다. 구형 용접 영역(5211)의 제3 변(5211a)은 반원형 용접 영역(5212)의 직경에 의해 형성되는 변에 맞닿아 반원 반구형의 용접 영역을 형성한다. 제5 패드(521)는 오각형 용접 영역(5215) 및 오각형 용접 영역(5215)에 연결되는 궁형 용접 영역(5216)을 더 포함한다. 오각형 용접 영역(5215)의 제 7 변(5215a)이 궁형 용접 영역(5216)의 현에 접촉된다. 오각형 용접 영역(5215)의 2 개의 변은 각각 인접되는 전기 회로 기판 엣지(513)에 대하여 45 °의 각도를 이루고, 오각형 용접 영역(5215)의 나머지 2 개의 변은 각각 인접되는 전기 회로 기판 엣지(513)에 평행될 수 있다.
일부 실시예에서, 상기 오각형 용접 영역(5215)을 포함하는 제1 패드(521)는 도 16에 나타낸 바와 같이, 코너 엣지 서브 영역(5122)에 분포될 수 있다, 이로하여, 오각형 용접 영역(5215)의 각 변의 경사각에 의하여, 코너 엣지 서브 영역(5122)의 각 방향에 작용하는 응력을 완충하고 응력에 대한 양호한 분담 효과를 달성하며, 제5 패드(521)의 전체 강도를 강화시키는 것에 기여한다. 상기의 오각형 용접 영역(5215)을 포함하는 제5 패드(521)는 인접하는 전기 회로 기판 엣지(513)에 대하여 45 °의 각도를 이루는 방향을 따라서 한 줄로 배열될 수 있다. 각 행(줄)에는 2 개, 3 개 또는 복수의 제5 패드(521)가 포함될 수 있다. 반원 반구형의 제1 용접 영역은 직선 엣지 서브 영역(5121)에 분포하는 것을 통하여, 구형 용접 영역(5211)의 직선 변에 의해 직선 엣지 서브 영역(5121)에 작용하는 응력을 완충할 수 있다.
다른 실시예에 있어서, 엣지 영역(512)은 전기 회로 기판 엣지(513)에 근접하는 외주 영역(5123); 및 외주 영역(5123)과 중앙 영역(511)에 각각 연결되는 천이 영역(5124); 을 포함할 수 있다. 도 16에 나타낸바와 같이, 엣지 영역(512)의 코너 엣지 서브 영역(5122)을 일 예로 하는 경우, 코너 엣지 서브 영역(5122)은 전기 회로 기판 엣지(513)에 근접하는 외주 영역(5123); 및 외주 영역(5123)과 중앙 영역(511)에 각각 연결되는 천이 영역(5124); 을 포함한다. 도 17에 나타내바와 같이, 상기의 오각형 용접 영역(5215)을 포함하는 제5 패드(521) 및 반원 반구형의 제5 패드(521)는 코너 엣지 서브 영역(5122)의 외주 영역(5123) 및 천이 영역(5124)에 분포될 수있다. 제5 패드(521)는 인접되는 전기 회로 기판 엣지(513)에 대하여 45 °의 각도를 이루는 방향에 따라서 2 줄, 3 줄 또는 복수 줄에 배열될 수 있다. 각 행에는 2 개, 3 개 또는 복수의 제5 패드(521)이 포함될 수 있다. 여기서, 오각형 용접 영역(5215)을 포함하는 제5 패드(521)는 각 행의 양 단의 위치에 설치될 수 있고, 반원 반구형의 제5 패드(521)는 각 행의 중간 위치에 설치 될 수 있다. 따라서, 제5 패드(521)의 직선 엣지의 배치를 통하여 코너 엣지 서브 영역에 작용하는 응력에 대한 완충 효과를 높일 수 있다. 반원 반구형의 제5 패드(521)는 직선 엣지 서브 영역(5121)에 분포하는 것을 통하여, 구형 용접 영역(5211)의 직선변에 의해 직선 엣지 서브 영역(5121)에 작용하는 응력을 완충할 수 있다.
또 다른 실시예에 있어서, 제5 패드(521)는 다각형 용접 영역을 포함한다. 제5 패드(521)는 도 18에 나타낸 바와 같이, 구형 용접 영역(5217)을 포함한다. 구형 용접 영역(5217)의 하나의 직선변은 회로 기판(4)의 1 개의 전기 회로 기판 엣지(513)에 평행되는 것을 통하여, 해당 측에 위치하는 전기 회로 기판 엣지(513)에 작용하는 응력을 분담한다. 여기서, 상기 응력은 당해 측에 위치하는 전기 회로 기판 엣지(513)에 수직될 수 있고, 해당 측에 위치하는 전기 회로 기판 엣지(513)와 미리 설정된 경사각을 이룰 수도 있다.
상기 구형 용접 영역(5217)은 전기 회로 기판(51)의 엣지 영역(512)의 전체 원주 방향을 따라서 형성될 수 있다. 즉, 회로 기판(5)의 각 전기 회로 기판 엣지(513)에 근접하는 엣지 영역(512)의 각각에는 1 행 이상의 구형 용접 영역(5217)이 설치된다. 이를 통하여, 해당 측에 위치하는 엣지로부터의 응력을 분담하고, 전기 회로 기판(51)의 주위로부터 형성되는 시스템의 강도를 향상시킨다. 또한, 본 실시예에서 제5 패드(521)의 구조가 동일하므로, 가공 및 배치가 용이하게 된다.
상기 실시예에 있어서, 제6 패드(522)는 원형 용접 영역이거나 타원형 용접 영역 등 과 같은 호형상의 선에 의해 둘러싸인 용접 영역일 수도 있고, 또는 하나 이상의 곡선에 의해 둘러싸인 불규칙적인 형상을 가지는 용접 영역일 수도 있다. 따라서, 제6 패드(522)은 제5 패드(522)의 엣지 중의 하나 이상의 호상 구조에 의하여 칩의 내부로부터의 응력에 대한 완충을 실현한다. 제6 패드(522)가 원형 용접 영역이고, 원형 용접 영역의 직경이 0.23mm 인 경우를 일 예로 하면, 복수의 제6 패드(522)는 전기 회로 기판(51)의 중앙 영역(511)에 어레이 형태로 분포될 수 있다. 또는, 복수의 제6 패드(522)는 전기 회로 기판(51)의 구조 및 전자 소자의 설치 방식에 따라서 전기 회로 기판(51)의 중앙 영역(511)에 불규칙적으로 분포될 수도 있다.
다른 실시예에 있어서, 제6 패드(522)는 다각형 용접 영역일 수도 있다. 예를 들어, 제6 패드(522)는 도 18과 같은 구형 용접 영역이다. 또는, 제6 패드(522)는 다각형 용접 영역 및 원형 용접 영역에 의해 둘러싸인 용접 영역이다. 또는, 제6 패드(522)는 다각형 용접 영역 및 호형상의 선에 의해 둘러싸인 용접 영역일 수도 있지만, 본 발명은 이를 한정하는 것은 아니다.
또한, 인접되는 2 개의 패드(52) 사이의 간격은 0.35mm, 0.4mm, 0.5mm, 0.8mm 등 일 수도 있다. 여기서, 인접되는 2 개의 패드(52) 사이의 간격은 인접되는 2 개의 패드(52)의 중심 사이의 거리를 가리킬 수 있다.
본 발명은 도 19에 나타낸 바와 같이, 상기 칩(4) 및 상기 회로 기판(5)을 포함하는 전자 기기(6)를 더 제공한다. 칩(4)은, 회로 기판(5)에 조립된다. 회로 기판(5)에는 제5 패드(521) 및 제6 패드(522)이 설치된다. 제5 패드(521)는 제1 패드(421)에 일대일로 대응되게 전기적으로 연결되고, 제6 패드(522)는 제2 패드(422)에 일대일로 대응되게 전기적으로 연결된다.
칩(4)의 칩 기판(41)이 중앙 영역(411) 및 엣지 영역(412)로 구분되는 동시에, 복수의 패드(42)가 칩(4)의 기판의 엣지 영역(412)에 설치되는 제1 패드(421); 및 칩(4)의 기판의 중앙 영역(411)에 설치되는 제2 패드(422); 으로 구분됨으로써, 제1 패드(421)의 직선 엣지가 칩 기판(41)의 외주 엣지로부터의 응력을 분담할 수 있도록 한다. 마찬가지로, 회로 기판(5)의 전기 회로 기판(51)을 중앙 영역(511) 및 엣지 영역(512)으로 구분하고, 복수의 패드(52)를 전기 회로 기판(51)의 엣지 영역(512)에 설치되는 제5 패드(521); 및 전기 회로 기판(51)의 중앙 영역(511)에 설치되는 제6 패드(522); 로 구분시킴으로써, 제5 패드(521)의 직선 엣지도 전기 회로 기판(51)의 외주 엣지로부터의 응력을 분담할 수 있도록 한다. 상기와 같은 구성을 설치함으로써, 칩(4) 및 회로 기판(5)의 기판의 부동한 영역에 위치하는 각 패드(42, 52)가 응력에 대하여 대항하는 능력을 강화시키므로 패드(42, 52) 자신의 구조 강도 및 패드(42, 52)와 솔더 볼 사이의 용접 강도를 향상시키고, 테스트 및 사용 과정에서 충격이나 낙하 등에 의한 패드 또는 솔더 볼의 파괴를 방지하고, 칩(4), 회로 기판(5) 및 전자 기기의 사용 수명을 향상시킨다. 또한, 상기 칩(4)과 회로 기판(5)의 패드의 강도 및 패드와 솔더 볼 사이의 용접 강도의 증가 됨에 따라서 칩(4) 및 회로 기판(5) 상의 패드의 사이즈 및 패드 사이의 간격의 감소, 칩(4)의 사이즈의 감소 및 전자 기기(6) 전체적인 경박성의 개선을 실현하는 것에 기여한다.
또한, 상기 전자 기기(6)는, 휴대폰, 태블릿, 차량용 단말기 및 의료 단말기 등 일 수도 있고, 본 발명은 이를 한정하는 것은 아니다.
당업자는, 명세서를 검토하여 본 발명을 실현한 후, 본 발명의 기타 실시안을 용이하게 생각해낼수 있다. 본원 발명은, 본 발명의 모든 변형, 용도, 혹은 적응적 변경을 포함하며, 이러한 변형, 용도, 혹은 적응적 변경은, 본 발명의 일반적 원리에 따르며, 본 발명은 개시되지 않은 당업계의 공지의 지식 또는 통상적 기술수단을 포함한다. 명세서와 실시예는 단지 예시일 뿐, 본 발명의 진정한 범위와 정신은 이하의 특허 청구의 범위에 기재된다.
본 발명은 상기에 기술되고 또 도면에 나타낸 정확한 구성에 한정되지 않으며, 그 범위를 초과하지 않는한 다양한 수정과 변경을 실현할수 있다는 것을 이해해야 할것이다. 본 발명의 범위는 단지 첨부되는 특허 청구의 범위에 의해 한정된다.

Claims (30)

  1. 칩에 있어서,
    상기 칩은, 기판 및 상기 기판 상에 설치되는 복수의 패드를 포함하고,
    상기 패드의 각각에는 솔더 볼이 용접되며,
    상기 복수의 패드는 제1 패드 및 제2 패드를 포함하고,
    상기 기판은, 중앙 영역 및 상기 중앙 영역을 둘러싸는 엣지 영역을 포함하며,
    상기 제1 패드가 상기 엣지 영역에 설치되고, 상기 제2 패드가 상기 중앙 영역에 설치되며,
    상기 제1 패드는, 다각형 용접 영역 및 상기 다각형 용접 영역에 연결되는 궁형 용접 영역을 포함하고,
    상기 다각형 용접 영역은, 상기 궁형 용접 영역과 상기 기판의 엣지 사이에 설치되고,
    상기 엣지 영역은,
    직선 엣지 서브 영역, 및
    인접하는 2 개의 상기 직선 엣지 서브 영역을 연결시키는 코너 엣지 서브 영역을 포함하고,
    상기 직선 엣지 서브 영역 및 상기 코너 엣지 서브 영역에는 각각 상기 제1 패드가 설치되고,
    상기 복수의 제1 패드는, 상기 직선 엣지 서브 영역에 어레이 형태로 설치되고,
    상기 직선 엣지 서브 영역에 설치되는 상기 제1 패드의 어레이 방향은 제2 횡방향 및 제2 종방향을 포함하고,
    상기 직선 엣지 서브 영역에 설치되는 적어도 2개의 상기 제1 패드는,
    상기 제2 횡방향에 평행되는 제3 직선변, 및
    상기 제2 종방향에 평행되는 제4 직선변을 포함하는
    것을 특징으로 하는 칩.
  2. 삭제
  3. 제1 항에 있어서,
    상기 복수의 제1 패드는, 상기 코너 엣지 서브 영역에 어레이 형태로 설치되고,
    상기 코너 엣지 서브 영역에 설치되는 상기 제1 패드의 어레이 방향은 제1 횡방향 및 제1 종방향을 포함하는
    것을 특징으로 하는 칩.
  4. 제3 항에 있어서,
    상기 제1 패드의 상기 제1 종방향의 행 수는 2 이상인
    것을 특징으로 하는 칩.
  5. 제3 항에 있어서,
    상기 코너 엣지 서브 영역은,
    상기 기판의 인접하는 2 개의 엣지, 및
    상기 기판의 인접하는 2 개의 엣지에 의해 형성되는 각도를 포함하고,
    상기 제1 종방향은 상기 각도의 중심선에 평행되는
    것을 특징으로 하는 칩.
  6. 제3 항에 있어서,
    상기 코너 엣지 서브 영역에 설치되는 상기 제1 패드는,
    상기 제1 횡방향에 평행되는 제1 직선변, 및
    상기 제1 종방향에 평행되는 제2 직선변을 포함하는
    것을 특징으로 하는 칩.
  7. 삭제
  8. 제1 항에 있어서,
    상기 제2 패드는 원형 용접 영역을 포함하는
    것을 특징으로 하는 칩.
  9. 제1 항에 있어서,
    상기 제1 패드 및 상기 제2 패드의 면적이 동일한
    것을 특징으로 하는 칩.
  10. 회로 기판 어셈블리에 있어서,
    상기 회로 기판 어셈블리는,
    메인 기판, 및
    청구항 1, 청구항3 내지 청구항6, 청구항 8 내지 청구항 9 중의 어느 한 항의 칩을 포함하고,
    상기 칩은 상기 메인 기판에 조립되고,
    상기 메인 기판에는, 상기 제1 패드에 일대일로 대응되게 전기적으로 연결되는 제3 패드 및 상기 제2 패드에 일대일로 대응되게 전기적으로 연결되는 제4 패드가 설치되고,
    대응되는 상기 제1 패드와 상기 제3 패드의 구조가 동일하고,
    대응되는 상기 제2 패드와 상기 제4 패드의 구조가 동일한
    것을 특징으로 하는 회로 기판 어셈블리.
  11. 제10 항에 있어서,
    상기 메인 기판과 상기 칩 사이에 설치되는 접착제 충전층을 더 포함하고,
    상기 접착제 충전층은 각각 상기 제1 패드 및 상기 제3 패드에 접착되고,
    상기 접착제 충전층은 각각 상기 제2 패드 및 상기 제4 패드에 접착되는
    것을 특징으로 하는 회로 기판 어셈블리.
  12. 전자 기기에 있어서,
    상기 전자 기기는, 청구항 1, 청구항3 내지 청구항6, 청구항8 내지 청구항 9 중의 어느 한 항의 칩을 포함하는
    것을 특징으로 하는 전자 기기.
  13. 칩에 있어서,
    상기 칩은, 칩 기판 및 상기 칩 기판에 설치되는 복수의 패드를 포함하고,
    상기 복수의 패드는, 제1 패드 및 제2 패드를 포함하며,
    상기 칩 기판은, 중앙 영역 및 상기 중앙 영역을 둘러싸는 엣지 영역을 포함하고,
    상기 제1 패드가 상기 엣지 영역에 설치되고, 상기 제2 패드가 상기 중앙 영역에 설치되며,
    상기 제1 패드는 상기 칩 기판의 칩 기판 엣지에 근접하는 적어도 하나의 직선 엣지를 포함하고,
    적어도 2개의 상기 직선 엣지는 상기 칩 기판 엣지에 평행되고,
    상기 제1 패드와 상기 제2 패드의 면적이 동일하고,
    상기 제1 패드는, 구형 용접 영역 및 상기 구형 용접 영역에 연결되는 궁형 용접 영역을 포함하고,
    및/또는 상기 제1 패드는, 오각형 용접 영역 및 상기 오각형 용접 영역에 연결되는 궁형 용접 영역을 포함하고,
    및/또는 상기 제1 패드는, 삼각형 용접 영역 및 상기 삼각형 용접 영역에 연결되는 궁형 용접 영역을 포함하는
    것을 특징으로 하는 칩.
  14. 삭제
  15. 제13 항에 있어서,
    동일한 상기 칩 기판 엣지에 평행되는 상기 직선 엣지는, 동일한 선상에 위치하는
    것을 특징으로 하는 칩.
  16. 삭제
  17. 제13 항에 있어서,
    상기 엣지 영역은, 직선 엣지 서브 영역 및 인접하는 2 개의 상기 직선 엣지 서브 영역을 연결시키는 코너 엣지 서브 영역을 포함하고,
    상기 적어도 하나의 제1 패드는 상기 코너 엣지 서브 영역에 어레이 형태로 설치되고,
    상기 코너 엣지 서브 영역에 설치되는 상기 제1 패드의 적어도 하나의 직선 엣지는, 상기 칩 기판 엣지에 대하여 45°의 각도를 이루는
    것을 특징으로 하는 칩.
  18. 제13 항에 있어서,
    상기 엣지 영역은,
    상기 칩 기판 엣지에 근접하는 외주 영역, 및
    상기 외주 영역과 상기 중앙 영역에 각각 연결되는 천이 영역을 포함하는
    것을 특징으로 하는 칩.
  19. 삭제
  20. 제13 항에 있어서,
    상기 제2 패드는, 원형 용접 영역 및/또는 다각형 용접 영역을 포함하는
    것을 특징으로 하는 칩.
  21. 회로 기판에 있어서,
    상기 회로 기판은, 전기 회로 기판 및 상기 전기 회로 기판에 설치되는 복수의 패드를 포함하고,
    상기 복수의 패드는 제5 패드 및 제6 패드를 포함하며,
    상기 전기 회로 기판은, 중앙 영역 및 상기 중앙 영역을 둘러싸는 엣지 영역을 포함하고,
    상기 제5 패드가 상기 엣지 영역에 설치되고, 상기 제6 패드가 상기 중앙 영역에 설치되며,
    상기 제5 패드는, 상기 전기 회로 기판의 전기 회로 기판 엣지에 근접하는 적어도 하나의 직선 엣지를 포함하고,
    적어도 2개의 상기 직선 엣지는 상기 전기 회로 기판 엣지에 평행되고,
    상기 제5 패드와 상기 제6 패드의 면적이 동일하고,
    상기 제5 패드는 구형 용접 영역과 상기 구형 용접 영역에 연결되는 궁형 용접 영역을 포함하고,
    및/또는 상기 제5 패드는, 오각형 용접 영역 및 상기 오각형 용접 영역에 연결되는 궁형 용접 영역을 포함하고,
    및/또는 상기 제5 패드는, 삼각형 용접 영역 및 상기 삼각형 용접 영역에 연결되는 궁형 용접 영역을 포함하는
    것을 특징으로 하는 회로 기판.
  22. 삭제
  23. 제21 항에 있어서,
    동일한 상기 전기 회로 기판 엣지에 평행되는 상기 직선 엣지는, 동일한 선상에 위치하는
    것을 특징으로 하는 회로 기판.
  24. 삭제
  25. 제21 항에 있어서,
    상기 엣지 영역은, 직선 엣지 서브 영역, 및
    인접하는 2 개의 상기 직선 엣지 서브 영역을 연결시키는 코너 엣지 서브 영역을 포함하고,
    상기 적어도 하나의 제5 패드는, 상기 코너 엣지 서브 영역에 어레이 형태로 설치되며,
    상기 코너 엣지 서브 영역에 설치되는 상기 제5 패드의 적어도 하나의 직선 엣지는, 상기 전기 회로 기판 엣지에 대하여 45°의 각도를 이루는
    것을 특징으로 하는 회로 기판.
  26. 제21 항에 있어서,
    상기 엣지 영역은
    상기 전기 회로 기판 엣지에 근접하는 외주 영역, 및
    상기 외주 영역과 상기 중앙 영역에 각각 연결되는 천이 영역을 포함하는
    것을 특징으로 하는 회로 기판.
  27. 삭제
  28. 제21 항에 있어서,
    상기 제6 패드는 원형 용접 영역 및/또는 다각형 용접 영역을 포함하는
    것을 특징으로 하는 회로 기판.
  29. 전자 기기에 있어서,
    청구항 13, 청구항15, 청구항17 내지 청구항18, 청구항 20 중의 어느 한 항의 칩, 및
    청구항 21, 청구항23, 청구항25 내지 청구항26, 청구항 28 중의 어느 한 항의 회로 기판을 포함하는
    것을 특징으로 하는 전자 기기.
  30. 전자 기기에 있어서,
    청구항10의 회로 기판 어셈블리를 포함하는
    것을 특징으로 하는 전자 기기.

KR1020210035301A 2020-03-26 2021-03-18 칩, 회로 기판, 회로 기판 어셈블리 및 전자 기기 KR102599444B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN202020412004.1 2020-03-26
CN202020412004 2020-03-26
CN202010653932.1A CN111863759A (zh) 2020-03-26 2020-07-08 芯片、电路板、电路板组件及电子设备
CN202010653932.1 2020-07-08

Publications (2)

Publication Number Publication Date
KR20210120855A KR20210120855A (ko) 2021-10-07
KR102599444B1 true KR102599444B1 (ko) 2023-11-08

Family

ID=73152561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210035301A KR102599444B1 (ko) 2020-03-26 2021-03-18 칩, 회로 기판, 회로 기판 어셈블리 및 전자 기기

Country Status (5)

Country Link
US (1) US11600584B2 (ko)
EP (1) EP3890004A1 (ko)
JP (1) JP7282821B2 (ko)
KR (1) KR102599444B1 (ko)
CN (2) CN111863759A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020043170A1 (en) * 2018-08-31 2020-03-05 Changxin Memory Technologies, Inc. Arrangement of bond pads on an integrated circuit chip
CN111863759A (zh) 2020-03-26 2020-10-30 北京小米移动软件有限公司 芯片、电路板、电路板组件及电子设备
CN113921491A (zh) * 2020-07-08 2022-01-11 北京小米移动软件有限公司 芯片、电路板及电子设备
KR20220127671A (ko) * 2021-03-11 2022-09-20 삼성전자주식회사 반도체 패키지
CN114531772A (zh) * 2022-01-25 2022-05-24 日月光半导体制造股份有限公司 电子系统以及电子系统的跌落测试方法
CN116779584B (zh) * 2023-08-21 2023-11-03 湖南大学 一种低芯片温度梯度的功率半导体模块封装结构及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210851A (ja) * 2005-01-31 2006-08-10 Toshiba Corp 回路基板
JP2009218233A (ja) * 2008-03-06 2009-09-24 Nec Corp 半導体装置及びその製造方法
US20110108981A1 (en) * 2009-11-10 2011-05-12 Maxim Integrated Products, Inc. Redistribution layer enhancement to improve reliability of wafer level packaging
JP2017118149A (ja) * 2017-03-21 2017-06-29 株式会社村田製作所 電子部品の実装構造

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0993764A (ja) * 1995-09-21 1997-04-04 Toyota Motor Corp ワイヤーハーネスの取り付け装置
JP3758289B2 (ja) 1997-04-11 2006-03-22 株式会社デンソー 表面実装素子の電極構造
JPH10335796A (ja) 1997-05-29 1998-12-18 Canon Inc 回路基板と電子回路装置、及びその製造方法、及びその接合部の検査方法
JP2000031631A (ja) 1998-07-13 2000-01-28 Nec Corp プリント配線板
GB2344550A (en) 1998-12-09 2000-06-14 Ibm Pad design for electronic package
JP2000269271A (ja) 1999-03-16 2000-09-29 Toshiba Corp 半導体回路装置およびその製造方法
JP3334798B2 (ja) 1999-11-01 2002-10-15 日本電気株式会社 Ｂｇａ型半導体装置
US6429390B1 (en) 2001-03-12 2002-08-06 International Business Machines Corporation Structure and method for forming the same of a printed wiring board having built-in inspection aids
US20030054589A1 (en) 2001-09-17 2003-03-20 Sony Corporation Method of improving mount assembly in a multilayer PCB's
JP2005026312A (ja) 2003-06-30 2005-01-27 Hitachi Metals Ltd 高周波電子部品およびその実装方法
DE102006041464A1 (de) * 2006-09-02 2008-03-06 Lanxess Deutschland Gmbh Vulkanisierbare Zusammensetzung auf Basis von Ethylen-Vinylacetat Copolymeren, deren Herstellung und Verwendung zur Herstellung von Artikeln mit gummielastomeren Eigenschaften
JP5043563B2 (ja) 2007-08-29 2012-10-10 新光電気工業株式会社 配線基板及びその製造方法
TW200921868A (en) 2007-11-07 2009-05-16 Advanced Semiconductor Eng Substrate structure
US7979813B2 (en) 2009-01-15 2011-07-12 Micrel, Inc. Chip-scale package conversion technique for dies
US8716868B2 (en) 2009-05-20 2014-05-06 Panasonic Corporation Semiconductor module for stacking and stacked semiconductor module
JP5340047B2 (ja) 2009-06-12 2013-11-13 パナソニック株式会社 半導体集積回路装置
WO2012107978A1 (ja) 2011-02-09 2012-08-16 パナソニック株式会社 半導体装置
US8680681B2 (en) 2011-08-26 2014-03-25 Globalfoundries Inc. Bond pad configurations for controlling semiconductor chip package interactions
US8598691B2 (en) 2011-09-09 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing and packaging thereof
JP2017045915A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
KR102354030B1 (ko) 2015-10-23 2022-01-20 동우 화인켐 주식회사 전극 접속 패드 및 이를 포함하는 전자 소자
JP6955954B2 (ja) 2017-10-10 2021-10-27 日立Astemo株式会社 電子制御装置
KR102523281B1 (ko) 2018-03-09 2023-04-18 삼성전자주식회사 3차원 이미지 센서
CN111863759A (zh) 2020-03-26 2020-10-30 北京小米移动软件有限公司 芯片、电路板、电路板组件及电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210851A (ja) * 2005-01-31 2006-08-10 Toshiba Corp 回路基板
JP2009218233A (ja) * 2008-03-06 2009-09-24 Nec Corp 半導体装置及びその製造方法
US20110108981A1 (en) * 2009-11-10 2011-05-12 Maxim Integrated Products, Inc. Redistribution layer enhancement to improve reliability of wafer level packaging
JP2017118149A (ja) * 2017-03-21 2017-06-29 株式会社村田製作所 電子部品の実装構造

Also Published As

Publication number Publication date
EP3890004A1 (en) 2021-10-06
US11600584B2 (en) 2023-03-07
JP7282821B2 (ja) 2023-05-29
KR20210120855A (ko) 2021-10-07
JP2021158354A (ja) 2021-10-07
CN212303653U (zh) 2021-01-05
US20210305184A1 (en) 2021-09-30
CN111863759A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
KR102599444B1 (ko) 칩, 회로 기판, 회로 기판 어셈블리 및 전자 기기
CN110740563B (zh) 布线基板
US6373139B1 (en) Layout for a ball grid array
US11462479B2 (en) Semiconductor package
US6756666B2 (en) Surface mount package including terminal on its side
KR20200006318A (ko) 뒤틀림의 제어를 위한 채널을 포함하는 반도체 칩 모듈 및 이의 제조 방법
US7602058B2 (en) Flip-chip semiconductor device with improved power pad arrangement
KR20070019475A (ko) 인쇄회로보드, 및 이를 이용한 반도체 패키지 및 멀티스택반도체 패키지
US20220013484A1 (en) Chip, circuit board and electronic device
CN106549001B (zh) 具有再分布焊盘的半导体装置
CN210516714U (zh) 芯片、电路板和超算设备
KR20180069629A (ko) 반도체 장치
JP2021086897A (ja) 半導体装置
CN115497901B (zh) 改善凸点开裂失效的高密度封装装置和方法
JP2001257289A (ja) 半導体パッケージ、半導体装置並びに半導体装置の製造方法
US10090251B2 (en) Semiconductor chip having a dense arrangement of contact terminals
KR100585150B1 (ko) 신호 전달 특성을 개선시킨 반도체 장치
JP2012069772A (ja) 半導体装置およびその製造方法
CN1946263B (zh) 减轻电路板上的压力的系统和方法、以及移动处理设备
KR100546402B1 (ko) 멀티-로우 패드 구조를 가지는 반도체 장치
JP2009130074A (ja) 半導体装置
CN116387272A (zh) 基板和半导体装置
KR20100038713A (ko) 반도체 패키지
JP2017073493A (ja) 端子配列を有する電子部品が実装された回路基板
JPH08111470A (ja) Ｂｇａパッケ−ジ及び実装基板、並びにこれらから構成される半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right