JPS58192354A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58192354A
JPS58192354A JP57075348A JP7534882A JPS58192354A JP S58192354 A JPS58192354 A JP S58192354A JP 57075348 A JP57075348 A JP 57075348A JP 7534882 A JP7534882 A JP 7534882A JP S58192354 A JPS58192354 A JP S58192354A
Authority
JP
Japan
Prior art keywords
package
base
pellet
semiconductor
fitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57075348A
Other languages
English (en)
Inventor
Tetsuo Matsumoto
哲郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57075348A priority Critical patent/JPS58192354A/ja
Publication of JPS58192354A publication Critical patent/JPS58192354A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は低コストで製造できる半導体装置に関する・ 従来、集積回路（ｌＣ）−？大玖僕ＩＩｋ積回路（ＬＳ
Ｉ）の如き半導体装置の・くククージｒセラミック材料
で作る場合、セラミックを複数層重ねた積層パッケージ
構造とするのが通常である。
特に、半導体ペレットの大型化の傾向に伴って、ペレッ
ト付けを行うキャビティーの寸法も大きくしなければな
らず、したがりてリードピンとボンディングポストとの
間の配線がより多層とならざるを得なくなる。そのため
、パッケージの製造コストが相当扁くなりてしまうとい
う問題点が生じる。
本発明の目的は、前記した問題点を解消し、低コストで
配線パターンを形成し、半導体装置の製造コストを低減
することにある。
この目的を達成するため、本発明は、半導体ペレットの
取付時には半導体ペレットの下側になるベース面にも配
線パターンを形成すると共に、この配線パターン上に被
着される絶縁材料を用いてペレット付けを行うことを特
徴とするものである。
以下、本発明を図面に示す実施例にしたがって詳ｌ１１
１１に説明する。
縞１図は本発明による半導体装置の一実施例のパッケー
ジのペースを示す略平面図、第２図は本実施例の断面図
である。
本実施例において、半導体装置のセラミック製パッケー
ジのペース１は一層セラミック構造であり、その中央部
には二点鎖線（第１図）で示す半導体ベレット２が取り
付けられる。
半導体ペレット２の周囲にはワイヤボンディング用のボ
ンディングポスト３が配置されており、該ボンディング
ポスト３は後述のようにワイヤ４で半導体ペレット２の
上のポンディ／グパットト電気的に接続される。
前記ボンディングポスト３は、半導体ペレット２の内部
回路の出力を取り出すための出力電子用（又は内部回路
に入力を供給する入力端子用）のリードピン６と配線パ
ターン５（一部のみを図示する）を介して電気的に接続
されている。本実施例では、配線バター７５は半導体ペ
レット２を取り付けないペース面漬域のみならず、半導
体ペレット２が取り付けらする領域のベース面上にもメ
タライズ層として形成さｎている。
このような配線パターン５の上にもペレット付けな行う
ため、本実施例では、配線パターン５の上にガラス、ポ
リイミド系ｍ脂あるいはセラミック等の絶縁材料７を被
着すると共に、この絶縁材料７を用いて半導体ペレット
２の取り付けをも行うよ５ｖＣなりている。
また、パッケージのペース１の上には、同じくセラミッ
ク材料よりなるキャップ９がガラス等の封止材８によっ
て気密封止されている。
本実施例においては、半導体ペレット２を取り付けるペ
ース面上にも配線パターン５を形成しているので、パッ
ケージのペース１のパターン形成面を有効利用でき、ペ
ース１を拳層セラミックで作ることが可能である。した
がって、パッケージのコスト、ひいては半導体装置自体
の製造コストを低減でき、回路動作の信頼性を向上でき
る。
また、本実施例ｙ）場合、半導体ペレット２の取、付け
、）えあえ、線／＜Ｊ　　、：１５上、１着、わ、絶　
　　　【縁材料７を用いているので、従来のよ５に金（
ＡＵ）材料を用いて金−シリコン共晶構造によりペレッ
ト付けを行う場合に比べて大巾にコストを低減できる。
第３図は本発明の他の１つの実施例を示すパッケージの
ペースの略断面図であり、リードピンは省略されている
本実施例では、パッケージのペース１の中央部のベレッ
ト取付部を斜面ｌｌ付きの凹部１０として構成し、この
凹部１０の底面および斜面ｌｌ上に配線パターン５をメ
タライズ層により形成したものである〜本実施例におい
ても、ペース１のベレット取付領域上にも配線パターン
５が形成さｎ、かつ該配線パターン５上に被着される絶
縁材料７でペレット付けを行っているので。
半導体装置の製造コストを低減できる上に、ワイヤボン
ディングをより、確実かつ良好に行うことができる。
また、第３図のパッケージ構造において、キャップ９を
二点鎖線で示す如く平板状セラミックで構成することに
より、さらに強固な気密封止を得ることが可能となる。
第４図は本発明の他の１つの実施例を示すパッケージの
ペースの略平面図である。本実施例では、パッケージの
ペースが下層ＩＡと上層ＩＢの２層セラミック構造であ
るが、半導体ペレット２の取付領域のペース面上にも配
線パターン５が形成されている。したがって、配線２よ
びペレット付けが前記両実施例と同様に低コストかつ容
易であり、微細メタライズ加工が不要となり、インダク
タンス成分の減少による回路の動作安定化を得ることが
可能である。
以上説明したように、本発明によれば、半導体装置の製
造コストを大巾に低減できる。
【図面の簡単な説明】
第１図は本発明による半導体装置の一実施例におけるパ
ッケージのペースの略平面図、第２図は本実施例の断面
図、 第３図は本発明の他の１つの実施例におけるパッケージ
のペースの略断面図、 第４図は本発明のさらに他の１つの実施例におけるパッ
ケージのペースの略平面図である。 １・・・パッケージのペース、２・・・半導体ペレット
、３・・・ボッディングポスト、４・・・ワイヤ、５・
・・配線パターン、６・・・リードビン、７・・・絶縁
材料、８・・・封止材、９・・・キャップ。 ′１′１　　図 竿　４−　口 ２７Ｌ−

Claims (1)

  1. 【特許請求の範囲】 １、パッケージのベース上に半導体ベレット’を取り付
    けてなる半導体装［［おいて、半導体ペレットを取り付
    けるベース面上にも配線）（ターンを形成し、この配線
    パターン上に被着し１こ絶縁材料により半導体ベレット
    を取り付けたことを％徴とする半導体装置。 ２、パッケージのベースがセラミックの第ｔｄ構造より
    なることな時畝とｊる符計６青求の範囲第１項記載の半
    導体装置。 ３、パッケージのベースのベレット取付部が凹んでいる
    ことを特徴とする特許請求の範囲第２項記載の半導体装
    置。
JP57075348A 1982-05-07 1982-05-07 半導体装置 Pending JPS58192354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57075348A JPS58192354A (ja) 1982-05-07 1982-05-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57075348A JPS58192354A (ja) 1982-05-07 1982-05-07 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP1107640A Division JPH01315170A (ja) 1989-04-28 1989-04-28 半導体装置

Publications (1)

Publication Number Publication Date
JPS58192354A true JPS58192354A (ja) 1983-11-09

Family

ID=13573647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57075348A Pending JPS58192354A (ja) 1982-05-07 1982-05-07 半導体装置

Country Status (1)

Country Link
JP (1) JPS58192354A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01315170A (ja) * 1989-04-28 1989-12-20 Hitachi Ltd 半導体装置
US4943843A (en) * 1985-03-25 1990-07-24 Hitachi, Ltd. Semiconductor device
JPH03171759A (ja) * 1989-11-30 1991-07-25 Toshiba Corp 半導体装置
JPH04241445A (ja) * 1991-01-16 1992-08-28 Nec Corp 半導体集積回路装置
JPH08507386A (ja) * 1992-12-29 1996-08-06 ビーテー・アンド・デー・テクノロジーズ・リミテッド ファイバの端末処理

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4878468A (ja) * 1972-01-25 1973-10-22
JPS5029163A (ja) * 1973-07-17 1975-03-25
JPS5645069A (en) * 1979-09-20 1981-04-24 Nec Corp Hybrid integrated circuit device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4878468A (ja) * 1972-01-25 1973-10-22
JPS5029163A (ja) * 1973-07-17 1975-03-25
JPS5645069A (en) * 1979-09-20 1981-04-24 Nec Corp Hybrid integrated circuit device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943843A (en) * 1985-03-25 1990-07-24 Hitachi, Ltd. Semiconductor device
US5126821A (en) * 1985-03-25 1992-06-30 Hitachi, Ltd. Semiconductor device having inner leads extending over a surface of a semiconductor pellet
JPH01315170A (ja) * 1989-04-28 1989-12-20 Hitachi Ltd 半導体装置
JPH03171759A (ja) * 1989-11-30 1991-07-25 Toshiba Corp 半導体装置
JPH04241445A (ja) * 1991-01-16 1992-08-28 Nec Corp 半導体集積回路装置
JPH08507386A (ja) * 1992-12-29 1996-08-06 ビーテー・アンド・デー・テクノロジーズ・リミテッド ファイバの端末処理

Similar Documents

Publication Publication Date Title
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US7327020B2 (en) Multi-chip package including at least one semiconductor device enclosed therein
KR100260997B1 (ko) 반도체패키지
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US6365963B1 (en) Stacked-chip semiconductor device
US6759737B2 (en) Semiconductor package including stacked chips with aligned input/output pads
US6803254B2 (en) Wire bonding method for a semiconductor package
US6838754B2 (en) Multi-chip package
JP2003124433A (ja) マルチチップパッケージ
KR950030321A (ko) 반도체장치 및 그 제조방법 및 기판
JPH06244231A (ja) 気密半導体デバイスおよびその製造方法
KR19990039991A (ko) 적층형 볼그리드 어레이 반도체 패키지 및 그의 제조방법
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
JP2001156251A (ja) 半導体装置
US20040021231A1 (en) Semiconductor device and its manufacturing method
JPS58192354A (ja) 半導体装置
JP3625714B2 (ja) 半導体装置
KR20010062929A (ko) 적층 칩 패키지
JPH01272144A (ja) 半導体装置とその組立方法
KR100650049B1 (ko) 멀티 칩 패키지를 이용하는 적층 패키지
JP3850712B2 (ja) 積層型半導体装置
JP2001291821A (ja) 半導体装置およびその製造方法
KR20010028992A (ko) 반도체 패키지 및 그의 제조 방법
JPH01315170A (ja) 半導体装置
KR100578660B1 (ko) 반도체 패키지의 구조 및 그 제조방법