JP4090354B2 - 部品内蔵モジュール - Google Patents
部品内蔵モジュール Download PDFInfo
- Publication number
- JP4090354B2 JP4090354B2 JP2003002809A JP2003002809A JP4090354B2 JP 4090354 B2 JP4090354 B2 JP 4090354B2 JP 2003002809 A JP2003002809 A JP 2003002809A JP 2003002809 A JP2003002809 A JP 2003002809A JP 4090354 B2 JP4090354 B2 JP 4090354B2
- Authority
- JP
- Japan
- Prior art keywords
- component
- printed wiring
- module
- wiring board
- wire connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Description
【０００１】
【発明の属する技術分野】
本発明は、部品内蔵モジュールに係り、より詳しくは複数の部品を内蔵した部品内蔵モジュールに関する。
【０００２】
【従来の技術】
従来から、電子部品等の部品の高密度実装に対応するために、複数の大規模集積回路（ＬＳＩ及びＶＬＳＩを含むチップ（以下、「ＬＳＩチップ」とも記す）を積層させて内部に実装したいわゆるチップスタック型の部品内蔵モジュールが注目されている。こうした部品内蔵モジュールとしては、例えば図８（Ａ）及び図８（Ｂ）に総合的に示されるような部品内蔵モジュール８０が実用化されている（例えば、非特許文献１参照）。
【０００３】
この部品内蔵モジュール８０では、所望の配線パターンが形成されたプリント配線基板８１の＋Ｚ方向側表面上に、ＬＳＩチップ８２1及びＬＳＩチップ８２2が接着層（図示せず）を介して順次積層されている。そして、ＬＳＩチップ８２1の＋Ｚ方向側の表面及びＬＳＩチップ８２2の＋Ｚ方向側の表面に形成されたワイヤ接続用パッド９３とプリント配線基板８１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド９２とが配線ワイヤ９１により電気的接続されている。かかる配線ワイヤ９１により、外部からプリント配線基板８１を介して、ＬＳＩチップ８２1及びＬＳＩチップ８２2の入出力端子に動作用電力や信号が供給されるようになっている。
【０００４】
また、部品内蔵モジュール８０では、プリント配線基板８１の＋Ｚ方向側表面上に形成された樹脂等の封止部材８７により、ＬＳＩチップ８２1及びＬＳＩチップ８２2が封止されるようになっている。また、プリント配線基板８１の−Ｚ方向側表面には、プリント配線基板８１における配線パターンと導通している多数の半田ボール等の端子８９が形成されており、これらの端子８９を介して不図示のマザーボードに装着されるようになっている。
【０００５】
ところで、ＬＳＩチップ８２1及びＬＳＩチップ８２2を構成要素とする回路が動作するには、一般に、抵抗素子、容量素子、インダクタンス素子等（以下、総称する場合には、「ディスクリート素子」という）が更に必要となる。こうしたディスクリート素子は、マザーボードに搭載されたり（以下、「従来技術１」という）、プリント配線基板８１の−Ｚ方向側表面に搭載されたり（以下、「従来技術２」という）していた。
【０００６】
また、部品内蔵モジュールについてではないが、プリント配線板の内部にディスクリート素子を搭載する技術（以下、「従来技術３」という）が提案されている（特許文献１参照）。
【０００７】
【非特許文献１】
特許庁調査課 著
「ＩＴ時代の実装技術 −システム・イン・パッケージ技術−
に関する特許出願技術動向調査」 平成１４年４月２６日
【特許文献１】
特開２００２−１７１０７０号公報
【０００８】
【発明が解決しようとする課題】
上述した従来技術１では、ＬＳＩチップの実装密度を向上させることができるが、マザーボードにおけるディスクリート部品の搭載領域を含めて回路要素の実装密度を見てみると、実装密度が高いとはいい難かった。また、従来技術２では、マザーボード接続用の多数の端子が設けられるプリント配線板の面の領域の一部をディスクリート部品の搭載に使用するので、必要な数のマザーボード接続用端子の配置を確保するために、プリント配線板が大きくなってしまうことがあった。
【０００９】
また、従来技術３を部品内蔵モジュールに適用することは、実装密度の向上の観点からは優れているが、ディスクリート素子内蔵のプリント配線板は構造が複雑であり、かつ、内蔵できるディスクリート素子の種類にも限界があった。
【００１０】
本発明は、かかる事情を鑑みてなされたものであり、簡易な構成で、部品の実装密度を向上することができる部品内蔵モジュールを提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の部品内蔵モジュールは、複数の部品が内蔵された部品内蔵モジュールであって、一方側の表面に部品装着用パッド及びワイヤ接続用パッドが形成されたプリント配線基板と；前記部品装着用パッドに装着されたディスクリート部品である第１の部品と；前記第１の部品の一方側を覆い、前記プリント配線基板に固定された台部材と；前記台部材の前記一方側の表面に搭載された発熱性の第２の部品と；前記第２の部品の入出力端子と、前記プリント配線基板に形成されたワイヤ接続用パッドとを電気的に接続する導電経路の少なくとも一部を構成する配線ワイヤと；を備え、前記台部材の前記一方側の表面には、前記第２の部品が発生した熱の放熱に利用される放熱用導体パターンが形成されている、ことを特徴とする部品内蔵モジュールである。
【００１２】
この部品内蔵モジュールでは、ディスクリート素子等の第１の部品が、プリント配線基板の一方側の表面に形成された部品装着用パッドに装着される。さらに、ＬＳＩチップ等の第２の部品が、第１の部品を覆い、プリント配線基板に固定された台部材の一方側表面上に搭載される。そして、プリント配線板に形成されたワイヤ接続用パッドと第２の部品の入出力端子とが、接続ワイヤを少なくとも一部に含む導体経路によって電気的に接続される。また、第２の部品で発生した熱が放熱用導体パターンを介して効率良く放熱される。この結果、動作時における第２の部品の温度上昇を抑制することができるとともに、第１の部品の周囲温度の上昇を抑制することができる。こうした構成は、温度上昇に対して敏感な容量素子が第１の部品に含まれる場合に特に有効である。
【００１３】
したがって、本発明の部品内蔵モジュールによれば、簡易な構成で部品の実装密度を向上することができる。
【００１４】
本発明の部品内蔵モジュールでは、前記第２の部品の入出力端子が前記第２の部品の前記一方側の表面に形成され、前記配線ワイヤが前記第２の部品の入出力端子と前記プリント配線基板に形成されたワイヤ接続用パッドとの間で配線されている構成とすることができる。
【００１６】
また、本発明の部品内蔵モジュールでは、前記第２の部品の前記一方側に搭載された第３の部品を更に備える構成とすることができる。かかる場合には、部品の実装密度を効果的に向上させることができる。
【００１７】
【発明の実施の形態】
以下、本発明の一実施形態を、図１〜図６を参照して説明する。
【００１８】
図１及び図２には、本実施形態の部品内蔵モジュール１０の構成が示されている。ここで、図１（Ａ）は部品内蔵モジュール１０の外観を示す斜視図であり、図１（Ｂ）は、後述する封止部材１７の一部を除去して、部品内蔵モジュール１０の内部構造を概略的に示す斜視図である。また、図２は、部品内蔵モジュール１０の断面図である。
【００１９】
図１及び図２で総合的に示されるように、本実施形態の部品内蔵モジュール１０は、所望の配線パターンが形成され、＋Ｚ方向側表面における部品搭載領域の外側にワイヤ接続用パッド２２が形成されたプリント配線板１１と、プリント配線板１１の＋Ｚ側表面上に搭載された台部材３５と、台部材３５の＋Ｚ側表面上に順次積層された、ダイミックＲＡＭチップ等のＬＳＩチップ１２1，１２2とを備えている。
【００２０】
プリント配線板１１の＋Ｚ方向側表面の中央部には第１の部品装着用パッド２５が形成されており、部品装着用パッド２５上に抵抗素子、容量素子、インダクタンス素子等のディスクリート素子１５1，１５2，１５3，…が装着されている。また、プリント配線板１１の＋Ｚ方向側表面における部品装着用パッド２５の形成領域の外側には、ワイヤ接続用パッド２２が形成されている。
【００２１】
また、プリント配線板１１の＋Ｚ方向側表面における部品装着用パッド２５の形成領域の外側には、第２の部品装着用パッド２６が形成されている。これらの部品装着用パッド２６上に抵抗素子、容量素子、インダクタンス素子等のディスクリート素子１６1，１６2，…が装着されている。
【００２２】
また、プリント配線板１１の−Ｚ方向側表面には、導体パターン１８が形成されており、その導体パターン１８の所定位置上に半田ボール１９が配置されている。これらの半田ボール１９を介して、部品内蔵モジュール１０が、不図示のマザーボードに装着されるようになっている。
【００２３】
なお、＋Ｚ方向側表面のワイヤ接続用パッド２２及び−Ｚ方向側表面の導体パターン１８を除いて図示を省略しているが、プリント配線板１１の両面及び内層には所定の導体パターンが形成されている。また、プリント配線板１１では、層間接続用のバイアホールが形成されている。
【００２４】
台部材３５は、その−Ｚ方向側の中央部に凹部４９が形成されている。そして、台部材３５は、凹部４９にディスクリート素子１５1，１５2，…を収納するように、−Ｚ方向側の外縁部で、接着層４１を介して、プリント配線板１１に固定されている。また、台部材３５の表面には、放熱用導体パターン３６が形成されている。ここで、接着層４１としては、エポキシ系接着剤等を使用することができる。
【００２５】
ＬＳＩチップ１２1は、その＋Ｚ方向側表面の端部近傍にワイヤ接続用パッド２３1が形成されており、接着層４２を介して台部材３５の＋Ｚ方向側表面上に装着されている。ＬＳＩチップ１２2は、その＋Ｚ方向側表面の端部近傍にワイヤ接続用パッド２３2が形成されており、接着層４３を介して台部材３５の＋Ｚ方向側表面上に装着されている。ここで、接着層４２及び接着層４３としては、エポキシ系接着剤等を使用することができる。
【００２６】
ＬＳＩチップ１２1に形成されたワイヤ接続用パッド２３1及びＬＳＩチップ１２2に形成されたワイヤ接続用パッド２３2それぞれと、プリント配線板１１に形成されたワイヤ接続用パッド２３1との間には、配線ワイヤ２１が配線されている。この結果、ワイヤ接続用パッド２３1及びワイヤ接続用パッド２３2それぞれと、対応するワイヤ接続用パッド２３1とが電気的に接続される。ここで、配線ワイヤ２１としては、金、アルミ等のワイヤを採用することができ、特に金ワイヤを採用することが、細く、曲げにも強く、導電安定性が保証されていることから好ましい。
【００２７】
上記のＬＳＩチップ１２1，１２2、ディスクリート素子１６1，１６2，…、台部材３５、接着層４１，４２，４３、配線ワイヤ２１及びワイヤ接続用パッド２２は、プリント配線板１１の＋Ｚ方向側に形成された封止部材１７によって封止されている。ここで、封止部材１７の材料としては、エポキシ系樹脂、シリコーン系樹脂等を使用することができる。
【００２８】
次に、上述した部品内蔵モジュール１０の製造工程について、図３〜図６を参照して説明する。
【００２９】
まず、台部材３５の製造について説明する。台部材３５の製造に際しては、例えば両面にベタで銅の導体パターン４１が形成され、絶縁層４２がガラスエポキシ材である銅張ガラスエポキシ基板を出発材４０Ａとする（図３（Ａ）参照）。なお、出発材としては銅張ガラスポリイミド基板を採用することもできる。
【００３０】
この出発材４０Ａに、周知のサブトラクティブ法によるパターン形成法を適用することにより、＋Ｚ方向側表面に放熱用導体パターン３６を形成する（図３（Ｂ）参照）。引き続き、−Ｚ方向側の中央部を切削（ザグリ）加工して、凹部４９を形成する（図３（Ｃ）参照）。こうして、台部材３５が製造される。
【００３１】
一方、上記の台部材３５の製造と並行して、常法により、ワイヤ接続用パッド２２、部品装着用パッド２５，２６及び導体パターン１８を含む所定の導体パターン及びバイアホールが形成されたプリント配線板１１が作成される（図４（Ａ）参照）。なお、プリント配線板１１は、両面のみに導体パターンが形成されたものであってもよいし、両面及び内層に導体パターンが形成されたものであってもよい。
【００３２】
次に、部品装着用パッド２５上にディスクリート素子１５1，１５2，…を装着するとともに、部品装着用パッド２６上にディスクリート素子１６1，１６2，…を装着する（図４（Ｂ）参照）。引き続き、ディスクリート素子１５1，１５2，…が凹部４９に収納されるように、接着層４１を介して、台部材３５をプリント配線板１１の＋Ｚ方向側表面上に装着する（図４（Ｃ）参照）。
【００３３】
次いで、接着層４２を介して、ＬＳＩチップ１２1を台部材３５の＋Ｚ方向側表面上に装着する。引き続き、接着層４３を介して、ＬＳＩチップ１２2をＬＳＩチップ１２1の＋Ｚ方向側表面上に装着する（図５（Ａ）参照）。
【００３４】
次に、周知のワイヤボンディング法を使用して、ＬＳＩチップ１２1のワイヤ接続用パッド２３1及びＬＳＩチップ１２2のワイヤ接続用パッド２３2それぞれと、対応するプリント配線板１１に形成されたワイヤ接続用パッド２２との間を配線ワイヤ２１で配線する（図５（Ｂ）参照）。この結果、ＬＳＩチップ１２1のワイヤ接続用パッド２３1及びＬＳＩチップ１２2のワイヤ接続用パッド２３2それぞれと、対応するワイヤ接続用パッド２２とが電気的に接続される。
【００３５】
次に、ポッティングまたは金型を使ったトランスファーモールドを行うことにより、ＬＳＩチップ１２1，１２2、ディスクリート素子１６1，１６2，…、台部材３５、接着層４１，４２，４３、配線ワイヤ２１及びワイヤ接続用パッド２２を封止する封止部材１７を、プリント配線板１１の＋Ｚ方向側に形成する（図６（Ａ）参照）。この後、半田ボール１９の形成領域上に半田ボール１９を形成する（図６（Ｂ）参照）。こうして、本実施形態の部品内蔵モジュール１０が製造される。
【００３６】
以上説明したように、本実施形態の部品内蔵モジュール１０では、ディスクリート素子１５1，１５2，１５3，…が、プリント配線基板１１の＋Ｚ方向側の表面に形成された部品装着用パッド２５に装着される。さらに、ＬＳＩチップ１２1，１２2が、ディスクリート素子１５1，１５2，１５3，…を＋Ｚ方向側で覆い、プリント配線基板１１に固定された台部材３５の＋Ｚ方向側表面上に搭載される。そして、プリント配線板１１に形成されたワイヤ接続用パッド２２と、ＬＳＩチップ１２1のワイヤ接続用パッド２３1及びＬＳＩチップ１２2のワイヤ接続用パッド２３2とが、配線ワイヤ２１により電気的に接続される。
【００３７】
したがって、本実施形態の部品内蔵モジュール１０によれば、簡易な構成で部品の実装密度を向上することができる。
【００３８】
また、本実施形態の部品内蔵モジュール１０では、台部材３５の＋Ｚ方向側表面に放熱用導体パターン３６が形成されている。したがって、ＬＳＩチップ１２1，１２2で発生した熱を効率良く放熱することができる、したがって、ＬＳＩチップ１２1，１２2及びディスクリート素子１５1，１５2，１５3，…の温度上昇を効率的に抑制することができ、部品内蔵モジュールの動作の信頼性を効率的に向上させることができる。かかる効果は、ディスクリート素子１５1，１５2，１５3，…に容量素子が含まれる場合に特に顕著なものとなる。
【００３９】
本発明は上記の実施形態に限定されるものではなく、更に様々な変形が可能である。なお、以下の変形の説明のために新たな図面を参照する場合には、その新たな図面においては、上記の実施形態と同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００４０】
例えば、上記の実施形態では、台部材３５の＋Ｚ方向側表面にＬＳＩチップ１２1，１２2のみを搭載した。これに対し、図７に示されるように、台部材３５に代えて、＋Ｚ方向側表面に更に部品装着用パッド４６、ワイヤ接続用パッド４７、及び部品装着用パッド４６とワイヤ接続用パッド４７の一部とを電気的に接続する導体パターン（不図示）を形成し、部品装着用パッド４６の上にディスクリート素子４５を装着するとともに、ワイヤ接続用パッド４７それぞれと、対応するワイヤ接続用パッド２２とを配線ワイヤ２１Ａで電気的に接続するようにしてもよい。
【００４１】
また、上記の実施形態では、ＬＳＩチップ１２1のワイヤ接続用パッド２３1及びＬＳＩチップ１２2のワイヤ接続用パッド２３2それぞれと、対応するワイヤ接続用パッド２２との間を配線ワイヤ２１により配線した。これに対し、図７に示されるように、ワイヤ接続用パッド２３1及びワイヤ接続用パッド２３2の一部と、対応するワイヤ接続用パッド２２との間を配線ワイヤ２１により配線するとともに、ワイヤ接続用パッド２３1及びワイヤ接続用パッド２３2の他の一部と、台部材３５の＋Ｚ方向側表面に形成されたワイヤ接続用パッド４８との間を配線ワイヤ２１により配線するようにしてもよい。
【００４２】
なお、図７では図示が省略されているが、ワイヤ接続用パッド４８とワイヤ接続用パッド４７の一部とは、台部材３５の＋Ｚ方向側表面に形成された導体パターン（不図示）により接続されているものとする。また、図７に示されるように、ワイヤ接続用パッド２３1及びワイヤ接続用パッド２３2の一部と、対応するワイヤ接続用パッド２２との間の配線のために、必要に応じて、台部材３５の＋Ｚ方向側領域と凹部４９との間を連通させる開口４４を台部材３５Ａに形成してもよい。
【００４３】
また、上記の実施形態では、銅張ガラスエポキシ基板等を出発材４０Ａとし、＋Ｚ方向側表面に放熱用パターン３６を形成後に、−Ｚ方向側の中央部を切削加工して凹部を形成して、台部材３５を作製した。これに対し、銅張ガラスエポキシ基板等を出発材４０Ａとし、＋Ｚ方向側表面に放熱用パターン３６を形成した後に−Ｚ方向側表面に枠部材又は脚部材を装着することにより、台部材を形成してもよい。
【００４４】
また、上記の実施形態では、台部材３５の＋Ｚ方向側表面上に２つのＬＳＩチップ１２1，１２2を積層して配設した場合を挙げて説明したが、積層して配設するＬＳＩチップ等の部品の数は任意である。また、積層する部品は同種の部品であってもよいし、異種の部品であってもよい。
【００４５】
【発明の効果】
以上詳細に説明したように、本発明の部品内蔵モジュールによれば、簡易な構成で、部品の実装密度を向上することができる部品内蔵モジュールを提供することができるという顕著な効果を奏することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る部品内蔵モジュールの構成を概略的に示す斜視図である。
【図２】図１の部品内蔵モジュールの構成を説明するための断面構成図である。
【図３】図１の部品内蔵モジュールの製造工程を説明するための図（その１）である。
【図４】図１の部品内蔵モジュールの製造工程を説明するための図（その２）である。
【図５】図１の部品内蔵モジュールの製造工程を説明するための図（その３）である。
【図６】図１の部品内蔵モジュールの製造工程を説明するための図（その４）である。
【図７】変形例を説明するための図である。
【図８】従来例の部品内蔵モジュールの構成を概略的に示す斜視図である。
【符号の説明】
１０…部品内蔵モジュール、１１…プリント配線板、１２1…ＬＳＩチップ（第２の部品），１２2…ＬＳＩチップ（第３の部品）、２１…配線ワイヤ、２２…ワイヤ接続用パッド、２３1，２３2…ワイヤ接続用パッド、２５，２６…部品装着用パッド、３５…台部材、３６放熱用導体パターン。
【発明の属する技術分野】
本発明は、部品内蔵モジュールに係り、より詳しくは複数の部品を内蔵した部品内蔵モジュールに関する。
【０００２】
【従来の技術】
従来から、電子部品等の部品の高密度実装に対応するために、複数の大規模集積回路（ＬＳＩ及びＶＬＳＩを含むチップ（以下、「ＬＳＩチップ」とも記す）を積層させて内部に実装したいわゆるチップスタック型の部品内蔵モジュールが注目されている。こうした部品内蔵モジュールとしては、例えば図８（Ａ）及び図８（Ｂ）に総合的に示されるような部品内蔵モジュール８０が実用化されている（例えば、非特許文献１参照）。
【０００３】
この部品内蔵モジュール８０では、所望の配線パターンが形成されたプリント配線基板８１の＋Ｚ方向側表面上に、ＬＳＩチップ８２1及びＬＳＩチップ８２2が接着層（図示せず）を介して順次積層されている。そして、ＬＳＩチップ８２1の＋Ｚ方向側の表面及びＬＳＩチップ８２2の＋Ｚ方向側の表面に形成されたワイヤ接続用パッド９３とプリント配線基板８１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド９２とが配線ワイヤ９１により電気的接続されている。かかる配線ワイヤ９１により、外部からプリント配線基板８１を介して、ＬＳＩチップ８２1及びＬＳＩチップ８２2の入出力端子に動作用電力や信号が供給されるようになっている。
【０００４】
また、部品内蔵モジュール８０では、プリント配線基板８１の＋Ｚ方向側表面上に形成された樹脂等の封止部材８７により、ＬＳＩチップ８２1及びＬＳＩチップ８２2が封止されるようになっている。また、プリント配線基板８１の−Ｚ方向側表面には、プリント配線基板８１における配線パターンと導通している多数の半田ボール等の端子８９が形成されており、これらの端子８９を介して不図示のマザーボードに装着されるようになっている。
【０００５】
ところで、ＬＳＩチップ８２1及びＬＳＩチップ８２2を構成要素とする回路が動作するには、一般に、抵抗素子、容量素子、インダクタンス素子等（以下、総称する場合には、「ディスクリート素子」という）が更に必要となる。こうしたディスクリート素子は、マザーボードに搭載されたり（以下、「従来技術１」という）、プリント配線基板８１の−Ｚ方向側表面に搭載されたり（以下、「従来技術２」という）していた。
【０００６】
また、部品内蔵モジュールについてではないが、プリント配線板の内部にディスクリート素子を搭載する技術（以下、「従来技術３」という）が提案されている（特許文献１参照）。
【０００７】
【非特許文献１】
特許庁調査課 著
「ＩＴ時代の実装技術 −システム・イン・パッケージ技術−
に関する特許出願技術動向調査」 平成１４年４月２６日
【特許文献１】
特開２００２−１７１０７０号公報
【０００８】
【発明が解決しようとする課題】
上述した従来技術１では、ＬＳＩチップの実装密度を向上させることができるが、マザーボードにおけるディスクリート部品の搭載領域を含めて回路要素の実装密度を見てみると、実装密度が高いとはいい難かった。また、従来技術２では、マザーボード接続用の多数の端子が設けられるプリント配線板の面の領域の一部をディスクリート部品の搭載に使用するので、必要な数のマザーボード接続用端子の配置を確保するために、プリント配線板が大きくなってしまうことがあった。
【０００９】
また、従来技術３を部品内蔵モジュールに適用することは、実装密度の向上の観点からは優れているが、ディスクリート素子内蔵のプリント配線板は構造が複雑であり、かつ、内蔵できるディスクリート素子の種類にも限界があった。
【００１０】
本発明は、かかる事情を鑑みてなされたものであり、簡易な構成で、部品の実装密度を向上することができる部品内蔵モジュールを提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の部品内蔵モジュールは、複数の部品が内蔵された部品内蔵モジュールであって、一方側の表面に部品装着用パッド及びワイヤ接続用パッドが形成されたプリント配線基板と；前記部品装着用パッドに装着されたディスクリート部品である第１の部品と；前記第１の部品の一方側を覆い、前記プリント配線基板に固定された台部材と；前記台部材の前記一方側の表面に搭載された発熱性の第２の部品と；前記第２の部品の入出力端子と、前記プリント配線基板に形成されたワイヤ接続用パッドとを電気的に接続する導電経路の少なくとも一部を構成する配線ワイヤと；を備え、前記台部材の前記一方側の表面には、前記第２の部品が発生した熱の放熱に利用される放熱用導体パターンが形成されている、ことを特徴とする部品内蔵モジュールである。
【００１２】
この部品内蔵モジュールでは、ディスクリート素子等の第１の部品が、プリント配線基板の一方側の表面に形成された部品装着用パッドに装着される。さらに、ＬＳＩチップ等の第２の部品が、第１の部品を覆い、プリント配線基板に固定された台部材の一方側表面上に搭載される。そして、プリント配線板に形成されたワイヤ接続用パッドと第２の部品の入出力端子とが、接続ワイヤを少なくとも一部に含む導体経路によって電気的に接続される。また、第２の部品で発生した熱が放熱用導体パターンを介して効率良く放熱される。この結果、動作時における第２の部品の温度上昇を抑制することができるとともに、第１の部品の周囲温度の上昇を抑制することができる。こうした構成は、温度上昇に対して敏感な容量素子が第１の部品に含まれる場合に特に有効である。
【００１３】
したがって、本発明の部品内蔵モジュールによれば、簡易な構成で部品の実装密度を向上することができる。
【００１４】
本発明の部品内蔵モジュールでは、前記第２の部品の入出力端子が前記第２の部品の前記一方側の表面に形成され、前記配線ワイヤが前記第２の部品の入出力端子と前記プリント配線基板に形成されたワイヤ接続用パッドとの間で配線されている構成とすることができる。
【００１６】
また、本発明の部品内蔵モジュールでは、前記第２の部品の前記一方側に搭載された第３の部品を更に備える構成とすることができる。かかる場合には、部品の実装密度を効果的に向上させることができる。
【００１７】
【発明の実施の形態】
以下、本発明の一実施形態を、図１〜図６を参照して説明する。
【００１８】
図１及び図２には、本実施形態の部品内蔵モジュール１０の構成が示されている。ここで、図１（Ａ）は部品内蔵モジュール１０の外観を示す斜視図であり、図１（Ｂ）は、後述する封止部材１７の一部を除去して、部品内蔵モジュール１０の内部構造を概略的に示す斜視図である。また、図２は、部品内蔵モジュール１０の断面図である。
【００１９】
図１及び図２で総合的に示されるように、本実施形態の部品内蔵モジュール１０は、所望の配線パターンが形成され、＋Ｚ方向側表面における部品搭載領域の外側にワイヤ接続用パッド２２が形成されたプリント配線板１１と、プリント配線板１１の＋Ｚ側表面上に搭載された台部材３５と、台部材３５の＋Ｚ側表面上に順次積層された、ダイミックＲＡＭチップ等のＬＳＩチップ１２1，１２2とを備えている。
【００２０】
プリント配線板１１の＋Ｚ方向側表面の中央部には第１の部品装着用パッド２５が形成されており、部品装着用パッド２５上に抵抗素子、容量素子、インダクタンス素子等のディスクリート素子１５1，１５2，１５3，…が装着されている。また、プリント配線板１１の＋Ｚ方向側表面における部品装着用パッド２５の形成領域の外側には、ワイヤ接続用パッド２２が形成されている。
【００２１】
また、プリント配線板１１の＋Ｚ方向側表面における部品装着用パッド２５の形成領域の外側には、第２の部品装着用パッド２６が形成されている。これらの部品装着用パッド２６上に抵抗素子、容量素子、インダクタンス素子等のディスクリート素子１６1，１６2，…が装着されている。
【００２２】
また、プリント配線板１１の−Ｚ方向側表面には、導体パターン１８が形成されており、その導体パターン１８の所定位置上に半田ボール１９が配置されている。これらの半田ボール１９を介して、部品内蔵モジュール１０が、不図示のマザーボードに装着されるようになっている。
【００２３】
なお、＋Ｚ方向側表面のワイヤ接続用パッド２２及び−Ｚ方向側表面の導体パターン１８を除いて図示を省略しているが、プリント配線板１１の両面及び内層には所定の導体パターンが形成されている。また、プリント配線板１１では、層間接続用のバイアホールが形成されている。
【００２４】
台部材３５は、その−Ｚ方向側の中央部に凹部４９が形成されている。そして、台部材３５は、凹部４９にディスクリート素子１５1，１５2，…を収納するように、−Ｚ方向側の外縁部で、接着層４１を介して、プリント配線板１１に固定されている。また、台部材３５の表面には、放熱用導体パターン３６が形成されている。ここで、接着層４１としては、エポキシ系接着剤等を使用することができる。
【００２５】
ＬＳＩチップ１２1は、その＋Ｚ方向側表面の端部近傍にワイヤ接続用パッド２３1が形成されており、接着層４２を介して台部材３５の＋Ｚ方向側表面上に装着されている。ＬＳＩチップ１２2は、その＋Ｚ方向側表面の端部近傍にワイヤ接続用パッド２３2が形成されており、接着層４３を介して台部材３５の＋Ｚ方向側表面上に装着されている。ここで、接着層４２及び接着層４３としては、エポキシ系接着剤等を使用することができる。
【００２６】
ＬＳＩチップ１２1に形成されたワイヤ接続用パッド２３1及びＬＳＩチップ１２2に形成されたワイヤ接続用パッド２３2それぞれと、プリント配線板１１に形成されたワイヤ接続用パッド２３1との間には、配線ワイヤ２１が配線されている。この結果、ワイヤ接続用パッド２３1及びワイヤ接続用パッド２３2それぞれと、対応するワイヤ接続用パッド２３1とが電気的に接続される。ここで、配線ワイヤ２１としては、金、アルミ等のワイヤを採用することができ、特に金ワイヤを採用することが、細く、曲げにも強く、導電安定性が保証されていることから好ましい。
【００２７】
上記のＬＳＩチップ１２1，１２2、ディスクリート素子１６1，１６2，…、台部材３５、接着層４１，４２，４３、配線ワイヤ２１及びワイヤ接続用パッド２２は、プリント配線板１１の＋Ｚ方向側に形成された封止部材１７によって封止されている。ここで、封止部材１７の材料としては、エポキシ系樹脂、シリコーン系樹脂等を使用することができる。
【００２８】
次に、上述した部品内蔵モジュール１０の製造工程について、図３〜図６を参照して説明する。
【００２９】
まず、台部材３５の製造について説明する。台部材３５の製造に際しては、例えば両面にベタで銅の導体パターン４１が形成され、絶縁層４２がガラスエポキシ材である銅張ガラスエポキシ基板を出発材４０Ａとする（図３（Ａ）参照）。なお、出発材としては銅張ガラスポリイミド基板を採用することもできる。
【００３０】
この出発材４０Ａに、周知のサブトラクティブ法によるパターン形成法を適用することにより、＋Ｚ方向側表面に放熱用導体パターン３６を形成する（図３（Ｂ）参照）。引き続き、−Ｚ方向側の中央部を切削（ザグリ）加工して、凹部４９を形成する（図３（Ｃ）参照）。こうして、台部材３５が製造される。
【００３１】
一方、上記の台部材３５の製造と並行して、常法により、ワイヤ接続用パッド２２、部品装着用パッド２５，２６及び導体パターン１８を含む所定の導体パターン及びバイアホールが形成されたプリント配線板１１が作成される（図４（Ａ）参照）。なお、プリント配線板１１は、両面のみに導体パターンが形成されたものであってもよいし、両面及び内層に導体パターンが形成されたものであってもよい。
【００３２】
次に、部品装着用パッド２５上にディスクリート素子１５1，１５2，…を装着するとともに、部品装着用パッド２６上にディスクリート素子１６1，１６2，…を装着する（図４（Ｂ）参照）。引き続き、ディスクリート素子１５1，１５2，…が凹部４９に収納されるように、接着層４１を介して、台部材３５をプリント配線板１１の＋Ｚ方向側表面上に装着する（図４（Ｃ）参照）。
【００３３】
次いで、接着層４２を介して、ＬＳＩチップ１２1を台部材３５の＋Ｚ方向側表面上に装着する。引き続き、接着層４３を介して、ＬＳＩチップ１２2をＬＳＩチップ１２1の＋Ｚ方向側表面上に装着する（図５（Ａ）参照）。
【００３４】
次に、周知のワイヤボンディング法を使用して、ＬＳＩチップ１２1のワイヤ接続用パッド２３1及びＬＳＩチップ１２2のワイヤ接続用パッド２３2それぞれと、対応するプリント配線板１１に形成されたワイヤ接続用パッド２２との間を配線ワイヤ２１で配線する（図５（Ｂ）参照）。この結果、ＬＳＩチップ１２1のワイヤ接続用パッド２３1及びＬＳＩチップ１２2のワイヤ接続用パッド２３2それぞれと、対応するワイヤ接続用パッド２２とが電気的に接続される。
【００３５】
次に、ポッティングまたは金型を使ったトランスファーモールドを行うことにより、ＬＳＩチップ１２1，１２2、ディスクリート素子１６1，１６2，…、台部材３５、接着層４１，４２，４３、配線ワイヤ２１及びワイヤ接続用パッド２２を封止する封止部材１７を、プリント配線板１１の＋Ｚ方向側に形成する（図６（Ａ）参照）。この後、半田ボール１９の形成領域上に半田ボール１９を形成する（図６（Ｂ）参照）。こうして、本実施形態の部品内蔵モジュール１０が製造される。
【００３６】
以上説明したように、本実施形態の部品内蔵モジュール１０では、ディスクリート素子１５1，１５2，１５3，…が、プリント配線基板１１の＋Ｚ方向側の表面に形成された部品装着用パッド２５に装着される。さらに、ＬＳＩチップ１２1，１２2が、ディスクリート素子１５1，１５2，１５3，…を＋Ｚ方向側で覆い、プリント配線基板１１に固定された台部材３５の＋Ｚ方向側表面上に搭載される。そして、プリント配線板１１に形成されたワイヤ接続用パッド２２と、ＬＳＩチップ１２1のワイヤ接続用パッド２３1及びＬＳＩチップ１２2のワイヤ接続用パッド２３2とが、配線ワイヤ２１により電気的に接続される。
【００３７】
したがって、本実施形態の部品内蔵モジュール１０によれば、簡易な構成で部品の実装密度を向上することができる。
【００３８】
また、本実施形態の部品内蔵モジュール１０では、台部材３５の＋Ｚ方向側表面に放熱用導体パターン３６が形成されている。したがって、ＬＳＩチップ１２1，１２2で発生した熱を効率良く放熱することができる、したがって、ＬＳＩチップ１２1，１２2及びディスクリート素子１５1，１５2，１５3，…の温度上昇を効率的に抑制することができ、部品内蔵モジュールの動作の信頼性を効率的に向上させることができる。かかる効果は、ディスクリート素子１５1，１５2，１５3，…に容量素子が含まれる場合に特に顕著なものとなる。
【００３９】
本発明は上記の実施形態に限定されるものではなく、更に様々な変形が可能である。なお、以下の変形の説明のために新たな図面を参照する場合には、その新たな図面においては、上記の実施形態と同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００４０】
例えば、上記の実施形態では、台部材３５の＋Ｚ方向側表面にＬＳＩチップ１２1，１２2のみを搭載した。これに対し、図７に示されるように、台部材３５に代えて、＋Ｚ方向側表面に更に部品装着用パッド４６、ワイヤ接続用パッド４７、及び部品装着用パッド４６とワイヤ接続用パッド４７の一部とを電気的に接続する導体パターン（不図示）を形成し、部品装着用パッド４６の上にディスクリート素子４５を装着するとともに、ワイヤ接続用パッド４７それぞれと、対応するワイヤ接続用パッド２２とを配線ワイヤ２１Ａで電気的に接続するようにしてもよい。
【００４１】
また、上記の実施形態では、ＬＳＩチップ１２1のワイヤ接続用パッド２３1及びＬＳＩチップ１２2のワイヤ接続用パッド２３2それぞれと、対応するワイヤ接続用パッド２２との間を配線ワイヤ２１により配線した。これに対し、図７に示されるように、ワイヤ接続用パッド２３1及びワイヤ接続用パッド２３2の一部と、対応するワイヤ接続用パッド２２との間を配線ワイヤ２１により配線するとともに、ワイヤ接続用パッド２３1及びワイヤ接続用パッド２３2の他の一部と、台部材３５の＋Ｚ方向側表面に形成されたワイヤ接続用パッド４８との間を配線ワイヤ２１により配線するようにしてもよい。
【００４２】
なお、図７では図示が省略されているが、ワイヤ接続用パッド４８とワイヤ接続用パッド４７の一部とは、台部材３５の＋Ｚ方向側表面に形成された導体パターン（不図示）により接続されているものとする。また、図７に示されるように、ワイヤ接続用パッド２３1及びワイヤ接続用パッド２３2の一部と、対応するワイヤ接続用パッド２２との間の配線のために、必要に応じて、台部材３５の＋Ｚ方向側領域と凹部４９との間を連通させる開口４４を台部材３５Ａに形成してもよい。
【００４３】
また、上記の実施形態では、銅張ガラスエポキシ基板等を出発材４０Ａとし、＋Ｚ方向側表面に放熱用パターン３６を形成後に、−Ｚ方向側の中央部を切削加工して凹部を形成して、台部材３５を作製した。これに対し、銅張ガラスエポキシ基板等を出発材４０Ａとし、＋Ｚ方向側表面に放熱用パターン３６を形成した後に−Ｚ方向側表面に枠部材又は脚部材を装着することにより、台部材を形成してもよい。
【００４４】
また、上記の実施形態では、台部材３５の＋Ｚ方向側表面上に２つのＬＳＩチップ１２1，１２2を積層して配設した場合を挙げて説明したが、積層して配設するＬＳＩチップ等の部品の数は任意である。また、積層する部品は同種の部品であってもよいし、異種の部品であってもよい。
【００４５】
【発明の効果】
以上詳細に説明したように、本発明の部品内蔵モジュールによれば、簡易な構成で、部品の実装密度を向上することができる部品内蔵モジュールを提供することができるという顕著な効果を奏することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る部品内蔵モジュールの構成を概略的に示す斜視図である。
【図２】図１の部品内蔵モジュールの構成を説明するための断面構成図である。
【図３】図１の部品内蔵モジュールの製造工程を説明するための図（その１）である。
【図４】図１の部品内蔵モジュールの製造工程を説明するための図（その２）である。
【図５】図１の部品内蔵モジュールの製造工程を説明するための図（その３）である。
【図６】図１の部品内蔵モジュールの製造工程を説明するための図（その４）である。
【図７】変形例を説明するための図である。
【図８】従来例の部品内蔵モジュールの構成を概略的に示す斜視図である。
【符号の説明】
１０…部品内蔵モジュール、１１…プリント配線板、１２1…ＬＳＩチップ（第２の部品），１２2…ＬＳＩチップ（第３の部品）、２１…配線ワイヤ、２２…ワイヤ接続用パッド、２３1，２３2…ワイヤ接続用パッド、２５，２６…部品装着用パッド、３５…台部材、３６放熱用導体パターン。
Claims (3)
- 複数の部品が内蔵された部品内蔵モジュールであって、
一方側の表面に部品装着用パッド及びワイヤ接続用パッドが形成されたプリント配線基板と；
前記部品装着用パッドに装着されたディスクリート部品である第１の部品と；
前記第１の部品の一方側を覆い、前記プリント配線基板に固定された台部材と；
前記台部材の前記一方側の表面に搭載された発熱性の第２の部品と；
前記第２の部品の入出力端子と、前記プリント配線基板に形成されたワイヤ接続用パッドとを電気的に接続する導電経路の少なくとも一部を構成する配線ワイヤと；を備え、
前記台部材の前記一方側の表面には、前記第２の部品が発生した熱の放熱に利用される放熱用導体パターンが形成されている、
ことを特徴とする部品内蔵モジュール。 - 前記第２の部品の入出力端子は、前記第２の部品の前記一方側の表面に形成され、
前記配線ワイヤは、前記第２の部品の入出力端子と前記プリント配線基板に形成されたワイヤ接続用パッドとの間で配線されている、ことを特徴とする請求項１に記載の部品内蔵モジュール。 - 前記第２の部品の前記一方側に搭載された第３の部品を更に備える、ことを特徴とする請求項１又は２に記載の部品内蔵モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003002809A JP4090354B2 (ja) | 2003-01-09 | 2003-01-09 | 部品内蔵モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003002809A JP4090354B2 (ja) | 2003-01-09 | 2003-01-09 | 部品内蔵モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004214579A JP2004214579A (ja) | 2004-07-29 |
| JP4090354B2 true JP4090354B2 (ja) | 2008-05-28 |
Family
ID=32820443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003002809A Expired - Lifetime JP4090354B2 (ja) | 2003-01-09 | 2003-01-09 | 部品内蔵モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4090354B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007234683A (ja) * | 2006-02-28 | 2007-09-13 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2003
- 2003-01-09 JP JP2003002809A patent/JP4090354B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004214579A (ja) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218731B1 (en) | Tiny ball grid array package | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| WO1995008189A1 (fr) | Circuit multipuce | |
| JP2004537849A (ja) | リードレスマルチダイキャリアの構造およびその作製のための方法 | |
| WO2000049657A1 (en) | Leadless chip carrier design and structure | |
| JPS6249989B2 (ja) | ||
| JPH07283341A (ja) | 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ | |
| JP2006196709A (ja) | 半導体装置およびその製造方法 | |
| JP3894091B2 (ja) | Ｉｃチップ内蔵多層基板及びその製造方法 | |
| WO1996013854A1 (en) | Thermally and electrically enhanced plastic pin grid array (ppga) package | |
| WO1996013854A9 (en) | Thermally and electrically enhanced plastic pin grid array (ppga) package | |
| JP2009117450A (ja) | モジュールおよびその製造方法 | |
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| JP4975584B2 (ja) | 半導体装置及び半導体装置の製造方法。 | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| JP2004363379A (ja) | 半導体装置 | |
| JP4507986B2 (ja) | 部品内蔵モジュールの製造方法 | |
| JP4090354B2 (ja) | 部品内蔵モジュール | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| JPH1056248A (ja) | プリント回路基板およびこれを備えた電子機器 | |
| JP2019029622A (ja) | 放熱基板及び放熱基板の製造方法 | |
| JPH07321471A (ja) | 多層基板 | |
| JP4128440B2 (ja) | 部品内蔵モジュール | |
| JP4099072B2 (ja) | 部品内蔵モジュール | |
| JP4090348B2 (ja) | 部品内蔵モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051207 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |