JPH01794A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPH01794A JPH01794A JP63-30364A JP3036488A JPH01794A JP H01794 A JPH01794 A JP H01794A JP 3036488 A JP3036488 A JP 3036488A JP H01794 A JPH01794 A JP H01794A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring board
- board
- multilayer wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 42
- 239000000758 substrate Substances 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＬＳＩチップを高密度実装する場合に使用し
て好適な多層配線基板の給電構造に関する。
て好適な多層配線基板の給電構造に関する。
一般に、多層配線基板は、外部−側に露呈する多数の入
出力ピンに接続する内部配線層を含み、入出力ピンと反
対側の面に多数のＬＳＩチップが実装されている。
出力ピンに接続する内部配線層を含み、入出力ピンと反
対側の面に多数のＬＳＩチップが実装されている。
従来、この種の多層配線基板上に実装するＬＳＩチップ
への給電は、信号入出力用のピンおよび電源供給用のピ
ンから内層配線層を介して行われている（例えば、米国
特許第４，６１２，６０２号明細書参照）。
への給電は、信号入出力用のピンおよび電源供給用のピ
ンから内層配線層を介して行われている（例えば、米国
特許第４，６１２，６０２号明細書参照）。
ところで、この種多層配線基板の給電構造においては、
入出力ビンの一部を信号人出用のビンとして、また残り
のものを電源供給用のビンとして割り当てているため、
それだけ信号入出力用の電極および電源供給用の電極が
少なくなり、近年のＬＳＩチップの高密度実装化に応じ
ることができないという問題があった。
入出力ビンの一部を信号人出用のビンとして、また残り
のものを電源供給用のビンとして割り当てているため、
それだけ信号入出力用の電極および電源供給用の電極が
少なくなり、近年のＬＳＩチップの高密度実装化に応じ
ることができないという問題があった。
本発明はこのような事情に鑑みなされたもので、多層配
線基板における信号入出力用の電極および電源供給用の
電極の個数を増加させることができ、もって近年のＬＳ
Ｉチップの高密度実装化に応じることができる多層配線
基板の給電構造を提供するものである。
線基板における信号入出力用の電極および電源供給用の
電極の個数を増加させることができ、もって近年のＬＳ
Ｉチップの高密度実装化に応じることができる多層配線
基板の給電構造を提供するものである。
本発明に係る多層配線基板は、多層配線基板の側面部に
内部電源層を露呈させ、この外部露呈端面に電源供給用
のパッドを設けたものである。
内部電源層を露呈させ、この外部露呈端面に電源供給用
のパッドを設けたものである。
さらに、本発明の多層配線基板は、セラミック積層配線
基板の裏面に信号用と電源供給用のビンを有し信号入出
力用ビンはセラミック積層配線基板内のスルーホールで
基板表面に接続し電源供給用ビンはセラミック積層基板
内に設けられた導体層を介してスルーホールによって基
板表面に接続される多層配線基板に於いて、セラミック
積層配線基板内の各導体層の面積を順次大きくするか順
次小さくすることにより基板の側面部に階段状の電源供
給用のパッドとして露出させるように構成したことを特
徴とする。
基板の裏面に信号用と電源供給用のビンを有し信号入出
力用ビンはセラミック積層配線基板内のスルーホールで
基板表面に接続し電源供給用ビンはセラミック積層基板
内に設けられた導体層を介してスルーホールによって基
板表面に接続される多層配線基板に於いて、セラミック
積層配線基板内の各導体層の面積を順次大きくするか順
次小さくすることにより基板の側面部に階段状の電源供
給用のパッドとして露出させるように構成したことを特
徴とする。
第１図は本発明の第１の実施例の縦断面を含んだ斜視図
である。図中の内層に電源層を有するセラミック積層基
板を作る際、表面に導体層を印刷した層毎に面積の異な
る複数のセラミックシートを積層し、基板側面に階段状
に電源層を露出させ、これを電源供給用パッドとして用
いる。この時の１枚のセラミックシートの厚さは約１０
０μｍ１導体層の厚さは約１０μｍで、金、銀−パラジ
ウムもしくはタングステン等の各種導体を成分とするこ
とができる。
である。図中の内層に電源層を有するセラミック積層基
板を作る際、表面に導体層を印刷した層毎に面積の異な
る複数のセラミックシートを積層し、基板側面に階段状
に電源層を露出させ、これを電源供給用パッドとして用
いる。この時の１枚のセラミックシートの厚さは約１０
０μｍ１導体層の厚さは約１０μｍで、金、銀−パラジ
ウムもしくはタングステン等の各種導体を成分とするこ
とができる。
露出させた外部との接続可能な階段状の電源供給用パッ
ド６は内装電源配線層５に接続され、セラミック積層基
板の裏面には固着された電源供給用ビン２が内層電源配
線層と同じ成分の導体を成分とし、穴径的２００μｍの
スルーホール４を介して内層電源配線層５に接続される
。この時基板側面の電源供給用パッド６と電源供給用ビ
ン２は使用する電源の種類別に振り分けられ、セラミッ
ク積層基板内の内層電源に接続される。電源は内層電源
層５からさらにスルーホール４を介して、セラミック積
層基板表面に形成された層間絶縁材にポリイミドを主体
として多層薄膜配線層７の幅の内部の配線網８に接続さ
れている。この配線網の線幅は約２５μｍである。外部
との接続可能な基板裏面に固着された信号用入出力ビン
３もスルーホール４を介して多層薄膜配線層７の中の配
線網８に接続されている。多層薄膜配線層７で接続され
た電源配線と信号配線は乗せ換えられ、薄膜多層配線層
７０表面まで接続され、この上に固着されているＬＳＩ
チップ９のリード１０に接続されている。セラミック積
層基板の周囲を１ｍｍずつ階段状にして電源層を露出さ
せることにより基□板周囲の電源パッドがビン約３００
本分に相当し基板内の電圧ドロップを約２０分の１程度
にすることができる。それと同時に従来電源供給用ビン
として振り分けられていたものを、信号用の入出力ビン
に振り分けることが出来る様になる。
ド６は内装電源配線層５に接続され、セラミック積層基
板の裏面には固着された電源供給用ビン２が内層電源配
線層と同じ成分の導体を成分とし、穴径的２００μｍの
スルーホール４を介して内層電源配線層５に接続される
。この時基板側面の電源供給用パッド６と電源供給用ビ
ン２は使用する電源の種類別に振り分けられ、セラミッ
ク積層基板内の内層電源に接続される。電源は内層電源
層５からさらにスルーホール４を介して、セラミック積
層基板表面に形成された層間絶縁材にポリイミドを主体
として多層薄膜配線層７の幅の内部の配線網８に接続さ
れている。この配線網の線幅は約２５μｍである。外部
との接続可能な基板裏面に固着された信号用入出力ビン
３もスルーホール４を介して多層薄膜配線層７の中の配
線網８に接続されている。多層薄膜配線層７で接続され
た電源配線と信号配線は乗せ換えられ、薄膜多層配線層
７０表面まで接続され、この上に固着されているＬＳＩ
チップ９のリード１０に接続されている。セラミック積
層基板の周囲を１ｍｍずつ階段状にして電源層を露出さ
せることにより基□板周囲の電源パッドがビン約３００
本分に相当し基板内の電圧ドロップを約２０分の１程度
にすることができる。それと同時に従来電源供給用ビン
として振り分けられていたものを、信号用の入出力ビン
に振り分けることが出来る様になる。
このセラミック積層基板は、第２図に示されるように、
その周囲の電源供給用パッド６と接触できる形状を持つ
コネクタ１１が接続される。このコネクタ１１はセラミ
ック積層基板の固定、及びセラミック積層基板上に実装
されたＬＳＩチップ９の冷却を行うための冷却モジュー
ルの固定用フランジとしての機能をも有している。この
コネクタ１１は、図に示すように、基板周囲の電源供給
用パッド６にバネ構造を有する電極１２を押しつける圧
接型コネクタであり、この電極１２はセラミック積層基
板をプリント基板１３に固定するときのビスに接続され
ている。このようにビスをプリント基板１３からの電源
供給に使用することにより、比較的大電流を流すことが
でき、し、かもビスを締め付けることで接触不良も防ぐ
ことができる。
その周囲の電源供給用パッド６と接触できる形状を持つ
コネクタ１１が接続される。このコネクタ１１はセラミ
ック積層基板の固定、及びセラミック積層基板上に実装
されたＬＳＩチップ９の冷却を行うための冷却モジュー
ルの固定用フランジとしての機能をも有している。この
コネクタ１１は、図に示すように、基板周囲の電源供給
用パッド６にバネ構造を有する電極１２を押しつける圧
接型コネクタであり、この電極１２はセラミック積層基
板をプリント基板１３に固定するときのビスに接続され
ている。このようにビスをプリント基板１３からの電源
供給に使用することにより、比較的大電流を流すことが
でき、し、かもビスを締め付けることで接触不良も防ぐ
ことができる。
本実施例はセラミック積層基板内の内層電源配線層を４
層形成し、基板の表面にゆく程セラミックシートの面積
を小さくしたものであるが、これとは逆に基板の裏面に
ゆく程面積を小さくしてゆくことも出来る（逆の階段状
）。
層形成し、基板の表面にゆく程セラミックシートの面積
を小さくしたものであるが、これとは逆に基板の裏面に
ゆく程面積を小さくしてゆくことも出来る（逆の階段状
）。
第３図は本発明の第２の実施例の一部破砕斜視図である
。同図において、セラミック族の多層配線基板１は、タ
ングステンを成分とし３層からなる内部電源層５と、こ
の内部電源層５にスルーホール４を介して接続されタン
グステンを成分とする信号入出力用のビン３．電源供給
用のビン２と、これら両ビン３，２に前記内部電源層５
．前記スルーホール４を介して接続され金めつき製の配
線網８をその内部に有する薄膜層７とからなり、この薄
膜層７の上面には前記配線網８に接続するリード１０を
有するＬＳＩチップ９が実装されている。この多層配線
基板１は側面に前記内部電源層５が露呈されており、ま
た前記薄膜層７における各層間の絶縁材がポリイミド系
の合成樹脂によって形成されている。１４は電源供給用
のパッドで、前記内部電源層５の外部露呈端面に３個設
けられている。これら全ての電源供給用のパッド１４は
、多層配線基板１の製作後に内部電源層５の外部露呈端
面にスパッタ膜を施してレジストを塗布し、フォトリン
グラフィ技術によってレジストを溶解して一辺が２胴の
導体膜にした後、金めっきすることにより形成すること
ができる。また、前記薄膜層７の配線網８は、導体にス
パッタ膜を施し、フォトリソグラフィ技術を用いること
により電源供給用のパッド１３と同様に形成することが
できる。なお、前記配線網８の幅長は約２５μｍの寸法
に、前記スルーホール４の口径は約２００１１ｍの寸法
に、また前記内部配線層５の厚さは約１００μｍの寸法
に設定されている。
。同図において、セラミック族の多層配線基板１は、タ
ングステンを成分とし３層からなる内部電源層５と、こ
の内部電源層５にスルーホール４を介して接続されタン
グステンを成分とする信号入出力用のビン３．電源供給
用のビン２と、これら両ビン３，２に前記内部電源層５
．前記スルーホール４を介して接続され金めつき製の配
線網８をその内部に有する薄膜層７とからなり、この薄
膜層７の上面には前記配線網８に接続するリード１０を
有するＬＳＩチップ９が実装されている。この多層配線
基板１は側面に前記内部電源層５が露呈されており、ま
た前記薄膜層７における各層間の絶縁材がポリイミド系
の合成樹脂によって形成されている。１４は電源供給用
のパッドで、前記内部電源層５の外部露呈端面に３個設
けられている。これら全ての電源供給用のパッド１４は
、多層配線基板１の製作後に内部電源層５の外部露呈端
面にスパッタ膜を施してレジストを塗布し、フォトリン
グラフィ技術によってレジストを溶解して一辺が２胴の
導体膜にした後、金めっきすることにより形成すること
ができる。また、前記薄膜層７の配線網８は、導体にス
パッタ膜を施し、フォトリソグラフィ技術を用いること
により電源供給用のパッド１３と同様に形成することが
できる。なお、前記配線網８の幅長は約２５μｍの寸法
に、前記スルーホール４の口径は約２００１１ｍの寸法
に、また前記内部配線層５の厚さは約１００μｍの寸法
に設定されている。
このように構成された多層配線基板の給電構造において
は、多層配線基板１の一側に突出する入出力ピンのうち
電源供給用のピン２０割り当て数を削減させ、信号入出
力用のピン３０割り当て数を増加させることができ、多
層配線基板１における信号入出力用の電極および電源供
給用の電極の個数を増加させることができる。
は、多層配線基板１の一側に突出する入出力ピンのうち
電源供給用のピン２０割り当て数を削減させ、信号入出
力用のピン３０割り当て数を増加させることができ、多
層配線基板１における信号入出力用の電極および電源供
給用の電極の個数を増加させることができる。
また、本実施例における電源供給用パッド１４は電源供
給用のビン２の１００本分に相当するため、電源供給用
時の基板内の電圧ドロップを約１７１０程度にすること
ができる。
給用のビン２の１００本分に相当するため、電源供給用
時の基板内の電圧ドロップを約１７１０程度にすること
ができる。
この基板の電源供給パッド１３は、第４図に示すように
、コネクタ１５の電極およびビス１６を介してプリント
基板１３と電気的に接続されている。
、コネクタ１５の電極およびビス１６を介してプリント
基板１３と電気的に接続されている。
なお、本発明においては、電源供給用の電極が電源供給
用パッド１４および電源供給用のビン２からなるが、こ
れら電極は使用する電源の種類に応じて使い分けられる
。
用パッド１４および電源供給用のビン２からなるが、こ
れら電極は使用する電源の種類に応じて使い分けられる
。
また、本発明における内部電源層５０層数および電源供
給用パッド１４の個数を前述した実施例に限定されず、
例えば５個、６個、・・・・・・とじてもよく、その個
数は適宜変更することが自由である。
給用パッド１４の個数を前述した実施例に限定されず、
例えば５個、６個、・・・・・・とじてもよく、その個
数は適宜変更することが自由である。
以上説明した様に本発明は、セラミック積層基板の側面
部に電源層を露出させ、これを電源供給用パッドとして
利用することにより、セラミック積層基板内の電圧ドロ
ップを抑えることができ、かつＬＳＩチップにつながる
セラミック積層基板裏面の外部との接続可能な電源供給
用ピンの数を減らす事ができ、信号入出力用ピンの数を
増やすことができる。
部に電源層を露出させ、これを電源供給用パッドとして
利用することにより、セラミック積層基板内の電圧ドロ
ップを抑えることができ、かつＬＳＩチップにつながる
セラミック積層基板裏面の外部との接続可能な電源供給
用ピンの数を減らす事ができ、信号入出力用ピンの数を
増やすことができる。
第１図は本発明の第１の実施例の断面図、第２図はプリ
ント基板との接続を示す図、第３図は本発明の第２の実
施例の斜視図および第４図はプリント基板との接続を示
す図である。 １・・・・・・セラミック積層基板、２・・・・・・電
源供給用ピン、３・・・・・・信号入出力用ピン、４・
・・・・・スルーホール、訃・・・・・内層電源配線層
、６・・・・・・電源供給用パッド（階段状）、７・・
・・・・薄膜多層配線層、８・・・・・・配線網、９・
・・・・・ＬＳＩチップ、１０・・・・・・リード。 代理人 弁理± 内 原 音 ；＝＝：５７１＾ｒ４←−へ−】−Ｎ
ント基板との接続を示す図、第３図は本発明の第２の実
施例の斜視図および第４図はプリント基板との接続を示
す図である。 １・・・・・・セラミック積層基板、２・・・・・・電
源供給用ピン、３・・・・・・信号入出力用ピン、４・
・・・・・スルーホール、訃・・・・・内層電源配線層
、６・・・・・・電源供給用パッド（階段状）、７・・
・・・・薄膜多層配線層、８・・・・・・配線網、９・
・・・・・ＬＳＩチップ、１０・・・・・・リード。 代理人 弁理± 内 原 音 ；＝＝：５７１＾ｒ４←−へ−】−Ｎ
Claims (2)
- １．セラミック積層配線基板の裏面に信号用と電源供給
用のピンを有し信号用入出力ピンはセラミック積層配線
基板内のスルーホールで基板表面に接続し電源供給用ピ
ンはセラミック積層基板内に設けられた導体層を介して
スルーホールによって基板表面に接続される多層配線基
板において、セラミック積層配線基板内の各導体層の面
積を順次大きくするか順次小さくすることにより基板の
側面部に階段状の電源供給用のパッドとして露出させる
ように構成したことを特徴とする多層配線基板。 - ２．その内部に電源層が形成され信号入出力用のピンお
よび電源供給用のピンを有する多層配線基板において、
前記多層配線基板の側面部に前記電源層を露呈させ、こ
の外部露呈端面に電源供給用のパッドを設けたことを特
徴とする多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63030364A JP2611304B2 (ja) | 1987-02-26 | 1988-02-12 | 多層配線基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-41545 | 1987-02-26 | ||
| JP4154587 | 1987-02-26 | ||
| JP63030364A JP2611304B2 (ja) | 1987-02-26 | 1988-02-12 | 多層配線基板 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPS64794A JPS64794A (en) | 1989-01-05 |
| JPH01794A true JPH01794A (ja) | 1989-01-05 |
| JP2611304B2 JP2611304B2 (ja) | 1997-05-21 |
Family
ID=26368696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63030364A Expired - Lifetime JP2611304B2 (ja) | 1987-02-26 | 1988-02-12 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2611304B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0417951U (ja) * | 1990-06-01 | 1992-02-14 | ||
| JP3162485B2 (ja) * | 1992-06-24 | 2001-04-25 | 株式会社東芝 | マルチチップモジュール |
| JP4960854B2 (ja) * | 2007-12-27 | 2012-06-27 | 日本特殊陶業株式会社 | 電子部品検査装置用配線基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1983002521A1 (en) * | 1982-01-13 | 1983-07-21 | Elxsi | Improved backplane power connection system |
| JPS63284898A (ja) * | 1987-05-15 | 1988-11-22 | Ibiden Co Ltd | 表面実装部品用シ−ルドパッケ−ジ |
-
1988
- 1988-02-12 JP JP63030364A patent/JP2611304B2/ja not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136471A (en) | Laminate wiring board | |
| US4941033A (en) | Semiconductor integrated circuit device | |
| KR960006982B1 (ko) | 계단형 다층 상호 연결 장치 | |
| KR100253028B1 (ko) | 반도체장치용다층리드프레임 | |
| JPH02168662A (ja) | チップキャリア | |
| JPH05102262A (ja) | 半導体装置及びそれを実装した実装装置 | |
| JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
| JPH0536857A (ja) | 半導体集積回路実装基板 | |
| JPH11297872A (ja) | 半導体装置 | |
| US4970572A (en) | Semiconductor integrated circuit device of multilayer interconnection structure | |
| JPH01794A (ja) | 多層配線基板 | |
| JP2904123B2 (ja) | 多層フィルムキャリアの製造方法 | |
| JP2664485B2 (ja) | セラミック多層配線板 | |
| JP2611304B2 (ja) | 多層配線基板 | |
| JP2629908B2 (ja) | 多層配線基板の給電構造 | |
| JPS58159361A (ja) | 多層混成集積回路装置 | |
| JP4213529B2 (ja) | 積層モジュール基板及びその製造方法並びに半導体ｉｃ搭載モジュール | |
| JP2580727B2 (ja) | 多層プリント基板の配線方法 | |
| JPS5910240A (ja) | 半導体装置 | |
| JPH01132150A (ja) | 半導体チップのキャリア基板 | |
| JPS5845974A (ja) | サ−マルヘツド | |
| JPS6319896A (ja) | 多層配線基板 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JPH0425144A (ja) | ３層ｔａｂ用テープを用いた半導体装置及び３層ｔａｂ用テープの製造方法 | |
| JP3308448B2 (ja) | 終端抵抗アレー及びこれを備えた基板 |