JP2611304B2 - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JP2611304B2 JP2611304B2 JP63030364A JP3036488A JP2611304B2 JP 2611304 B2 JP2611304 B2 JP 2611304B2 JP 63030364 A JP63030364 A JP 63030364A JP 3036488 A JP3036488 A JP 3036488A JP 2611304 B2 JP2611304 B2 JP 2611304B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring board
- layer
- multilayer wiring
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、LSIチップを高密度実装する場合に使用し
て好適な多層配線基板の給電構造に関する。
て好適な多層配線基板の給電構造に関する。
一般に、多層配線基板は、外部一側に露呈する多数の
入出力ピンに接続する内部配線層を含み、入出力ピンと
反対側の面に多数にLSIチップが実装されている。
入出力ピンに接続する内部配線層を含み、入出力ピンと
反対側の面に多数にLSIチップが実装されている。
従来、この種の多層配線基板上に実装するLSIチップ
への給電は、信号入出力用のピンおよび電源供給用のピ
ンから内層配線層を介して行われている（例えば、米国
特許第4,612,602号明細書参照）。
への給電は、信号入出力用のピンおよび電源供給用のピ
ンから内層配線層を介して行われている（例えば、米国
特許第4,612,602号明細書参照）。
ところで、この種多層配線基板の給電構造において
は、入出力ピンの一部を信号入出用のピンとして、また
残りのものを電源供給用のピンとして割り当てているた
め、それだけ信号入出力用の電極および電源供給用の電
極が少なくなり、近年のLSIチップの高密度実装化に応
じることができないという問題があった。
は、入出力ピンの一部を信号入出用のピンとして、また
残りのものを電源供給用のピンとして割り当てているた
め、それだけ信号入出力用の電極および電源供給用の電
極が少なくなり、近年のLSIチップの高密度実装化に応
じることができないという問題があった。
本発明はこのような事情に鑑みなされたもので、多層
配線基板における信号入出力用の電極および電源供給用
の電極の個数を増加させることができ、もって近年のLS
Iチップの高密度実装化に応じることができる多層配線
基板の給電構造を提供するものである。
配線基板における信号入出力用の電極および電源供給用
の電極の個数を増加させることができ、もって近年のLS
Iチップの高密度実装化に応じることができる多層配線
基板の給電構造を提供するものである。
本発明の多層配線基板は、セラミック積層配線基板の
裏面に設けられ、該セラミック積層配線基板内のスルー
ホールにより基板表面に接続された信号用の入出力ピン
と、セラミック積層配線基板の裏面に設けられ、該セラ
ミック積層基板内の導体層を介してスルーホールにより
基板表面に接続された電源供給用ピンと、セラミック積
層配線基板内の各導体層の面積を順次大きくするが順次
小さくすることにより基板の側面部に露出された段階状
の電源供給用のパッドとを含む。
裏面に設けられ、該セラミック積層配線基板内のスルー
ホールにより基板表面に接続された信号用の入出力ピン
と、セラミック積層配線基板の裏面に設けられ、該セラ
ミック積層基板内の導体層を介してスルーホールにより
基板表面に接続された電源供給用ピンと、セラミック積
層配線基板内の各導体層の面積を順次大きくするが順次
小さくすることにより基板の側面部に露出された段階状
の電源供給用のパッドとを含む。
第１図は本発明の第１の実施例の縦断面を含んだ斜視
図である。図中の内層に電源層を有するセラミック積層
基板を作る際、表面に導体層を印刷した層毎に面積の異
なる複数のセラミックシートを積層し、基板側面に段階
状に電源層を露出させ、これを電源供給用パッドとして
用いる。この時の１枚のセラミックシートの厚さは約10
0μｍ、導体層の厚さは約10μｍで、金，銀−パラジウ
ムもしくはタングステン等の各種導体を成分とすること
ができる。
図である。図中の内層に電源層を有するセラミック積層
基板を作る際、表面に導体層を印刷した層毎に面積の異
なる複数のセラミックシートを積層し、基板側面に段階
状に電源層を露出させ、これを電源供給用パッドとして
用いる。この時の１枚のセラミックシートの厚さは約10
0μｍ、導体層の厚さは約10μｍで、金，銀−パラジウ
ムもしくはタングステン等の各種導体を成分とすること
ができる。
露出させた外部との接続可能な段階状の電源供給用パ
ッド６は内装電源配線層５に接続され、セラミック積層
基板の裏面には固着された電源供給用ピン２が内装電源
配線層と同じ成分の導体を成分とし、穴径約200μｍの
スルーホール４を介して内層電源配線層５に接続され
る。この時基板側面の電源供給用パッド６と電源供給用
ピン２は使用する電源の種類別に振り分けられ、セラミ
ック積層基板内の内層電源に接続される。電源は内層電
源層５からさらにスルーホール４を介して、セラミック
積層基板表面に形成された層間絶縁材にポリイミドを主
体として多層薄膜配線層７の幅の内部の配線網８に接続
されている。この配線網の線幅は約25μｍである。外部
との接続可能な基板裏面に固着された信号用入出力ピン
３もスルーホール４を介して多層薄膜配線層７の中の配
線網８に接続されている。多層薄膜配線層７で接続され
た電源配線と信号配線は乗せ換えられ、薄膜多層薄膜配
線層７の表面まで接続され、この上に固着されているLS
Iチップ９のリード10に接続されている。セラミック積
層基板の周囲を1mmずつ階段状にして電源層を露出させ
ることにより基板周囲の電源パッドがピン約300本分に
相当し基板内の電圧ドロップを約20分の１程度にするこ
とができる。それと同時に従来電源供給用ピンとして振
り分けられていたものを、信号用の入出力ピンに振り分
けることが出来る様になる。
ッド６は内装電源配線層５に接続され、セラミック積層
基板の裏面には固着された電源供給用ピン２が内装電源
配線層と同じ成分の導体を成分とし、穴径約200μｍの
スルーホール４を介して内層電源配線層５に接続され
る。この時基板側面の電源供給用パッド６と電源供給用
ピン２は使用する電源の種類別に振り分けられ、セラミ
ック積層基板内の内層電源に接続される。電源は内層電
源層５からさらにスルーホール４を介して、セラミック
積層基板表面に形成された層間絶縁材にポリイミドを主
体として多層薄膜配線層７の幅の内部の配線網８に接続
されている。この配線網の線幅は約25μｍである。外部
との接続可能な基板裏面に固着された信号用入出力ピン
３もスルーホール４を介して多層薄膜配線層７の中の配
線網８に接続されている。多層薄膜配線層７で接続され
た電源配線と信号配線は乗せ換えられ、薄膜多層薄膜配
線層７の表面まで接続され、この上に固着されているLS
Iチップ９のリード10に接続されている。セラミック積
層基板の周囲を1mmずつ階段状にして電源層を露出させ
ることにより基板周囲の電源パッドがピン約300本分に
相当し基板内の電圧ドロップを約20分の１程度にするこ
とができる。それと同時に従来電源供給用ピンとして振
り分けられていたものを、信号用の入出力ピンに振り分
けることが出来る様になる。
このセラミック積層基板は、第２図に示されるよう
に、その周囲の電源供給用パッド６と接触できる形状を
持つコネクタ11が接続される。このコネクタ11はセラミ
ック積層基板の固定、及びセラミック積層基板上に実装
されたLSIチップ９の冷却を行うための冷却モジュール
の固定用フランジとしての機能をも有している。このコ
ネクタ11は、図に示すように、基板周囲の電源供給用パ
ッド６にバネ構造を有する電極12を押しつける応接型コ
ネクタであり、この電極12はセラミック積層基板をプリ
ント基板13に固定するときのビスに接続されている。こ
のようにビスをプリント基板13からの電源供給に使用す
ることにより、比較的大電流を流すことができ、しかも
ビスを締め付けることで接触不良も防ぐことができる。
に、その周囲の電源供給用パッド６と接触できる形状を
持つコネクタ11が接続される。このコネクタ11はセラミ
ック積層基板の固定、及びセラミック積層基板上に実装
されたLSIチップ９の冷却を行うための冷却モジュール
の固定用フランジとしての機能をも有している。このコ
ネクタ11は、図に示すように、基板周囲の電源供給用パ
ッド６にバネ構造を有する電極12を押しつける応接型コ
ネクタであり、この電極12はセラミック積層基板をプリ
ント基板13に固定するときのビスに接続されている。こ
のようにビスをプリント基板13からの電源供給に使用す
ることにより、比較的大電流を流すことができ、しかも
ビスを締め付けることで接触不良も防ぐことができる。
本実施例はセラミック積層基板内の内層電源配線層を
４層形成し、基板の表面にゆく程セラミックシートの面
積を小さくしたものであるが、これとは逆に基板の裏面
にゆる程面積を小さくしてゆくことも出来る（逆の段階
状）。
４層形成し、基板の表面にゆく程セラミックシートの面
積を小さくしたものであるが、これとは逆に基板の裏面
にゆる程面積を小さくしてゆくことも出来る（逆の段階
状）。
第３図は本発明の第２の実施例の一部破砕斜視図であ
る。同図において、セラミック製の多層配線基板１は、
タングステンを成分とし３層からなる内部電源層５と、
この内部電源層５にスルーホール４を介して接続されタ
ングステンを成分とする信号入出力用のピン3,電源供給
用のピン２と、これら両ピン3,2に前記内部電源層5,前
記スルーホール４を介して接続され金めっき製の配線網
８をその内部に有する薄膜層７とからなり、この薄膜層
７の上面には前記配線網８に接続するリード10を有する
LSIチップ９が実装されている。この多層配線基板１は
側面に前記内部電源層５が露呈されており、また前記薄
膜層７における各層間の絶縁材がポリイミド系の合成樹
脂によって形成されている。14は電源供給用のパッド
で、前記内部電源層５の外部露呈端面に３個設けられて
いる。これら全ての電源供給用のパッド14は、多層配線
基板１の製作後に内部電源層５の外部露呈端面にスパッ
タ膜を施してレジストを塗布し、フォトリソグラフィ技
術によってレジストを溶解して一辺が2mmの導体膜にし
た後、金めっきすることにより形成することができる。
また、前記薄膜層７の配線網８は、導体にスパッタ膜を
施し、フォトリソグラフィ技術を用いることにより電源
供給用のパッド13と同様に形成することができる。な
お、前記配線網８の幅長は約25μｍの寸法に、前記スル
ーホール４の口径は約200μｍの寸法に、また前記内部
配線層５の厚さは約100μｍの寸法に設定されている。
る。同図において、セラミック製の多層配線基板１は、
タングステンを成分とし３層からなる内部電源層５と、
この内部電源層５にスルーホール４を介して接続されタ
ングステンを成分とする信号入出力用のピン3,電源供給
用のピン２と、これら両ピン3,2に前記内部電源層5,前
記スルーホール４を介して接続され金めっき製の配線網
８をその内部に有する薄膜層７とからなり、この薄膜層
７の上面には前記配線網８に接続するリード10を有する
LSIチップ９が実装されている。この多層配線基板１は
側面に前記内部電源層５が露呈されており、また前記薄
膜層７における各層間の絶縁材がポリイミド系の合成樹
脂によって形成されている。14は電源供給用のパッド
で、前記内部電源層５の外部露呈端面に３個設けられて
いる。これら全ての電源供給用のパッド14は、多層配線
基板１の製作後に内部電源層５の外部露呈端面にスパッ
タ膜を施してレジストを塗布し、フォトリソグラフィ技
術によってレジストを溶解して一辺が2mmの導体膜にし
た後、金めっきすることにより形成することができる。
また、前記薄膜層７の配線網８は、導体にスパッタ膜を
施し、フォトリソグラフィ技術を用いることにより電源
供給用のパッド13と同様に形成することができる。な
お、前記配線網８の幅長は約25μｍの寸法に、前記スル
ーホール４の口径は約200μｍの寸法に、また前記内部
配線層５の厚さは約100μｍの寸法に設定されている。
このように構成された多層配線基板の給電構造におい
ては、多層配線基板１の一側に突出する入出力ピンのう
ち電源供給用のピン２の割り当て数を削減させ、信号入
出力用のピン３の割り当て数を増加させることができ、
多層配線基板１における信号入出力用の電極および電源
供給用の電極の個数を増加させることができる。
ては、多層配線基板１の一側に突出する入出力ピンのう
ち電源供給用のピン２の割り当て数を削減させ、信号入
出力用のピン３の割り当て数を増加させることができ、
多層配線基板１における信号入出力用の電極および電源
供給用の電極の個数を増加させることができる。
また、本実施例における電源供給用パッド14は電源供
給用のピン２の100本分に相当するため、電源供給用時
の基板内の電圧ドロップを約1/10程度にすることができ
る。
給用のピン２の100本分に相当するため、電源供給用時
の基板内の電圧ドロップを約1/10程度にすることができ
る。
この基板の電源供給パッド13は、第４図に示すよう
に、コネクタ15の電源およびビス16を介してプリント基
板13と電気的に接続されている。
に、コネクタ15の電源およびビス16を介してプリント基
板13と電気的に接続されている。
なお、本発明においては、電源供給用の電極が電源供
給用パッド14および電源供給用のピン２からなるが、こ
れら電極は使用する電源の種類に応じて使い分けられ
る。
給用パッド14および電源供給用のピン２からなるが、こ
れら電極は使用する電源の種類に応じて使い分けられ
る。
また、本発明における内部電源層５の層数および電源
供給用パッド14の個数を前述した実施例に限定されず、
例えば５個,6個，……としてもよく、その個数は適宜変
更することが自由である。
供給用パッド14の個数を前述した実施例に限定されず、
例えば５個,6個，……としてもよく、その個数は適宜変
更することが自由である。
以上説明した様に本発明は、セラミック積層基板の側
面部に電源層を露出させ、これを電源供給用パッドとし
て利用することにより、セラミック積層基板内の電圧ド
ロップを抑えることができ、かつLSIチップにつながる
セラミック積層基板裏面の外部との接続可能な電源供給
用ピンの数を減らす事ができ、信号入出力用ピンの数を
増やすことができる。
面部に電源層を露出させ、これを電源供給用パッドとし
て利用することにより、セラミック積層基板内の電圧ド
ロップを抑えることができ、かつLSIチップにつながる
セラミック積層基板裏面の外部との接続可能な電源供給
用ピンの数を減らす事ができ、信号入出力用ピンの数を
増やすことができる。
第１図は本発明の第１の実施例の断面図、第２図はプリ
ント基板との接続を示す図、第３図は本発明の第２の実
施例の斜視図および第４図はプリント基板との接続を示
す図である。 １……セラミック積層基板、２……電源供給用ピン、３
……信号入出力用ピン、４……スルーホール、５……内
層電源配線層、６……電源供給用パッド（階段状）、７
……薄膜多層配線層、８……配線網、９……LSIチッ
プ、10……リード。
ント基板との接続を示す図、第３図は本発明の第２の実
施例の斜視図および第４図はプリント基板との接続を示
す図である。 １……セラミック積層基板、２……電源供給用ピン、３
……信号入出力用ピン、４……スルーホール、５……内
層電源配線層、６……電源供給用パッド（階段状）、７
……薄膜多層配線層、８……配線網、９……LSIチッ
プ、10……リード。
Claims (2)
- 【請求項１】セラミック積層配線基板の裏面に設けら
れ、該セラミック積層配線基板内のスルーホールにより
基板表面に接続された信号用の入出力ピンと、 セラミック積層配線基板の裏面に設けられ、該セラミッ
ク積層基板内の導体層を介してスルーホールにより基板
表面に接続された電源供給用ピンと、 セラミック積層配線基板内の各導体層の面積を順次大き
くするか順次小さくすることにより基板の側面部に露出
された段階状の電源供給用のパッドとを含むことを特徴
とする多層配線基板。 - 【請求項２】その内部に電源層が形成され信号入出力用
のピンおよび電源供給用のピンを有する多層配線基板に
おいて、 前記多層配線基板の側面部に前記電源層を露出させ、こ
の露出した電源層に接続され複数の電位レベルの電圧が
供給される複数の電源供給用パッドを前記側面部に設け
たことを特徴とする多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63030364A JP2611304B2 (ja) | 1987-02-26 | 1988-02-12 | 多層配線基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154587 | 1987-02-26 | ||
| JP62-41545 | 1987-02-26 | ||
| JP63030364A JP2611304B2 (ja) | 1987-02-26 | 1988-02-12 | 多層配線基板 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH01794A JPH01794A (ja) | 1989-01-05 |
| JPS64794A JPS64794A (en) | 1989-01-05 |
| JP2611304B2 true JP2611304B2 (ja) | 1997-05-21 |
Family
ID=26368696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63030364A Expired - Lifetime JP2611304B2 (ja) | 1987-02-26 | 1988-02-12 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2611304B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0417951U (ja) * | 1990-06-01 | 1992-02-14 | ||
| JP3162485B2 (ja) * | 1992-06-24 | 2001-04-25 | 株式会社東芝 | マルチチップモジュール |
| JP4960854B2 (ja) * | 2007-12-27 | 2012-06-27 | 日本特殊陶業株式会社 | 電子部品検査装置用配線基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0098295B1 (en) * | 1982-01-13 | 1986-08-20 | Elxsi | Improved backplane power connection system |
| JPS63284898A (ja) * | 1987-05-15 | 1988-11-22 | Ibiden Co Ltd | 表面実装部品用シ−ルドパッケ−ジ |
-
1988
- 1988-02-12 JP JP63030364A patent/JP2611304B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS64794A (en) | 1989-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136471A (en) | Laminate wiring board | |
| KR100253028B1 (ko) | 반도체장치용다층리드프레임 | |
| US4466181A (en) | Method for mounting conjoined devices | |
| JPH0236285Y2 (ja) | ||
| US5473190A (en) | Tab tape | |
| JP2001015929A (ja) | 多層基板 | |
| JPH11297872A (ja) | 半導体装置 | |
| JP2611304B2 (ja) | 多層配線基板 | |
| US4970572A (en) | Semiconductor integrated circuit device of multilayer interconnection structure | |
| JPH05191002A (ja) | 多層回路板 | |
| JP2629908B2 (ja) | 多層配線基板の給電構造 | |
| JP2664485B2 (ja) | セラミック多層配線板 | |
| JPH0888471A (ja) | 多層印刷配線基板装置及びその製造方法 | |
| JPH01794A (ja) | 多層配線基板 | |
| JP2000101237A (ja) | ビルドアップ基板 | |
| JP2817715B2 (ja) | ボールグリッドアレイ型回路基板 | |
| JP3447496B2 (ja) | 半導体搭載用配線板 | |
| JP2000138251A (ja) | 半導体装置及び配線基板 | |
| JPH09275183A (ja) | インピーダンス制御形の介挿基板と、その介挿基板の製造方法 | |
| JPH05327155A (ja) | 回路モジュール用コネクタ | |
| JPS58205780A (ja) | 感熱印字ヘツド | |
| JP3308448B2 (ja) | 終端抵抗アレー及びこれを備えた基板 | |
| JPH0714938A (ja) | 混成集積回路装置 | |
| JP4401627B2 (ja) | コンタクトプローブの製造方法 | |
| JPH08241935A (ja) | 多層回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |