JP2006344671A - 多層回路基板及びその製造方法 - Google Patents

多層回路基板及びその製造方法 Download PDF

Info

Publication number
JP2006344671A
JP2006344671A JP2005167160A JP2005167160A JP2006344671A JP 2006344671 A JP2006344671 A JP 2006344671A JP 2005167160 A JP2005167160 A JP 2005167160A JP 2005167160 A JP2005167160 A JP 2005167160A JP 2006344671 A JP2006344671 A JP 2006344671A
Authority
JP
Japan
Prior art keywords
layer
opening
wiring
insulating resin
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005167160A
Other languages
English (en)
Inventor
Mamoru Kurashina
守 倉科
Masataka Mizukoshi
正孝 水越
Tomoyuki Abe
知行 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005167160A priority Critical patent/JP2006344671A/ja
Publication of JP2006344671A publication Critical patent/JP2006344671A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】ランドレスで狭ピッチにスタックされ、またビアの結合面と絶縁層の接合面は異なる平面上にある、信頼性の高いスタックビアを有する多層配線の回路基板を作製する。
【解決手段】多層絶縁層中に下に凸の台形断面をなす円錐柱状の導電体が上下に連結した構造のスタックビアであり、またそのスタックビアの連結面と多層絶縁層の接合面とが異なる平面上に配置されている多層回路基板とする。基板上に上層にフォトレジスト層、下層に絶縁樹脂層を有するフィルムを貼付し、レーザ法により両層を一括して開口して下に凸の台形断面をなす円錐柱状のビア用開口部を形成し、そこに金属導電体をめっきで埋め込み、フォトレジスト層を除去することでビアを形成する。このプロセスを繰り返してスタックビア化する製造方法を適用する。
【選択図】図3

Description

本発明は、半導体デバイスを狭いピッチで高密度に搭載可能なモジュールを実現するのに好適な多層に配線された回路基板及びその製造方法に関するものであり、特にそれらにおけるスタックビアの構成及びその製造方法の関するものである。
近年、半導体デバイスの高集積化、高速化による端子の増加や狭ピッチ化により、半導体デバイスを搭載する実装用回路基板においても更なる狭ピッチ化、高密度化が要請されている。この背景のもとに、回路基板の配線効率を上げるため,配線を一層ごとに逐次に形成して,必要な個所だけビアホールで接続するビルドアッププロセスを用いた多層回路基板が適用されてきている。
通常、ビルドアッププロセスによる多層回路基板は、ガラスエポキシなどのプリント基板をベース基板とし、この両面にエポキシ系樹脂層を形成する。次にこのエポキシ系樹脂層にフォトリソグラフィ法やレーザ法によりビアホールを形成し、このエポキシ系樹脂層上にめっき法とフォトリソグラフィ法を組み合わせてビア導電体と配線を形成する。以上の工程を繰り返し、ビルドアップ多層回路基板を形成する。(例えば、特許文献1)
一方、ビアのピッチをより狭く形成することで実装密度を上げる手段として、多層プリント基板の内層については、スルーホールのめっき方法の改良により、スルーホールの上下面に通常形成されるランドを形成しない、いわゆる、ランドレススルーホール化が進んでいる。この様なランドレスの考え方は、多層配線の回路基板に関して、例えば一括形成方式として、NMBI( Neo Manhattan Bump Interconnection、株式会社ノースの商標)法がある。これは基板上に微細なバンプを形成した後、基板を重ねて圧力を加えて基板間をバンプを介して電気的接続する技術である。この、銅―銅の金属接合バンプを持つ層間接続技術により、多層回路基板がランドを形成すること無しに実現できる。(例えば、特許文献2)
特開2002−217541号公報 特開2002−43506号公報
しかし、従来のビルドアッププロセスによって作製された多層配線回路基板の各絶縁層は、熱処理及び化学処理を含む形成プロセスを経た絶縁樹脂材料と未硬化状態の絶縁樹脂材料を接着することによって積層形成されるため、その積層界面は均質では無い。そのため厚み方向の引き剥がし応力や、面に平行方向のせん断応力が作用した場合、絶縁樹脂層の内部ではなく、絶縁樹脂層の積層界面において層間の剥離によって破断するといった現象が発生する。
また、例えば、高速化などの要求から、基板下層にある電源グランド層と基板上に搭載された半導体デバイス間を最短で接続するために、層間接続のビアは、配線層の引き回しとビアとで接続するよりも、スタックビア(ビア−ビア接続)構造によって行う方が有利である。レーザ法によって開口されたビアホールを用いてめっきなどで作製されたビアの柱状の形状は、断面が下側に狭い、つまりビアの根元側が細くなる構造を有しており、この作製法によるビアを用いて上記のスタックビアを形成すると、絶縁樹脂(例えば、エポキシ樹脂)とビア(例えば、銅)との熱膨張率(エポキシ樹脂:〜60ppm/℃、銅:〜17ppm/℃)の不整合により応力が発生し、この応力がビアの根元部に集中しやすい。さらに加えて、ビルドアッププロセスで作製することから、積層した絶縁樹脂層の界面とスタックビアのビア同士の接合面とが同一面に形成されることとなるため、先述の絶縁樹脂界面でのせん断応力が同時に作用し、熱ストレス印加時においてスタックビアの接続信頼性が大きく損なわれる。
他方、ビアピッチの高密度化のためのランドレス化に関しては、先に述べたNMBI(Neo Manhattan Bump Interconnection)法は、スクリーン印刷法と一括プレスによる金属バンプの接続を行う方法を用いているため、例えば、ライン・アンド・スペースが50μm対50μm以下といった微細なパターンの場合は、この方法の適用は非常に困難である。また、従来のビルドアッププロセスにおいては、本発明の方法と対比するために従来方による比較例として後に詳述するように、ビアホール開口後におけるビア中及び配線開口部への導電体導入のためのフォトレジストプロセスに際して、ビア上面にビア部の位置合わせ精度マージンに関わる外縁部のレジスト開口部を伴い、結果としてビア部周囲に位置あわせマージンに相当するランド(外縁導電体パターン)部が形成されるため、事実上、ランドレス化ができず、高密度化が損なわれる。
そこで、本発明の目的は、多層配線の回路基板に関し、特にビルドアッププロセスによる、高密度かつ高信頼性のスタックビアを有する多層回路基板及びその製造方法を提供することにある。
本発明の目的は、多層絶縁層と、前記多層絶縁層中に形成された導電材料からなる配線と、前記多層絶縁層中に、下に凸の台形断面をなす円錐柱状の導電体が上下に複数個連結して形成された導電体連結構造体と、を有することを特徴とする多層回路基板によって、解決が可能となる。
そして、前記多層回路基板において、前記多層絶縁層間の接合面と前記導電体連結構造体の連結面は、異なる平面上に配置されてなることを特徴としている。
さらに、本発明の目的は、基板上に、絶縁樹脂層の上にフォトレジスト層が形成されたレジスト付き樹脂フィルムを、前記絶縁樹脂層を前記基板に対向させて貼り合わせる第1の工程と、前記レジスト付き樹脂フィルム面の第1のビア形成位置において、前記フォトレジスト層及び前記絶縁樹脂層とを一括して、下に凸の台形断面をなす円錐柱状の第1のビア用開口部を形成する第2の工程と、前記第1のビア用開口部に金属導電体を埋め込んで第1のビアを形成する第3の工程と、前記フォトレジスト層を除去し前記絶縁樹脂層を硬化して第1のビア形成絶縁層を形成する第4の工程と、前記第1のビア形成絶縁層上に、前記レジスト付き樹脂フィルムを貼り合わせる第5の工程と、前記第1のビアの上面位置に合わせて、前記フォトレジスト層及び前記絶縁樹脂層とを一括して、下に凸の台形断面をなす円錐柱状の第2のビア用開口部を形成する第6の工程と、前記第2のビア用開口部に金属導電体を埋め込んで、前記第1のビアと連結した第2のビアを形成する第7の工程と、前記フォトレジスト層を除去し前記絶縁樹脂層を硬化して、前記第1のビア形成絶縁層とビアどうしで連結した第2のビア形成絶縁層を形成する第8の工程と、を有することを特徴とする多層回路基板の製造方法、によって、解決が可能となる。
そして、前記多層回路基板の製造方法において、前記第2の工程および前記第6の工程の前または後に、前記フォトレジスト層にリソグラフィプロセスにより、それぞれ第1の配線用開口部および第2の配線用開口部を形成する第9の工程および第10の工程を有し、かつ、前記第3の工程および前記第6の工程において、前記第1のビア用開口部と前記第1の配線用開口部とを、また前記第2のビア用開口部と前記第2の配線用開口部とを、それぞれ同時に金属導電体を埋め込こんで、前記第1のビアと第1の配線、および前記第2のビアと第2の配線を形成することを含むことを特徴としている。
また、基板上に、絶縁樹脂層の上にフォトレジスト層が形成されたレジスト付き樹脂フィルムを、前記絶縁樹脂層を前記基板に対向させて貼り合わせる第1の工程と、前記レジスト付き樹脂フィルム面の第1のビア形成位置において、前記フォトレジスト層及び前記絶縁樹脂層とを一括して、下に凸の台形断面をなす円錐柱状の第1のビア用開口部を形成する第2の工程と、前記第1のビア開口部に前記絶縁樹脂層の厚さ相当の厚さに金属導電体を埋め込む第11の工程と、前記フォトレジスト層にリソグラフィプロセスにより、第1の配線用開口部を形成する第12の工程と、前記第1のビア用開口部と前記第1の配線用開口部に金属導電体を埋め込んで、第1のビアと第1の配線を形成する第13の工程と、前記フォトレジスト層を除去し前記絶縁樹脂層を硬化して第1のビア形成絶縁層を形成する第14の工程と、前記第1のビア形成絶縁層上に、前記レジスト付き樹脂フィルムを貼り合わせる第15の工程と、前記第1のビアの上面位置に合わせて前記フォトレジスト層と前記絶縁樹脂層とを一括して、下に凸の台形断面をなす円錐柱状の第2のビア用開口部を形成する第16の工程と、前記第2のビア開口部に前記絶縁樹脂層の厚さ相当の厚さに金属導電体を埋め込む第17の工程と、全記フォトレジスト層にリソグラフィプロセスにより、第2の配線用開口部を形成する第18の工程と、前記第2のビア用開口部と前記第2の配線用開口部に金属導電体を埋め込んで、第2のビアと第2の配線を形成する第19の工程と、前記フォトレジスト層を除去し前記絶縁樹脂層を硬化して第2のビア形成絶縁層を形成する第20の工程と、を有することを特徴とする多層回路基板の形成方法、によって解決が可能となる。
本発明の多層回路基板により、多層絶縁層中に下に凸の台形断面をなす円錐柱状の導電体が上下に複数個連結して導電体連結構造体が形成されているため、スタックビアである
上下に複数個連結して導電体連結構造体には、その連結部が、いわゆるランドレスになっている。従って、この構成によって、ビルドアッププロセスによる高密度スタックビアの形成が可能となる。
そして、このとき、多層絶縁層間の接合面と前記導電体連結構造体の連結面は、異なる平面上に配置されているため、せん断応力が発生しやすい絶縁樹脂界面の水平位置と、ビアの応力が集中しやすいビア根元部(スタックビアの連結部に相当)の水平位置とが、異なる水平面にあるため、絶縁樹脂との関係からスタックビアに加わる応力が分散され、ビアの接続信頼性をより増すことが可能となる。
また、本発明の多層回路基板の形成方法により、特に、基板上に形成されたレジスト付き樹脂フィルムにおいて、フォトレジスト層と絶縁樹脂層とを一括して、下に凸の台形断面をなす円錐形状のビア用開口部を、例えば、レーザ加工法により形成し、この開口部に、例えばめっき法により、金属導体を埋め込んでビアを形成するため、このビアは絶縁樹脂層の厚さにフォトレジスト層の厚さを加えた高さを持つことになる。ここでフォトレジスト層を除去すると、フォトレジスト層の厚さ分の突起を有するビアが形成される。この形成面上に、再度レジスト付き樹脂フィルムを貼付し、前と同様なプロセスで先に形成されたスタック上に新たにスタックを連結するように積み上げ形成したスタックビアを形成すると、ランドレスに、かつ、ビアの接続面の水平位置と絶縁樹脂界面の水平位置は異なるように形成することが可能となって、高密度で高信頼性のスッタクビアを形成することができる。さらに、フォトレジスト層と絶縁樹脂層の一括開口工程を用いることで、フォトレジストプロセスによるビア形成工程を省略でき、形成工程の短縮にも寄与する。
以下に、本発明の実施の形態を、添付図を参照しつつ説明する。
(第1の実施の形態)
図1〜3は、本発明の第1の実施の形態を示す工程断面図である。
図1における図(1−1)に示すように、ビルドアッププロセスによりスタックビア及び配線を有する多層回路基板を形成するための、ベースとなる基板1(例えば、両面銅貼りのコア基板、松下電工製R1766、0.4mm厚)に、ドリル加工及びスルーホールめっきにより金属導電体を穴埋めして直径80μmのスルービアを形成し、さらに直径60μmのパッド2と50μm幅の配線3が形成されている状況下において(このスルービアは、本図において破線でそのイメージを図示するが、以後、これは本発明に直接的な関係は無いため、図示しない。以下、各工程説明の断面図において同様とする。)、その上に、絶縁樹脂層4(例えば、松下電工製R0880、40μm厚)とフォトレジスト(ドライフィルム)層5(例えば、日立化成製RY−3237、37μm厚)とを貼り合わせた二層構造をなすレジスト付き樹脂フィルム6を貼付する。
ここでは、二層構造をなすレジスト付き樹脂フィルム6を用いているが、基板上に、それぞれ個別に、すなわち、先ず絶縁樹脂層4を貼付し、その上にフォトレジスト層5を貼付することで、基板上に、同様の二層構造を形成しても良い。
次に、図(1−2)に示すように、レーザ法(例えば、CO2ガスレーザあるいはUV−YAGレーザを用いたレーザドリル装置)を用いて、パッド2上の位置において、パッド2の面が露出するように、絶縁樹脂層4とフォトレジスト層5を一括して開口し、ビア用開口部7を形成する。このとき、ビア用開口部7の下径を45μmとなるようにし、ビア開口部7の上径は、結果として60μmが得られた。このビア用開口部の径は所定範囲で任意に選択可能であるが、上記のように下径が上径よりも小さくなる、すなわち、下に凸の台形断面をなす円錐柱状の開口形状となる。
次に、図(1−3)に示すように、配線用開口部8を、所定のマスクを用い、フォトリソグラフィ・プロセスによってフォトレジスト層5の所定の位置に形成する。本実施の形態では、ビア用開口部7を形成後、配線用開口部8を形成したが、先に配線用開口部8を形成し、その後ビア用開口部7を形成することも可能である。
そして、図(1−4)に示すように、レーザ法で開口したビア用開口部7のスミアを、例えばプラズマ処理などのドライエッチングによって除去した後、電解めっき用のシード層9を上部全面に形成する(例えば、アトテック社製無電解めっき液により1μm厚)。
次に、図2における図(2−1)に示すように、ビア用開口部7及び配線用開口部8を同時にめっき法により金属導電体を埋め込み、ビア10及び配線11を形成する。本めっきは、例えば、硫酸銅、硫酸、添加剤からなる水溶液を用いて電解めっき法によって実施し、金属導電体として銅(Cu)を、ビア10の高さが60μmとなるように行った。
その後に、図(2−2)に示すように、例えば、硫酸、過酸化水素水の混合液からなるエッチング液により露出しているシード層9を除去し、さらに、例えば、水酸化カリウム水溶液によりフォトレジスト層5を除去した後、オーブン内で、例えば、170℃、60分の熱処理をして、絶縁樹脂層4の熱硬化処理を行う。本図(2−2)に示されるように、下に凸の台形断面をなす円錐柱状をなすビア10の上径部の面は絶縁樹脂層4の上面より突出し、両者の水平面は一致していない。なお、この図において、ビア10と配線11のいけるシード層成分は実質的にそれら金属導電体中に取り込まれるため、シード層分は図示していない。
以降、同様なプロセスにより、ビア10上に次々とビアを直接連結させるように絶縁樹脂層とともに積み上げ、スタックビアを形成して行く。
すなわち、図(2−3)に示すように、ビア10及び配線11が形成された面上に、絶縁樹脂層12とフォトレジスト層13を貼り合わせた二層構造を有するレジスト付き樹脂フィルムを貼付する。次に、図(2−4)に示すように、ビア10上に位置するように、ビア10の上面が露出するように、レーザ法でレジスト付き樹脂フィルムを開口し、ビア用開口部15を形成する。
そして、図3の図(3−1)に示すように、配線用開口部16をフォトリソグラフィ・プロセスによって、フォトレジスト層13の所定の位置に形成した後、図(3−2)に示すように、シード層17を形成し、図(3−3)に示すように、電解めっき法により、両開口部にビア18、配線19の銅を埋め込む。
その後、図(3−4)に示すように、シード層17の除去、フォトレジスト層13の除去、そして、熱効果処理を経て、ビア10上に電気的に接続されてスタックされたビア18と、所定位置に形成された配線19が形成される。
以上のように、上段に形成されたビア18は下段のビア10と同様な形状、つまり下に凸の台形断面をなす円錐柱状の開口形状をなし、また両ビアの接続部の水平面において絶縁樹脂層4と絶縁樹脂層12との接続界面の水平面とは異なっており、実施例においては、約20μm離れたスタックビア構造の多層回路基板が形成できた。
また、この工程においては、ビア10とビア18の接続のためのランドは形成されていない。これは、上述で明らかなように、ビア用開口部形成にはフォトリソグラフィによるレジストプロセスを適用していない。従って、マスク合わせなどにおける位置合わせマージン、つまり、そのためのランド形成を必要としないためである。本発明では、スタックされるビア間の位置合わせ精度は、レーザ照射(レーザドリル)装置の位置合わせ精度に依存するが、これはおよそ10μm以下の精度で実施可能であり、また、本発明のスタックビアの個々のビア形状は、上記のように下に凸の台形断面をなす円錐柱状であり、上径が大きく、下径が小さくなっているので、ビアのスタックの位置あわせマージンにおいては有利となっている。
上記の工程を繰り返して、6段のスタックビアを有する多層回路基板を作製し、これに対して、125℃〜−65℃、1000サイクルの熱サイクル試験による、熱ストレスを加えた後、このスタックビアの接続抵抗の上昇を評価した。その結果10%以内(通常の信頼性評価における良品判定基準内に入る範囲)の抵抗上昇に抑えることができた。
さらに、上記のようにランドレス構造が可能となり、ビルドアッププロセスにも関わらず、隣接ビア間ピッチが、この場合、120μm程度の狭ピッチパターンを形成することができた。
(第2の実施の形態)
上記、第1の実施の形態で、ビアと配線を一度のめっき工程により、金属導電体(Cu)を埋め込んで形成する方法によったが、ビア上径部分を絶縁樹脂層の表面レベルよりも高く突起するように、より確実に形成するためには、以下に述べる、第2の実施の形態に示す工程を適用することで可能となる。
図4〜5は、本発明の第2の実施の形態を示す工程断面図である。
図4における図(4−1)及び図(4−2)は、上記の図(1−1)及び図(1−2)で示した工程と同じものを示す。すなわち、基板21上にパッド22、配線23が形成されており、その上に絶縁樹脂層24とフォトレジスト層25からなるレジスト付き樹脂フィルム26を貼付し、レーザ法によりパッド22の面が露出するようにビア用開口部27を開口し、スミア除去を行う。
次に、図(4−3)に示すように、全面に電解めっき用シード層28を形成する。
そして、図(4−4)に示すように、電解めっき法によって、ビア用開口部27に、絶縁樹脂層24の厚さと同程度に、第1の埋め込み金属導電体(Cu)29を埋め込む。
次に、図5の図(5−1)に示すように、シード層28を除去し、配線用開口部30を、所定のマスクを用い、フォトリソグラフィ・プロセスによって所定の位置に形成する。
そして、図(5−2)に示すように、再度、全面に電解めっき用シード層31を形成した後、図(5−3)に示すように、ビア用開口部27と配線用開口部30に対し、同時に電解めっき法により第2の埋め込み金属導電体(Cu)32を埋め込む。こうして、ビア用開口部27においては、先に形成した第1の埋め込み金属導電体(Cu)29に追加して第2の埋め込み金属導電体(Cu)32が埋め込まれ、ビア用開口部において、確実に高く突起した埋め込み金属導電体を得る事ができる。
次に、図(5−4)に示すように、シード層31、フォトレジスト層25を除去し、熱効果処理を施して、ビア33及配線34が形成された多層回路基板を得ることができ、以降、上記の工程を繰り返し、スタックビアを形成することができる。
(従来のビルドアッププロセスによる多層回路基板の比較例)
比較例として、従来のビルドアッププロセスによりスタックビアを有する多層回路基板を形成し、その性能を比較評価した。
図6〜8は、比較形成例の工程断面図である。
図6における図(6−1)に示すように、ビルドアッププロセスによりスッタビア及び配線を有する多層回路基板を形成するための、ベースとなる基板101(例えば、両面銅貼りのコア基板、松下電工製R1766、0.4mm厚)に、ドリル加工及びスルーホールめっきにより金属導電体を穴埋めして直径150μmのスルービアを形成し、さらに直径100μmのパッド102と50μmの配線103が形成されている状況下において、((このスルービアは、本図において破線でそのイメージを図示するが、以後、これは本発明に直接的な関係は無いため、図示しない。)、その上に、絶縁樹脂層104(例えば、松下電工製SR−7000、40μm厚)を貼付した。
次に、図(6−2)に示すように、レーザ法(例えば、CO2ガスレーザ、UV−YAGレーザを用いたレーザドリル装置)を用いて、パッド102上の位置において、パッド102の面が露出するように、絶縁樹脂層104を開口し、ビア用開口部105を形成した。このとき、ビア用開口部105の下径を60μmとなるようにし、ビア用開口部105の上径は、結果として80μmが得られた。
次に、図(6−3)に示すように、ビア用開口部105におけるスミアを、例えばプラズマ処理などのドライエッチングによって除去した後、電解めっき用のシード層106を上部全面に形成する(例えば、アトテック社製無電解めっき液により1μm厚)。
次に、図(6−4)に示すように、フォトレジスト(ドライフィルム)層107(例えば、日立化成製RY−3237、37μm厚)を貼り合わせ、所定のマスクとフォトリソグラフィ・プロセスを用い、ビア用開口部105の位置に合わせたビア用フォトレジスト開口部108と所定位置の配線用開口部109を、フォトレジスト層107に開口した。このとき、ビア用フォトレジスト開口部108の口径は、ビア用開口部105の上径80μmにビア位置合わせマージン(図中の2箇所の幅aに示し、これを各10μmとした。)を合わせ、100μmとした。
そして、図7における図(7−1)に示すように、ビア用フォトレジスト開口部108及び配線用開口部109を同時にめっき法により金属導電体を埋め込み、ビア110及び配線111を形成する。本めっきは、例えば、硫酸銅、硫酸、添加剤からなる水溶液を用いて電解めっき法によって実施し、金属導電体として銅(Cu)を、ビア110の高さが60μmとなるように行った。図示したように、形成されたビア110は、図中bで示した平面bを境界として断面台形状の部分(絶縁樹脂層104の厚さ、この場合40μmと同じ高さで、上径80μmを有す)と、位置合わせマージンに起因する幅a(この場合、左右10μm)を含んだ断面矩形状の部分(矩形の高さ、この場合20μmで、幅100μm)が重なり合って形成されている。
その後に、図(7−2)に示すように、例えば、水酸化カリウム水溶液によりフォトレジスト層107を除去した後、例えば、硫酸、過酸化水素水の混合液からなるエッチング液により、露出しているシード層106を除去し、さらにオブーン内で、例えば、170℃、60分の熱処理をして、絶縁樹脂層104の熱硬化処理を行い、一段目のビア110と配線111を形成した。図から明らかのように、ここで形成されたビア110は、上述のように、実質2つの領域を分ける平面bの境界面を有し、またこの平面bは絶縁樹脂層104の表面と同一面であることに注意を要する。つまり、このビア110には、平面bで分けられた、ビア機能部分(断面矩形状の部分)と実質的な接続用ランド機能部分(左右に幅a相当延びた断面矩形状の部分)を有し、後者部分の下面の一部は絶縁樹脂層104に接している。
こうして、形成されたビア110及び配線111を有する基板上に、同様なプロセスを複数回繰り返して用い、スタックビアを形成して行く。
すなわち、次のスタックビアを形成するために、図(7−3)に示すように、絶縁樹脂層112を貼り合わせ、図(7−4)に示すように、レーザ法によりビア110の表面が露出するように、スタックビアを形成すべく新たなビア用開口部113を開口する。開口サイズなどは全工程と同様である。そして電解めっき用のシード層114を形成する。
次に、図8の図(8−1)に示すように、フォトレジスト層115を貼り合わせた後、マスクを用いたフォトリソグラフィ・プロセスにより、フォトレジスト層115に所定のサイズのビア用フォトレジスト開口部116と配線用開口部117を形成した。ここにおいても、ビア用開口部113の上径(80μm)にビア位置合わせマージン(図中a、各10μm)をあわせた開口径100μmをビア用フォトレジスト開口部116は有する。
そして、先に述べた工程と同様に、図(8−2)に示すように、ビア用フォトレジスト開口部116及び配線用開口部117を同時にめっき法により金属導電体を埋め込み、ビア118及び配線119を形成する。金属導電体として銅(Cu)を、ビア10の高さが60μmとなるように行った。
その後に、図(8−3)に示すように、フォトレジスト層115を除去した後、露出しているシード層114を除去し、さらに熱処理をして、絶縁樹脂層104の熱硬化処理を行った。こうして、スタックされたビア118を形成した。この結果、先と同じように、ビア118においても、2つの領域を分ける平面bの境界面を有し、また下層に形成されているビア110における2つの領域を分ける境界面の平面bは、絶縁樹脂層104と絶縁樹脂層112の層間境界の平面と一致していることとなる。以降、同様のプロセスを繰り返して、この方法による6段のスタックビアを有する多層回路基板を形成した。
こうして作製した、ビア接続領域の接続形成面と絶縁樹脂層の界面とが同一平面となっている、この多層回路基板を、先と同様の条件、すなわち125℃〜−65℃、1000サイクルの熱サイクル試験による、熱ストレスを加えた後、このスタックビアの接続抵抗の上昇を評価した。その結果、10%以上の抵抗上昇が見られ、さらにビア部での断線に至る箇所も見られた。また、この方法は、実質的に、ビア間にランドを有する接続構造であり、そのため、隣接するビア間のピッチは200μm程度と、本発明の方法によるものの約2倍程度のピッチの多層回路基板にならざるを得ないものとなった。
以上のように、比較例との比較結果から、本発明によるスタックビアを有する多層回路基板は、従来の方法によるものに比べ、信頼性の向上が図られている点、高ピッチ化実現の点、さらに工程短縮の点などにおいて、明らかに有効性を示すことができた。
以上の実施例を含む実施の形態に関し、更に以下の付記を開示する。
(付記1)多層絶縁層と、
前記多層絶縁層中に形成された導電材料からなる配線と、
前記多層絶縁層中に、下に凸の台形断面をなす円錐柱状の導電体が上下に複数個連結して形成された導電体連結構造体と、
を有することを特徴とする多層回路基板。
(付記2)前記多層絶縁層間の接合面と前記導電体連結構造体の連結面は、異なる平面上に配置されてなることを特徴とする、付記1に記載の多層回路基板。
(付記3)前記導電体連結構造体と前記配線とが導電接続していることを特徴とする、付記1または2記載の多層回路基板。
(付記4)前記多層絶縁層は絶縁樹脂からなることを特徴とする、付記1ないし3のいずれかに記載の多層回路基板。
(付記5)基板上に、絶縁樹脂層の上にフォトレジスト層が形成されたレジスト付き樹脂フィルムを、前記絶縁樹脂層を前記基板に対向させて貼り合わせる第1の工程と、
前記レジスト付き樹脂フィルム面の第1のビア形成位置において、前記フォトレジスト層及び前記絶縁樹脂層とを一括して、下に凸の台形断面をなす円錐柱状の第1のビア用開口部を形成する第2の工程と、
前記第1のビア用開口部に金属導電体を埋め込んで第1のビアを形成する第3の工程と、
前記フォトレジスト層を除去し前記絶縁樹脂層を硬化して第1のビア形成絶縁層を形成する第4の工程と、
前記第1のビア形成絶縁層上に、前記レジスト付き樹脂フィルムを貼り合わせる第5の工程と、
前記第1のビアの上面位置に合わせて、前記フォトレジスト層及び前記絶縁樹脂層とを一括して、下に凸の台形断面をなす円錐柱状の第2のビア用開口部を形成する第6の工程と、
前記第2のビア用開口部に金属導電体を埋め込んで、前記第1のビアと連結した第2のビアを形成する第7の工程と、
前記フォトレジスト層を除去し前記絶縁樹脂層を硬化して、前記第1のビア形成絶縁層とビアどうしで連結した第2のビア形成絶縁層を形成する第8の工程と、
を有することを特徴とする多層回路基板の製造方法。
(付記6)前記第2の工程および前記第6の工程の前または後に、前記フォトレジスト層にリソグラフィプロセスにより、それぞれ第1の配線用開口部および第2の配線用開口部を形成する第9の工程および第10の工程を有し、かつ、前記第3の工程および前記第6の工程において、前記第1のビア用開口部と前記第1の配線用開口部とを、また前記第2のビア用開口部と前記第2の配線用開口部とを、それぞれ同時に金属導電体を埋め込こんで、前記第1のビアと第1の配線、および前記第2のビアと第2の配線を形成することを含むことを特徴とする、付記5記載の多層回路基板の製造方法。
(付記7)基板上に、絶縁樹脂層の上にフォトレジスト層が形成されたレジスト付き樹脂フィルムを、前記絶縁樹脂層を前記基板に対向させて貼り合わせる第1の工程と、
前記レジスト付き樹脂フィルム面の第1のビア形成位置において、前記フォトレジスト層及び前記絶縁樹脂層とを一括して、下に凸の台形断面をなす円錐柱状の第1のビア用開口部を形成する第2の工程と、
前記第1のビア開口部に前記絶縁樹脂層の厚さ相当の厚さに金属導電体を埋め込む第11の工程と、
前記フォトレジスト層にリソグラフィプロセスにより、第1の配線用開口部を形成する第12の工程と、
前記第1のビア用開口部と前記第1の配線用開口部に金属導電体を埋め込んで、第1のビアと第1の配線を形成する第13の工程と、
前記フォトレジスト層を除去し前記絶縁樹脂層を硬化して第1のビア形成絶縁層を形成する第14の工程と、
前記第1のビア形成絶縁層上に、前記レジスト付き樹脂フィルムを貼り合わせる第15の工程と、
前記第1のビアの上面位置に合わせて前記フォトレジスト層と前記絶縁樹脂層とを一括して、下に凸の台形断面をなす円錐柱状の第2のビア用開口部を形成する第16の工程と、
前記第2のビア開口部に前記絶縁樹脂層の厚さ相当の厚さに金属導電体を埋め込む第17の工程と、
全記フォトレジスト層にリソグラフィプロセスにより、第2の配線用開口部を形成する第18の工程と、
前記第2のビア用開口部と前記第2の配線用開口部に金属導電体を埋め込んで、第2のビアと第2の配線を形成する第19の工程と、
前記フォトレジスト層を除去し前記絶縁樹脂層を硬化して第2のビア形成絶縁層を形成する第20の工程と、
を有することを特徴とする多層回路基板の形成方法。
(付記8)前記第1の工程に代わり、基板上に絶縁樹脂層を貼付し、その上にフォトレジスト層を貼付する工程を有すことを特徴とする、付記5ないし7のいずれかに記載の多層回路基板の製造方法。
(付記9)前記第2および第6およびの第16の工程は、レーザ加工法により行うことを特徴とする、付記5または7または8記載の多層回路基板の製造方法。
(付記10)前記金属導電体の埋め込みは、めっき法により行うことを特徴とする、付記5ないし9のいずれかに記載の多層回路基板の製造方法。
(付記11)前記絶縁樹脂層は熱硬化性樹脂からなり、前記第4、第8、第14および第20の工程における前記硬化は、加熱処理によることを特徴とする、付記5ないし10のいずれかに記載の多層回路基板の製造方法。
本発明の第1の実施の形態を示す工程断面図(その1) 本発明の第1の実施の形態を示す工程断面図(その2) 本発明の第1の実施の形態を示す工程断面図(その3) 本発明の第2の実施の形態を示す工程断面図(その1) 本発明の第2の実施の形態を示す工程断面図(その2) 比較形成例の工程断面図(その1) 比較形成例の工程断面図(その2) 比較形成例の工程断面図(その3)
符号の説明
1、21、101 基板
2、22、102 パッド
3、23、103 配線
4、12、24、104、112 絶縁樹脂層
5、13、25、107、115 フォトレジスト層
6、14、26 レジスト付き樹脂フィルム
7、15、27、105、113 ビア用開口部
8、16、30、109、117 配線用開口部
9、17、28、31、106、114 シード層
10、18、33、110、118 ビア
11、19、34、111、119 配線
29 第1の埋め込み金属導電体
32 第2の埋め込み金属導電体
108、116 ビア用フォトレジスト開口部

Claims (5)

  1. 多層絶縁層と、
    前記多層絶縁層中に形成された導電材料からなる配線と、
    前記多層絶縁層中に、下に凸の台形断面をなす円錐柱状の導電体が上下に複数個連結して形成された導電体連結構造体と、
    を有することを特徴とする多層回路基板。
  2. 前記多層絶縁層間の接合面と前記導電体連結構造体の連結面は、異なる平面上に配置されてなることを特徴とする、請求項1に記載の多層回路基板。
  3. 基板上に、絶縁樹脂層の上にフォトレジスト層が形成されたレジスト付き樹脂フィルムを、前記絶縁樹脂層を前記基板に対向させて貼り合わせる第1の工程と、
    前記レジスト付き樹脂フィルム面の第1のビア形成位置において、前記フォトレジスト層及び前記絶縁樹脂層とを一括して、下に凸の台形断面をなす円錐柱状の第1のビア用開口部を形成する第2の工程と、
    前記第1のビア用開口部に金属導電体を埋め込んで第1のビアを形成する第3の工程と、
    前記フォトレジスト層を除去し前記絶縁樹脂層を硬化して第1のビア形成絶縁層を形成する第4の工程と、
    前記第1のビア形成絶縁層上に、前記レジスト付き樹脂フィルムを貼り合わせる第5の工程と、
    前記第1のビアの上面位置に合わせて、前記フォトレジスト層及び前記絶縁樹脂層とを一括して、下に凸の台形断面をなす円錐柱状の第2のビア用開口部を形成する第6の工程と、
    前記第2のビア用開口部に金属導電体を埋め込んで、前記第1のビアと連結した第2のビアを形成する第7の工程と、
    前記フォトレジスト層を除去し前記絶縁樹脂層を硬化して、前記第1のビア形成絶縁層とビアどうしで連結した第2のビア形成絶縁層を形成する第8の工程と、
    を有することを特徴とする多層回路基板の製造方法。
  4. 前記第2の工程および前記第6の工程の前または後に、前記フォトレジスト層にリソグラフィプロセスにより、それぞれ第1の配線用開口部および第2の配線用開口部を形成する第9の工程および第10の工程を有し、かつ、前記第3の工程および前記第6の工程において、前記第1のビア用開口部と前記第1の配線用開口部とを、また前記第2のビア用開口部と前記第2の配線用開口部とを、それぞれ同時に金属導電体を埋め込こんで、前記第1のビアと第1の配線、および前記第2のビアと第2の配線を形成することを含むことを特徴とする、請求項4記載の多層回路基板の製造方法。
  5. 基板上に、絶縁樹脂層の上にフォトレジスト層が形成されたレジスト付き樹脂フィルムを、前記絶縁樹脂層を前記基板に対向させて貼り合わせる第1の工程と、
    前記レジスト付き樹脂フィルム面の第1のビア形成位置において、前記フォトレジスト層及び前記絶縁樹脂層とを一括して、下に凸の台形断面をなす円錐柱状の第1のビア用開口部を形成する第2の工程と、
    前記第1のビア開口部に前記絶縁樹脂層の厚さ相当の厚さに金属導電体を埋め込む第11の工程と、
    前記フォトレジスト層にリソグラフィプロセスにより、第1の配線用開口部を形成する第12の工程と、
    前記第1のビア用開口部と前記第1の配線用開口部に金属導電体を埋め込んで、第1のビアと第1の配線を形成する第13の工程と、
    前記フォトレジスト層を除去し前記絶縁樹脂層を硬化して第1のビア形成絶縁層を形成する第14の工程と、
    前記第1のビア形成絶縁層上に、前記レジスト付き樹脂フィルムを貼り合わせる第15の工程と、
    前記第1のビアの上面位置に合わせて前記フォトレジスト層と前記絶縁樹脂層とを一括して、下に凸の台形断面をなす円錐柱状の第2のビア用開口部を形成する第16の工程と、
    前記第2のビア開口部に前記絶縁樹脂層の厚さ相当の厚さに金属導電体を埋め込む第17の工程と、
    全記フォトレジスト層にリソグラフィプロセスにより、第2の配線用開口部を形成する第18の工程と、
    前記第2のビア用開口部と前記第2の配線用開口部に金属導電体を埋め込んで、第2のビアと第2の配線を形成する第19の工程と、
    前記フォトレジスト層を除去し前記絶縁樹脂層を硬化して第2のビア形成絶縁層を形成する第20の工程と、
    を有することを特徴とする多層回路基板の形成方法。
JP2005167160A 2005-06-07 2005-06-07 多層回路基板及びその製造方法 Pending JP2006344671A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005167160A JP2006344671A (ja) 2005-06-07 2005-06-07 多層回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005167160A JP2006344671A (ja) 2005-06-07 2005-06-07 多層回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006344671A true JP2006344671A (ja) 2006-12-21

Family

ID=37641431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005167160A Pending JP2006344671A (ja) 2005-06-07 2005-06-07 多層回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006344671A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100101851A1 (en) * 2008-10-27 2010-04-29 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236934A (ja) * 1995-02-23 1996-09-13 Murata Mfg Co Ltd 多層配線基板の製造方法
JPH11238970A (ja) * 1998-02-19 1999-08-31 Mitsubishi Electric Corp 多層プリント基板および多層プリント基板の製造方法
JP2001185845A (ja) * 1999-12-15 2001-07-06 Internatl Business Mach Corp <Ibm> 電子部品の製造方法及び該電子部品
JP2001345539A (ja) * 2000-06-01 2001-12-14 Matsushita Electric Ind Co Ltd 埋設型配線基板の製造方法
JP2003069226A (ja) * 2001-08-23 2003-03-07 Toppan Printing Co Ltd 半導体装置用基板及びその製造方法
JP2003133735A (ja) * 2001-10-23 2003-05-09 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
JP2004063904A (ja) * 2002-07-30 2004-02-26 Ngk Spark Plug Co Ltd ビルドアップ多層プリント配線板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236934A (ja) * 1995-02-23 1996-09-13 Murata Mfg Co Ltd 多層配線基板の製造方法
JPH11238970A (ja) * 1998-02-19 1999-08-31 Mitsubishi Electric Corp 多層プリント基板および多層プリント基板の製造方法
JP2001185845A (ja) * 1999-12-15 2001-07-06 Internatl Business Mach Corp <Ibm> 電子部品の製造方法及び該電子部品
JP2001345539A (ja) * 2000-06-01 2001-12-14 Matsushita Electric Ind Co Ltd 埋設型配線基板の製造方法
JP2003069226A (ja) * 2001-08-23 2003-03-07 Toppan Printing Co Ltd 半導体装置用基板及びその製造方法
JP2003133735A (ja) * 2001-10-23 2003-05-09 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
JP2004063904A (ja) * 2002-07-30 2004-02-26 Ngk Spark Plug Co Ltd ビルドアップ多層プリント配線板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100101851A1 (en) * 2008-10-27 2010-04-29 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR101015704B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
KR20060047178A (ko) 반도체 장치
KR20070059186A (ko) 상호접속 소자를 제조하는 구조와 방법, 및 이 상호접속소자를 포함하는 다층 배선 기판
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2005005673A (ja) 多層樹脂配線基板
JP2010135720A (ja) 金属バンプを持つプリント基板及びその製造方法
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
JP2009253261A (ja) 高密度回路基板及びその形成方法
JP3577421B2 (ja) 半導体装置用パッケージ
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
JP2017084997A (ja) プリント配線板及びその製造方法
JP2015207580A (ja) 配線基板およびその製造方法
JP5261756B1 (ja) 多層配線基板
JP2017152536A (ja) プリント配線板及びその製造方法
JP2006100789A (ja) 電気配線構造の製作方法
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
EP1802187A2 (en) Printed circuit board and manufacturing method thereof
JP2007115809A (ja) 配線基板
TWI577250B (zh) 印刷電路板及其製造方法與模組
JP5363377B2 (ja) 配線基板及びその製造方法
JP2006344671A (ja) 多層回路基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110301