CN110999551A - 高密度互连粘合带 - Google Patents

高密度互连粘合带 Download PDF

Info

Publication number
CN110999551A
CN110999551A CN201880051237.9A CN201880051237A CN110999551A CN 110999551 A CN110999551 A CN 110999551A CN 201880051237 A CN201880051237 A CN 201880051237A CN 110999551 A CN110999551 A CN 110999551A
Authority
CN
China
Prior art keywords
layer
interconnect
substrate
pads
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880051237.9A
Other languages
English (en)
Other versions
CN110999551B (zh
Inventor
冈本圭司
堀部晃启
森裕幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN110999551A publication Critical patent/CN110999551A/zh
Application granted granted Critical
Publication of CN110999551B publication Critical patent/CN110999551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73211—Bump and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

公开了一种通过使用互连衬底来互连芯片的技术。互连衬底包括：基底衬底；在基底衬底上的第一电极组，用于待安装的第一芯片；以及在基底衬底上的第二组电极，用于待安装的第二芯片。互连衬底还包括互连层，该互连层包括用于第一芯片的第一组焊盘，用于第二芯片的第二组焊盘，迹线和有机绝缘材料。互连层设置在基础衬底上并且位于基础衬底上的在第一组电极与第二组电极之间的限定区域内。

Description

高密度互连粘合带
技术领域
本发明总体上涉及互连技术，更具体地，涉及用于互连安装在其上的芯片的互连衬底，包括该互连衬底的电子器件，承载结构的互连层及其制造方法。
背景技术
响应于对芯片(或管芯)之间的宽带信号传输的增长的需求，已经提出了针对芯片之间的高密度互连的几种技术，包括硅中介层、EMIB(嵌入式多管芯互连桥)以及iTHOP(集成薄膜高密度有机包装)。
硅中介层技术需要昂贵的BEOL(生产线后端)工艺以在硅中介层上形成高密度电路，并且需要TSV(贯穿硅通孔)制造工艺来连接其前表面和后表面上的金属化层。此外由于制造TSV的硅是半导体而不是绝缘体，所以TSV还引起大的插入损耗。
由于有机衬底与嵌入在有机衬底中的硅桥互连组件之间的CTE(热膨胀系数)不匹配，EMIB(嵌入式多管芯互连桥)遭受机械应力的问题，导致互连可靠性和成品率的负面影响。
iTHOP需要昂贵的化学机械抛光(CMP)工艺以及精细的制造工艺，以在有机堆积衬底上形成高密度互连层。通常在其上制造互连层的有机衬底是不稳定且翘曲的衬底。因此，成品率会降低。
因此，需要一种新颖的结构，该结构能够在安装于其上的芯片之间实现廉价，高密度的互连，同时保持互连的可靠性。
发明内容
根据本发明的实施例，提供了一种用于互连芯片的互连衬底。互连衬底包括：基底衬底；在基底衬底上的第一电极组，用于待安装的第一芯片；以及在基底衬底上的第二组电极，用于待安装的第二芯片。互连衬底还包括互连层，该互连层包括用于第一芯片的第一组焊盘，用于第二芯片的第二组焊盘，多条迹线和有机绝缘材料。在互连衬底中，互连层设置在基础衬底上并且位于第一组电极和第二组电极之间的基础衬底上的限定区域内。
在根据本发明实施例的互连衬底中，芯片之间的信号传输可以通过设置在基础衬底上并且位于基础衬底上的限定区域内的互连层来实现。此外，互连层包括有机绝缘材料。因此，可以在保持互连的可靠性的同时增加互连的密度。可以减少插入损耗，并且还可以提高其生产率。
在优选的实施方式中，互连层还包括结合至基础衬底的底部粘合层。通过采用能够使互连层与基础衬底接合的结构，可以将具有与基础衬底分开精确地形成的互连的基础衬底和互连层组装。
在另一个优选实施例中，基础衬底是有机衬底，并且通过在支撑衬底上制造互连层的结构并将没有支撑衬底的结构转移到基础衬底上来提供互连层。由于互连层和基础衬底均由有机材料制成，并且在其上已经制造有互连层的结构的支撑衬底不再存在于互连衬底中，因此基础衬底与提供互连的成员之间的热膨胀系数(CTE)不匹配可以优选地减轻。
根据本发明的另一实施例，提供了一种互连层承载结构，用于将互连层转移到衬底上。互连层承载结构包括支撑衬底，在支撑衬底上的剥离层和在剥离层上的互连层结构。互连层结构包括有机绝缘材料，配置为面向支撑衬底的第一组焊盘，配置为面向支撑衬底的第二组焊盘以及嵌入在有机绝缘材料中的多个迹线。互连层结构还包括形成在有机绝缘材料的顶部上的粘合层。
根据本发明另一实施例的互连层承载结构可以用于将精确形成的互连层转移到衬底上，以制造上述互连衬底。可以在保持互连的可靠性的同时增加互连的密度。提供互连层承载结构可以降低生产成本并提高互连衬底的生产成品率。
根据本发明的另一个实施例，提供了一种制造用于互连安装在其上的芯片的互连衬底的方法。该方法包括制备在其上设置有用于第一芯片的第一组电极和用于第二芯片的第二组电极的基础衬底。该方法还包括附接互连层到基础衬底，使得互连层位于基础衬底上的在第一组电极和第二组电极之间的限定区域处。在该方法中，互连层包括用于第一芯片的第一组焊盘、用于第二芯片的第二组焊盘、多条迹线和有机绝缘材料。
根据本发明的另一实施例，使得能够在芯片之间进行信号传输的互连层被附接到基础衬底。因此，可以在不同于基础衬底的另一衬底上制造互连层，从而使得可以精确地形成互连层中的互连。因此，可以在保持互连的可靠性的同时增加互连的密度。此外，由于可以在将互连层附着至基础衬底之前对其进行检查，因此可以提高互连衬底的生产率。
在一个实施例中，附接互连层包括将互连层承载结构放置在基础衬底上，其中，互连层承载结构包括互连层、在互连层上的剥离层和在剥离层上的支撑衬底。在该方法中，附接互连层包括通过去除剥离层而将互连层从支撑衬底进一步剥离。从而，可以在基础衬底上有效地制造互连层。
在另一个实施例中，支撑衬底具有透明性。在该方法中，去除剥离层包括通过穿过支撑衬底的照射来烧蚀剥离层。从而，可以从附接到基础衬底的互连层有效地去除支撑衬底。
根据本发明的另一个实施例，提供了一种用于制造互连层承载结构的方法，该结构用于将互连层转移到衬底上。该方法包括制备支撑衬底。该方法还包括在支撑衬底上施加剥离层。该方法还包括形成具有多个开口的第一有机绝缘材料层。该方法包括进一步在开口中构建多个焊盘以及在第一有机绝缘材料层上构建多个迹线。该方法还包括在多个迹线和第一有机绝缘材料层上进一步形成第二有机绝缘材料层。
通过根据本发明另一实施例的方法制造的互连层承载结构可以用于将精确形成的互连层转移到衬底上以制造上述互连衬底。可以在保持互连的可靠性的同时增加互连的密度。提供互连层承载结构可以降低生产成本并提高互连衬底的生产成品率。
根据本发明的另一实施例，提供了一种包括上述互连衬底的电子设备。电子设备还包括安装在互连衬底上的第一芯片，其中第一芯片位于与互连层的第一组电极和第一组焊盘相对应的位置。电子设备还包括安装在互连衬底上的第二芯片，其中第二芯片位于与互连衬底的第二组电极和第二组焊盘相对应的位置。
根据本发明的另一实施例的电子设备可以具有较高密度的可靠互连。
根据本发明的另一个实施例，提供了一种用于制造电子器件的方法。该方法包括制备上述互连衬底。该方法还包括将第一芯片放置在互连衬底上。该方法还包括将第二芯片放置在互连衬底上。该方法包括将第一芯片和第二芯片进一步固定在互连衬底上。
通过根据本发明的另一实施例的方法制造的电子设备可以具有较高密度的可靠互连。
通过本发明的技术实现了附加的特征和优点。在此详细描述本发明的其他实施例和方面，并且将其视为所要求保护的发明的一部分。
附图说明
在说明书的结论处的权利要求中特别指出并明确要求保护被视为本发明的主题。通过以下结合附图的详细描述，本发明的前述和其他特征和优点将变得显而易见。注意，附图中元件和层的尺寸和相对位置不必按比例绘制。这些元素或层中的一些会被任意放大和放置，以提高绘图的清晰度。
图1A示出了根据本发明实施例的互连衬底沿图1B所示的线X-X的截面示意图；
图1B示出了根据本发明实施例的互连衬底的俯视示意图；
图2示出了根据本发明实施例的可用于将互连层转移到目标衬底上的互连层承载结构的示意图；
图3A示出了根据本发明实施例的在将互连层附接到互连衬底之前的结构的截面图；
图3B示出了根据本发明实施例的在将互连层附接到互连衬底之后的结构的截面图；
图4A示出了根据本发明的一个实施例的被转移到互连衬底的互连层的截面图；
图4B示出了根据本发明的实施例的已经被施加到去除了剥离(release)层的互连衬底的互连层的截面图
图4C示出了根据本发明实施例的应用于互连衬底的互连层的截面图；
图5A示出了根据本发明的实施例的在芯片安装之前包括互连衬底作为中介层的电子设备的俯视图；
图5B示出了根据本发明的实施例的在芯片安装之后包括互连衬底作为中介层的电子设备的俯视图；
图5C示出了根据本发明的实施例的包括互连衬底作为中介层的电子设备沿着图5B的线Y-Y的侧视图；
图6示出了根据本发明的实施例的围绕互连层的电子设备的截面图；
图7A示出了根据本发明的实施例的在芯片安装之前的电子设备的截面图；
图7B示出了根据本发明的实施例的在芯片安装之后的电子设备的截面图；
图7C示出根据本发明的实施例的在芯片安装和底部填充之后的电子设备的截面图；
图8示出了根据本发明的实施例的互连层中的焊盘和迹线的布局的示意图；
图9A描绘了根据本发明的另一实施例的包括具有两个安装的芯片的互连衬底的电子设备的示意图；
图9B描绘了根据本发明的另一实施例的包括具有五个安装的芯片的互连衬底的电子设备的示意图；
图10A示出了根据本发明实施例的支撑衬底和用于互连层的承载结构的截面图；
图10B示出了根据本发明的一个实施例的在图10A的承载结构上形成的剥离层的截面图；
图10C示出了根据本发明实施例的在图10B的承载结构上形成的第一种子金属层的截面图；
图10D示出了根据本发明实施例的形成在图10C的承载结构上的绝缘材料层的截面图；
图10E示出了根据本发明实施例的用于处理图10D的承载结构的光掩模的截面图；
图10F示出了根据本发明实施例的具有带有金属堆叠的开口的图10E的承载结构的截面图；
图11A示出了根据本发明的实施例的具有施加的第二种子金属层的图10F的支撑结构的截面图；
图11B示出了根据本发明实施例的用抗蚀剂和光掩模处理的图11A的支撑结构的截面图；
图11C示出了根据本发明实施例的具有沉积的导电材料的图11B的支撑结构的截面图；
图11D示出了根据本发明实施例的从第二种子金属层去除了抗蚀剂的图11C的支撑结构的截面图；
图12A示出了根据本发明的一个实施例的去除了第二种子金属层的图11D的支撑衬底的截面图；
图12B示出了根据本发明的一个实施例的具有施加的第二有机绝缘材料的图12A的支撑衬底的截面图；
图12C示出了根据本发明的一个实施例的具有施加的粘合层的图12B的支撑衬底的截面图；
图12D示出了根据本发明的实施例的正进行切割的图12C的支撑衬底的截面图；
图13A示出了根据本发明的另一个实施例的现有技术的线后端(BEOL)硅中介层封装的示意图；
图13B示出了根据本发明的另一个实施例的现有技术的嵌入式多管芯互连桥(EMIB)硅中介层封装的示意图；
图13C示出了根据本发明的另一个实施例的现有技术的集成薄膜高密度有机封装(iTHOP)硅中介层封装的示意图。
具体实施方式
现在，将使用特定的实施方式来描述本发明，并且下文中描述的实施方式应理解为仅被称为示例，而无意于限制本发明的范围。
根据本发明的一个或多个实施例涉及一种互连衬底，一种包括该互连衬底的电子设备，一种用于制造互连衬底的互连层承载结构，一种用于制造互连衬底的方法，一种用于制造电子器件的方法和一种用于制造互连层承载结构的方法，其中以新颖的方式实现了安装在互连衬底上的芯片之间的高密度互连。
在下文中，参考图1A、1B，描述了根据本发明示例性实施例的互连衬底的示意图。
图1A、1B示出了用于要安装在其上的互连芯片的互连衬底100的示意图。图1A示出了互连衬底100的截面图，图1B示出了互连衬底100的俯视图。注意，图1A中所示的截面图对应于在图1B的俯视图中用“X”表示的截面。
如图1A所示，互连衬底100包括有机基础衬底110；在有机基础衬底110的上表面形成有多个电极112；并且互连层130设置在有机基础沉底110上。
有机基础衬底110可以是具有适当数量的布线层和层间电介质的堆积衬底，其可以通过任何适当的堆积工艺来制造。有机基础衬底110上的多个电极112可以是堆积衬底的最外层。有机基础衬底110还可在其顶表面上具有对准标记114。注意，出于说明的目的，从附图中省略了有机基础衬底110中的内层结构。
在特定实施例中，互连衬底100还包括形成在有机基础衬底110上的阻焊剂层116。每个电极112可以由阻焊剂层116覆盖并且通过在阻焊剂层116中形成的开口从阻焊剂层116暴露。每个电极112可以具有在阻焊剂116中的开口中形成的预焊料118。电极112的厚度通常可以在几微米到十几微米之间的范围内。阻焊剂层116的厚度可以在其适当的膜厚度的范围内，并且通常可以在10微米至40微米的范围内。
多个电极112可以包括位于互连衬底100上的倒装芯片区域110b处的一组电极(在下文中，被称为第一组)112-1。多个电极112电极还可以包括位于互连衬底100上的不同倒装芯片区域110c处的另一组电极(以下称为第二组)112-2。第二组电极112-2可位于与第一组电极112-1的一定距离处。注意，在图1B的俯视图中描绘了形成在电极112-1、112-2上的预焊料118-1、118-2。倒装芯片区域110b是在随后的芯片安装工艺中将要安装一个芯片(以下称为第一芯片)的区域。倒装芯片区域110c是在随后的芯片安装工艺中将要安装另一芯片(以下称为第二芯片)的区域。
互连层130设置在有机基础衬底110的顶表面上，并且位于第一组电极112-1和第二组电极112-2之间的限定区域110a内。设置互连层130的限定区域110a没有阻焊剂。可以通过使用对准标记114将互连层130精确地定位在限定区域110a处并且附接到有机基础衬底110。注意，用于互连层130的限定区域110a与两个倒装芯片区域110b、110c部分重叠。
进一步参考图1A，还示出了互连层130的更详细的结构。互连层130包括底部粘合层132，通过该底部粘合层132将互连层130固定到有机基础衬底110的顶表面；可以在底部粘合层132上形成的有机绝缘材料134；嵌入有机绝缘材料134中的导电图案136；在互连层130的顶表面130a上暴露出多个焊盘140。在特定实施例中，有机绝缘材料134可以形成互连层130的顶表面130a。
导电图案136可以包括多个迹线136a和多个焊盘部分136b，每个焊盘部分都构成焊盘140。每个焊盘140可以由在焊盘部分136b上形成的导电图案136和金属叠层138的焊盘部分136b制成。
多个焊盘140包括定位在倒装芯片区域110b处的一组焊盘(在下文中，称为第一组)140-1和定位在不同的倒装芯片区域110c处的另一组焊盘(在下文中，称为第二组)140-2。注意，在图1B的俯视图中示出焊盘140-1、140-2的金属叠层138-1、138-2。还应注意，在图1B的俯视图中，由虚线指示了在有机绝缘材料134中形成的迹线136a的边缘。如图1A所示，第一组中的对应焊盘140-1和第二组中的对应焊盘140-2通过对应的迹线136a电耦合。
由于图1B的俯视图示出了互连衬底100的一部分，因此对于图1B中的每个芯片仅存在两个焊盘140和两个电极112。然而，每个芯片的焊盘140的数量和电极114的数量取决于芯片的规格。通常，用于每个芯片的一个或多个电极可以放置在有机基础衬底110上，并且用于每个芯片的一个或多个焊盘可以在互连层130中形成。
如稍后所述，第一组焊盘140-1和第一组电极112-1一起被配置为接收第一芯片的凸块(bumps)。第二组焊盘140-2和第二组电极112-2一起被配置为接收第二芯片的凸块。
在下文中，参考图2，描述了用于将互连层转移到目标衬底上的互连层承载结构120。
图2示出了互连层承载结构的示意图，该结构可用于将互连层130转移到有机基础衬底110上，以制造图1A和1B所示的互连衬底100。图2所示的视图是互连层承载结构120的截面图。
如图2所示，互连层承载结构120包括支撑衬底122、支撑衬底122上的剥离层124、以及剥离层124上的互连层130。注意，图2所示的互连层130被示出为相对于图1A所示的视图上下颠倒。
支撑衬底122是用于在其上制造互连层130的刚性且稳定的衬底。支撑衬底122适当地是任何衬底，只要其提供足够的刚性和稳定性即可。在一个或多个实施例中，支撑衬底122可以是包括玻璃、半导体、陶瓷等的无机衬底。在一个实施例中，支撑衬底122例如，是玻璃衬底，因为玻璃衬底具有透明性和热膨胀系数(CTE)
Figure BDA0002380469310000091
与硅衬底相比，更接近于用于构建互连层130的有机材料的热膨胀系数。这样的玻璃衬底可以包括苏打石灰玻璃、硼硅酸盐玻璃、熔融石英、合成石英玻璃、仅举几个例子。
剥离层124是被配置为通过适当处理从支撑衬底122剥离互连层130的剥离涂层。当支撑衬底122具有透明性时，可以从支撑衬底122的背面向剥离层124照射UV(紫外线)/IR(红外)/可见光，以从支撑衬底122剥离互连层130。
在一个或多个实施例中，剥离层124可以是任何已知的光敏剥离层，其允许使用晶片键合/脱键技术领域中的激光照射从支撑衬底界面脱键。在特定实施例中，可以将吸收的光能转换成热的光热转换剥离涂层用作剥离层124。在另一个特定实施例中，可以在紫外光谱中具有高吸收性的UV烧蚀层可以被用作剥离层124。在这些特定实施例中，可以通过使用激光照射烧蚀剥离层124来燃烧、毁坏或分解剥离层124，以便在互连层130固定到有机基础衬底110之后从支撑衬底122剥离互连层130。
在其他实施例中，剥离层124可以是热或紫外线可剥离的粘合层，其粘合性质由于热或紫外线照射而消失或降解。如果需要，可以在剥离之后清洁剥离层124的残留物。在其他实施方式中，可以采用机械剥离法、热剥离法、溶剂剥离法等公知的脱键方法。
如图2所示，互连层承载结构120还可在剥离层124和互连层130之间包括种子金属层126。种子金属层126可用于通过电镀在支撑衬底122上沉积导电材料(例如，金属叠层138)。在特定实施例中，籽晶金属层126可以由Ti/Cu叠层制成。
如参照图1A所描述的，互连层130包括有机绝缘材料134、被配置为面向支撑衬底122的多个焊盘140、嵌入有机绝缘材料134中的多个迹线136a。互连层130还包括形成在有机绝缘材料134的顶部上的(顶部)粘合层132。在特定实施例中，粘合层132可以完全覆盖有机绝缘材料134的顶表面。
多个焊盘140包括第一组焊盘140-1和第二组焊盘140-2，其中焊盘140-1和焊盘140-2的每对应对通过对应于迹线136a之一耦合。有机绝缘材料134可以设置在种子金属层126上。焊盘140可以在有机绝缘材料134的底表面处与种子金属层126接触。在所描述的实施例中，每个焊盘140包括在种子金属层126上形成的叠层138。
用于粘合层132的材料可以由粘合材料中的任何一种制成，其可以是热固性或热塑性聚合物材料，包括环氧树脂、丙烯酸树脂，仅举几个例子。有机绝缘材料134可以是光敏绝缘树脂中的任何一种，例如PI(聚酰亚胺)、BCB(苯并环丁烯)、聚苯并恶唑(PBO)或其他光敏聚合物。包括迹线136a和焊盘部分136b的导电图案136可以由金属材料(例如，Cu、Al等)和其他导电材料中的任一种制成。在特定实施例中，金属铜可以用于导电图案136。金属叠层138可以是但不限于Au/Pd/Ni叠层，其在芯片及其凸块连接的有机基础衬底110的一侧上用作冶金材料。
如图2所示，以由有机材料形成的粘合带的形式提供在支撑衬底122上制造的互连层130。稍后将描述制造互连层承载结构120的工艺。
在下文中，参考图3A-3B和图4A-4C，描述了根据本发明示例性实施例的通过使用互连层承载结构来制造互连衬底的工艺。图3A-3B和图4A-4C示出了在互连衬底100的制造工艺的每个步骤处获得的结构的截面图。
如图3A所示，制造工艺可以包括制备有机基础衬底110和互连层承载结构120的步骤。通过该步骤制备的有机基础衬底110可以设置有具有预焊料118和在其上形成的阻焊层116的多个电极112。注意，在有机基础衬底110上存在不存在阻焊剂的限定区域110a。
如图3B所示，制造工艺可以包括以下步骤：通过粘片机以上下颠倒的方式将互连层承载结构120放置在有机基础衬底110上，以使焊盘140朝上并且粘合层132面朝下。粘合层132的底部在限定区域110a内附接到有机基础衬底110的顶表面。由于互连层130的焊盘140和有机基础衬底110上的电极112被配置为接收待安装的芯片的凸块，所以通过使用可以预先在有机基础衬底110上形成的对准标记114将互连层承载结构120精确地定位在限定区域110a处。在将互连层承载结构120放置在有机基础衬底110上的步骤之后，制造工艺可以进一步包括固化粘合层132以将互连层130牢固地粘合至有机基础衬底110。
如图4A所示，制造工艺可包括通过去除剥离层124从支撑衬底122剥离下部结构(包括互连层130)的步骤。在特定实施例中，支撑衬底122具有透明性以及从支撑衬底122剥离的步骤可以通过在扫描激光束的同时通过穿过支撑衬底122的激光照射烧蚀剥离层124来完成。
通过执行上述步骤，包括具有种子金属层126的互连层130的下部结构被附接到有机基础衬底110上，并被精确地定位在第一组电极112-1和第二组电极112-2之间的限定区域110a处。
如图4B所示，制造工艺可以包括以下步骤：在去除剥离层124的步骤之后，蚀刻在互连层130上形成的种子金属层126，以露出互连层130的顶表面130a。
在蚀刻步骤之后，每个焊盘140可以在互连层130的顶表面130a处暴露，如图4C所示。可以使通过图3A-3B和图4A-4C所示的制造工艺获得的互连衬底100，其包括有机基础衬底110、多个电极112、阻焊层116和互连层130，其可以传送到后续工艺，例如芯片安装工艺。
在下文中，参考图5A-5C、图6、图7A-7C，描述了根据本发明示例性实施例的包括互连衬底和安装在其上的芯片的电子设备以及用于制造该电子设备的方法。
图5A-5C图示了包括互连衬底100作为中介层的电子设备190的示意图。图5A示出了在芯片安装之前的互连衬底100的俯视图。图5B示出了芯片安装之后的互连衬底100的俯视图。图5C示出了具有互连衬底100的电子设备190的新颖封装结构的示意图。
在图5A所示的互连衬底100中，分别有四个芯片
Figure BDA0002380469310000121
的四个倒装芯片区域
Figure BDA0002380469310000123
另外，还有四个互连层
Figure BDA0002380469310000122
每个互连层位于任意两个相邻倒装芯片区域之间的对应限定区域。
例如，第一互连层130-1位于芯片150-1、150-2的两个倒装芯片区域110b，110c之间的限定区域。例如，第二互连层130-2位于芯片150-1、150-3的两个倒装芯片区域110b、110d之间的限定区域处。注意，在图5A中第二互连层130-2被描述为与第一互连层分离。然而，在另一个实施例中，第二互连层130-2可以形成为第一互连层130-1的一部分。其他互连层130-3、130-4也可以保持这样。
在图5A中，互连层
Figure BDA0002380469310000131
的焊盘140的位置以及有机基底110上的电极112的位置由灰色圆圈表示。另外，在互连层
Figure BDA0002380469310000132
中形成的迹线的边缘由虚线表示。
如图5A所示，第一互连层130-1的第一组焊盘和第一倒装芯片区域110b中的第一组电极形成一个二维(2D)阵列，在该阵列上安装第一芯片150-1的凸点阵列。第一互连层130-1的第二组焊盘和第二倒装芯片区域110c中的第二组电极形成2D阵列，在该阵列上安装第二芯片150-2的凸块阵列。对于相邻芯片(150-1&150-3、150-2&150-4、150-3&150-4)的其他组合也可以如此。
注意，焊盘和/或电极之间的间距以及焊盘和电极的尺寸被描绘为在整个倒装芯片区域110b上相同。然而，根据其规格，可以根据凸块之间的间距和芯片150的凸块的尺寸来设计间距和尺寸。取决于它们的规格，芯片可以具有单个间距和单个尺寸的凸块，或者可以具有混合间距和/或混合尺寸的凸块。例如，细间距的铜柱状凸块可用于芯片之间的超高密度信号连接，而粗间距的微凸点可用于电源和接地连接。
如图5B所示，在互连衬底100上安装有四个芯片
Figure BDA0002380469310000133
第一芯片150-1和相邻的第二芯片150-2可以通过位于第一和第二芯片150-1、150-2之间的互连层130彼此进行信号传输。对于相邻芯片(150-1&150-3、150-2&150-4、150-3&150-4)的其他组合也可以如此。
图6示出了电子设备190的截面图。注意，图6所示的截面图对应于在图5B的俯视图中的沿着由“Y”指示的截面，由虚线圆P表示的部分的放大图。
如图6所示，电子设备190包括前述的互连衬底100、朝下安装在互连衬底100上的第一芯片150-1和第二芯片150-2。每个芯片150可以位于与互连衬底100上的倒装芯片区域110b/110c相对应的位置。互连衬底100与芯片150-1、150-2之间的间隙可以由底部填充物168填充，底部填充物可以由环氧树脂或氨基甲酸酯制成。互连衬底100与芯片150-1、150-2之间的间隙高度可以取决于凸块高度。在一实施例中，间隙高度可以是但不限于几十微米。
第一组电极112-1和第一组焊盘140-1位于安装有第一芯片150-1的第一倒装芯片区域110b内。第二组电极112-2和第二组焊盘140-2位于安装第二芯片150-2的第二倒装芯片区域110c内。
第一芯片150-1具有一组外围凸块的柱152-1，其通过焊料156-1电连接到互连层130的第一组焊盘140-1。第一芯片150-1还具有一组其他凸块柱154-1，其通过焊料158-1电连接到有机基础衬底110上的第一组电极112-1。尽管未在图6中示出，但是第一芯片150-1可以具有一组或更多组其他外围凸块的柱，以分别与一个或多个其他芯片电互连。第二芯片150-2具有一组外围凸块柱152-2，其通过焊料156-2电连接至第二组焊盘140-2，以及一组其他凸块柱154-2，其通过焊料158-2电连接至第二组电极112-2。
参考图5C，示出了具有互连衬底100的电子设备190的新颖封装结构的示意图。即使图5C中所示的封装结构可以被称为多芯片封装，然而，新颖的封装结构提供的功能等于或优于2.5D集成，2.5D集成通常需要昂贵的部件，例如带有BEOL和TSV的硅中介层。
如图5C所示，多个芯片(图5C中的150-1、150-2)通过芯片150的凸点与形成在互连衬底100上的电极和焊盘之间的倒装芯片互连160安装在互连衬底100上。安装有芯片
Figure BDA0002380469310000141
的互连衬底100构成电子封装192，该电子封装192可以是根据本发明的一个或多个实施方式的电子设备之一。电子封装192可以具有在互连衬底100的底部处形成的凸块，并且还通过互连衬底100的凸块与形成在母板180上的电极之间的封装互连182而被安装在母板180上。包括互连衬底100、芯片150和母板180的最终组装产品190也可以是根据本发明的一个或多个实施例的电子设备之一。
多个芯片150可以通过互连层130彼此通信，同时芯片150通过有机基础衬底110的内部结构与母板180连接。因此，互连衬底100提供了通过仅形成在有机基础衬底110的限定区域110a上的互连层130的芯片到芯片的互连桥功能以及通过有机基础衬底110的其他区域的间距适应功能。
参考图7A-7C，描述了根据本发明示例性实施例的通过将芯片安装在互连衬底上来制造电子器件的工艺。图7A-7C示出了在电子设备190的制造工艺的每个步骤处获得的结构的截面图。
如图7A所示，电子设备的制造工艺可以包括将具有有源表面朝下的芯片150放置在互连衬底100上的步骤。为此步骤制备的芯片150可以包括凸块162、164，每个凸块都可以由柱152/154和在其上形成的焊料盖166组成。在所描述的实施例中，凸块162、164是Cu柱形凸块。然而，在另一个实施例中，凸块162/164可以是包括标准倒装芯片凸块、细间距、微凸块、Cu柱形凸块、具有Sn盖的铜柱形凸块(SLID)等标准凸块中的任何一个。在所描述的实施例中，在互连衬底100的焊盘140上没有用于该步骤的焊料，因为每个焊盘140在顶部具有金属叠层138，这提高了可湿性。然而，不排除在芯片安装之前在互连层130的焊盘140上施加焊料。
如图7B所示，电子设备的制造工艺可以包括通过焊料回流工艺在电极与焊盘112、140和柱152、154之间形成焊料互连156、158的步骤。
如图7C所示，电子设备的制造工艺可包括通过毛细管流动底部填充工艺分配底部填充168以填充互连衬底100和芯片150之间的间隙，然后进行固化的步骤。
在所描述的实施例中，底部填充168被描述为在已经对其进行回流处理之后被施加到有机基础衬底110上。然而，在其他实施例中，可以首先在互连衬底100上分配无流动的底部填充物。然后，将芯片150放置在已分配有底部填充物的互连衬底100上。最后，通过回流处理同时执行焊料互连156、158的形成和底部填充的固化。在所描述的实施例中，焊料回流工艺被用作结合工艺。然而，在其他实施例中，也可以考虑使用热压缩(TC)键合工艺代替焊料回流工艺。
由于芯片150和互连衬底100之间的电连接是通过在凸块162/164和电极/焊盘112/140之间形成焊料互连而实现的，所以阻焊层116和互连层130具有相同或相似的最高水平，因此，阻焊层116和互连层130之间的最高水平差在能够被形成焊料互连156、158所吸收的范围内。
在示例性实施例中，将被配置为接收芯片150的外围凸块164的每个焊盘140描述为如上述附图中所示的最外部的焊盘。然而，在其他实施例中，存在其他焊盘140，其被配置为接收其他外围凸块，每个外围凸块可以是第二外凸块或更多的内部凸块。因此，除最外凸块之外，由焊盘140接收的外围凸块164可包括第二外凸块或更多内凸块。因此，焊盘140除了包括被配置为接收最外部的凸块的焊盘之外，还可以包括被配置为接收第二外凸块或更多个内凸块的焊盘。
参考图8，示出了根据本发明的特定实施例的互连层130中的焊盘和迹线的布局的示意图。注意，在图8的视图中描绘了形成在焊盘140的电极112和金属堆叠138上的预焊料118。如图8所示，对于每个倒装芯片区域110b，110c，存在用于最外部凸块的最里面的(或第三最外面的)焊盘170a，170b；用于第二最外侧凸块的第二最外侧焊盘172a，172b以及用于第三最外侧凸块的最外侧焊盘174a，174b。以这种方式，可以实现芯片150之间的高密度互连。
注意，图8中描述的互连层中的焊盘和迹线的布局被描绘为具有单个布线层。然而，在其他实施例中，互连层130可以具有多个布线层和绝缘层，以实现更高的互连密度。
参考图9A-9B，描述了根据本发明的其他特定实施例的包括互连衬底的电子设备的示意图。
图9A示出了其上安装有两个芯片150-1、150-2的电子设备的互连衬底100的俯视图。如图9A所示，两个芯片150-1、150-2通过单个互连层130彼此通信。每个芯片150可以是包括数字逻辑芯片、存储芯片、RF/模拟芯片等任何种类的电子设备。
图9B示出了另一电子设备的互连衬底100的俯视图，该另一电子设备具有安装在其上的一个中央芯片150-1和四个外围芯片
Figure BDA0002380469310000161
中央芯片(例如，CPU、GPU、SoC)可以通过各自的互连层
Figure BDA0002380469310000171
访问外围芯片(例如，HBM(高带宽存储器))。
在下文中，参照图10A-10F、图11A-11D和图12A-12D，描述了根据本发明的示例性实施例的用于制造互连层承载结构的工艺，该工艺可用于将互连层转移到有机基础衬底上。图10A-10F、图11A-11D和图12A-12D示出了在互连层承载结构120的制造工艺的每个步骤中获得的结构的截面图。
如图10A所示，互连层承载结构120的制造工艺可以包括制备支撑衬底200的步骤。支撑衬底200适当地是任何衬底，只要它提供足够的刚性和稳定性即可。在一个实施例中，通过该步骤制备的支撑衬底200可以是玻璃晶片或玻璃面板。支撑衬底200的厚度可以在例如数百微米至几毫米的范围内。
如图10B所示，制造工艺可以包括在支撑衬底200上施加剥离层202的步骤。剥离层202可以通过包括旋涂在内的几乎任何标准手段形成。在一个实施例中，剥离层202的厚度可以例如约为或小于1μm(微米)。
如图10C所示，制造工艺可以包括在剥离层202上施加第一种子金属层204的步骤。可以通过包括溅射和化学镀的几乎任何标准手段在剥离层202上形成第一种子金属层204。在一个实施例中，通过溅射在剥离层202上形成钛层和铜层以获得第一种子金属层204。种子金属层204的总厚度可以在几十纳米到几百纳米的范围内。在一实施例中，钛层可具有几十纳米的厚度，而铜层可具有数十纳米的厚度。
如图10D所示，制造工艺可以包括在第一种子金属层204上沉积第一有机绝缘材料层206的步骤。在特定实施例中，第一有机绝缘材料层206可以由任何一种光敏绝缘树脂制成。第一有机绝缘材料层206的厚度可以在几微米到几十微米的范围内。可以通过包括旋涂的几乎任何标准手段来形成第一有机绝缘材料层206。
如图10E所示，制造工艺可以包括在第一有机绝缘材料层206上制造多个开口206a的步骤。开口206a可以通过包括光刻在内的几乎任何标准手段来制造。在特定实施例中，通过旋涂沉积的光敏绝缘树脂被通过光掩模208暴露并显影以形成开口206a。在使用非感光绝缘树脂来形成第一有机绝缘材料层206的其他实施例中，可以通过激光加工来制造开口。在特定实施例中，开口(孔)206a的直径可以在5至25μm(微米)的范围内，并且间距在10至40μm(微米)的范围内。
通过执行图10D和10E中所示的步骤，形成具有分别位于预定位置的多个开口206a的第一有机绝缘材料层206的结构。
如图10F所示，制造工艺可以进一步包括在开口206a的位置处的第一种子金属层204上形成金属叠层210的步骤。在特定实施例中，每个金属堆叠210是Au/Pd/Ni金属堆叠，其可以包括在第一种子金属层204上的金层，在金层上的钯层和在钯层上的镍层，使得当在互连衬底100的制造工艺中将所得的互连层130转移到有机基础衬底110上时，金层变为顶部。金属叠层210可以通过几乎任何标准的金属化工艺来形成，该工艺可以包括在第一种子金属层204上进行电解电镀。
如图11A所示，制造工艺可以包括在第一有机绝缘材料层206和开口206a中的暴露表面上施加第二种子金属层212的步骤。可以通过包括溅射和化学镀的几乎任何标准手段来形成第二种子金属层212。在特定实施例中，通过溅射或化学镀沉积铜以形成第二种子金属层212。
如图11B所示，制造工艺可以包括在第二种子金属层212上对抗蚀剂214进行构图的步骤，以使抗蚀剂214具有一个或多个开口214a，该开口214a的预定图案对应于焊盘和迹线。抗蚀剂214可以通过包括光刻的几乎任何标准手段来制造。在一个实施例中，设置在第二种子金属层212上的抗蚀剂膜214通过光掩模216被暴露并且被显影以形成图案化的开口214a。
如图11C所示，制造工艺可以包括以预定图案在一个或多个开口214a中沉积导电材料218的步骤。在一个实施例中，导电材料218可以是Cu，其可以通过包括在第二种子金属层212上进行电解电镀的几乎任何标准金属化工艺来形成。
如图11D所示，制造工艺可以包括从第二种子金属层212剥离抗蚀剂214的步骤。通过执行图11B-11D所示的步骤，在第二种子层212上沉积具有预定图案的导电材料218。
如图12A所示，制造工艺可以包括去除第二种子金属层212的步骤，该第二种子金属层212可以包括导电材料218的预定图案之外的部分。
通过执行图11A-11D和图12A中所示的步骤，将多个焊盘构建在开口中，并将多个迹线构建在第一有机绝缘材料层206上。互连层130中的迹线可以具有线/空间＝2/2微米的布线密度。迹线的厚度可以是几微米。
如图12B所示，制造工艺可以进一步包括在导电材料(迹线)218和第一有机绝缘材料层206上形成第二有机绝缘材料层220的步骤。在一个实施例中，第二有机绝缘材料层220可以由任何一种光敏绝缘树脂制成。第二有机绝缘材料层220可以通过包括旋涂的几乎任何标准手段形成。第二有机绝缘材料层206的厚度可以是几微米。
如图12C所示，制造工艺可以包括在第二有机绝缘材料层220的顶部上形成粘合层222，然后进行预固化。粘合层222的厚度可以是几微米。可以通过在第二有机绝缘材料层220的顶部上分配粘合材料或层压粘合膜来形成粘合层222。
如图12D所示，制造工艺可以包括将可以是玻璃晶片或玻璃面板，并且具有上层结构(包括剥离层202、第一种子金属层204、第一和第二有机绝缘材料层206、220、以及粘合层222)的支撑衬底200切割以获得与图2所示的互连层承载结构120相同的结构的步骤。
通过该工艺获得的互连层承载结构120可以被传递到诸如互连衬底制造的后续工艺。在一个实施例中，可以从玻璃晶片或玻璃面板通过切割分割而来的互连层承载结构120被提供给生产链中的下一个。在另一个实施例中，如图12C所示的晶片或面板形式的互连层承载结构120可以被提供给生产链中的下一个。互连层130被设置为由有机材料形成的粘合带的形式。
在下文中，参考图13A-13C，描述了用于电子设备的相关封装结构的示意图。
图13A示出了硅中介层封装结构590的示意图。如图13A所示，封装结构590可以包括多个芯片550，这些芯片通过芯片550之间的倒装芯片互连546和安装在硅中介层540上的BEOL 542安装在硅中介层540上。硅中介层540可以具有在底部形成的TSV 544和凸块，并且可以通过互连560进一步安装在有机封装衬底510上。有机封装衬底510可以具有在底部形成的凸块，并且可以通过封装互连582进一步安装在母板580上。
在硅中介层封装结构590中，BEOL 542和TSV 544的制造工艺，特别是在TSV工艺期间的镀铜，是昂贵的。因此，生产成本通常很高。另外，由于制造TSV的硅是半导体而不是绝缘体，因此在TSV中也会引起大的插入损耗。
图13B示出了EMIB封装结构690的示意图。如图13B所示，封装结构690可以包括多个芯片650，这些芯片通过倒装芯片互连660安装在有机封装衬底610上。有机封装衬底610包括嵌入其中的硅桥互连组件630，其包括BEOL。有机封装衬底610可以具有在底部形成的凸块，并且可以通过封装互连682进一步安装在母板680上。
由于桥互连组件630通常由诸如硅的半导体材料制成，因此会出现由于有机封装衬底610和硅桥互连组件630之间的CTE失配而引起的机械应力问题，这可能对互连可靠性和生产良率导致负面影响。
图13C示出了iTHOP封装结构790的示意图。如图13C所示，封装结构790可以包括通过倒装芯片互连760安装在有机封装衬底710上的多个芯片750。有机封装衬底710可以包括形成在有机封装衬底710的顶表面上方的互连层730。封装衬底710可以通过封装互连782进一步安装在母板780上。
在iTHOP封装结构790中，制造工艺包括昂贵的CMP(化学机械抛光)工艺以及精细的制造工艺，以在封装衬底710上形成高密度互连层730。在其上制造互连层的有机封装衬底710与诸如玻璃的刚性无机衬底相比，通常不稳定并且翘曲。因此，互连层730本身的产量通常将较低。此外，当发现互连层730有缺陷时，由于互连层构建在有机封装衬底710上，因此有必要丢弃包括可以是堆积衬底的有机封装衬底780的整个组件。因此，将降低电子封装组件的生产良率，并且将增加电子封装组件的生产成本。另外，由于互连层730的制造工艺的性质，必须在有机封装衬底780的整个顶表面上形成互连层730。
与前述的相关封装结构相反，根据本发明的一个或多个实施例，可以通过包括有机绝缘材料并且位于互连衬底中的基础衬底上的限定区域内的互连层来实现芯片之间的信号传输。
通过采用能够使互连层与基础衬底结合的结构，可以组装基础衬底和具有与基础衬底分开形成的互连的互连层。互连层中的互连可以精确地形成在另一衬底上，该另一衬底可以比基础衬底更刚性和稳定。因此，即使布线密度增加，也期望互连层的高生产率。关于用于堆积衬底的常规布线技术，10/10μm的线/空间可能是批量生产的限制。另一方面，根据本发明的一个或多个实施例，期望可以实现2/2微米的线/空间的布线密度。
此外，由于可以将通过检查的互连层组装到基础衬底上，因此当发现互连层存在缺陷时，仅需要丢弃互连层而不是丢弃包括基础衬底的整个组件。因此，可以提高互连衬底的生产率，并且可以降低互连衬底的生产成本。
由于互连层的CTE可以比硅中介层和嵌入式硅互连桥组件更适合于接近基础衬底的CTE，因此可以缓解互连层和基础衬底之间的CTE不匹配。注意，互连衬底中也不再存在可能导致与基础衬底CTE失配的支撑衬底。此外，由于可以将互连层提供为以粘合带的形式在支撑衬底上制造，所以可以精确地形成互连层中的互连，并有效地将其转移到基础衬底上。因此，可以降低互连衬底的生产成本。
如上所述，根据本发明的一个或多个实施例，对于安装在其上的芯片之间的互连，可以实现廉价，高密度的互连，同时保持互连的可靠性。
这里使用的术语仅出于描述特定实施例的目的，并且不旨在限制本发明。如本文所使用的，单数形式“一”，“一个”和“该”也旨在包括复数形式，除非上下文另外明确指出。还将理解的是，当在本说明书中使用时，术语“包括”和/或“包含”指定所陈述的特征、步骤、层、元件和/或组件的存在，但不排除存在或添加一个或多个其他特征、步骤、层、元件，组件和/或其组中的一个。
如果有的话，下面的权利要求中的所有装置或步骤加上功能元件的对应结构、材料、动作和等同物，旨在包括如特别要求保护的用于与其他要求保护的元件组合地执行功能的任何结构、材料或动作。已经出于说明和描述的目的给出了本发明的一个或多个方面的描述，但并不旨在穷举或将本发明限于所公开的形式。
在不脱离所描述的实施例的范围和精神的情况下，许多修改和变型对于本领域普通技术人员将是显而易见的。选择本文使用的术语是为了最好地解释实施例的原理，对市场上发现的技术的实际应用或技术上的改进，或者使本领域的其他普通技术人员能够理解本文公开的实施例。

Claims (18)

1.一种用于互连芯片的互连衬底，所述互连衬底包括：
有机基础衬底；
在所述基础衬底上的第一组电极，用于待安装的第一芯片；
在所述基础衬底上的第二组电极，用于待安装的第二芯片；以及
互连层，其包括与所述第一芯片相对应的第一组焊盘，与所述第二芯片相对应的第二组焊盘，多条迹线和有机绝缘材料，所述互连层设置在所述基础衬底上并且位于在所述第一电极组和所述第二电极组之间的所述基础衬底上的限定区域的内。
2.如权利要求1所述的互连衬底，所述互连层还包括结合到所述基础衬底的底部粘合层。
3.如权利要求2所述的互连衬底，其中，所述有机绝缘材料设置在所述底部粘合层上，所述多条迹线嵌入在所述有机绝缘材料中，并且每条迹线电连接至所述第一组焊盘中的相应焊盘和所述第二组焊盘中的相应焊盘。
4.如权利要求1所述的互连衬底，其中，所述第一组焊盘和所述第一组电极被配置为分别接收所述第一芯片的一组外围凸块和一组其他凸块，以及所述第二组焊盘和所述第二组电极被配置为分别接收所述第二芯片的一组外围凸块和一组其他凸块。
5.如权利要求1所述的互连衬底，其中，所述第一组焊盘至少包括被配置为接收所述第一芯片的第二最外凸块的焊盘，以及被配置为接收所述第一芯片的最外凸块的焊盘，并且所述第二组焊盘至少包括被配置为接收所述第二芯片的第二最外凸块的焊盘，以及被配置为接收所述第二芯片的最外凸块的焊盘。
6.如权利要求1所述的互连衬底，其中所述基础衬底在其顶表面上具有阻焊剂层，所述第一组电极和所述第二组电极中的每个电极均从所述阻焊剂层暴露，并且将所述互连层布置在的所述限定区域没有被所述阻焊剂层覆盖。
7.如权利要求6所述的互连衬底，其中，所述第一组焊盘中的每个焊盘和所述第二组焊盘中的每个焊盘在所述互连层的顶表面处暴露，并且所述阻焊剂层和所述互连层具有各自的高度，使得所述阻焊层与所述互连层之间的高度的差异在形成焊料互连时能够桥接的范围内。
8.如权利要求1所述的互连衬底，其中，通过在支撑衬底上制造所述互连层的结构并且将没有所述支撑衬底的所述结构转移到所述基础衬底上来提供所述互连层。
9.如权利要求1所述的互连衬底，其中，所述互连衬底还包括：
所述基底衬底上的第三组电极，用于待安装的第三芯片；以及
第二互连层，包括用于所述第三芯片的第三组焊盘和用于所述第一芯片的第四组焊盘，所述第二互连层设置在所述基础衬底上并且位于所述第三组电极和所述第一组电极之间的所述基础衬底上的第二限定区域内，所述第二互连层形成为所述互连层的一部分或与所述互连层分离。
10.一种电子设备，包括：
如权利要求1所述的互连衬底；
第一芯片，其安装在所述互连衬底上，所述第一芯片位于与所述互连层的第一组电极和第一组焊盘相对应的位置；以及
第二芯片，其安装在所述互连衬底上，所述第二芯片位于与所述互连层的第二组电极和第二组焊盘相对应的位置。
11.一种用于将互连层转移到衬底上的互连层承载结构，所述互连层承载结构包括：
支撑衬底；
剥离层，在所述支撑衬底上；以及
互连层，在所述剥离层上，包括：
有机绝缘材料；
第一组焊盘，被配置为面向所述支撑衬底；
第二组焊盘，被配置为面向所述支撑衬底；
多个迹线，嵌入在所述有机绝缘材料中；以及
粘合层，在与所述支撑衬底相反的所述有机绝缘材料的一侧上形成。
12.如权利要求11所述的互连层承载结构，其中，所述第一组焊盘中的每个焊盘与所述迹线之一连接，所述第二组焊盘中的每个焊盘与所述迹线对应之一连接，并且所述第一焊盘的所述焊盘和所述第二组焊盘中的所述焊盘在所述有机绝缘材料的底表面暴露。
13.如权利要求11所述的互连层承载结构，其中，所述互连层承载结构还包括：
在所述剥离层上的金属层，所述有机绝缘材料设置在所述金属层上，所述第一组焊盘中的每个焊盘和所述第二组焊盘中的每个焊盘包括在所述金属层上形成的金属叠层。
14.一种制造用于互连安装在其上的芯片的互连衬底的方法，该方法包括：
制备在其上设置有用于第一芯片的第一组电极和用于第二芯片的第二组电极的有机基础衬底；以及
附接互连层到所述基础衬底，使得所述互连层位于所述基础衬底上的在所述第一组电极与所述第二组电极之间的限定区域，所述互连层包括用于所述第一芯片的第一组焊盘、用于所述第二芯片的第二组焊盘、多条迹线和有机绝缘材料。
15.如权利要求14所述的方法，其中附接所述互连层包括：
在所述基底衬底上放置互连层承载结构，所述互连层承载结构包括互连层，在所述互连层上的剥离层和在所述剥离层上的支撑衬底；以及
通过去除所述剥离层，从所述支撑衬底剥离所述互连层。
16.如权利要求15所述的方法，其中，所述支撑衬底具有透明性，并且去除所述剥离层包括：
通过穿过所述支撑衬底的照射来烧蚀所述剥离层。
17.如权利要求14所述的方法，其中，所述互连层包括底部粘合层，并且附接所述互连层还包括：
在剥离所述互连层之前，固化所述底部粘合层，以将所述互连层粘合到所述基础衬底。
18.如权利要求15所述的方法，其中，所述互连层承载结构包括在所述剥离层下方的金属层，并且附接所述互连层还包括：
在去除所述剥离层之后，蚀刻所述金属层以露出所述互连层的所述顶表面，所述第一组焊盘中的每个焊盘和所述第二组焊盘中的每个焊盘在所述互连层的所述顶表面处暴露。
CN201880051237.9A 2017-08-10 2018-08-01 高密度互连粘合带 Active CN110999551B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/673,954 US10622311B2 (en) 2017-08-10 2017-08-10 High-density interconnecting adhesive tape
US15/673,954 2017-08-10
PCT/IB2018/055761 WO2019030617A1 (en) 2017-08-10 2018-08-01 HIGH DENSITY INTERCONNECTION ADHESIVE TAPE

Publications (2)

Publication Number Publication Date
CN110999551A true CN110999551A (zh) 2020-04-10
CN110999551B CN110999551B (zh) 2023-08-11

Family

ID=65270935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880051237.9A Active CN110999551B (zh) 2017-08-10 2018-08-01 高密度互连粘合带

Country Status (6)

Country Link
US (2) US10622311B2 (zh)
JP (1) JP7116380B2 (zh)
CN (1) CN110999551B (zh)
DE (1) DE112018003103T5 (zh)
GB (1) GB2579325A (zh)
WO (1) WO2019030617A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115497918A (zh) * 2022-09-28 2022-12-20 广东省科学院半导体研究所 一种封装结构及其制作方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6662337B2 (ja) * 2017-03-27 2020-03-11 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体
US11327259B2 (en) * 2017-12-07 2022-05-10 Intel Corporation Integrated circuit package with electro-optical interconnect circuitry
US11322444B2 (en) * 2018-03-23 2022-05-03 Intel Corporation Lithographic cavity formation to enable EMIB bump pitch scaling
US11127716B2 (en) * 2018-04-12 2021-09-21 Analog Devices International Unlimited Company Mounting structures for integrated device packages
US11557541B2 (en) * 2018-12-28 2023-01-17 Intel Corporation Interconnect architecture with silicon interposer and EMIB
US11412616B2 (en) * 2019-03-26 2022-08-09 Canon Kabushiki Kaisha Printed circuit board and electronic device
US11004819B2 (en) 2019-09-27 2021-05-11 International Business Machines Corporation Prevention of bridging between solder joints
US11264314B2 (en) * 2019-09-27 2022-03-01 International Business Machines Corporation Interconnection with side connection to substrate
US11393759B2 (en) * 2019-10-04 2022-07-19 International Business Machines Corporation Alignment carrier for interconnect bridge assembly
US11596659B2 (en) * 2020-05-12 2023-03-07 Intron Biotechnology, Inc. Compositions and methods for inhibiting the proliferation of pathogenic Escherichia coli
JP7512109B2 (ja) * 2020-07-20 2024-07-08 キオクシア株式会社 半導体装置の製造方法
US11574817B2 (en) 2021-05-05 2023-02-07 International Business Machines Corporation Fabricating an interconnection using a sacrificial layer
US11735529B2 (en) 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via
WO2023022179A1 (ja) * 2021-08-20 2023-02-23 アオイ電子株式会社 半導体モジュールおよびその製造方法、電子装置、電子モジュール、ならびに電子装置の製造方法
CN116092948A (zh) * 2023-04-10 2023-05-09 北京华封集芯电子有限公司 一种制作芯片的方法及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079658A (ja) * 2002-08-13 2004-03-11 Fujitsu Ltd 半導体装置及びその製造方法
CN104037161A (zh) * 2012-12-20 2014-09-10 英特尔公司 高密度有机桥器件和方法
CN105745752A (zh) * 2013-10-30 2016-07-06 高通股份有限公司 基板中的嵌入式桥接结构

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5501938A (en) 1989-03-30 1996-03-26 Rexham Graphics Inc. Ablation-transfer imaging/recording
JP4790157B2 (ja) 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2003258189A (ja) 2002-03-01 2003-09-12 Toshiba Corp 半導体装置及びその製造方法
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
KR100579191B1 (ko) 2004-02-24 2006-05-11 삼성에스디아이 주식회사 열전사 소자
KR100570514B1 (ko) 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
US8008764B2 (en) 2008-04-28 2011-08-30 International Business Machines Corporation Bridges for interconnecting interposers in multi-chip integrated circuits
WO2010141296A1 (en) * 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
JP2012099648A (ja) 2010-11-02 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
JP5792592B2 (ja) 2011-11-02 2015-10-14 積水化学工業株式会社 半導体装置の製造方法、半導体装置、接着フィルム、及び、接着フィルムの貼り合わせ方法
US9059179B2 (en) * 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US9548251B2 (en) * 2012-01-12 2017-01-17 Broadcom Corporation Semiconductor interposer having a cavity for intra-interposer die
KR20130124858A (ko) * 2012-05-07 2013-11-15 삼성전자주식회사 반도체 패키지
US8872349B2 (en) 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US8866308B2 (en) 2012-12-20 2014-10-21 Intel Corporation High density interconnect device and method
US8922739B2 (en) * 2012-12-28 2014-12-30 Au Optronics Corp. Liquid crystal display with particular structure for the pixel electrode and the common electrode
US10192810B2 (en) * 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
US20150075849A1 (en) * 2013-09-17 2015-03-19 Jia Lin Yap Semiconductor device and lead frame with interposer
JP6201610B2 (ja) * 2013-10-08 2017-09-27 富士通株式会社 電子装置の製造方法及び回路基板
JP2016533646A (ja) * 2013-10-16 2016-10-27 インテル・コーポレーション 集積回路パッケージ基板
US9147667B2 (en) 2013-10-25 2015-09-29 Bridge Semiconductor Corporation Semiconductor device with face-to-face chips on interposer and method of manufacturing the same
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
KR20160114710A (ko) 2014-01-31 2016-10-05 코닝 인코포레이티드 반도체칩을 상호연결하기 위한 인터포저를 제공하기 위한 방법 및 장치
SG11201606039TA (en) 2014-02-26 2016-08-30 Intel Corp Embedded multi-device bridge with through-bridge conductive via signal connection
KR101605610B1 (ko) * 2014-04-17 2016-03-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP6352034B2 (ja) 2014-04-21 2018-07-04 三井化学東セロ株式会社 多層離型フィルム
US9418877B2 (en) * 2014-05-05 2016-08-16 Qualcomm Incorporated Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers
US20160135292A1 (en) 2014-11-10 2016-05-12 Samsung Electro-Mechanics Co., Ltd. Detachable core substrate and method of manufacturing circuit board using the same
US10074630B2 (en) * 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
SG11201706655VA (en) 2015-08-03 2017-09-28 Furukawa Electric Co Ltd Electrically conductive composition
US9368450B1 (en) * 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
US9601423B1 (en) 2015-12-18 2017-03-21 International Business Machines Corporation Under die surface mounted electrical elements
US9640459B1 (en) 2016-01-04 2017-05-02 Infineon Technologies Ag Semiconductor device including a solder barrier
CN206947296U (zh) 2017-07-07 2018-01-30 天津大学 一种功率模块全自动热压成型装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079658A (ja) * 2002-08-13 2004-03-11 Fujitsu Ltd 半導体装置及びその製造方法
CN104037161A (zh) * 2012-12-20 2014-09-10 英特尔公司 高密度有机桥器件和方法
CN105745752A (zh) * 2013-10-30 2016-07-06 高通股份有限公司 基板中的嵌入式桥接结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115497918A (zh) * 2022-09-28 2022-12-20 广东省科学院半导体研究所 一种封装结构及其制作方法

Also Published As

Publication number Publication date
US10529665B2 (en) 2020-01-07
DE112018003103T5 (de) 2020-03-26
JP2020529742A (ja) 2020-10-08
WO2019030617A1 (en) 2019-02-14
CN110999551B (zh) 2023-08-11
JP7116380B2 (ja) 2022-08-10
US10622311B2 (en) 2020-04-14
GB2579325A (en) 2020-06-17
US20190051605A1 (en) 2019-02-14
GB202003087D0 (en) 2020-04-15
US20190051603A1 (en) 2019-02-14

Similar Documents

Publication Publication Date Title
CN110999551B (zh) 高密度互连粘合带
US11164817B2 (en) Multi-chip package structures with discrete redistribution layers
US11189596B2 (en) Methods of forming multi-chip wafer level packages
US11177201B2 (en) Semiconductor packages including routing dies and methods of forming same
US11652063B2 (en) Semiconductor package and method of forming the same
JP7455110B2 (ja) チップとパッケージ基板との間の電源接続を提供するチップ相互接続ブリッジを有するマルチチップ・パッケージ構造体
US10950575B2 (en) Package structure and method of forming the same
KR102270751B1 (ko) 몰딩된 칩 조합물
US12087596B2 (en) Controlling of height of high-density interconnection structure on substrate
KR102331050B1 (ko) 반도체 패키지 및 그 형성 방법
CN113113381A (zh) 封装结构及其形成方法
TW202201583A (zh) 封裝結構的製造方法
US11430776B2 (en) Semiconductor devices and methods of manufacturing
TWI845116B (zh) 包括銅柱陣列的半導體結構及其形成方法
CN112687665A (zh) 半导体器件及其形成方法
TWI769726B (zh) 半導體元件、半導體結構及半導體元件的製造方法
TW202234632A (zh) 半導體元件及其形成方法
CN112838078A (zh) 半导体器件及其制造方法
CN220526907U (zh) 封装结构
US20240063130A1 (en) Package structure and fabricating method thereof
CN219716864U (zh) 包括铜柱数组的半导体结构
TW202401688A (zh) 半導體結構與其形成方法與組裝

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant