CN115621134B - 晶圆级堆叠多芯片的封装方法 - Google Patents

晶圆级堆叠多芯片的封装方法 Download PDF

Info

Publication number
CN115621134B
CN115621134B CN202211616473.5A CN202211616473A CN115621134B CN 115621134 B CN115621134 B CN 115621134B CN 202211616473 A CN202211616473 A CN 202211616473A CN 115621134 B CN115621134 B CN 115621134B
Authority
CN
China
Prior art keywords
stacked
unit
chip
chips
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211616473.5A
Other languages
English (en)
Other versions
CN115621134A (zh
Inventor
刘本强
陈翔
郝坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Hongxin Electronic Technology Co ltd
Original Assignee
Shandong Hongxin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Hongxin Electronic Technology Co ltd filed Critical Shandong Hongxin Electronic Technology Co ltd
Priority to CN202211616473.5A priority Critical patent/CN115621134B/zh
Publication of CN115621134A publication Critical patent/CN115621134A/zh
Application granted granted Critical
Publication of CN115621134B publication Critical patent/CN115621134B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及芯片封装技术领域，具体公开一种晶圆级堆叠多芯片的封装方法，其包括步骤：在晶圆母片上表面切出若干个不固定厚度的单元芯片，若干个单元芯片之间的间隔不固定；然后将切后的晶圆母片上表面贴覆胶框，胶框的胶面上固定若干个凸出胶面，凸出胶面的厚度不同，将每一个凸出胶面对准贴覆到对应的单元芯片上；然后将晶圆母片的下表面薄化，薄化之后不同的单元芯片之间不再相连；且薄化之后所有单元芯片下表面在同一个水平面；然后在薄化之后的不同单元芯片的共同下表面贴覆胶框，将不同单元芯片贴覆到同一个胶框的胶面上，并将上表面的胶框、凸出胶面、胶面去除；由此形成第一组待堆叠单元芯片。

Description

晶圆级堆叠多芯片的封装方法
技术领域
本发明具体涉及一种晶圆级堆叠多芯片的封装方法。
背景技术
晶圆级堆叠多芯片技术受限于操作封装时晶圆又小又薄，并且相关制程设备发展慢，晶圆级堆叠多芯片技术也发展缓慢，原先晶圆级堆叠多芯片技术仅能实现逐个一对一堆叠，后来发展能够在一个晶圆上形成批量芯片，并批量堆叠封装的技术，该类技术的代表如图1，现有的晶圆级堆叠多芯片技术中其首先在胶框708上批量形成若干个第一批切后芯片72，然后将胶框708翻转再将一批量形成的若干个第二批切后芯片720统一堆叠在胶框708上的切后芯片的72上，如图2；确保一个切后芯片72与一个切后芯片720堆叠，切后芯片72与切后芯片720之间由黏着层712连接；该类技术缺点在于该类技术在每一批量形成切后芯片中只能单一形成同一厚度且同一规格的芯片，所以一块晶圆的利用率低，尤其当一块晶圆只做薄芯片时薄化过程中浪费过多。
发明内容
本发明的目的在于提供一种晶圆级堆叠多芯片的封装方法，以解决上述背景技术中提出的问题。
为了解决上述技术问题，本发明提供如下技术方案：
一种晶圆级堆叠多芯片的封装方法，包括步骤：
S1：首先在晶圆母片上表面切出若干个不固定厚度的单元芯片，若干个单元芯片之间的间隔不固定；
S2：然后将切后的晶圆母片上表面贴覆胶框，胶框的胶面上固定若干个凸出胶面，凸出胶面的厚度不同，将每一个凸出胶面对准贴覆到对应的单元芯片上，提前配置每一个凸出胶面的厚度，使得每一个凸出胶面与其贴覆单元芯片厚度总和为一个固定值；
S3：然后将晶圆母片的下表面薄化，薄化之后不同的单元芯片之间不再相连；且薄化之后所有单元芯片下表面在同一个水平面；
S4：然后在薄化之后的不同单元芯片的共同下表面贴覆胶框，将不同单元芯片贴覆到同一个胶框的胶面上，并将上表面的胶框、凸出胶面、胶面去除；由此形成第一组待堆叠单元芯片；
然后重复S1到S4步骤若干次再获取若干组堆叠单元芯片；对于每一组堆叠单元芯片将其翻转后与第一组待堆叠单元芯片堆叠，堆叠过程中n个堆叠单元芯片堆叠到m个待堆叠单元芯片上，堆叠过程次数与堆叠单元芯片组数一致；每一次堆叠过程中在堆叠的芯片之间形成热塑胶；每完成一次堆叠过程之后将参与并堆叠完成的多芯片组取出封装。
进一步，S1中本申请在晶圆母片上表面依次切出有两个第一切割单元芯片，两个第二切割单元芯片，两个第三切割单元芯片，一个第四切割单元芯片，一个第三切割单元芯片和一个第四切割单元芯片，第一切割单元芯片、第二切割单元芯片、第三切割单元芯片、第四切割单元芯片之间的间隔不固定。
进一步，S2中本申请在第一切割单元芯片、第二切割单元芯片、第三切割单元芯片、第四切割单元芯片上表面均贴覆有凸出胶面，每一个第一切割单元芯片的厚度相同，每一个第二切割单元芯片的厚度相同，每一个第三切割单元芯片的厚度相同，每一个第四切割单元芯片的厚度相同，贴覆凸出胶面之后，第一切割单元芯片的厚度+第一切割单元芯片所贴凸出胶面厚度=第二切割单元芯片的厚度+第二切割单元芯片所贴凸出胶面厚度=第三切割单元芯片的厚度+第三切割单元芯片所贴凸出胶面厚度=第四切割单元芯片的厚度+第四切割单元芯片所贴凸出胶面厚度。
进一步，S3中本申请中薄化之后，第一切割单元芯片，第二切割单元芯片，第三切割单元芯片与第四切割单元芯片之间不再相连。
进一步，堆叠过程中n个堆叠单元芯片堆叠到m个待堆叠单元芯片上，其中的m=1，n=1。
进一步，堆叠过程中n个堆叠单元芯片堆叠到m个待堆叠单元芯片上，其中的m=2，n=1。
进一步，堆叠过程中n个堆叠单元芯片堆叠到m个待堆叠单元芯片上，其中的m=1，n=2。
与现有技术相比，本发明的有益效果：
本申请可在一堆叠过程中形成厚度不同且规格不同的多芯片堆叠结构，并且可以在一块晶圆母片上进行多次不同堆叠过程，不仅让多芯堆叠产品更加丰富，而且还有效提高了晶圆利用率。
附图说明
图1为现有技术中工艺晶圆参考结构图。
图2为现有技术中工艺晶圆参考结构图。
图3为本申请晶圆级堆叠多芯片的封装方法中的首先在晶圆母片上表面切出若干个不固定厚度的单元芯片之后的晶圆母片参考结构图。
图4为本申请晶圆级堆叠多芯片的封装方法中的将切后的晶圆母片上表面贴覆胶框之后的晶圆母片参考结构图。
图5为本申请晶圆级堆叠多芯片的封装方法中的将晶圆母片的下表面薄化之后的晶圆母片参考结构图。
图6为本申请晶圆级堆叠多芯片的封装方法中的形成第一组待堆叠单元芯片的状态结构图。
图中：第一切割单元芯片100，第二切割单元芯片200，第三切割单元芯片300，第四切割单元芯片400；晶圆母片600；第一堆叠单元芯片101，第二堆叠单元芯片201，第三堆叠单元芯片301，第四堆叠单元芯片401；胶框700，胶面702，凸出胶面701；切后芯片72；切后芯片720；胶框708；黏着层712。
具体实施方式
下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请的晶圆级堆叠多芯片的封装方法包括步骤有，S1：首先在晶圆母片600上表面切出若干个不固定厚度的单元芯片，若干个单元芯片之间的间隔不固定；
S2：然后将切后的晶圆母片600上表面贴覆胶框700，胶框700的胶面702上固定若干个凸出胶面701，凸出胶面701的厚度不同，将每一个凸出胶面701对准贴覆到对应的单元芯片上，提前配置每一个凸出胶面701的厚度，使得每一个凸出胶面701与其贴覆单元芯片厚度总和为一个固定值；
S3：然后将晶圆母片600的下表面薄化，薄化之后不同的单元芯片之间不再相连；且薄化之后所有单元芯片下表面在同一个水平面；
S4：然后在薄化之后的不同单元芯片的共同下表面贴覆胶框700，将不同单元芯片贴覆到同一个胶框700的胶面702上，并将上表面的胶框700、凸出胶面701、胶面702去除；由此形成第一组待堆叠单元芯片；
重复S1到S4步骤若干次再获取若干组堆叠单元芯片；对于每一组堆叠单元芯片将其翻转后与第一组待堆叠单元芯片堆叠，堆叠过程中n个堆叠单元芯片堆叠到m个待堆叠单元芯片上，堆叠过程次数与堆叠单元芯片组数一致；每一次堆叠过程中在堆叠的芯片之间形成热塑胶；每完成一次堆叠过程之后将参与并堆叠完成的多芯片组取出封装。
本申请可在一个堆叠过程中形成厚度不同且规格不同的多芯片堆叠结构，并且可以在一块晶圆母片600上进行多次不同堆叠过程，不仅让多芯堆叠产品更加丰富，而且还有效提高了晶圆利用率。
可选的，S1中本申请在晶圆母片600上表面依次切出有两个第一切割单元芯片100，两个第二切割单元芯片200，两个第三切割单元芯片300，一个第四切割单元芯片400，一个第三切割单元芯片300和一个第四切割单元芯片400，第一切割单元芯片100、第二切割单元芯片200、第三切割单元芯片300、第四切割单元芯片400之间的间隔不固定。
可选地，S2中本申请在第一切割单元芯片100、第二切割单元芯片200、第三切割单元芯片300、第四切割单元芯片400上表面均贴覆有凸出胶面701，每一个第一切割单元芯片100的厚度相同，每一个第二切割单元芯片200的厚度相同，每一个第三切割单元芯片300的厚度相同，每一个第四切割单元芯片400的厚度相同，贴覆凸出胶面701之后，第一切割单元芯片100的厚度+第一切割单元芯片100所贴凸出胶面701厚度=第二切割单元芯片200的厚度+第二切割单元芯片200所贴凸出胶面701厚度=第三切割单元芯片300的厚度+第三切割单元芯片300所贴凸出胶面701厚度=第四切割单元芯片400的厚度+第四切割单元芯片400所贴凸出胶面701厚度。
可选地，S3中本申请中薄化之后，第一切割单元芯片100，第二切割单元芯片200，第三切割单元芯片300与第四切割单元芯片400之间不再相连。
可选地，堆叠过程中n个堆叠单元芯片堆叠到m个待堆叠单元芯片上，其中的m=1，n=1。
可选地，堆叠过程中n个堆叠单元芯片堆叠到m个待堆叠单元芯片上，其中的m=2，n=1。
可选地，堆叠过程中n个堆叠单元芯片堆叠到m个待堆叠单元芯片上，其中的m=1，n=2。
在一种具体的实施中，本申请的晶圆级堆叠多芯片的封装方法包括步骤有，如图3，S1：首先在晶圆母片600上表面切出若干个不固定厚度的单元芯片，本申请在晶圆母片600上表面依次切出有两个第一切割单元芯片100，两个第二切割单元芯片200，两个第三切割单元芯片300，一个第四切割单元芯片400，一个第三切割单元芯片300和一个第四切割单元芯片400，第一切割单元芯片100、第二切割单元芯片200、第三切割单元芯片300、第四切割单元芯片400之间的间隔不固定，若干个单元芯片之间的间隔不固定；
S2：然后，如图4，将切后的晶圆母片600上表面贴覆胶框700，胶框700的胶面702上固定若干个凸出胶面701，凸出胶面701的厚度不同，将每一个凸出胶面701对准贴覆到对应的单元芯片上，提前配置每一个凸出胶面701的厚度，使得每一个凸出胶面701与其贴覆单元芯片厚度总和为一个固定值；如图4，本申请在第一切割单元芯片100、第二切割单元芯片200、第三切割单元芯片300、第四切割单元芯片400上表面均贴覆有凸出胶面701，每一个第一切割单元芯片100的厚度相同，每一个第二切割单元芯片200的厚度相同，每一个第三切割单元芯片300的厚度相同，每一个第四切割单元芯片400的厚度相同，贴覆凸出胶面701之后，第一切割单元芯片100的厚度+第一切割单元芯片100所贴凸出胶面701厚度=第二切割单元芯片200的厚度+第二切割单元芯片200所贴凸出胶面701厚度=第三切割单元芯片300的厚度+第三切割单元芯片300所贴凸出胶面701厚度=第四切割单元芯片400的厚度+第四切割单元芯片400所贴凸出胶面701厚度；
S3：然后，如图5，将晶圆母片600的下表面薄化，薄化之后不同的单元芯片之间不再相连，本申请中薄化之后，第一切割单元芯片100，第二切割单元芯片200，第三切割单元芯片300与第四切割单元芯片400之间不再相连；且薄化之后所有单元芯片下表面在同一个水平面；
S4：然后在薄化之后的不同单元芯片的共同下表面贴覆胶框700，将不同单元芯片贴覆到同一个胶框700的胶面702上，并将上表面的胶框700、凸出胶面701、胶面702去除；如图6，由此形成第一组待堆叠单元芯片；
然后重复S1到S4步骤若干次再获取若干组堆叠单元芯片；
对于每一组堆叠单元芯片将其翻转后与第一组待堆叠单元芯片堆叠，堆叠过程中n个堆叠单元芯片堆叠到m个待堆叠单元芯片上，一般地，m=1，n=1，可选地m≥1，n≥1，且m、n均为自然数，比如更具体地m=2，n=1，或m=1，n=2，堆叠过程次数与堆叠单元芯片组数一致；每一次堆叠过程中在堆叠的芯片之间形成热塑胶；每完成一次堆叠过程之后将参与并堆叠完成的多芯片组取出封装；本申请中的图6实施例中堆叠过程次数为1次，m=1，n=1，一般的若干组堆叠单元芯片的获取方式如S1到S4，但堆叠单元芯片的厚度及芯片间间隔多数不同于第一组待堆叠单元芯片的对应厚度及间隔；图6实施例中第一堆叠单元芯片101、第二堆叠单元芯片201、第三堆叠单元芯片301、第四堆叠单元芯片401均为堆叠单元芯片，第一切割单元芯片100、第二切割单元芯片200、第三切割单元芯片300、第四切割单元芯片400均为待堆叠单元芯片，第一堆叠单元芯片101与第一切割单元芯片100堆叠，第二堆叠单元芯片201与第二切割单元芯片200堆叠，第三堆叠单元芯片301与第三切割单元芯片300堆叠，第四堆叠单元芯片401与第四切割单元芯片400堆叠；第一堆叠单元芯片101与第一切割单元芯片100的厚度一般不同，第二堆叠单元芯片201与第二切割单元芯片200的厚度一般不同，第三堆叠单元芯片301与第三切割单元芯片300的厚度一般不同，第四堆叠单元芯片401与第四切割单元芯片400的厚度一般不同；通过这样，本申请可在一个堆叠过程中形成厚度不同且规格不同的多芯片堆叠结构，并且可以在一块晶圆母片600上能够进行多次不同堆叠过程，不仅让多芯堆叠产品更加丰富（堆叠方式和尺寸多元化），而且还有效提高了晶圆利用率（可以在一块晶圆母片600上能够进行多次不同堆叠过程，并且不固定限制芯片间隔），本申请具有极大的技术价值和市场价值。
其中用到的胶框700、胶面702均为现有技术中常规的胶框及胶面带，凸出胶面701具体为配置凸出的胶面带，具体的凸出高度由应用中需要操作的芯片尺寸决定。

Claims (7)

1.晶圆级堆叠多芯片的封装方法，其特征在于，包括步骤：
S1：首先在晶圆母片上表面切出若干个不固定厚度的单元芯片，若干个单元芯片之间的间隔不固定；
S2：然后将切后的晶圆母片上表面贴覆胶框，胶框的胶面上固定若干个凸出胶面，凸出胶面的厚度不同，将每一个凸出胶面对准贴覆到对应的单元芯片上，提前配置每一个凸出胶面的厚度，使得每一个凸出胶面与其贴覆单元芯片厚度总和为一个固定值；
S3：然后将晶圆母片的下表面薄化，薄化之后不同的单元芯片之间不再相连；且薄化之后所有单元芯片下表面在同一个水平面；
S4：然后在薄化之后的不同单元芯片的共同下表面贴覆胶框，将不同单元芯片贴覆到同一个胶框的胶面上，并将上表面的胶框、凸出胶面、胶面去除；由此形成第一组待堆叠单元芯片；
然后重复S1到S4步骤若干次再获取若干组堆叠单元芯片；对于每一组堆叠单元芯片将其翻转后与第一组待堆叠单元芯片堆叠，堆叠过程中n个堆叠单元芯片堆叠到m个待堆叠单元芯片上，堆叠过程次数与堆叠单元芯片组数一致；每一次堆叠过程中在堆叠的芯片之间形成热塑胶；每完成一次堆叠过程之后将参与并堆叠完成的多芯片组取出封装。
2.根据权利要求1所述的晶圆级堆叠多芯片的封装方法，其特征在于，S1中本申请在晶圆母片上表面依次切出有两个第一切割单元芯片，两个第二切割单元芯片，两个第三切割单元芯片，一个第四切割单元芯片，一个第三切割单元芯片和一个第四切割单元芯片，第一切割单元芯片、第二切割单元芯片、第三切割单元芯片、第四切割单元芯片之间的间隔不固定。
3.根据权利要求1所述的晶圆级堆叠多芯片的封装方法，其特征在于S2中本申请在第一切割单元芯片、第二切割单元芯片、第三切割单元芯片、第四切割单元芯片上表面均贴覆有凸出胶面，每一个第一切割单元芯片的厚度相同，每一个第二切割单元芯片的厚度相同，每一个第三切割单元芯片的厚度相同，每一个第四切割单元芯片的厚度相同，贴覆凸出胶面之后，第一切割单元芯片的厚度+第一切割单元芯片所贴凸出胶面厚度=第二切割单元芯片的厚度+第二切割单元芯片所贴凸出胶面厚度=第三切割单元芯片的厚度+第三切割单元芯片所贴凸出胶面厚度=第四切割单元芯片的厚度+第四切割单元芯片所贴凸出胶面厚度。
4.根据权利要求1所述的晶圆级堆叠多芯片的封装方法，其特征在于，S3中本申请中薄化之后，第一切割单元芯片，第二切割单元芯片，第三切割单元芯片与第四切割单元芯片之间不再相连。
5.根据权利要求1所述的晶圆级堆叠多芯片的封装方法，其特征在于，堆叠过程中n个堆叠单元芯片堆叠到m个待堆叠单元芯片上，其中的m=1，n=1。
6.根据权利要求1所述的晶圆级堆叠多芯片的封装方法，其特征在于，堆叠过程中n个堆叠单元芯片堆叠到m个待堆叠单元芯片上，其中的m=2，n=1。
7.根据权利要求1所述的晶圆级堆叠多芯片的封装方法，其特征在于，堆叠过程中n个堆叠单元芯片堆叠到m个待堆叠单元芯片上，其中的m=1，n=2。
CN202211616473.5A 2022-12-16 2022-12-16 晶圆级堆叠多芯片的封装方法 Active CN115621134B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211616473.5A CN115621134B (zh) 2022-12-16 2022-12-16 晶圆级堆叠多芯片的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211616473.5A CN115621134B (zh) 2022-12-16 2022-12-16 晶圆级堆叠多芯片的封装方法

Publications (2)

Publication Number Publication Date
CN115621134A CN115621134A (zh) 2023-01-17
CN115621134B true CN115621134B (zh) 2023-03-28

Family

ID=84880838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211616473.5A Active CN115621134B (zh) 2022-12-16 2022-12-16 晶圆级堆叠多芯片的封装方法

Country Status (1)

Country Link
CN (1) CN115621134B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925121A (zh) * 2005-08-31 2007-03-07 日月光半导体制造股份有限公司 晶圆级堆叠多芯片的封装方法
JP2008141114A (ja) * 2006-12-05 2008-06-19 Sekisui Chem Co Ltd スタックトチップ用半導体チップの製造方法及びスタックトチップの製造方法
CN104217965A (zh) * 2013-05-29 2014-12-17 南茂科技股份有限公司 芯片堆叠封装体及其制作方法
CN108389834A (zh) * 2017-02-03 2018-08-10 中芯国际集成电路制造(上海)有限公司 芯片拾取方法以及封装工艺
CN108922853A (zh) * 2018-07-09 2018-11-30 中国电子科技集团公司第五十八研究所 一种基于Fan-out工艺的三维结构制作方法
CN110047763A (zh) * 2018-01-17 2019-07-23 英飞凌科技股份有限公司 芯片装置及其形成的方法以及芯片组件及其形成的方法
CN111341679A (zh) * 2020-02-28 2020-06-26 浙江集迈科微电子有限公司 一种超薄堆叠封装方式
CN111785646A (zh) * 2020-02-28 2020-10-16 浙江集迈科微电子有限公司 一种超薄焊接堆叠封装方式

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254387B (en) * 2004-09-10 2006-05-01 Advanced Semiconductor Eng Wafer stacking package method
JP5665511B2 (ja) * 2010-12-10 2015-02-04 株式会社東芝 半導体装置の製造方法、製造プログラム、および製造装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925121A (zh) * 2005-08-31 2007-03-07 日月光半导体制造股份有限公司 晶圆级堆叠多芯片的封装方法
JP2008141114A (ja) * 2006-12-05 2008-06-19 Sekisui Chem Co Ltd スタックトチップ用半導体チップの製造方法及びスタックトチップの製造方法
CN104217965A (zh) * 2013-05-29 2014-12-17 南茂科技股份有限公司 芯片堆叠封装体及其制作方法
CN108389834A (zh) * 2017-02-03 2018-08-10 中芯国际集成电路制造(上海)有限公司 芯片拾取方法以及封装工艺
CN110047763A (zh) * 2018-01-17 2019-07-23 英飞凌科技股份有限公司 芯片装置及其形成的方法以及芯片组件及其形成的方法
CN108922853A (zh) * 2018-07-09 2018-11-30 中国电子科技集团公司第五十八研究所 一种基于Fan-out工艺的三维结构制作方法
CN111341679A (zh) * 2020-02-28 2020-06-26 浙江集迈科微电子有限公司 一种超薄堆叠封装方式
CN111785646A (zh) * 2020-02-28 2020-10-16 浙江集迈科微电子有限公司 一种超薄焊接堆叠封装方式

Also Published As

Publication number Publication date
CN115621134A (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
CN104115263B (zh) 管芯向上的充分成型的扇出型晶片级封装
KR100538158B1 (ko) 웨이퍼 레벨 적층 칩 접착 방법
TWI254387B (en) Wafer stacking package method
JP2002100588A (ja) 半導体装置の製造方法
JP2008166794A (ja) フレキシブル膜上に載置された反転メタモルフィックソーラーセル
CN103021921A (zh) 用于制造集成电路系统的方法
EP3610501A1 (en) Method of wafer bonding of dissimilar thickness die
US20140124948A1 (en) Wafer-to-Wafer Process for Manufacturing a Stacked Structure
US6995468B2 (en) Semiconductor apparatus utilizing a preparatory stage for a chip assembly
US20170012160A1 (en) Assembly and mounting of solar cells on space panels
JPWO2015178369A1 (ja) ダイボンドダイシングシート
US20220181208A1 (en) Semiconductor device with reduced stress die pick and place
US10615075B2 (en) Dicing a wafer
CN110690125A (zh) 一种foplp晶圆整体封装方法
CN115621134B (zh) 晶圆级堆叠多芯片的封装方法
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
EP2671249A2 (en) Pre- cut wafer applied underfill film
US20060099735A1 (en) Method for wafer level stack die placement
US7592236B2 (en) Method for applying a structure of joining material to the back surfaces of semiconductor chips
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
US20210280527A1 (en) Semiconductor device
CN111696968B (zh) 半导体结构的制造方法
CN107644843B (zh) 晶圆堆叠制作方法
Yamada et al. Study of Optimizing Stress-Strain Curve of Adhesive for High Expansion Tape
CN114477075B (zh) 一种片上集成微纳结构的加工方法、红外探测器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant