CN103762187B - 芯片封装方法及结构 - Google Patents

芯片封装方法及结构 Download PDF

Info

Publication number
CN103762187B
CN103762187B CN201410018999.2A CN201410018999A CN103762187B CN 103762187 B CN103762187 B CN 103762187B CN 201410018999 A CN201410018999 A CN 201410018999A CN 103762187 B CN103762187 B CN 103762187B
Authority
CN
China
Prior art keywords
chip
insulating barrier
pad
pads
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410018999.2A
Other languages
English (en)
Other versions
CN103762187A (zh
Inventor
李俊杰
王之奇
杨莹
喻琼
祁俊华
张坚
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201410018999.2A priority Critical patent/CN103762187B/zh
Publication of CN103762187A publication Critical patent/CN103762187A/zh
Application granted granted Critical
Publication of CN103762187B publication Critical patent/CN103762187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

一种芯片封装方法和结构，所述芯片封装方法包括：提供第一芯片，所述第一芯片的表面具有多个第一焊盘；提供第二芯片，所述第二芯片的表面具有多个第二焊盘，所述多个第二焊盘与所述多个第一焊盘的位置相对应，且所述第二芯片的面积小于所述第一芯片的面积；将所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘对应结合在一起；形成第一绝缘层，所述第一绝缘层包覆所述第二芯片并与所述第一芯片结合。本发明的芯片封装方法提高了封装结构的可靠性。

Description

芯片封装方法及结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种芯片封装方法及结构。
背景技术
随着半导体芯片制造、集成和封装技术的不断进步，电子系统逐渐显现出多功能、高性能和高可靠性的发展趋势。为了将多个具有不同功能的有源组件与无源组件，以及诸如微机电系统（MEMS）、光学（Optics）元件等其它元件组合在同一封装体，使其成为可提供多种功能的一个系统或子系统，业界提出了系统级封装技术。
系统级封装可以作为一块标准单元用于PCB组装，也可以是最终的电子产品。与传统的芯片封装不同，系统级封装不仅可以应用于数字系统，还可以应用于光通讯、传感器以及MEMS等领域，因此，在计算机、自动化、通讯业等领域，系统级封装得到了广泛的应用。
现有的系统级封装采用金属引线工艺，将芯片与芯片间的焊盘用金属线进行引线键合，起到电学连接的作用；另外，现有的系统级封装还采用将两个芯片的焊盘相对贴合之后使用绝缘胶进行粘合的封装方式，但是，上述的封装方法所形成的产品可靠性较差。
发明内容
本发明解决的问题是现有技术芯片封装方法可靠性差。
为解决上述问题，本发明提供了一种芯片封装方法，包括：提供第一芯片，所述第一芯片的表面具有多个第一焊盘；提供第二芯片，所述第二芯片的表面具有多个第二焊盘，所述多个第二焊盘与所述多个第一焊盘的位置相对应，且所述第二芯片的面积小于所述第一芯片的面积；将所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘对应结合在一起；形成第一绝缘层，所述第一绝缘层包覆所述第二芯片并与所述第一芯片结合。
可选的，在所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘对应结合之后、形成第一绝缘层之前，还包括：在所述第一芯片表面和所述第二芯片表面之间填充绝缘胶层。
可选的，所述第一绝缘层和所述绝缘胶层与所述第一芯片结合面的面积大于所述第二芯片的面积。
可选的，所述第一芯片表面还具有多个第三焊盘，所述多个第三焊盘位于所述第二芯片在所述第一芯片表面投影区域之外的部分。
可选的，所述第一绝缘层覆盖所述多个第三焊盘，所述芯片封装方法还包括：刻蚀所述第一绝缘层，形成暴露出所述第三焊盘的第一开口；在所述第一开口内形成第一插塞；在所述第一插塞上形成与其电学连接的第一金属凸块。
可选的，所述第一金属凸块高度不低于所述包覆所述第二芯片的第一绝缘层顶部。
可选的，在将所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘对应结合之前，还包括：形成覆盖所述第一芯片表面的多个第一焊盘和多个第三焊盘的第二绝缘层；刻蚀所述第二绝缘层，形成暴露出所述多个第一焊盘和部分所述第一芯片表面的第二开口，所述第二开口能容纳所述第二芯片且使得所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘位置相对应。
可选的，在将所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘对应结合之前，还包括：将所述第二芯片置入所述第二开口内。
可选的，所述形成第一绝缘层包括：在所述第二开口内形成第一绝缘层，所述第一绝缘层包覆所述第二芯片、覆盖所述第二开口暴露出的部分所述第一芯片表面、并填充所述第一芯片和第二芯片表面之间的区域。
可选的，还包括：刻蚀所述第二绝缘层，形成暴露出所述第三焊盘的第三开口；在所述第三开口内形成第二插塞；在所述第二插塞上形成与之电学连接的第二金属凸块。
可选的，所述第二金属凸块高度不低于所述包覆所述第二芯片的第一绝缘层顶部。
对应的，本发明还提供了一种芯片封装结构，包括：第一芯片，所述第一芯片的表面具有多个第一焊盘；第二芯片，所述第二芯片的面积小于所述第一芯片的面积，所述第二芯片的表面具有多个第二焊盘，所述多个第二焊盘与所述多个第一焊盘的位置相对应，且所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘对应结合在一起；第一绝缘层，所述第一绝缘层将所述第二芯片包覆并与所述第一芯片结合。
可选的，还包括：绝缘胶层，位于所述第一芯片表面和所述第二芯片表面之间。
可选的，所述第一绝缘层和所述绝缘胶层与所述第一芯片结合面的面积大于所述第二芯片的面积。
可选的，还包括：位于所述第一芯片表面的多个第三焊盘，所述多个第三焊盘位于所述第二芯片在所述第一芯片表面的投影区域之外的部分。
可选的，还包括：多个第一插塞，分别贯穿所述第一绝缘层，且与所述多个第三焊盘对应电学连接；多个第一金属凸块，位于所述第一绝缘层上并与所述多个第一插塞对应电学连接。
可选的，所述多个第一金属凸块高度不低于包覆所述第二芯片的第一绝缘层顶部。
可选的，所述第三焊盘位于被所述第一绝缘层覆盖的所述第一芯片表面之外的区域，所述第一绝缘层填充在所述第一芯片和第二芯片表面之间的区域。
可选的，还包括：第二绝缘层，覆盖所述第一绝缘层覆盖的所述第一芯片表面之外的区域；多个第二插塞，分别贯穿所述第二绝缘层，且分别与所述多个第三焊盘对应电学连接；多个第二金属凸块，位于所述第二绝缘层之上并与所述多个第二插塞对应电连接。
可选的，所述多个第二金属凸块高度不低于包覆所述第二芯片的第一绝缘层顶部。
与现有技术相比，本发明技术方案具有以下优点：
本发明实施例的芯片封装方法中，在将第二芯片表面的多个第二焊盘与第一芯片表面的多个第一焊盘对应结合在一起之后，还形成了第一绝缘层，所述第一绝缘层将所述第二芯片包覆并结合至所述第一芯片。增强了第一芯片和第二芯片之间结合的结构强度，使得第二芯片不容易从第一芯片上脱落，增强了整个封装后结构的可靠性。
进一步的，本发明实施例的芯片封装方法中，通过形成绝缘层、插塞，将位于第一芯片上的第三焊盘引至绝缘层上，使得金属凸块高于所述第二芯片，无需在PCB板上额外形成开孔，而可以直接通过金属凸块将第一芯片和第二芯片的封装结构结合至PCB板，简化了工艺。
对应的，本发明实施例的芯片封装结构也具有上述优点。
附图说明
图1是现有技术的芯片封装结构的剖面结构示意图；
图2是本发明一实施例的芯片封装方法100的流程示意图；
图3至图9是图2所示的芯片封装方法100封装过程中的中间结构的剖面示意图；
图10是本发明另一实施例的芯片封装方法200的流程示意图；
图11至图17是图10所示的芯片封装方法200封装过程中的中间结构的剖面示意图。
具体实施方式
通常地，将不同大小的两个芯片进行系统级封装时，大芯片与小芯片之间的连接面积只有小芯片面积的大小。请参考图1，图1为现有技术中两个大小不同的芯片进行系统级封装的剖面结构示意图，包括：第一芯片110，所述第一芯片110的表面具有第一焊盘111，第三焊盘112；第二芯片120，所述第二芯片120的面积小于所述第一芯片110，所述第二芯片120的表面具有第二焊盘121，所述第二芯片120表面的第二焊盘121与所述第一芯片110表面的第一焊盘111对应结合在一起；绝缘胶130，位于所述第一芯片110表面和第二芯片120表面之间的空隙内，用于粘合所述第一芯片110和所述第二芯片120；锡球140，位于所述第三焊盘112之上，用于与外部电路（如PCB板）电学连接。由于所述第二芯片120的面积小于所述第一芯片110的面积，绝缘胶130的面积仅与所述第二芯片120的面积相当，导致所述第一芯片110和所述第二芯片120之间的粘合力较低，封装结构的信赖性降低。尤其是在跌落试验中，第一芯片110和第二芯片120之间的连接容易脱落。
基于以上研究，本发明提出了一种芯片封装方法，可以增强两个芯片之间的粘合力。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
需要说明的是，提供这些附图的目的是有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。
请参考图2，图2示出了本发明一实施例的芯片封装方法100的流程示意图。下面结合附图对本发明第一实施例的芯片封装方法的步骤进行说明。
步骤S101，参考图3，提供第一芯片210，所述第一芯片210的表面具有多个第一焊盘211和多个第三焊盘212。提供第二芯片220，所述第二芯片220的表面具有多个第二焊盘221，所述多个第二焊盘221与所述多个第一焊盘211的位置相对应，且所述第二芯片220的面积小于所述第一芯片210的面积。
所述第一芯片210和所述第二芯片220可以为单晶硅、SOI（绝缘体上硅）、SiGe或III-V族化合物材料。所述第一芯片210和所述第二芯片220包括制作于其中的半导体器件、金属互连结构以及其他半导体结构。所述第一芯片210和所述第二芯片220包含一个广义的范围，包括例如处理器、存储器以及控制器等集成电路芯片，也包括例如CCD、CMOS图像传感器等光学传感器芯片或者热传感器芯片、运动传感器芯片等其他传感器芯片，还包括微机电元件（MEMS）芯片等。所述第一焊盘211、所述第二焊盘221或所述第三焊盘212可以分别为所述第一芯片210或第二芯片220的顶层金属电极，所述第一焊盘211、第二焊盘221或所述第三焊盘212还可以为再分布层（RDL）。所述再分布层将第一芯片210内或者第二芯片220内的互连线或者电极在所述第一芯片210或第二芯片220的表面进行再分布，以符合封装工艺的设计规则。所述第一焊盘211、第二焊盘221或第三焊盘212的材料可以为金、铜、铝或者银。所述第一焊盘211、第二焊盘221或第三焊盘212的数量可以为多个。
本实施例中，所述第二焊盘221与所述第一焊盘211为再分布层，以使所述第二焊盘221和所述第一焊盘211的位置相对应。所述第三焊盘212位于所述第一焊盘211的外围的第一芯片210表面，在将所述第一焊盘211和第二焊盘221对应结合之后，由于所述第二芯片220的面积小于所述第一芯片210的面积，使得所述第三焊盘212位于所述第二芯片220在所述第一芯片210表面投影区域之外的区域。
步骤S102，参考图4，将所述第二芯片220表面的多个第二焊盘221与所述第一芯片210表面的多个第一焊盘211对应结合在一起
在一些实施例中，在将所述第二芯片220表面的多个第二焊盘221与所述第一芯片210表面的多个第一焊盘211对应结合在一起之前，还对芯片进行了减薄处理，以减少整体封装结构的厚度。所述减薄处理是本领域技术人员所熟知的工艺，在此不再赘述。
在一些实施例中，在将所述第二芯片220表面的多个第二焊盘221与所述第一芯片210表面的多个第一焊盘211对应结合在一起之前，还在所述第一芯片210表面的第一焊盘211上或者在所述第二芯片220表面的第二焊盘221上形成了第三金属凸块（未图示），所述第三金属凸块可以为锡球、铜柱或者金柱。将所述第二芯片220表面的多个第二焊盘221与所述第一芯片210表面的多个第一焊盘211对应结合的工艺包括：首先将所述第二芯片220具有第二焊盘221的表面与所述第一芯片210具有第一焊盘211的表面相对贴合，由于所述多个第二焊盘221与所述多个第一焊盘211的位置相对应，可以使得所述多个第二焊盘221与所述多个第一焊盘211两两贴合；接着执行高温熔化步骤，使得所述第一焊盘211或者所述第二焊盘221上的金属凸块熔化，覆盖所述第一焊盘211和所述第二焊盘221的表面，使得两者紧密结合并电学连接。
在一些实施例中，还可以通过在所述第二芯片220或者第一芯片210的表面形成各向异性导电胶层，用于将所述第二芯片220表面的多个第二焊盘221与所述第一芯片210表面的多个第一焊盘211对应结合在一起。所述各向异性导电胶层包括导电粒子和绝缘材料，导电粒子分散在绝缘材料中。具体地，可以将各向异性导电胶层贴附至所述第二芯片220的表面，经精确对位后将第二芯片220的表面与第一芯片210的表面压合，经加热及加压后，使各向异性导电胶层固化。所述各向异性导电胶层可以在垂直于所述第一芯片210表面或者所述第二芯片220表面的方向上导电，而在平行于所述第一芯片210表面或者所述第二芯片220表面的方向不导电，从而使得所述第一焊盘211和所述第二焊盘221之间电学连接，而不会使得不同第一焊盘211或者不同第二焊盘221之间短路。
上述工艺可以无需采用金属引线工艺，将所述第一芯片210与所述第二芯片220之间的焊盘直接焊接电性结合，从而使得芯片系统级封装尺寸大大缩小，可以提高生产效率，简化工艺流程。
步骤S103，参考图5，在所述第一芯片210表面和所述第二芯片220表面之间填充绝缘胶层230。
本实施例中，所述第一焊盘211凸出于所述第一芯片210的表面，所述第二焊盘221凸出于所述第二芯片220的表面，且所述第一焊盘211或者所述第二焊盘221上形成有第三金属凸块，在将所述第二芯片220表面的多个第二焊盘221与所述第一芯片210表面的多个第一焊盘211对应结合在一起之后，所述第一芯片210表面和所述第二芯片220表面之间具有空隙。因此，进一步的，需要在所述第一芯片210表面和所述第二芯片220表面之间填充绝缘胶层230。所述绝缘胶层230的材料可以为绝缘硅胶、聚酰亚胺或者BCB树脂等。具体地，采用点胶工艺，使用点胶机将绝缘胶材料点在所述第一芯片210表面和所述第二芯片220表面之间空隙区域的一侧或几侧，绝缘胶材料会靠自身流动性向另一侧流动，并在流动过程中逐渐填满空隙，形成绝缘胶层230。所述绝缘胶层230用于粘合所述第一芯片210和所述第二芯片220相对的表面区域，增强两者之间的结合力。
需要说明的是，当使用各向异性导电胶层来将所述第二芯片220表面的多个第二焊盘221与所述第一芯片210表面的多个第一焊盘211对应结合在一起时，由于所述各向异性导电胶层已经填充在所述第一芯片210表面和所述第二芯片220表面之间，可以不需要再形成绝缘胶层来粘合。
步骤S104，参考图6，形成第一绝缘层240，所述第一绝缘层240包覆所述第二芯片220并与所述第一芯片210结合，且第一绝缘层240覆盖所述多个第三焊盘212。
本实施例中，所述第一绝缘层240为干膜。所述干膜为高分子化合物，例如聚酰亚胺、环氧树脂、硅胶或者苯并环丁烯等，在经过紫外线的照射后能够产生聚合反应形成稳定物质附着于第一芯片210和第二芯片220上。本实施例中，采用真空贴膜法形成所述干膜，包括：将干膜和第一芯片210和第二芯片220的封装体置于真空腔室内；将所述干膜覆盖于所述第二芯片220上，将所述第二芯片220包覆起来，并结合至所述第一芯片210表面上。真空腔室可以确保干膜与第一芯片210和第二芯片220之间无气泡，贴合紧密。本实施例中，所述干膜覆盖所述第三焊盘212。
在一些实施中，所述第一绝缘层240也可以为塑封材料，通过注塑工艺，在相应模具中填充塑封材料，包覆所述第二芯片220，并结合至所述第一芯片210的表面，经过升温固化后，形成所述第一绝缘层240。
在其他实施例中，所述第一绝缘层240也可以为其他绝缘材料。
本实施例中，所述干膜高出所述第二芯片220的部分的厚度为5～20μm。在其他实施例中，当所述第一绝缘层240采用其他材料时，所述第一绝缘层240的厚度根据其绝缘能力而定，其厚度应当确保不会导致漏电。
在形成第一绝缘层240后，所述第一绝缘层240包覆所述第二芯片220、且覆盖所述第二芯片220在所述第一芯片210上的投影之外的区域，将所述第二芯片220结合至所述第一芯片210。
与现有技术相比，参考图1，现有技术中第一芯片110和第二芯片120之间通过绝缘胶130结合，绝缘胶130的面积只与第二芯片120的面积相当，导致其结合能力较差。而本实施例中，参考图6，第一芯片210和第二芯片220之间不仅通过绝缘胶层230结合，另外，由于所述第一绝缘层240包覆所述第二芯片220并结合至所述第一芯片210，增强了第一芯片210和第二芯片220之间结合的结构强度，使得第二芯片220不容易从第一芯片210上脱落，增强了整个封装后结构的可靠性。
步骤S105，参考图7，刻蚀所述第一绝缘层240，形成暴露出所述第三焊盘212的第一开口250。
本实施例中，所述第一绝缘层240为干膜，可以采用光刻工艺形成所述第一开口250。具体包括：首先使用紫外光照射所述干膜待形成第一开口250区域之外的区域，使其产生聚合反应形成稳定物质，以阻挡后续的刻蚀；接着采用光刻工艺去除未被紫外光照射的干膜区域，形成第一开口250，所述第一开口250暴露出所述第一芯片210上的第三焊盘212。
在一些实施例中，所述第一绝缘层240为塑封材料，可以采用激光开孔工艺形成第一开口250。具体包括：将激光作为热源对塑封材料的待开孔区域进行加热，使得待开孔区域快速升温，激光照射区域的塑封材料发生气化，形成对应的第一开口250。在一具体实施例中，所述激光的脉冲宽度为1ns～200ns，脉冲频率为80～200KHz，激光在聚焦点处的能量大于1E18W/cm2。采用激光开孔工艺无需形成掩膜就可以选择性的去除塑封材料，激光开孔时产生的热量只会集中在特定区域，且激光去胶工艺为非接触刻蚀，反应副产物为气态，污染小。
步骤S106，参考图8，在所述第一开口250（参考图7）内形成第一插塞260。
本实施例中，所述第一插塞260的材料为锡，采用真空印锡工艺形成。在真空环境下，将锡膏通过印刷方式填至第一开口250中，可以使得锡膏充分填满所述第一开口250而不留下缝隙。所述第一绝缘层240暴露出所述第一插塞260的顶表面，且由于所述第一开口250暴露出所述第一芯片210上的第三焊盘212，因此在形成所述第一插塞260后，所述第一插塞260与所述第三焊盘212电学连接。
在其他实施例中，所述第一插塞260的材料还可以为铜或者其他金属材料。
步骤S107，参考图9，在所述第一插塞260上形成与其电学连接的第一金属凸块270。
本实施例中，所述第一金属凸块270为锡球。可以先在所述第一插塞260上印刷锡膏，再进行高温回流，在表面张力作用下，形成锡球；也可以先在所述第一插塞260上印刷助焊剂和锡球颗粒，再高温回流形成焊球；还可以在所述第一插塞260上电镀锡柱，再高温回流形成焊球。
在其他实施例中，所述第一金属凸块270还可以为铜柱、金柱、或者铜柱和锡球的结合等。
本实施例中，由于所述第一绝缘层240的顶表面高于所述第二芯片220，在形成所述第一金属凸块270后，所述第一金属凸块270也高于所述第二芯片220。
与现有技术相比，请继续参考图1，图1所示的现有技术的封装结构中，由于焊球140的直径通常小于所述第二芯片120的厚度，因此焊球140低于所述第二芯片120，因此，在通过焊球140将该封装结构连接至PCB板时，通常需要在PCB板上需要形成额外的与第二芯片120对应的开孔，以容纳所述第二芯片120，使得焊球140与PCB板接触。而本实施例中，参考图9，通过形成第一绝缘层240和第一插塞260，将第一金属凸块270转移至第一绝缘层240上，使得第一金属凸块270高于所述第二芯片220，无需考虑因为第一金属凸块270的高度小于第二芯片220的厚度而在PCB板上形成额外的开孔，而可以直接通过第一金属凸块270将第一芯片210和第二芯片220的封装结构结合至PCB板，简化了工艺。
对应的，本实施例还提供了一种芯片封装结构，继续参考图9，所述封装结构包括：
第一芯片210，所述第一芯片210的表面具有多个第一焊盘211；
第二芯片220，所述第二芯片220的面积小于所述第一芯片210的面积，所述第二芯片220的表面具有多个第二焊盘221，所述多个第二焊盘221与所述多个第一焊盘211的位置相对应，且所述第二芯片220表面的多个第二焊盘221与所述第一芯片210表面的多个第一焊盘211对应结合在一起；
第一绝缘层240，所述第一绝缘层240将所述第二芯片220包覆并与所述第一芯片210结合。
本实施例中，所述封装结构还包括：
第三焊盘212，位于所述第一芯片210表面，且位于所述第二芯片220在所述第一芯片210表面投影区域之外，所述第三焊盘212被所述第一绝缘层240覆盖；
第三金属凸块（未图示），位于所述第一焊盘211和所述第二焊盘221之间，用于使所述第二焊盘221与所述第一焊盘211相结合；
绝缘胶层230，位于所述第一芯片210表面和所述第二芯片220表面之间，所述第一绝缘层240和所述绝缘胶层230与所述第一芯片210结合面的面积大于所述第二芯片220的面积；
第一插塞260，贯穿所述第一绝缘层240，且与所述第三焊盘212电学连接；以及
第一金属凸块270，位于所述第一插塞260之上。
本发明还提供了另一实施例，请参考图10，图10为本发明另一实施例的芯片封装方法200的流程示意图。下面结合附图对本发明该实施例的芯片封装方法200的步骤进行说明。为了简单明了起见，本实施例中与上一实施例中相同或相似的部分不再详细说明，可参考上一实施例。
步骤S201，参考图11，提供第一芯片310，所述第一芯片310的表面具有多个第一焊盘311和多个第三焊盘312；提供第二芯片320，所述第二芯片320的表面具有多个第二焊盘321，所述多个第二焊盘321与所述多个第一焊盘311的位置相对应，且所述第二芯片320的面积小于第一芯片310的面积。
步骤S202，参考图12，形成覆盖所述第一芯片310表面的多个第一焊盘311和多个第三焊盘312的第二绝缘层330。
本实施例中，所述第二绝缘层330为干膜或者光刻胶层。在所述第一芯片310表面形成干膜或者光刻胶层后，所述干膜或者光刻胶层覆盖所述第一芯片310表面、所述第一焊盘311和第三焊盘312。所述干膜或者光刻胶层的厚度大于所述第二芯片320的厚度，使得后续在所述干膜或者光刻胶层内形成第二开口后，所述第二开口的深度大于所述第二芯片320的厚度。
在其他实施例中，所述第二绝缘层330的材料还可以为绝缘聚合物，或无机绝缘材料等。
步骤S203，参考图13，刻蚀所述第二绝缘层330，形成暴露出所述第一焊盘311和部分所述第一芯片310表面的第二开口340，形成暴露出所述第三焊盘312的第三开口350，所述第二开口340能容纳所述第二芯片320。
本实施例中，所述第二绝缘层330为干膜或者光刻胶层，采用光刻工艺形成所述第二开口340和第三开口350。所述第二开口340的面积大于所述第二芯片320的面积，且所述第二开口340的深度大于所述第二芯片320的厚度，后续可以将所述第二芯片320置于所述第二开口340内使得第二焊盘321与第一芯片310表面的第一焊盘311对应结合在一起。
在其他实施例中，所述第二绝缘层330为其他绝缘聚合物，或无机绝缘材料时，可以先在所述第二绝缘层330上形成图形化的光刻胶层，所述图形化的光刻胶层具有待形成第二开口和待形成第三开口对应的开口，沿所述图形化的光刻胶层的开口，刻蚀所述第二绝缘层330，以形成第二开口340和第三开口350。
需要说明的是，形成所述第二开口340和第三开口350的工艺可以在同一工艺步骤中形成，也可以在不同工艺步骤中形成。例如，首先形成第二开口340，在将所述第二芯片320置于所述第二开口340内使得第二焊盘321与第一芯片310表面的第一焊盘311对应结合在一起，并形成包覆所述第二芯片320的第一绝缘层后，再形成第三开口350。
步骤S204，参考图14，将所述第二芯片320表面的多个第二焊盘321与所述第一芯片310表面的多个第一焊盘311对应结合在一起，所述第二芯片320位于所述第二开口340内。
所述将第二芯片320表面的多个第二焊盘321与所述第一芯片310表面的多个第一焊盘311对应结合包括：将所述第二芯片320置入所述第二开口340内，所述第二芯片320表面的多个第二焊盘321与所述第一芯片310表面的多个第一焊盘311位置对应；将所述第二芯片320表面的第二焊盘321与所述第一芯片310表面的第一焊盘311通过第三金属凸块（未图示）结合。所述结合步骤可以与前述方法相同，在此不再赘述。
步骤S205，参考图15，形成第一绝缘层360，所述第一绝缘层360包覆所述第二芯片320并与所述第一芯片310结合，且所述第一绝缘层360填充所述第二开口340（参考图14）。
本实施例中，所述第一绝缘层360为绝缘胶，如绝缘硅胶、聚酰亚胺或者BCB树脂等。采用点胶工艺，使用点胶机将绝缘胶材料填充在所述第二开口340内，绝缘胶材料包覆所述第二芯片320，且绝缘胶材料会靠自身流动性填充第一芯片310表面和所述第二芯片320表面之间的空隙区域，直至填充满所述第二开口340。且使用点胶工艺，可以精确定位形成绝缘胶的位置，使得绝缘胶材料仅形成于第二开口340内，而不会形成于第三开口350内。
本实施例中，所述第二开口340暴露出所述第一焊盘311和部分所述第一芯片310表面，在所述第二开口340内形成第一绝缘层360后，所述第一绝缘层360包覆所述第二芯片320并将其结合至所述第一芯片310，增强了第一芯片310和第二芯片320之间结合的结构强度，使得第二芯片320不容易从所述第一芯片310上脱落，增强了整个封装结构的可靠性。
步骤S206，参考图16，在所述第三开口350内形成第二插塞370。
步骤S207，参考图17，在所述第二插塞370上形成与之电学连接的第二金属凸块380。
本实施例中，通过形成第二绝缘层330和第二插塞370，将第三焊盘312引至第二绝缘层330上，第二金属凸块380高于所述第二芯片320，无需考虑因为第二金属凸块380的高度小于第二芯片320的厚度而在PCB板上需要额外形成开孔，而可以直接通过第二金属凸块380将第一芯片310和第二芯片320的封装结构结合至PCB，简化了工艺。
对应的，本实施例还提供了一种芯片封装结构，继续参考图17，所述封装结构包括：
第一芯片310，所述第一芯片310的表面具有多个第一焊盘311；
第二芯片320，所述第二芯片320的面积小于所述第一芯片310的面积，所述第二芯片320的表面具有多个第二焊盘321，所述多个第二焊盘321与所述多个第一焊盘311的位置相对应，且所述第二芯片320表面的多个第二焊盘321与所述第一芯片310表面的多个第一焊盘311对应结合在一起；
第一绝缘层360，所述第一绝缘层360将所述第二芯片320包覆并与所述第一芯片310结合。
本实施例中，所述封装结构还包括：
第三焊盘312，位于所述第一芯片310表面，且位于所述第二芯片320在所述第一芯片310表面投影区域之外；
第二绝缘层330，覆盖所述第一绝缘层360覆盖的所述第一芯片310表面之外的区域，且覆盖所述第三焊盘312；
第三金属凸块（未图示），位于所述第一焊盘311和所述第二焊盘321之间，用于使所述第二焊盘321与所述第一焊盘311相结合；
第二插塞370，贯穿所述第二绝缘层330，且与所述第三焊盘312电学连接；
第二金属凸块380，位于所述第二插塞370之上。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种芯片封装方法，其特征在于，包括：
提供第一芯片，所述第一芯片的表面具有多个第一焊盘；
提供第二芯片，所述第二芯片的表面具有多个第二焊盘，所述多个第二焊盘与所述多个第一焊盘的位置相对应，且所述第二芯片的面积小于所述第一芯片的面积；
将所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘通过各向异性导电胶层对应结合在一起；
形成第一绝缘层，所述第一绝缘层包覆所述第二芯片并与所述第一芯片结合；
其中，所述第一芯片表面还具有多个第三焊盘，所述多个第三焊盘位于所述第二芯片在所述第一芯片表面投影区域之外的部分；
在将所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘对应结合之前，还包括：
形成覆盖所述第一芯片表面的多个第一焊盘和多个第三焊盘的第二绝缘层；
刻蚀所述第二绝缘层，形成暴露出所述多个第一焊盘和部分所述第一芯片表面的第二开口，所述第二开口能容纳所述第二芯片且使得所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘位置相对应。
2.如权利要求1所述的芯片封装方法，其特征在于，在所述第二芯片表面多个第二焊盘与所述第一芯片表面的多个第一焊盘对应结合之后、形成第一绝缘层之前，还包括：在所述第一芯片表面和所述第二芯片表面之间填充绝缘胶层。
3.如权利要求2所述的芯片封装方法，其特征在于，所述第一绝缘层和所述绝缘胶层与所述第一芯片结合面的面积大于所述第二芯片的面积。
4.如权利要求1所述的芯片封装方法，其特征在于，所述第一绝缘层覆盖所述多个第三焊盘，所述芯片封装方法还包括：
刻蚀所述第一绝缘层，形成暴露出所述第三焊盘的第一开口；
在所述第一开口内形成第一插塞；
在所述第一插塞上形成与其电学连接的第一金属凸块。
5.如权利要求4所述的芯片封装方法，其特征在于，所述第一金属凸块高度不低于包覆所述第二芯片的第一绝缘层顶部。
6.如权利要求1所述的芯片封装方法，其特征在于，在将所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘对应结合之前，还包括：将所述第二芯片置入所述第二开口内。
7.如权利要求1所述的芯片封装方法，其特征在于，所述形成第一绝缘层包括：在所述第二开口内形成第一绝缘层，所述第一绝缘层包覆所述第二芯片、覆盖所述第二开口暴露出的部分所述第一芯片表面、并填充所述第一芯片和第二芯片表面之间的区域。
8.如权利要求1所述的芯片封装方法，其特征在于，还包括：
刻蚀所述第二绝缘层，形成暴露出所述第三焊盘的第三开口；
在所述第三开口内形成第二插塞；
在所述第二插塞上形成与之电学连接的第二金属凸块。
9.如权利要求8所述的芯片封装方法，其特征在于，所述第二金属凸块高度不低于包覆所述第二芯片的第一绝缘层顶部。
10.一种芯片封装结构，其特征在于，包括：
第一芯片，所述第一芯片的表面具有多个第一焊盘；
第二芯片，所述第二芯片的面积小于所述第一芯片的面积，所述第二芯片的表面具有多个第二焊盘，所述多个第二焊盘与所述多个第一焊盘的位置相对应，且所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘通过各向异性导电胶层对应结合在一起；
第一绝缘层，所述第一绝缘层将所述第二芯片包覆并与所述第一芯片结合；
其中，所述芯片封装结构，还包括：位于所述第一芯片表面的多个第三焊盘，所述多个第三焊盘位于所述第二芯片在所述第一芯片表面的投影区域之外的部分；
所述芯片封装结构，还包括：第二绝缘层，所述第二绝缘层是在将所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘对应结合之前形成，且覆盖所述第一芯片表面的多个第一焊盘和多个第三焊盘；
刻蚀所述第二绝缘层，形成暴露出所述多个第一焊盘和部分所述第一芯片表面的第二开口，所述第二开口能容纳所述第二芯片且使得所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘位置相对应。
11.如权利要求10所述的芯片封装结构，其特征在于，还包括：绝缘胶层，位于所述第一芯片表面和所述第二芯片表面之间。
12.如权利要求11所述的芯片封装结构，其特征在于，所述第一绝缘层和所述绝缘胶层与所述第一芯片结合面的面积大于所述第二芯片的面积。
13.如权利要求10所述的芯片封装结构，其特征在于，还包括：
多个第一插塞，分别贯穿所述第一绝缘层，且与所述多个第三焊盘对应电学连接；
多个第一金属凸块，位于所述第一绝缘层上并与所述多个第一插塞对应电学连接。
14.如权利要求13所述的芯片封装结构，其特征在于，所述多个第一金属凸块高度不低于包覆所述第二芯片的第一绝缘层顶部。
15.如权利要求10所述的芯片封装结构，其特征在于，所述第三焊盘位于被所述第一绝缘层覆盖的所述第一芯片表面之外的区域，所述第一绝缘层填充在所述第一芯片和第二芯片表面之间的区域。
16.如权利要求15所述的芯片封装结构，其特征在于，还包括：
第二绝缘层，覆盖所述第一绝缘层覆盖的所述第一芯片表面之外的区域；
多个第二插塞，分别贯穿所述第二绝缘层，且分别与所述多个第三焊盘对应电学连接；
多个第二金属凸块，位于所述第二绝缘层之上并与所述多个第二插塞对应电连接。
17.如权利要求16所述的芯片封装结构，其特征在于，所述多个第二金属凸块高度不低于包覆所述第二芯片的第一绝缘层顶部。
CN201410018999.2A 2014-01-16 2014-01-16 芯片封装方法及结构 Active CN103762187B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410018999.2A CN103762187B (zh) 2014-01-16 2014-01-16 芯片封装方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410018999.2A CN103762187B (zh) 2014-01-16 2014-01-16 芯片封装方法及结构

Publications (2)

Publication Number Publication Date
CN103762187A CN103762187A (zh) 2014-04-30
CN103762187B true CN103762187B (zh) 2017-11-03

Family

ID=50529401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410018999.2A Active CN103762187B (zh) 2014-01-16 2014-01-16 芯片封装方法及结构

Country Status (1)

Country Link
CN (1) CN103762187B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681452A (zh) * 2014-12-30 2015-06-03 南通富士通微电子股份有限公司 晶圆级封装的制造方法
CN105826332A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106115606A (zh) * 2016-07-14 2016-11-16 华进半导体封装先导技术研发中心有限公司 一种微机电系统器件封装结构及方法
CN106254773B (zh) 2016-07-29 2018-01-23 广东欧珀移动通信有限公司 光学图像稳定系统、成像装置及电子装置
CN106783634B (zh) * 2016-12-26 2019-09-20 通富微电子股份有限公司 一种扇出封装器件及其封装方法
CN115072046A (zh) * 2022-05-11 2022-09-20 深圳市三一联光智能设备股份有限公司 筛选设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2664198Y (zh) * 2003-08-18 2004-12-15 威盛电子股份有限公司 多芯片封装结构
CN202549824U (zh) * 2012-02-22 2012-11-21 苏州晶方半导体科技股份有限公司 芯片封装结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100539126C (zh) * 2007-05-18 2009-09-09 日月光半导体制造股份有限公司 芯片堆叠结构以及可制成芯片堆叠结构的晶片结构
CN100583431C (zh) * 2008-05-04 2010-01-20 日月光半导体制造股份有限公司 堆叠式芯片封装结构的制作方法
KR101709959B1 (ko) * 2010-11-17 2017-02-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
CN102738131B (zh) * 2012-03-07 2016-02-24 苏州晶方半导体科技股份有限公司 半导体模组、封装结构及其封装方法
CN103236424A (zh) * 2013-04-16 2013-08-07 江苏物联网研究发展中心 晶圆级封装结构及封装方法
CN203746826U (zh) * 2014-01-16 2014-07-30 苏州晶方半导体科技股份有限公司 芯片封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2664198Y (zh) * 2003-08-18 2004-12-15 威盛电子股份有限公司 多芯片封装结构
CN202549824U (zh) * 2012-02-22 2012-11-21 苏州晶方半导体科技股份有限公司 芯片封装结构

Also Published As

Publication number Publication date
CN103762187A (zh) 2014-04-30

Similar Documents

Publication Publication Date Title
CN103762187B (zh) 芯片封装方法及结构
CN103730379A (zh) 芯片封装方法及结构
CN105304613B (zh) 半导体器件和方法
TWI594341B (zh) 指紋辨識裝置封裝及其製造方法
KR101607981B1 (ko) 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
CN109196646A (zh) 图像传感器半导体封装及相关方法
JP2003115560A (ja) 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法
TW201351579A (zh) 高密度立體封裝
CN112447534B (zh) 封装体及其制备方法
JP5604876B2 (ja) 電子装置及びその製造方法
CN108028233A (zh) 用于实现多芯片倒装芯片封装的衬底、组件和技术
JP2005535103A (ja) 半導体パッケージ装置ならびに製作および試験方法
CN106373934A (zh) 半导体封装结构及制造方法
JP2003100948A (ja) 半導体装置及びその製造方法
JP6697944B2 (ja) 電力用半導体装置
CN107958882A (zh) 芯片的封装结构及其制作方法
TWI559464B (zh) 封裝模組及其基板結構
TW201606948A (zh) 晶片封裝體及其製造方法
CN203746826U (zh) 芯片封装结构
TWI435429B (zh) 孔對孔貫穿之半導體封裝構造
CN203746825U (zh) 芯片封装结构
JP2005123463A (ja) 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器
KR100752665B1 (ko) 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
CN102956547A (zh) 半导体封装结构及其制作方法
CN108321142B (zh) 半导体封装件及其的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant