CN105826332A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN105826332A
CN105826332A CN201510011892.XA CN201510011892A CN105826332A CN 105826332 A CN105826332 A CN 105826332A CN 201510011892 A CN201510011892 A CN 201510011892A CN 105826332 A CN105826332 A CN 105826332A
Authority
CN
China
Prior art keywords
wafer
metal terminal
top wafer
forming method
bottom wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510011892.XA
Other languages
English (en)
Inventor
陈政
张海芳
包德君
王伟
李新
张蓓蓓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510011892.XA priority Critical patent/CN105826332A/zh
Publication of CN105826332A publication Critical patent/CN105826332A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种半导体结构的形成方法,包括:提供晶圆键合结构,所述晶圆键合结构包括底部晶圆和键合于所述底部晶圆上的顶部晶圆,所述底部晶圆朝向顶部晶圆的表面具有金属端子;刻蚀所述顶部晶圆,在所述顶部晶圆中形成露出所述金属端子的开口。通过刻蚀的方法去除顶部晶圆的材料不容易产生碎屑,并且不容易对顶部晶圆中的半导体器件造成损伤。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体领域,具体涉及一种半导体结构的形成方法。
背景技术
CMOS图像传感器是目前市场上常见的半导体传感器,广泛的用于手机、平板电脑、指纹识别等领域。采用3DIC技术制作CMOS图像传感器已经成为本领域研究的热点。通常将3DIC技术制作CMOS图像传感器简称为3D图像传感器。
图1示出了现有技术一种3D图像传感器形成过程的示意图。在顶部晶圆20上形成有传感器镜头13,用于接收外界的光线,在所述顶部晶圆20中形成有感光元件,用于感应传感器镜头13接收的光线并转换为电信号,在底部晶圆10中形成有工作电路,所述工作电路用于控制感光元件工作。所述底部晶圆10和顶部晶圆20通过晶圆键合部件11键合在一起,并使得感光元件和工作电路相互电连接。在所述底部晶圆10上形成有金属垫12,所述金属垫12与工作电路相连,用于为工作电路供电,或者为工作电路提供测试端口。因此,在底部晶圆10和顶部晶圆20相互键合之后,需要将金属垫12上的顶部晶圆20材料去除,使金属垫12露出,以和外部电源连接。如图1所示,现有技术通常采用晶圆切割刀30切割所述顶部晶圆20位于金属垫12上的部分,使金属垫12露出。
但是这种晶圆切割刀30切割所述底部晶圆10的方式容易损伤顶部晶圆20的表面,影响顶部晶圆20上的传感器镜头13或者感光元件,并且可能产生大量硅碎屑,所述硅碎屑落在金属垫12上,可能影响金属垫12与外部电源的连接性能。
与3D图像传感器类似的,在其他多个晶圆键合形成的晶圆键合结构中,在去除部分区域的顶部晶圆以露出底部晶圆上的金属垫时,都容易对顶部晶圆造成损伤。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法,在晶圆键合结构中去除部分顶部晶圆以露出底部晶圆上的金属垫时,减小对顶部晶圆造成的损伤。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:
提供晶圆键合结构,所述晶圆键合结构包括底部晶圆和键合于所述底部晶圆上的顶部晶圆,所述底部晶圆朝向顶部晶圆的表面具有金属端子;
刻蚀所述顶部晶圆,在所述顶部晶圆中形成露出所述金属端子的开口。
可选的,采用深反应离子刻蚀工艺刻蚀所述顶部晶圆。
可选的,刻蚀所采用的气体包括HF气体、SF6气体和C4F8气体中的一种或多种。
可选的,在刻蚀所述顶部晶圆的步骤中,气压在20mTorr~8Torr的范围内。
可选的,所述顶部晶圆在所述金属端子上区域的材料为硅。
可选的,所述顶部晶圆的厚度在30~200微米的范围内。
可选的,刻蚀所述顶部晶圆的步骤包括:在所述顶部晶圆上形成光阻层,所述光阻层露出所述金属端子上的顶部晶圆,以所述光阻层为掩模,刻蚀所述顶部晶圆。
可选的,所述金属端子为铝垫。
可选的,所述半导体结构用于形成图像传感器,所述顶部晶圆中形成有传感器像素阵列,所述底部晶圆中形成有传感器工作电路,所述底部晶圆表面的金属端子与传感器工作电路电连接;
在刻蚀所述顶部晶圆,在所述顶部晶圆中形成露出所述金属端子的开口的步骤中,所述开口位于所述传感器像素阵列之外。
可选的,在刻蚀所述顶部晶圆,在所述顶部晶圆中形成露出所述金属端子的开口的步骤之后,所述半导体结构的形成方法还包括:对所述晶圆键合结构进行切割,使所述晶圆键合结构分割成多个传感器工作单元。
本发明还提供一种采用上述形成方法形成的半导体结构,包括:
晶圆键合结构,所述晶圆键合结构包括底部晶圆和键合于所述底部晶圆上的顶部晶圆,所述底部晶圆朝向顶部晶圆的表面具有金属端子;
在所述顶部晶圆中形成有露出所述金属端子的开口。
与现有技术相比,本发明的技术方案具有以下优点:本发明提供晶圆键合结构,所述晶圆键合结构包括底部晶圆和键合于所述底部晶圆上的顶部晶圆,所述底部晶圆朝向顶部晶圆的表面具有金属端子;刻蚀所述顶部晶圆,在所述顶部晶圆中形成露出所述金属端子的开口。本发明通过刻蚀的方法形成露出所述金属端子的开口,形成所述开口的过程不容易产生碎屑,并且不容易对顶部晶圆中的半导体器件造成损伤。
附图说明
图1是现有技术一种图像传感器形成过程的示意图;
图2至图4是本发明半导体结构的形成方法一实施例的示意图。
具体实施方式
现有技术晶圆键合形成的晶圆键合结构中,在去除部分区域的顶部晶圆以露出底部晶圆上的金属垫时,都容易对顶部晶圆造成损伤。
为了解决上述技术问题,本发明提出一种半导体结构的形成方法,包括:提供晶圆键合结构,所述晶圆键合结构包括底部晶圆和键合于所述底部晶圆上的顶部晶圆,所述底部晶圆朝向顶部晶圆的表面具有金属端子;刻蚀所述顶部晶圆,在所述顶部晶圆中形成露出所述金属端子的开口。
本发明通过刻蚀的方法形成露出所述金属端子的开口,形成所述开口的过程不容易产生碎屑,并且不容易对顶部晶圆中的半导体器件造成损伤。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参考图2至图4,示出了半导体结构的形成方法一实施例的示意图。
参考图2,提供晶圆键合结构,所述晶圆键合结构底部晶圆100和键合于所述底部晶圆100上的顶部晶圆200,所述底部晶圆100朝向顶部晶圆200的表面具有金属端子102。
在本实施例中,所述底部晶圆100和顶部晶圆200均包括衬底,所述衬底为硅衬底,在其他实施例中,所述衬底还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底,对此本发明不做任何限制。
在本实施例中,所述晶圆键合结构用于制作3D图像传感器。在顶部晶圆200上形成有传感器像素阵列,所述传感器像素阵列包括:位于所述顶部晶圆200上的传感器镜头201,用于接收外界的光线;位于所述顶部晶圆200中的感光元件202,用于感应传感器镜头201接收的光线并转换为电信号。
在底部晶圆100中形成有工作电路103,所述工作电路103用于控制感光元件202工作。需要说明的是,图2仅示意了工作电路103和感光元件202的位置,并不表示工作电路103和感光元件202的形貌。所述顶部晶圆200和底部晶圆100中还分别设有与工作电路103和感光元件202相连的互连结构(未示出)。
所述底部晶圆100和顶部晶圆200通过晶圆键合部件101键合在一起,所述晶圆键合部件101分别与顶部晶圆200和底部晶圆100中的互连结构相连,用于将工作电路103和感光元件202电连接。
在本实施例中,所述晶圆键合部件101包括分别位于所述顶部晶圆200上的第一金属垫(未示出)和位于所述底部晶圆100上的第二金属垫(未示出)。所述第一金属垫和第二金属垫通过晶圆键合工艺连接在一起,但是本发明对顶部晶圆200和底部晶圆100的连接方式不做限制。
在本实施例中,所述底部晶圆100朝向顶部晶圆200表面具有多个金属端子102,刻蚀所述顶部晶圆200之后,在底部晶圆100中形成露出多个金属端子102的开口,所述开口露出金属端子102的目的在于,在后续步骤中,部分所述金属端子102与外部电源电连接,部分金属端子102用于在对工作电路103进行测试的过程中提供测试端口,以验证传感器像素阵列能否正常工作。
需要说明的是,本实施例中,所述晶圆键合结构用于形成3D图像传感器,但是本发明对此不做限制,在其他实施例中,所述晶圆键合结构还可以用于形成运动传感器等其他半导体器件,所述底部晶圆100朝向顶部晶圆200表面的金属端子102可以用于为底部晶圆100中的其他半导体结构或电路元件供电,也可以用于在对晶圆键合结构中其他半导体器件进行测试的过程中提供测试端口。
需要说明的是,在本实施例中,所述顶部晶圆200的厚度在30~200微米的范围内,所述顶部晶圆200在所述金属端子102上方区域的材料为硅,也就是说,所述金属端子102上方区域的硅材料厚度在30~200微米的范围内。
还需要说明的是,在本实施例中,所述金属端子102为铝垫。铝的抗腐蚀、抗氧化能力较强,在后续的步骤中,所述金属端子102露出之后,不容易发生氧化反应,影响连接效果,但是本发明对此不做限制。在其他实施例中,所述金属端子102的材料还可以为铜等其他金属。
参考图3,刻蚀所述顶部晶圆200,在所述顶部晶圆200中形成露出所述金属端子102的开口203。
采用刻蚀的工艺形成露出所述金属端子102的开口203,对顶部晶圆200以及位于顶部晶圆200中的半导体器件损伤较小,在刻蚀后形成的断面上不容易产生碎屑,刻蚀形成的开口203形貌较好。由于不容易产生碎屑,对于露出的金属端子102的污染也较小,有利于提高金属端子102与外接电源之间的导电性。
在本实施例中,采用刻蚀的工艺形成露出所述金属端子的开口203,对顶部晶圆200上传感器镜头201,以及顶部晶圆200中感光元件202的损伤较小,使得本实施例所述晶圆键合结构形成的3D图像传感器性能更好、不容易产生缺陷。
在本实施例中,采用深反应离子刻蚀工艺刻蚀所述顶部晶圆200。如上述所述,所述金属端子102上方区域的硅材料厚度在30~200微米的范围内,也就是说,所述金属端子102上区域的硅材料厚度较厚,采用深反应离子刻蚀工艺刻蚀所述顶部晶圆200,刻蚀地速度较快,在5到20分钟内即可刻蚀完毕。
此外,深反应离子刻蚀工艺的特点在于,在刻蚀的过程中,在形成的开口203不断加深的过程中,在开口203侧壁形成副产物(polymer),在后续刻蚀过程中,所述开口203侧壁形成副产物不断被刻蚀掉并再次生长,副产物能够起到保护开口203上端的侧壁不在刻蚀过程中被扩张的过大,使得开口203的上端与下端的尺寸相差不大。
因此,采用深反应离子刻蚀工艺刻蚀所述顶部晶圆200,所形成的开口203侧壁形貌较为竖直,所述开口203的上端与下端的尺寸相差不大,有利于后续在所述开口203中形成导电结构,提高外接电源与金属端子102的导电性。
需要说明的是,本发明对刻蚀顶部晶圆200的具体工艺不做限制,在其他实施例中,还可以采用其他干法刻蚀的方法刻蚀顶部晶圆200。
在本实施例中,所述顶部晶圆200在所述金属端子102上方区域的材料为硅,刻蚀顶部晶圆200所采用的气体包括HF气体、SF6气体和C4F8气体中的一种或多种。在反应离子刻蚀工艺中,所述HF气体、SF6气体和C4F8气体中的一种或多种电离形成能量较高的等离子体,去除硅材料的效果较好。但是本发明对刻蚀气体不做限制。
需要说明的是,在刻蚀所述顶部晶圆200的步骤中,气压在20mTorr~8Torr的范围内。
具体地,如图3所示,刻蚀所述顶部晶圆200的步骤包括:在所述顶部晶圆200上表面形成光阻层203,所述光阻层203露出所述金属端子102上的顶部晶圆,以所述光阻层203为掩模,刻蚀所述顶部晶圆200,形成所述开口203。
参考图4,在露出所述金属端子102之后,去除所述光阻层203。去除所述光阻层203的工艺可以采用灰化工艺或是光刻胶剥离工艺。
本实施例,采用设置光阻层203为掩模的方式刻蚀所述顶部晶圆200,在刻蚀所述顶部晶圆200之后,光阻层203容易被去除,不会对顶部晶圆200上的传感器镜头201造成损伤,但是本发明对刻蚀所述顶部晶圆200的方式不做限制。在其他实施例中,所述晶圆键合结构可以不用于形成3D图像传感器,在这种情况下,还可以在所述顶部晶圆200上形成硬掩模层,采用硬掩模层为掩模,刻蚀所述顶部晶圆200,以使刻蚀形成开口侧壁的形貌更加竖直。
需要说明的是,在本实施例中,在刻蚀所述顶部晶圆200,在所述顶部晶圆200中形成露出所述金属端子102的开口203之后,可以以部分露出的金属端子102作为测试端口,对所述工作电路103的性能进行测试。
需要说明的是,在本实施例中,在刻蚀所述顶部晶圆200,去除部分顶部晶圆200的材料至露出底部晶圆100表面的金属端子102的步骤之后,所述半导体结构的形成方法还包括:对所述晶圆键合结构进行切割,使所述晶圆键合结构分割成多个传感器工作单元。每个传感器工作单元可以用于形成一个单独的3D图像传感器。
还需要说明的是,在对所述晶圆键合结构进行切割,使所述晶圆键合结构分割成多个传感器工作单元之后,本实施例半导体结构的形成方法还可以包括:对所述多个传感器工作单元分别进行封装。
本发明还提供一种采用本发明所提供半导体结构形成方法所形成的半导体结构。具体地,本实施例半导体结构包括:
晶圆键合结构,所述晶圆键合结构包括底部晶圆和键合于所述底部晶圆上的顶部晶圆,所述底部晶圆朝向顶部晶圆的表面具有金属端子。
在所述顶部晶圆中形成有露出所述金属端子的开口。
需要说明的是,本实施例中,所述晶圆键合结构用于形成3D图像传感器,但是本发明对此不做限制,在其他实施例中,所述晶圆键合结构还可以用于形成运动传感器等其他半导体器件,所述底部晶圆表面的金属端子可以用于为底部晶圆中的其他半导体结构或电路元件供电,也可以用于在对工作电路进行测试的过程中提供测试端口。
本实施例露出所述金属端子的开口采用刻蚀的工艺形成,对顶部晶圆以及位于顶部晶圆中的半导体器件损伤较小,在刻蚀后形成的断面上不容易产生碎屑,刻蚀形成的开口形貌较好。由于不容易产生碎屑,对于露出的金属端子的污染也较小,有利于提高金属端子与外接电路之间的导电性。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种半导体结构的形成方法,其特征在于,包括:
提供晶圆键合结构,所述晶圆键合结构包括底部晶圆和键合于所述底部晶圆上的顶部晶圆,所述底部晶圆朝向顶部晶圆的表面具有金属端子;
刻蚀所述顶部晶圆,在所述顶部晶圆中形成露出所述金属端子的开口。
2.如权利要求1所述的形成方法,其特征在于,采用深反应离子刻蚀工艺刻蚀所述顶部晶圆。
3.如权利要求1所述的形成方法,其特征在于,刻蚀所采用的气体包括HF气体、SF6气体和C4F8气体中的一种或多种。
4.如权利要求1所述的形成方法,其特征在于,在刻蚀所述顶部晶圆的步骤中,气压在20mTorr~8Torr的范围内。
5.如权利要求1所述的形成方法,其特征在于,所述顶部晶圆在所述金属端子上方区域的材料为硅。
6.如权利要求1所述的形成方法,其特征在于,所述顶部晶圆的厚度在30~200微米的范围内。
7.如权利要求1所述的形成方法,其特征在于,刻蚀所述顶部晶圆的步骤包括:在所述顶部晶圆上形成光阻层,所述光阻层露出所述金属端子上的顶部晶圆,以所述光阻层为掩模,刻蚀所述顶部晶圆。
8.如权利要求1所述的形成方法,其特征在于,所述金属端子为铝垫。
9.如权利要求1所述的形成方法,其特征在于,所述半导体结构用于形成图像传感器,所述顶部晶圆中形成有传感器像素阵列,所述底部晶圆中形成有传感器工作电路,所述底部晶圆表面的金属端子与传感器工作电路电连接;
在刻蚀所述顶部晶圆,在所述顶部晶圆中形成露出所述金属端子的开口的步骤中,所述开口位于所述传感器像素阵列之外。
10.如权利要求1所述的形成方法,其特征在于,在刻蚀所述顶部晶圆,在所述顶部晶圆中形成露出所述金属端子的开口的步骤之后,所述半导体结构的形成方法还包括:对所述晶圆键合结构进行切割,使所述晶圆键合结构分割成多个传感器工作单元。
11.一种采用权利要求1至10中任意一项权利要求所述的形成方法形成的半导体结构,其特征在于,包括:
晶圆键合结构,所述晶圆键合结构包括底部晶圆和键合于所述底部晶圆上的顶部晶圆,所述底部晶圆朝向顶部晶圆的表面具有金属端子;
在所述顶部晶圆中形成有露出所述金属端子的开口。
CN201510011892.XA 2015-01-09 2015-01-09 半导体结构的形成方法 Pending CN105826332A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510011892.XA CN105826332A (zh) 2015-01-09 2015-01-09 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510011892.XA CN105826332A (zh) 2015-01-09 2015-01-09 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN105826332A true CN105826332A (zh) 2016-08-03

Family

ID=56514235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510011892.XA Pending CN105826332A (zh) 2015-01-09 2015-01-09 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN105826332A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964367A (zh) * 2010-08-23 2011-02-02 中国科学院微电子研究所 一种多孔结构的衬底及其制备方法
CN102157462A (zh) * 2010-01-21 2011-08-17 精材科技股份有限公司 晶片封装体及其制造方法
CN103000648A (zh) * 2012-11-22 2013-03-27 北京工业大学 大芯片尺寸封装及其制造方法
CN103466541A (zh) * 2013-09-12 2013-12-25 上海矽睿科技有限公司 晶圆级封装方法以及晶圆
CN103762187A (zh) * 2014-01-16 2014-04-30 苏州晶方半导体科技股份有限公司 芯片封装方法及结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157462A (zh) * 2010-01-21 2011-08-17 精材科技股份有限公司 晶片封装体及其制造方法
CN101964367A (zh) * 2010-08-23 2011-02-02 中国科学院微电子研究所 一种多孔结构的衬底及其制备方法
CN103000648A (zh) * 2012-11-22 2013-03-27 北京工业大学 大芯片尺寸封装及其制造方法
CN103466541A (zh) * 2013-09-12 2013-12-25 上海矽睿科技有限公司 晶圆级封装方法以及晶圆
CN103762187A (zh) * 2014-01-16 2014-04-30 苏州晶方半导体科技股份有限公司 芯片封装方法及结构

Similar Documents

Publication Publication Date Title
CN104617043B (zh) 元件的制造方法
US9812364B2 (en) Method of fabricating semiconductor device with an overlay mask pattern
US10149079B2 (en) Method of manufacturing a MEMS microphone
TW201812954A (zh) 平面光子電路及裝置用之晶圓級蝕刻方法
CN103489802B (zh) 芯片封装结构及形成方法
JP2007251157A (ja) ウェハレベル積層パッケージの製造方法
CN103077951A (zh) Bsi图像传感器的晶圆级封装方法
US8502382B2 (en) MEMS and protection structure thereof
CN102431956B (zh) 一种不等高硅结构与集成电路的单片集成加工方法
US8389404B2 (en) Semiconductor device and method for manufacturing the same
CN105097662B (zh) 一种半导体器件及其制造方法、电子装置
CN105826332A (zh) 半导体结构的形成方法
CN106957044A (zh) 一种mems器件及其制造方法和电子装置
CN105984839A (zh) 一种mems器件及其制备方法、电子装置
CN107799386B (zh) 半导体装置及其制造方法
CN108346569B (zh) 半导体器件的制作方法
US10541186B2 (en) Chip package and chip packaging method
KR20100079087A (ko) 이미지 센서 및 이의 제조 방법
CN104752154A (zh) 电容器的制作方法
CN104658896B (zh) 蚀刻方法、半导体器件
CN105092104A (zh) 一种压力传感器及其制备方法、电子装置
CN113555437A (zh) 半导体结构及其形成方法
CN113555436A (zh) 半导体结构及其形成方法
CN105448650A (zh) 一种半导体器件及其制备方法、电子装置
CN105826215A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160803

RJ01 Rejection of invention patent application after publication