CN104617072B - 一种改进的三维芯片集成结构及其加工工艺 - Google Patents

一种改进的三维芯片集成结构及其加工工艺 Download PDF

Info

Publication number
CN104617072B
CN104617072B CN201510046270.0A CN201510046270A CN104617072B CN 104617072 B CN104617072 B CN 104617072B CN 201510046270 A CN201510046270 A CN 201510046270A CN 104617072 B CN104617072 B CN 104617072B
Authority
CN
China
Prior art keywords
pinboard
upper die
substrate
metal column
salient point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510046270.0A
Other languages
English (en)
Other versions
CN104617072A (zh
Inventor
靖向萌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510046270.0A priority Critical patent/CN104617072B/zh
Publication of CN104617072A publication Critical patent/CN104617072A/zh
Application granted granted Critical
Publication of CN104617072B publication Critical patent/CN104617072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种改进的三维芯片集成结构，其结构简单，制造工艺要求低，进一步减小了芯片的封装体积，同时减少了TSV制造工艺步骤，较好地降低了工艺成本，本发明同时还提供了一种三维芯片集成结构加工工艺，其包括基板，其特征在于：转接板通过焊球或者凸点连接所述基板，上方芯片通过第一金属焊盘或者第一凸点连接所述转接板，所述上方芯片通过第二金属焊盘或第二凸点与下方芯片互连，所述基板上设置有金属柱结构，所述上方芯片通过第三金属焊盘或者第三凸点连接所述金属柱结构，本发明同时提供了一种改进的三维芯片集成结构加工工艺。

Description

一种改进的三维芯片集成结构及其加工工艺
技术领域
本发明涉及微电子制造或处理半导体或固体器件的方法的技术领域，具体涉及一种改进的三维芯片集成结构及其加工工艺。
背景技术
随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高。同时用户对高性能低耗电的要求不断提高。在这种情况下，靠进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，二维互连线的电阻电容（RC）延迟逐渐成为限制半导体芯片性能提高的瓶颈。硅穿孔（Through Silicon Via，简称TSV）工艺通过结合在晶圆中形成金属立柱， 并配以金属凸点，可以实现晶圆(芯片)之间或芯片与基板间直接的三维互连，这样可以弥补传统半导体芯片二维布线的局限性。这种互连方式与传统的堆叠技术如键合技术相比具有三维方向堆叠密度大、封装后外形尺寸小等优点，从而大大提高芯片的速度并降低功耗。TSV技术需要经过深孔刻蚀、绝缘层沉积、种子层沉积、电镀、化学机械抛光等一系列工艺步骤，工艺繁琐，制造成本高，对设备的要求高，这是目前制约其广泛应用的原因之一。
发明内容
针对上述问题，本发明提供了一种改进的三维芯片集成结构，其结构简单，制造工艺要求低，进一步减小了芯片的封装体积，同时减少了TSV制造工艺步骤，较好地降低了工艺成本，本发明同时还提供了一种改进的三维芯片集成结构加工工艺。
本发明的其技术方案是这样的：一种改进的三维芯片集成结构，其包括基板，转接板通过焊球或者凸点连接所述基板，上方芯片通过第一金属焊盘或者第一凸点连接所述转接板，所述上方芯片通过第二金属焊盘或第二凸点与下方芯片互连，所述基板上设置有金属柱结构，所述上方芯片通过第三金属焊盘或者第三凸点连接所述金属柱结构。
其进一步改进在于：多个所述转接板分别通过焊球或者凸点连接所述基板；所述上方芯片通过金属柱结构连接所述基板。
一种改进的三维芯片集成结构加工工艺，包括以下步骤：
（1）、在硅或者玻璃晶圆上制造承载芯片的转接板，形成转接板为中间区域镂空、四周区域布线、双面含有焊盘的结构；
（2）、上方芯片通过第一金属焊盘或者第一凸点连接所述转接板，上方芯片与转接板的四周区域形成互连；
（3）上方芯片通过第二焊盘或第二凸点与下方芯片互连；
（4）、在基板上形成金属柱结构和植焊球；
（5）、上方芯片通过第三金属焊盘或者第三凸点连接金属柱结构，实现基板与芯片和转接板组装连接。
本发明的上述结构中，由于基板与转接板通过焊球或凸点结构互连，上方芯片通过焊盘或者凸点与转接板互连，并通过焊盘和凸点与下方芯片直接互连，实现了基板通过转接板连接芯片，同时基板上金属柱与上方芯片通过焊盘或者凸点直接互连，实现芯片之间或芯片与基板间直接的三维互连，进一步增加了互连芯片的数量，减小了芯片的封装体积，同时避免了TSV结构，减少了TSV加工所需的深孔电镀、物理气相沉积、退火、化学机械抛光等制造工艺，大大地降低了工艺成本。
附图说明
图1为本发明改进的三维芯片集成结构剖面示意图；
图2为图1的俯视示意图；
图3为制造承载芯片的转接板示意图；
图4为上方芯片与转接板互连示意图；
图5 为上方芯片与下方芯片互连示意图；
图6 为基板上成型金属柱示意图；
图7 为基板上植焊球示意图；
图8 为组装后结构示意图。
具体实施方式
根据附图对本发明作进一步说明，
见图1、图2，一种改进的三维芯片集成结构，其包括基板10，转接板6通过焊球或者凸点8连接基板10，上方芯片1和上方芯片2通过第一金属焊盘或者第一凸点3连接转接板6，芯片1和芯片2通过第二金属焊盘或者第二凸点5连接芯片7，基板10上设置有多个金属柱结构9，上方芯片1和上方芯片2通过第三金属焊盘或者第三凸点4连接金属柱结构9。
转接板6通过焊球或者凸点8连接基板10，实现了多个芯片与基板的互连，本实施例中采用了两个上方芯片1、2通过转接板实现两个芯片与基板的互连，当然可以采用多个数量芯片与转接板互连，也可以采用其他数量的多个转接板，实现多个芯片通过多个转接板实现多个芯片与基板的互连，实现基板上互连多个芯片，进一步缩小了芯片与基板的封装体积，减小了集成电路的特征尺寸。
一种改进的三维芯片集成结构加工工艺，其包括以下步骤：
见图3，（1）、在硅晶圆或玻璃晶圆上成型双面布线和焊盘结构，并形成转接板6为中间区域镂空、四周区域布线的结构；
见图4，（2）、上方芯片1和上方芯片2通过第一金属焊盘或者第一凸点3连接转接板6，芯片1、2与转接板的四周区域形成互连；
见图5，（3）、上方芯片1和上方芯片2通过第二金属焊盘或者第二凸点5连接下方芯片7；
见图6，（4）、在有机基板或玻璃基板10上形成带有高深宽比的金属柱结构9；
见图7，（5）、在有机基板或玻璃基板10上植焊球8；
见图8，（6）、上方芯片1和上方芯片2通过第三金属焊盘或者第三凸点4连接金属柱结构9，实现基板与芯片和转接板组装连接。
本发明的上述结构和工艺中，由于在有机基板或玻璃基板上通过转接板形成在硅晶圆或玻璃晶圆基板与芯片的互连，无需TSV技术，减少了TSV制造工艺步骤，较好地降低了工艺成本，无需TSV技术的三维芯片集成将能够避免工艺繁琐，制造成本高，对设备的要求高，等多种问题。

Claims (3)

1.一种改进的三维芯片集成结构，其包括基板，其特征在于：第一上方芯片和第二上方芯片分别通过第一金属焊盘或者第一凸点连接第一转接板和第二转接板，所述第一转接板和第二转接板分别通过焊球或者凸点连接所述基板，所述第一上方芯片一端和第二上方芯片中与第一上方芯片相对端通过第二金属焊盘或第二凸点与下方芯片互连，所述第一上方芯片和所述第二上方芯片分别通过第三金属焊盘连接第一金属柱结构和第二金属柱结构，所述第一金属柱结构和所述第二金属柱结构连接所述基板，所述第一上方芯片通过第一转接板、第一金属柱结构和下方芯片三点连接，所述第二上方芯片通过第二转接板、第二金属柱结构和下方芯片三点连接。
2.根据权利要求1所述的一种改进的三维芯片集成结构，其特征在于：多个所述转接板分别通过焊球或者凸点连接所述基板。
3.一种改进的三维芯片集成结构加工工艺，其特征在于，其包括以下步骤：（1）、在硅或者玻璃晶圆上制造承载芯片的第一转接板和第二转接板，形成第一转接板和第二转接板为中间区域镂空、四周区域布线、双面含有焊盘的结构；（2）、第一上方芯片和第二上方芯片分别通过第一金属焊盘或者第一凸点连接所述第一转接板和所述第二转接板，所述第一上方芯片和所述第二上方芯片与所述第一转接板和所述第二转接板的四周区域形成互连；
（3）、第一上方芯片一端和第二上方芯片中与第一上方芯片相对端通过第二金属焊盘或第二凸点与下方芯片互连；
（4）、在基板上形成第一金属柱结构和第二金属柱结构和植焊球；
（5）、所述第一上方芯片一端和第二上方芯片中另一端通过第三金属焊盘或者第三凸点分别连接所述第一金属柱结构和第二金属柱结构，实现所述第一上方芯片通过第一转接板、第一金属柱结构和下方芯片三点连接，所述第二上方芯片通过第二转接板、第二金属柱结构和下方芯片三点连接，实现基板与芯片和转接板组装连接。
CN201510046270.0A 2015-01-30 2015-01-30 一种改进的三维芯片集成结构及其加工工艺 Active CN104617072B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510046270.0A CN104617072B (zh) 2015-01-30 2015-01-30 一种改进的三维芯片集成结构及其加工工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510046270.0A CN104617072B (zh) 2015-01-30 2015-01-30 一种改进的三维芯片集成结构及其加工工艺

Publications (2)

Publication Number Publication Date
CN104617072A CN104617072A (zh) 2015-05-13
CN104617072B true CN104617072B (zh) 2018-05-22

Family

ID=53151450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510046270.0A Active CN104617072B (zh) 2015-01-30 2015-01-30 一种改进的三维芯片集成结构及其加工工艺

Country Status (1)

Country Link
CN (1) CN104617072B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910315B (zh) * 2017-11-10 2020-09-25 深圳市盛路物联通讯技术有限公司 芯片封装
CN109686722A (zh) * 2018-11-30 2019-04-26 中国电子科技集团公司第五十八研究所 一种基于桥联芯片的高密度互联封装结构
CN109585434B (zh) * 2018-11-30 2020-05-15 华进半导体封装先导技术研发中心有限公司 一种晶圆级光感系统封装结构及其制造方法
US11164818B2 (en) 2019-03-25 2021-11-02 Intel Corporation Inorganic-based embedded-die layers for modular semiconductive devices
CN111863756B (zh) * 2019-04-24 2022-08-26 江苏长电科技股份有限公司 封装结构及具有其的半导体器件
CN111769098B (zh) * 2020-07-09 2022-04-08 中国科学院微电子研究所 一种实现多个芯片集成的封装结构及封装方法
CN112542392B (zh) * 2020-12-04 2021-10-22 上海易卜半导体有限公司 一种形成封装件的方法及封装件
CN114975333A (zh) * 2022-07-29 2022-08-30 广东大普通信技术股份有限公司 芯片结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266967A (zh) * 2008-05-04 2008-09-17 日月光半导体制造股份有限公司 堆叠式芯片封装结构及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266967A (zh) * 2008-05-04 2008-09-17 日月光半导体制造股份有限公司 堆叠式芯片封装结构及其制作方法

Also Published As

Publication number Publication date
CN104617072A (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
CN104617072B (zh) 一种改进的三维芯片集成结构及其加工工艺
US10971467B2 (en) Packaging method and package structure of fan-out chip
WO2017049928A1 (zh) 一种芯片封装结构及封装方法
US9281254B2 (en) Methods of forming integrated circuit package
CN104600059B (zh) 一种带有ipd的tsv孔结构及其加工方法
TW201707163A (zh) 半導體裝置以及形成具有反向金字塔狀空腔之半導體封裝的方法
CN106997855A (zh) 集成电路封装件及其形成方法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN106935563B (zh) 电子封装件及其制法与基板结构
TW201312663A (zh) 封裝的半導體裝置、用於半導體裝置的封裝體及半導體裝置封裝方法
KR101570274B1 (ko) 쓰루 패키지 비아(tpv)
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN207861877U (zh) 一种硅基三维异构集成的射频微系统
US20180096969A1 (en) Method of producing an interposer-chip-arrangement for dense packaging of chips
CN102104009B (zh) 一种三维硅基电容器的制作方法
CN107369664A (zh) 半导体芯片的封装结构及封装方法
CN109742056A (zh) 天线的封装结构及封装方法
CN107579009A (zh) 一种多芯片叠层封装结构及其制作方法
CN207134348U (zh) 三维系统级封装应用的内嵌扇出型硅转接板
CN103681587B (zh) 应力降低装置
US8877637B2 (en) Damascene process for aligning and bonding through-silicon-via based 3D integrated circuit stacks
CN206134648U (zh) 一种扇出型封装结构
Jin et al. Development and characterization of next generation eWLB (embedded Wafer Level BGA) packaging
CN107425031A (zh) 背照式cmos传感器的封装结构及封装方法
CN104637909A (zh) 一种三维芯片集成结构及其加工工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant