CN109686722A - 一种基于桥联芯片的高密度互联封装结构 - Google Patents

一种基于桥联芯片的高密度互联封装结构 Download PDF

Info

Publication number
CN109686722A
CN109686722A CN201811454650.8A CN201811454650A CN109686722A CN 109686722 A CN109686722 A CN 109686722A CN 201811454650 A CN201811454650 A CN 201811454650A CN 109686722 A CN109686722 A CN 109686722A
Authority
CN
China
Prior art keywords
chip
high density
bridging
bridging chip
ontology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811454650.8A
Other languages
English (en)
Inventor
王波
明雪飞
高娜燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201811454650.8A priority Critical patent/CN109686722A/zh
Publication of CN109686722A publication Critical patent/CN109686722A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种基于桥联芯片的高密度互联封装结构，属于集成电路封装技术领域。所述基于桥联芯片的高密度互联封装结构包括本体，所述本体中有桥联芯片和通孔结构，所述桥联芯片和所述通孔结构通过树脂填充材料构成所述本体，并且所述桥联芯片和所述通孔结构的功能区暴露在外；所述本体的上表面制作有再布线层，上表面的再布线层通过凸点与功能芯片互联。

Description

一种基于桥联芯片的高密度互联封装结构
技术领域
本发明涉及集成电路封装技术领域，特别涉及一种基于桥联芯片的高密度互联封装结构。
背景技术
晶圆级扇出型封装技术作为实现电子系统小型化和低成本应用的解决途径，目前正在发展成为集成灵活性高的主要先进封装工艺。该技术无需基板，且晶圆级封装可实现微米级尺度的制造精度，满足现代电子系统小型化、低成本、高集成度的迫切需求。重布线技术作为晶圆级扇出型封装的关键技术，实现着功能芯片间信号互联及其信号输入输出端（I/O）的转移。
随着电子系统小型化需求的进一步提升，越来越多的产品集成了包含FPGA、DSP、CPU等极多引出端的芯片，内部的互联密度急剧增加，受于重布线层数的限制，晶圆级扇出型封装难以满足高密度互联的需求，本项目提出的方法能够有效降低高密度互联对布线层数的依赖，降低成本的同时实现系统的高密度集成。
发明内容
本发明的目的在于提供一种基于桥联芯片的高密度互联封装结构，以解决目前的封装结构内部的互联密度急剧增加，无法满足高密度互联需求的问题。
为解决上述技术问题，本发明提供一种基于桥联芯片的高密度互联封装结构，包括：
本体，所述本体中有桥联芯片和通孔结构，所述桥联芯片和所述通孔结构通过树脂填充材料构成所述本体，并且所述桥联芯片和所述通孔结构的功能区暴露在外；
所述本体的上表面制作有再布线层，上表面的再布线层通过凸点与功能芯片互联。
可选的，所述本体的下表面制作有再布线层，下表面的再布线层上设置有植球或者生长有凸点。
可选的，所述通孔结构的实现方法包括在所述树脂填充材料上打孔制作，或者直接采用通孔转接板晶圆。
可选的，所述通孔转接板晶圆包括TMS、TSV和TGV。
可选的，所述功能芯片为引线键合类芯片或者倒装焊类芯片。
可选的，所述功能芯片的种类包括FPGA、DSP、CPU、DDR、PROM和DRAM。
可选的，所述桥联芯片的制作工艺包括CMOS工艺。
可选的，所述桥联结构和所述通孔结构通过树脂填充材料构成本体的方法为晶圆级扇出技术。
可选的，所述桥联芯片和所述通孔结构的数量和位置根据实际设计需要自由调整。
在本发明中提供了一种基于桥联芯片的高密度互联封装结构，包括本体，所述本体中有桥联芯片和通孔结构，所述桥联芯片和所述通孔结构通过树脂填充材料构成所述本体，并且所述桥联芯片和所述通孔结构的功能区暴露在外；所述本体的上表面制作有再布线层，上表面的再布线层通过凸点与功能芯片互联。
本发明具有以下有益效果：
（1）采用内埋桥联芯片以增加晶圆级扇出型封装结构的互联密度，弥补晶圆级封装再布线层数有限的弊端，实现了可包含FPGA、DSP、CPU等极多引出端功能芯片的高密度互联封装；
（2）采用本发明的封装结构，无需再制作传统的互联基板，在缩短加工周期的同时降低了成本；
（3）与传统基于基板的封装相比，集成度更加灵活。既可通用化也可定制化。可基于核心功能芯片开发通用型封装结构，只需更换功能芯片周围的其他芯片而无需改变桥联芯片、通孔结构等封装要素即可实现不同的功能电路。也可以根据产品的特点，调整桥联芯片和通孔结构的数量、位置等以满足定制化要求。
附图说明
图1是本发明提供的基于桥联芯片的高密度互联封装结构的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种基于桥联芯片的高密度互联封装结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种基于桥联芯片的高密度互联封装结构，其结构如图1所示。所述基于桥联芯片的高密度互联封装结构包括本体，所述本体中有桥联芯片1和通孔结构2，所述桥联芯片1和所述通孔结构2通过树脂填充材料3构成所述本体，所述树脂填充材料3包围在四周，但未覆盖所述桥联芯片1和所述通孔结构2的功能区。优选的，通过晶圆级扇出技术构成本体。具体的，所述桥联芯片1和所述通孔结构2的数量和位置根据实际设计需要自由调整。在本实施例一中，所述桥联芯片1的数量为2个，所述通孔结构2的数量为3个。进一步的，所述桥联芯片1的制作工艺优选为CMOS工艺。
具体的，所述本体的上表面和下表面均制作有再布线层4，由于主要的互联布线已经在所述桥联芯片1内实现，所以所述本体上下表面的再布线层4的复杂度得到有效缓解。所述本体上表面的再布线层通过凸点5与功能芯片6互联。功能芯片6间的复杂互联通过桥联芯片1实现，其他信号则通过本体上表面的再布线层与通孔结构1相联，将信号引至本体的下表面；所述本体下表面的再布线层上设置有植球7，实现整个本体的对外信号传输。其中，所述植球7也可以用生长的凸点代替。所述本体上表面和下表面的再布线层也可以根据实际需要制作1-2层布线层满足额外的信号互联。进一步的，所述功能芯片6为引线键合类芯片或者倒装焊类芯片，其种类包括FPGA、DSP、CPU、DDR、PROM和DRAM。
具体的，所述通孔结构2是根据具体产品的电互联设计要求，能够在所述树脂填充材料3上打孔制作而成，或者裁切对应尺寸、孔间距的已制备好的通孔转接板晶圆所得，并且所述通孔转接板晶圆包括TMS、TSV和TGV。
本发明提供的基于桥联芯片的高密度互联封装结构，通过底部实现对外互联，也可焊接至母板与相似结构进行三维堆叠再集成。采用桥联芯片实现功能芯片间的互联以降低封装结构上表面再布线层的复杂度，利用通孔结构将上表面的电信号引至下表面并通过焊球或凸点实现对外的输入输出；整个封装结构通过晶圆级扇出技术完成，可灵活自由组合以满足高密度互联的封装需要。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种基于桥联芯片的高密度互联封装结构，其特征在于，包括：
本体，所述本体中有桥联芯片和通孔结构，所述桥联芯片和所述通孔结构通过树脂填充材料构成所述本体，并且所述桥联芯片和所述通孔结构的功能区暴露在外；
所述本体的上表面制作有再布线层，上表面的再布线层通过凸点与功能芯片互联。
2.如权利要求1所述的基于桥联芯片的高密度互联封装结构，其特征在于，所述本体的下表面制作有再布线层，下表面的再布线层上设置有植球或者生长有凸点。
3.如权利要求1所述的基于桥联芯片的高密度互联封装结构，其特征在于，所述通孔结构的实现方法包括在所述树脂填充材料上打孔制作，或者直接采用通孔转接板晶圆。
4.如权利要求3所述的基于桥联芯片的高密度互联封装结构，其特征在于，所述通孔转接板晶圆包括TMS、TSV和TGV。
5.如权利要求1所述的基于桥联芯片的高密度互联封装结构，其特征在于，所述功能芯片为引线键合类芯片或者倒装焊类芯片。
6.如权利要求5所述的基于桥联芯片的高密度互联封装结构，其特征在于，所述功能芯片的种类包括FPGA、DSP、CPU、DDR、PROM和DRAM。
7.如权利要求1所述的基于桥联芯片的高密度互联封装结构，其特征在于，所述桥联芯片的制作工艺包括CMOS工艺。
8.如权利要求1所述的基于桥联芯片的高密度互联封装结构，其特征在于，所述桥联结构和所述通孔结构通过树脂填充材料构成本体的方法为晶圆级扇出技术。
9.如权利要求1所述的基于桥联芯片的高密度互联封装结构，其特征在于，所述桥联芯片和所述通孔结构的数量和位置根据实际设计需要自由调整。
CN201811454650.8A 2018-11-30 2018-11-30 一种基于桥联芯片的高密度互联封装结构 Pending CN109686722A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811454650.8A CN109686722A (zh) 2018-11-30 2018-11-30 一种基于桥联芯片的高密度互联封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811454650.8A CN109686722A (zh) 2018-11-30 2018-11-30 一种基于桥联芯片的高密度互联封装结构

Publications (1)

Publication Number Publication Date
CN109686722A true CN109686722A (zh) 2019-04-26

Family

ID=66185192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811454650.8A Pending CN109686722A (zh) 2018-11-30 2018-11-30 一种基于桥联芯片的高密度互联封装结构

Country Status (1)

Country Link
CN (1) CN109686722A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114953304A (zh) * 2022-05-13 2022-08-30 苏州科阳半导体有限公司 一种新型树脂通孔转接板的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617072A (zh) * 2015-01-30 2015-05-13 华进半导体封装先导技术研发中心有限公司 一种改进的三维芯片集成结构及其加工工艺
US20160307870A1 (en) * 2015-04-14 2016-10-20 Amkor Technology, Inc. Semiconductor package with high routing density patch
CN107393900A (zh) * 2017-08-08 2017-11-24 中国电子科技集团公司第五十八研究所 极多层布线的埋置型tsv转接板结构
CN108054134A (zh) * 2017-12-15 2018-05-18 西安科锐盛创新科技有限公司 用于系统级封装的tsv转接板及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617072A (zh) * 2015-01-30 2015-05-13 华进半导体封装先导技术研发中心有限公司 一种改进的三维芯片集成结构及其加工工艺
US20160307870A1 (en) * 2015-04-14 2016-10-20 Amkor Technology, Inc. Semiconductor package with high routing density patch
CN107393900A (zh) * 2017-08-08 2017-11-24 中国电子科技集团公司第五十八研究所 极多层布线的埋置型tsv转接板结构
CN108054134A (zh) * 2017-12-15 2018-05-18 西安科锐盛创新科技有限公司 用于系统级封装的tsv转接板及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114953304A (zh) * 2022-05-13 2022-08-30 苏州科阳半导体有限公司 一种新型树脂通孔转接板的制备方法

Similar Documents

Publication Publication Date Title
CN103839894B (zh) 形成叠层封装结构的方法
US7304373B2 (en) Power distribution within a folded flex package method and apparatus
CN104377192B (zh) 多芯片结构及其形成方法
CN104011851B (zh) 具有窗口插入器的3d集成电路封装
CN102044452B (zh) 层迭封装堆栈式集成电路封装系统及其制造方法
US7537960B2 (en) Method of making multi-chip package with high-speed serial communications between semiconductor dice
CN104377171A (zh) 具有中介层的封装件及其形成方法
CN109599380A (zh) 具有坝体结构的中介层上管芯组件及其制造方法
US20180019194A1 (en) Low Parasitic Surface Mount Circuit Over Wirebond IC
US20030020171A1 (en) Semiconductor package
US20080237833A1 (en) Multi-chip semiconductor package structure
US20060220257A1 (en) Multi-chip package and method for manufacturing the same
CN105552065A (zh) 一种t/r组件控制模块的系统级封装结构及其封装方法
CN109801883A (zh) 一种扇出型堆叠封装方法及结构
CN107622996A (zh) 三维高密度扇出型封装结构及其制造方法
CN102157456A (zh) 三维系统级封装方法
US11232999B2 (en) Chip package structure and method for forming chip package
CN109686722A (zh) 一种基于桥联芯片的高密度互联封装结构
US9502341B2 (en) Printed circuit board and semiconductor package using the same
CN109860137A (zh) 小型化高密度fpga系统级3d封装电路
CN107507816A (zh) 扇出型晶圆级多层布线封装结构
CN106469690A (zh) 电子封装件及其制法
CN107818958A (zh) 底部封装结构及制作方法
CN209276148U (zh) 一种基于扇出型封装结构的混合封装系统
CN107425031A (zh) 背照式cmos传感器的封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190426