CN118213358A - 芯片集成结构及其制备方法、电子设备 - Google Patents

芯片集成结构及其制备方法、电子设备 Download PDF

Info

Publication number
CN118213358A
CN118213358A CN202211626334.0A CN202211626334A CN118213358A CN 118213358 A CN118213358 A CN 118213358A CN 202211626334 A CN202211626334 A CN 202211626334A CN 118213358 A CN118213358 A CN 118213358A
Authority
CN
China
Prior art keywords
chip
layer
substrate
layers
structure layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211626334.0A
Other languages
English (en)
Inventor
刘曙光
张师伟
景蔚亮
张春雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202211626334.0A priority Critical patent/CN118213358A/zh
Priority to PCT/CN2023/130829 priority patent/WO2024125174A1/zh
Publication of CN118213358A publication Critical patent/CN118213358A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请的实施例提供了一种芯片集成结构及其制备方法、电子设备，用于改善目前芯片同一堆叠层中相邻功能芯片之间间距较大，使得单位面积内，设置的功能芯片的数量降低，进而导致堆叠层的性能较差的问题。芯片集成结构包括：封装基板和第一芯片结构层。第一芯片结构层位于封装基板的一侧，且与封装基板电连接；第一芯片结构层包括切割道结构和多个第一裸片；切割道结构连接多个第一裸片，且将多个第一裸片电性分隔，第一裸片具有电性功能。通过上述设置，有利于缩小第一芯片结构层中相邻第一裸片之间的间距，进而提高第一芯片结构层中单位面积内第一裸片的数量，从而提升芯片集成结构的集成性，芯片集成结构的性能。

Description

芯片集成结构及其制备方法、电子设备
技术领域
本申请涉及芯片技术领域，尤其涉及一种芯片集成结构及其制备方法、电子设备。
背景技术
随着半导体技术的快速发展，3D IC(three-dimensional integrated circuit，三维集成电路)已经得到广泛应用。3D IC是指将多个芯片进行三维空间的垂直整合堆叠，从而可以缩小封装尺寸、提升芯片性能、提升芯片的集成度等。3D IC技术已被许多半导体制造商成功应用于生产CMOS(complementary metal oxide semiconductor，互补金属氧化物半导体)图像传感器、NAND flash(闪存)、高带宽存储器(high bandwidth memory，HBM)等产品，并大幅提升了产品性能。然而，芯片同一堆叠层的性能较差。
发明内容
本申请实施例提供一种芯片集成结构及其制备方法、电子设备，用于改善目前芯片同一堆叠层中相邻功能芯片之间间距较大，使得单位面积内，设置的功能芯片的数量降低，进而导致堆叠层的性能较差的问题。
为达到上述目的，本申请采用如下技术方案：
一方面，提供一种芯片集成结构，包括：封装基板和第一芯片结构层。第一芯片结构层位于封装基板的一侧，且与封装基板电连接；第一芯片结构层包括切割道结构和多个第一裸片；切割道结构连接多个第一裸片，且将多个第一裸片电性分隔；所述第一裸片具有电性功能。
上述实施例中的芯片集成结构，第一芯片结构层包括切割道结构和多个第一裸片，切割道结构连接多个第一裸片，且将多个第一裸片电性分隔，第一裸片具有电性功能。此处，“电性功能”是指第一裸片具有器件且能够上电工作。第一裸片可以包括数字芯片、模拟芯片以及光芯片等等。每个第一裸片均为一个裸芯片，也即，多个第一裸片为位于同一晶圆中的多个裸芯片，且相邻的裸芯片之间通过切割道结构连接，也即该多个第一裸片之间的切割道区域未被切割，故保留有切割道结构。通过上述设置，有利于缩小第一芯片结构层中相邻第一裸片之间的间距，进而提高第一芯片结构层中单位面积内第一裸片的数量，从而提升芯片集成结构的集成度，进而提升芯片集成结构的性能。例如，当第一裸片包括存储芯片时，第一芯片结构层中单位面积内第一裸片的数量增加，有利于提高第一芯片结构层的存储容量，进而有利于提高芯片集成结构的存储容量；当第一裸片包括逻辑芯片时，第一芯片结构层中单位面积内第一裸片的数量增加，有利于提高第一芯片结构层的计算处理速率，进而有利于提高芯片集成结构的计算处理速率。
同时，由于多个第一裸片为位于同一晶圆中的多个裸芯片，可以通过一次切割得到多个第一裸片，有利于提高芯片集成结构的加工效率，进而提高单位时间内芯片集成结构的产量。
在一些实施例中，第一裸片包括第一衬底；切割道结构包括第一连接衬底；第一连接衬底与第一衬底相连，且同层设置。示例性的，相邻的第一衬底之间可以通过第一连接衬底连接。此处，“同层设置”是指第一衬底和第一连接衬底采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构，一次构图工艺可以包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形的材质相同。
在一些实施例中，第一裸片还包括密封圈，密封圈位于第一裸片的边缘区域，且密封圈与切割道结构相邻接。密封圈包括多个层叠设置的密封层以及多个密封插塞，一个密封插塞位于相邻的两个密封层之间，且密封插塞与相邻的两个密封层之间接触。可以理解的是，在对与第一裸片相邻接的切割道结构进行切割时，应力容易传递至第一裸片内，导致第一裸片内损伤，进而导致第一裸片的性能降低。通过设置密封圈，有利于减小传递至第一裸片内的应力，进而降低第一裸片的出现损伤的现象，有利于提高第一裸片的性能。
在一些实施例中，第一裸片还包括多个第一绝缘层，多个第一绝缘层位于第一衬底上，且多个第一绝缘层层叠设置。切割道结构还包括多个第一绝缘连接层，多个第一绝缘连接层位于第一连接衬底上，且多个第一绝缘连接层层叠设置。其中，多个第一绝缘连接层与多个第一绝缘层一一对应连接，且对应连接的第一绝缘连接层与第一绝缘层同层设置。示例性的，相邻的第一裸片中的对应的两个第一绝缘层之间通过对应的第一绝缘连接层连接。此处，“同层设置”是指第一绝缘层和第一绝缘连接层采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构，一次构图工艺可以包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形的材质相同。
在一些实施例中，第一裸片还包括多个第一导电层，多个第一导电层位于第一衬底上，且多个第一导电层层叠设置。切割道结构还包括多个第一绝缘连接层，多个第一绝缘连接层位于第一连接衬底上，且多个第一绝缘连接层层叠设置。其中，多个第一绝缘连接层与多个导电层数量相同。第一导电层包括多层金属线路，金属线路用于将多个电子元器件电连接在一起，以构成第一裸片的电路结构。电子元器件例如可以包括晶体管、电容电阻等等。层叠设置的第一导电层和第一绝缘层共同构成第一裸片的功能层，以便实现第一裸片的存储、逻辑或者其他功能。
在一些实施例中，切割道结构包括多个金属层，多个金属层位于第一连接衬底上，且多个金属层层叠设置。其中，多个金属层与部分多个第一导电层一一对应，对应的金属层和第一导电层同层设置且电性隔离。例如，第一连接衬底上可以设置有多个金属层，多个金属层可以层叠设置，且与第一绝缘连接层位于第一连接衬底的同一侧。其中，多个金属层与部分多个第一导电层一一对应且不接触，以使对应的金属层和第一导电层之间电性隔离。此处，“同层设置”是指金属层和第一导电层采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构，一次构图工艺可以包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形的材质相同。
在一些实施例中，多个金属层的至少部分构成测试结构。此处，通过特定测试机台对测试结构(Testkey)进行测试，从而反应第一裸片的制作过程中的工艺波动以及侦测产线是否出现异常。
在一些实施例中，切割道结构包括定位标记。示例性的，第一连接衬底上设置有至少一个定位标记；和/或，至少一个第一绝缘连接层上设置有至少一个定位标记。在一些实施例中，定位标记的数量可以仅为一个。其中，定位标记可以设置在第一连接衬底上，且位于第一连接衬底和第一绝缘连接层之间；或者，定位标记可以与第一绝缘连接层层叠设置，且与第一绝缘连接层位于第一连接衬底的同一侧。在一些其他的实施例中，定位标记的数量可以为多个。其中，多个定位标记可以均位于第一连接衬底或者任一第一绝缘连接层上；或者，多个定位标记中，一部分定位标记位于第一连接衬底上，另一部分定位标记与第一绝缘连接层层叠设置(例如，一个定位标记可以位于一个第一绝缘连接层上，本实施例对此不进行具体限定)。
在一些实施例中，切割道结构包括第一子切割道结构，第一子切割道结构沿第一方向延伸，第一子切割道结构沿第二方向的长度的取值范围为80微米-120微米；其中，第一方向与第二方向垂直，且均平行于封装基板；和/或，切割道结构包括第二子切割道结构；其中，第一子切割道结构沿第一方向延伸，第二子切割道结构沿第二方向延伸，第二子切割道结构沿第一方向的长度的取值范围为80微米-120微米；其中，第一方向与第二方向垂直，且均平行于封装基板。通过上述设置，有利于进一步缩小第一芯片结构层中相邻第一裸片之间的间距，进一步提高第一芯片结构层的存储容量。
在一些实施例中，第一芯片结构层的数量为多个，多个第一芯片结构层沿第三方向层叠设置，第三方向垂直于封装基板。其中，相邻的两个第一芯片结构层之间电连接。以使每个第一芯片结构层均与封装基板电连接。通过设置多个第一芯片结构层，有利于进一步提高芯片集成结构的性能。例如，当第一裸片包括存储容量时，有利于提高芯片集成结构的存储容量；当第一裸片包括逻辑芯片时，有利于提高芯片集成结构的计算处理速率。
在一些实施例中，芯片集成结构还包括第一重布线层。第一重布线层位于相邻两个第一芯片结构层之间。其中，第一重布线层包括层叠设置的第一部分和第二部分，第一部分与一个第一芯片结构层电连接，第二部分与另一个第一芯片结构层电连接。第一部分可以位于第一重布线层的上方，用于将相邻两第一芯片结构层中位于上方的第一芯片结构层的布线重新布局；相应的，第二部分可以位于第一重布线层的下方，用于将相邻两第一芯片结构层中位于下方的第一芯片结构层的布线重新布局。通过将第一重布线层的第一部分和第二部分电连接在一起，可以使相邻的两个第一芯片结构层之间通过第一重布线层电连接。其中，第一部分和第二部分的材质可以包括材料例如可以包括铜、铝、镍、金、银、钛、钴、钨等中的一种或多种导电材料，或者其他导电合金材料。
第一重布线层还包括第一键合部和第二键合部，第一键合部位于第一部分靠近第二部分的一侧，第二键合部位于第二部分靠近第一部分的一侧，第二部分与第一部分通过第一键合部和第二键合部键合。此处，键合(Bonding)，是将两片表面清洁、原子级平整的同质或异质半导体材料经表面清洗和活化处理，在一定条件下直接结合，通过范德华力、分子力甚至原子力使晶片键合成为一体的技术。比如，键合方式例如可以为混合键合(HybridBonding)。其中，第一键合部位于第一部分靠近第二部分的一侧，第二键合部位于第二部分靠近第一部分的一侧。示例性的，第一键合部的数量为多个，第二键合部的数量为多个，多个第一键合部和多个第二键合部一一对应设置。通过上述设置，由于第一键合部和第二键合部沿第三方向的长度较小，有利于减小相邻第一芯片结构层之间的间距，便于布置更多线路，实现相邻第一芯片结构层之间进行更多线路的信息传输以实现更多功能，同时，还有利于降低芯片集成结构的厚度。
在一些实施例中，第一键合部靠近第二部分的一端的截面面积大于靠近第一部分的一端的截面面积；和/或，第二键合部靠近第一部分的一端的截面面积大于靠近第二部分的一端的截面面积。此处，“截面面积”是指第一键合部和/或第二键合部沿第一方向上的截面面积。通过上述设置，便于第一键合部靠近第二部分的一端与第二键合部靠近第一部分的一端接触，有利于实现第一键合部和第二键合部之间的键合，保证第一重布线层的导电性能。
在一些实施例中，第一键合部包括层叠设置的第一连接垫和第二连接垫，第一连接垫相对于第二连接垫靠近第一部分，在平行于封装基板的方向上，第二连接垫的截面面积大于第一连接垫的截面面积。和/或，第二键合部包括层叠设置的第三连接垫和第四连接垫，第三连接垫相对于第四连接垫靠近第二部分，在平行于封装基板的方向上，第四连接垫的截面面积大于第三连接垫的截面面积。由于第二连接垫的截面面积大于第一连接垫的截面面积，便于第一键合部通过第二连接垫与第二键合部接触；相同的，由于第四连接垫的截面面积大于第三连接垫的截面面积，便于第二键合部通过第四连接垫与第一键合部接触。通过上述设置，有利于便于第二连接垫与第四连接垫接触，有利于实现第一键合部和第二键合部之间的键合，保证第一重布线层的导电性能。
在一些实施例中，多个层叠设置的第一芯片结构层中，与封装基板之间的距离最远的第一芯片结构层为顶层结构层，位于顶层结构层和封装基板之间的第一芯片结构层为中间结构层。其中，中间结构层包括沿第三方向贯穿第一裸片的第一导电通孔，顶层结构层还通过重布线层与中间结构层的第一导电通孔电连接。示例性的，位于顶层结构层和中间结构层之间的第一重布线层中，第一部分与顶层结构层中的第一导电层电连接，第二部分与中间结构层中的第一导电通孔电连接。可见，通过设置第一导电通孔，可以实现顶层结构层与中间结构层之间的电连接。
在一些实施例中，芯片集成结构还包括第二芯片结构层，第二芯片结构层与第一芯片结构层层叠设置，第二芯片结构层包括结构芯片、第二裸片以及位于结构芯片和第二裸片之间的隔离结构。其中，第二裸片包括第二衬底以及位于第二衬底上的功能层，第一芯片结构层与第二裸片的功能层之间电连接。在一些实施例中，第二芯片结构层可以位于第一芯片结构层和封装基板之间，当然，在一些其他实施例中，第二芯片结构层还可以位于第一芯片结构层远离封装基板的一侧，本申请实施例对此不进行限定。通过设置第二裸片，有利于进一步提高芯片集成结构的性能。通过设置结构芯片，可以起到支撑的作用，有利于提高芯片集成结构的稳定性。
在一些实施例中，隔离结构的材质包括氧化硅、氮化硅以及氮氧化硅中一种或者多种的组合。通过设置隔离结构，可以实现结构芯片和第二裸片之间的结构连接。第二芯片结构层中可以包括多个隔离结构，多个隔离结构可以同步制备形成。例如，将结构芯片和第二裸片间隔设置以后，结构芯片和第二裸片之间具有间隙，可以在间隙内填充隔离材料，以形成隔离结构。
在一些实施例中，芯片集成结构还包括第二重布线层。第二芯片结构层位于第一芯片结构层和封装基板之间，第二重布线层位于第一芯片结构层和第二芯片结构层之间，第一芯片结构层和第二芯片结构层之间通过第二重布线层电连接，第二芯片结构层与封装基板电连接。第二芯片结构层可以位于第一芯片结构层和封装基板之间，此处，第一芯片结构层为多个第一芯片结构层中最靠近封装基板的一个第一芯片结构层。第二重布线层位于第一芯片结构层和第二芯片结构层之间，第一芯片结构层和第二芯片结构层之间通过第二重布线层电连接。其中，第二重布线层的结构可以与第一重布线层的结构相同，从而有利于提高芯片集成结构的规整性，提高芯片集成结构的制备效率。
在一些实施例中，第二裸片还包括贯穿第二衬底的第二导电通孔，功能层相对于第二衬底靠近封装基板，功能层与封装基板电连接。其中，第二导电通孔的一端与功能层电连接，第二导电通孔的另一端与第二重布线层电连接。通过上述设置，第一芯片结构层中的第一裸片可以通过第二导电通孔与第二裸片的功能层电连接，进一步地，第一裸片中的第一导电层可以通过第二导电通孔与功能层中的第二导电层电连接。如上述实施例中所述，由于第二裸片可以通过第二连接件与封装基板电连接，且功能层相对于第二衬底靠近封装基板，第二连接件中的中间重布线层可以用于将功能层中的布线重新布置，以使功能层通过第二连接件与封装基板电连接。综上所述，通过上述设置，可以实现第一芯片结构层、第二芯片结构层与封装基板三者中两两之间的电连接。
在一些实施例中，第二裸片还包括贯穿第二衬底的第二导电通孔，功能层相对于第二衬底远离封装基板，功能层与第二重布线层电连接。其中，第二导电通孔的一端与功能层电连接，第二导电通孔的另一端与封装基板电连接。通过上述设置，第一芯片结构层中的第一裸片可以与功能层电连接，进一步地，第一裸片的第一导电层可以与功能层的第二导电层电连接。如上述实施例中所述，由于第二裸片可以通过第二连接件与封装基板电连接，且第二导电通孔的一端与封装基板电连接，第二导电通孔的一端可以与第二连接件电连接。由于第二导电通孔的一端与功能层电连接，第二导电通孔的一端可以与功能层的第一导电层电连接。综上所述，通过上述设置，可以实现第一芯片结构层、第二芯片结构层与封装基板三者中两两之间的电连接。
在一些实施例中，还包括第三裸片，第三裸片与第一芯片结构层层叠设置，第三裸片与封装基板电连接。示例性的，第三裸片可以位于第一芯片结构层和第二芯片结构层之间，此处，该第一芯片结构层为多个第一芯片结构层中最靠近封装基板的一个第一芯片结构层。第三裸片还分别与第一芯片结构层和第二芯片结构层电连接，以使第三裸片与封装基板电连接。第三裸片包括第三衬底和位于第三衬底一侧的第三导电层。例如，第三裸片与第一芯片结构层之间的堆叠方式可以为第三衬底面对功能层(Back-to-Face，B2F)。通过设置第三裸片，有利于进一步提高芯片集成结构的性能。
另一方面，还提供一种芯片集成结构的制备方法，包括：提供封装基板。提供第一芯片结构层，第一芯片结构层包括切割道结构和多个第一裸片，切割道结构连接多个第一裸片，且将多个第一裸片分隔开。将第一芯片结构层设置在封装基板的一侧，并使第一芯片结构层与封装基板电连接。综上所述，通过上述设置，有利于缩小第一芯片结构层中相邻第一裸片之间的间距，进而提高第一芯片结构层中单位面积内第一裸片的数量，从而提升芯片集成结构的性能。例如，当第一裸片包括存储容量时，第一芯片结构层中单位面积内第一裸片的数量增加，有利于提高第一芯片结构层的存储容量，进而有利于提高芯片集成结构的存储容量；当第一裸片包括逻辑芯片时，第一芯片结构层中单位面积内第一裸片的数量增加，有利于提高第一芯片结构层的计算处理速率，进而有利于提高芯片集成结构的计算处理速率。
在一些实施例中，第一芯片结构层的数量为多个。将第一芯片结构层设置在封装基板的一侧，并使第一芯片结构层与封装基板电连接，包括：将多个第一芯片结构层依次层叠设置在封装基板上，其中，多个第一芯片结构层中，最靠近封装基板的第一芯片结构层与封装基板电连接，且任意相邻的两个第一芯片结构层之间电连接。如上述实施例中所述，相邻的第一芯片结构层可以通过第一重布线层进行电连接。在将多个第一芯片结构层依次层叠设置在封装基板的过程中，可以在设置一个第一芯片结构层以后，再改第一芯片结构层远离封装基板的一侧设置一个第一重布线层，然后在该第一重布线层远离封装基板的一侧设置第二个第一芯片结构层……依次类推，通过上述设置可以实现任意相邻的两个第一芯片结构层之间电连接。
在一些实施例中，将第一芯片结构层设置在封装基板的一侧，并使第一芯片结构层与封装基板电连接之前，还包括：在载片上形成第二芯片结构层；将第一芯片结构层设置在第二芯片结构层远离载片的一侧，并使第一芯片结构层与第二芯片结构层电连接。将第一芯片结构层设置在封装基板的一侧，并使第一芯片结构层与封装基板电连接，包括：去除载片；将第二芯片结构层远离第一芯片结构层的一侧与封装基板电连接。通过上述步骤，可以实现封装基板、第二芯片结构层以及第一芯片结构层之间的层叠设置及电连接，从而形成芯片集成结构。
在一些实施例中，在载片上形成第二芯片结构层，包括：从第一晶圆中挑选结构芯片，并将挑选的结构芯片设置在载片上；从第二晶圆中挑选第二裸片，并将挑选的第二裸片设置在载片上；在结构芯片和第二裸片之间形成隔离结构，结构芯片、第二裸片和隔离结构共同构成第二芯片结构层。通过上述设置，可以在载片上形成第二芯片结构层，从而提高芯片集成结构的性能。
在一些实施例中，将第一芯片结构层设置在封装基板的一侧，并使第一芯片结构层与封装基板电连接之前，还包括：在第一芯片结构层上形成第二芯片结构层，并使第一芯片结构层与第二芯片结构层电连接。将第一芯片结构层设置在封装基板的一侧，并使第一芯片结构层与封装基板电连接，还包括：将第二芯片结构层远离第一芯片结构层的一侧与封装基板电连接。通过上述步骤，可以实现封装基板、第二芯片结构层以及第一芯片结构层之间的层叠设置及电连接，从而形成芯片集成结构。
在一些实施例中，在第一芯片结构层上形成第二芯片结构层，并使第一芯片结构层与第二芯片结构层电连接，包括：从第一晶圆中挑选结构芯片，并将挑选的结构芯片设置在第一芯片结构层上，使结构芯片与第一芯片结构层连接；从第二晶圆中挑选第二裸片，并将挑选的第二裸片设置在第一芯片结构层上，使第二裸片与第一芯片结构层电连接；在结构芯片和第二裸片之间形成隔离结构，结构芯片、第二裸片和隔离结构共同构成第二芯片结构层。通过上述设置，可以在第一芯片结构层上形成第二芯片结构层，从而提高芯片集成结构的性能。
又一方面，还提供一种电子设备，包括印刷电路板和如上述实施例中的芯片集成结构，所述芯片集成结构与所述印刷电路板电性连接。
本申请的实施例提供的电子设备包括如上述的芯片集成结构，因此具有上述的全部有益效果，在此不再赘述。
附图说明
图1为本申请实施例提供的一种电子设备的结构图；
图2为目前一些实施例提供的一种芯片堆叠结构的结构图；
图3为目前一些实施例提供的一种芯片晶圆的结构图；
图4为本申请实施例提供的一种芯片集成结构的结构图；
图5为本申请实施例提供的一种第一芯片结构层的俯视图；
图6为本申请实施例提供的一种晶圆的结构图；
图7为本申请实施例提供的一种第一芯片结构层的剖面图；
图8为图7中第一芯片结构层沿S1-S2剖面线的剖面图；
图9为本申请实施例提供的一种第一芯片结构层的剖面图；
图10为本申请实施例提供的另一种第一芯片结构层的俯视图；
图11为本申请实施例提供的另一种芯片集成结构的结构图；
图12为本申请实施例提供的另一种芯片集成结构的结构图；
图13为本申请实施例提供的又一种芯片集成结构的结构图；
图14为本申请实施例提供的再一种芯片集成结构的结构图；
图15为本申请实施例提供的一种芯片集成结构的制备方法的步骤流程图；
图16为本申请实施例提供的又一种芯片集成结构的制备方法的步骤流程图；
图17为图16中的芯片集成结构的制备方法中的制备过程的结构图；
图18为本申请实施例提供的又一种芯片集成结构的制备方法的步骤流程图；
图19为图18中的芯片集成结构的制备方法中的制备过程芯片集成结构的结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
以下，术语“第一”、“第二”等仅用于描述方便，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请实施例中，除非另有明确的规定和限定，术语“电连接”可以是直接的电性连接，也可以通过中间媒介间接的电性连接。
在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或“例如”等词旨在以具体方式呈现相关概念。
在本申请实施例中，“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。
在本申请实施例中，例如上、下、左、右、前和后等用于解释本申请中不同部件的结构和运动的方向指示是相对的。当部件处于图中所示的位置时，这些指示是恰当的。但是，如果元件位置的说明发生变化，那么这些方向指示也将会相应地发生变化。
图1为本申请实施例提供的一种电子设备的结构图。该电子设备1000可以包括图像传感器、NAND闪存、高带宽存储器、手机(mobile phone)、平板电脑(pad)、电视、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(virtual reality，VR)终端设备、增强现实(augmented reality，AR)终端设备等电子产品。本申请实施例对上述电子设备1000的具体形式不做特殊限制。
上述电子设备1000可以包括印刷电路板3(printed circuit board，PCB)、芯片集成结构1以及设置在印刷电路板3和芯片集成结构1之间的第一连接件2，芯片集成结构1通过第一连接件2与印刷电路板3电连接。第一连接件2例如可以为球栅阵列(ball gridarray，BGA)。
图2为目前一些实施例提供的一种芯片堆叠结构91的结构图。如图3所示，芯片堆叠结构91包括封装基板911(substrate)和多个堆叠层912，多个堆叠层912在封装基板911的一侧堆叠设置，且任一堆叠层912均与封装基板911电连接。其中，每一堆叠层912中可以包括多个芯片921，每一芯片921靠近封装基板911的一侧均设置有一个导电柱913，芯片921通过相应的导电柱913与封装基板911电连接。
图3为目前一些实施例提供的一种芯片晶圆92的结构图。如图3所示，在上述芯片堆叠结构91的制作过程中，需要在芯片晶圆92上进行挑选，并将挑选后的功能芯片921间隔设置，以形成堆叠层。可以理解的是，在晶圆(wafer)上生长外延层后，形成了所述的芯片晶圆92。芯片晶圆92包括切割道结构922和芯片921，切割道结构922将多个芯片921分隔开。在切割芯片晶圆92时，激光会照射切割道结构922，对切割道结构922加热，以在切割道结构922上画出切割槽，便于实现功能芯片之间的分离。通过上述工艺步骤，可以得到所需的芯片921，该芯片921即为裸芯片(die)。
然而，通过挑选的方式形成堆叠层912，同一堆叠层912中相邻芯片921之间的间隔较大，导致同一堆叠层912的单位面积内，设置的芯片921的数量降低，进而导致堆叠层912的性能较差。例如，当芯片921为存储容量时，同一堆叠层912的单位面积内存储容量较小；当芯片921为逻辑芯片(logic)时，同一堆叠层的单位面积内计算处理能力降低。同时，通过挑选的方式形成堆叠层912，需要进行多次切割以得到多个芯片921，制备工艺较为复杂，加工效率较低，进而导致产品产出效率也降低。
基于此，本申请实施例提供一种芯片集成结构1。本申请实施例所提供的芯片集成结构1可以应用于大容量、高宽带需求下的中央处理器(Central Processing Unit，CPU)、图形处理器(graphics processing unit，GPU)、AI芯片等。
图4为本申请实施例提供的一种芯片集成结构1的结构图。如图4所示，芯片集成结构1包括封装基板30和第一芯片结构层10。其中，第一芯片结构层10位于封装基板30的一侧，且与封装基板30电连接。
如上述实施例中所示，芯片集成结构1可以通过第一连接件2与印刷电路板3电连接，即指芯片集成结构1中的封装基板30通过第一连接件2与印刷电路板3电连接。由于第一芯片结构层10通过第二连接件20与封装基板30电连接，封装基板30通过第一连接件2与印刷电路板3电连接，从而可以实现芯片集成结构1与电子设备1000的通信。
如图4所示，第一芯片结构层10和封装基板30之间可以设置有第二连接件20，第一芯片结构可以通过第二连接件20与封装基板30电连接。第二连接件20例如可以包括中间重布线层21(Redistribution Layer，RDL)，中间重布线层21位于第一芯片结构层10和封装基板30之间，中间重布线层21用于将第一芯片结构层10的布线重新布局，方便在中间重布线层21上制备其他需要的结构。第二连接件20例如还可以包括凸块22(Micro Bump，uBump)，凸块22位于中间重布线层21和封装基板30之间，中间重布线层21通过凸块22与封装基板30电连接。凸块22的材质例如可以包括锡等金属。
继续参照图4，第一芯片结构层10包括切割道结构12和多个第一裸片11。其中，切割道结构12连接多个第一裸片11，且将多个第一裸片11分隔开。本申请实施例中，第一芯片结构层10中第一裸片11的数量不进行限定，可以根据应用需要进行设置。进一步地，第一芯片结构中，多个第一裸片11的尺寸可以相同也可以不相同，本申请实施例对此不进行具体限定。
其中，第一裸片11具有电性功能。此处，“电性功能”是指第一裸片11具有器件且能够上电工作。第一裸片11可以包括数字芯片、模拟芯片以及光芯片等等。例如，可以为存储芯片、逻辑芯片或其它任何功能的芯片等，存储芯片例如可以动态随机存取存储(dynamicrandom access memory，DRAM)芯片。此外，第一芯片结构层10中的多个第一裸片11可以是同一类型芯片，例如均为存储芯片；也可以是不同类型芯，例如可以使用相应工艺在同一片晶圆上加工出不同类型的芯片。基于此，本申请实施例提供的第一裸片11可以实现同类或不同类芯片之间的集成。
图5为本申请实施例提供的一种第一芯片结构层10的俯视图。如图5所示，第一芯片结构层10可以包括三个第一裸片11，三个第一裸片11并列排布，且相邻第一裸片11之间通过切割道结构12连接。图6为本申请实施例提供的一种晶圆的结构图。如图6所示，晶圆100包括切割道结构12和多个裸芯片(die)，切割道结构12将多个裸芯片分隔开。
结合图5和图6所示，图5中的第一裸片11可以是从图6中的晶圆100中得到的。示意性的，以图中A处的切割道结构12为例进行说明，由于A处的切割道结构12中围设在相邻的三个裸芯片外围，沿A处的切割道结构12进行切割以后，相邻的三个裸芯片从晶圆100中分离出来，且三个裸芯片之间的切割道结构12(如图中B处的切割道结构12)得到保留，也即得到了图5中具有三个第一裸片11的第一芯片结构层10。其中，三个裸芯片即为第一芯片结构层10中的三个第一裸片11，三个裸芯片之间保留的切割道结构12即为第一芯片结构层10中的切割道结构12。
综上所述，由于切割道结构12连接多个第一裸片11，且将多个第一裸片11分隔开。每个第一裸片11均为一个裸芯片，也即，多个第一裸片11为位于同一晶圆100中的多个裸芯片，且相邻的裸芯片之间通过切割道结构12连接，也即该多个第一裸片之间的切割道区域未被切割，故保留有切割道结构。通过上述设置，有利于缩小第一芯片结构层10中相邻第一裸片11之间的间距，进而提高第一芯片结构层10中单位面积内第一裸片11的数量，从而提升芯片集成结构1的集成度，进而提升芯片集成结构1的性能。例如，当第一裸片11包括存储芯片时，第一芯片结构层10中单位面积内第一裸片11的数量增加，有利于提高第一芯片结构层10的存储容量，进而有利于提高芯片集成结构1的存储容量；当第一裸片11包括逻辑芯片时，第一芯片结构层10中单位面积内第一裸片11的数量增加，有利于提高第一芯片结构层10的计算处理速率，进而有利于提高芯片集成结构1的计算处理速率。
同时，由于多个第一裸片11为位于同一晶圆100中的多个裸芯片，可以通过一次切割得到多个第一裸片11，有利于提高芯片集成结构1的加工效率，进而提高单位时间内芯片集成结构1的产量。
可以理解的是，目前的较为常见的另一种芯片堆叠结构中，通常将多个功能芯片堆叠设置，也即每一堆叠层包括一个功能芯片。本申请实施例提供的芯片集成结构1，通过切割道结构12连接多个第一裸片11，且将多个第一裸片11分隔开，在堆叠层数相同的情况下，相比于目前的芯片堆叠结构，可以实现性能的成倍的提升。
图7为本申请实施例提供的一种第一芯片结构层10的剖面图。参照图7，第一裸片11可以包括第一衬底111，切割道结构12可以包括第一连接衬底121；第一连接衬底121与第一衬底111相连，且同层设置。示例性的，相邻的第一衬底111之间可以通过第一连接衬底121连接。此处，“同层设置”是指第一衬底111和第一连接衬底121采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构，一次构图工艺可以包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形的材质相同。
其中，第一衬底111和第一连接衬底121的材料可以相同，例如第一衬底111和第一连接衬底121可以是半导体材料构成，可以是硅衬底、砷化镓(GaAs)衬底、磷酸镓砷(GaAsP)衬底、碳化硅(SiC)衬底等。当然，第一衬底111和第一连接衬底121的材质也可以包括其他材质，本申请实施例对此不进行具体限定。
继续参照图7，第一裸片11可以包括密封圈(seal ring)113，密封圈113位于第一裸片11的边缘区域，且密封圈113与切割道结构12相邻接。示例性的，第一裸片11的边缘区域可以为沿第一裸片11的周向方向设置一周的区域，也即，密封圈113沿第一裸片11的周向方向设置一周。图8为图7中第一芯片结构层10沿S1-S2剖面线的剖面图。如图8所示，密封圈113包括多个层叠设置的密封层113A以及多个密封插塞113B，一个密封插塞113B位于相邻的两个密封层113A之间，且密封插塞113B与相邻的两个密封层113A之间接触。可以理解的是，在对与第一裸片11相邻接的切割道结构进行切割时，应力容易传递至第一裸片11内，导致第一裸片11内损伤，进而导致第一裸片11的性能降低。通过设置密封圈113，有利于减小传递至第一裸片11内的应力，进而降低第一裸片11的出现损伤的现象，有利于提高第一裸片11的性能。
继续参照图7，第一裸片11可以包括多个第一绝缘层1121，多个第一绝缘层1121位于第一衬底111上，且多个第一绝缘层1121层叠设置；切割道结构12包括多个第一绝缘连接层122，多个第一绝缘连接层122位于第一连接衬底121上，且多个第一绝缘连接层122层叠设置。其中，多个第一绝缘连接层122与多个第一绝缘层1121一一对应连接，且对应连接的第一绝缘连接层122与第一绝缘层1121同层设置。示例性的，相邻的第一裸片11中的对应的两个第一绝缘层1121之间通过对应的第一绝缘连接层122连接。此处，“同层设置”是指第一绝缘层1121和第一绝缘连接层122采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构，一次构图工艺可以包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形的材质相同。
其中，第一绝缘层1121和第一绝缘连接层122的材质可以包括氧化硅、氮化硅以及氮氧化硅中一种或者多种的组合。当然，第一绝缘层1121和第一绝缘连接层122的材质也可以包括其他材质，本申请实施例对此不进行具体限定。
图9为本申请实施例提供的一种第一芯片结构层10的剖面图。参照图9，第一裸片11还可以包括多个第一导电层1122，多个第一导电层1122位于第一衬底111上，且多个第一导电层1122层叠设置。示例性的，第一导电层1122与第一绝缘层1121位于第一衬底111的同一侧。如上述实施例中所述，切割道结构12包括多个第一绝缘连接层122，多个第一绝缘连接层122位于第一连接衬底121上，且多个第一绝缘连接层122层叠设置。其中，多个第一绝缘连接层122与多个第一导电层1122可以数量相同。示例性的，多个第一绝缘连接层122和多个第一导电层1122可以一一对应，以使多个第一绝缘连接层122与多个第一导电层1122数量相同。第一导电层1122包括多层金属线路，金属线路用于将多个电子元器件电连接在一起，以构成第一裸片11的电路结构。电子元器件例如可以包括晶体管、电容电阻等等。层叠设置的第一导电层1122和第一绝缘层1121共同构成第一裸片11的功能层112，以便实现第一裸片11的存储、逻辑或者其他功能。当然，在一些其他的实施例中，多个第一绝缘连接层122的数量可以大于多个第一导电层1122的数量，且多个第一导电层1122可以与部分第一绝缘连接层122一一对应，本申请实施例对此不进行限定。
在一些实施例中，结合图4所示，第一绝缘层1121可以相对于第一衬底111靠近封装基板30，相应的，第一绝缘连接层122相对于第一连接衬底121靠近封装基板30。当然，在一些其他的实施例中，相应的，第一绝缘层1121可以相对于第一衬底111远离封装基板30，第一绝缘连接层122相对于第一连接衬底121远离封装基板30。
参照图7，切割道结构12可以包括定位标记123。示例性的，第一连接衬底121上可以设置有至少一个定位标记123。在一些实施例中，定位标记123的数量可以仅为一个。其中，定位标记123可以设置在第一连接衬底121上，且位于第一连接衬底121和第一绝缘连接层122之间。在一些其他的实施例中，定位标记123的数量可以为多个。其中，多个定位标记123可以均位于第一连接衬底121上。通过在第一连接衬底121上设置有至少一个定位标记123，定位标记123可以在制备第一绝缘层1121和第一绝缘连接层122的过程中起到定位的作用。
参照图7，示例性的，至少一个第一绝缘连接层122上可以设置有至少一个定位标记123。在一些实施例中，定位标记123的数量可以仅为一个。定位标记123位于第一绝缘连接层122上，且与第一绝缘连接层122位于第一连接衬底121的同一侧。在一些其他的实施例中，定位标记123的数量可以为多个。其中，多个定位标记123可以均位于第一连接衬底121或者任一第一绝缘连接层122上；此处，定位标记123可以在制备第一绝缘层1121和第一绝缘连接层122的过程中起到定位的作用。
在一些其他实施例中，多个定位标记123中，一部分定位标记123位于第一连接衬底121上，另一部分定位标记123位于第一绝缘连接层122上(例如，一个定位标记123可以位于一个第一绝缘连接层122上，本申请实施例对此不进行具体限定)。
继续参照图9，切割道结构12包括多个金属层124，多个金属层124位于第一连接衬底121上，且多个金属层124层叠设置。其中，多个金属层124与部分多个第一导电层1122一一对应，对应的金属层124和第一导电层1122同层设置且电性隔离。例如第一绝缘连接层122上可以设置有多个金属层124，多个金属层124可以层叠设置，且与第一绝缘连接层122位于第一连接衬底121的同一侧。其中，多个金属层124与部分多个第一导电层1122一一对应且不接触，以使对应的金属层124和第一导电层1122之间电性隔离。此处，“同层设置”是指金属层124和第一导电层1122采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构，一次构图工艺可以包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形的材质相同。
在一些实施例中，多个金属层124的至少部分构成测试结构。此处，通过特定测试机台对测试结构(Testkey)进行测试，从而反应第一裸片11的制作过程中的工艺波动以及侦测产线是否出现异常。
图10为本申请实施例提供的另一种第一芯片结构层10的俯视图。如图10所示，切割道结构12可以包括第一子切割道结构12A。其中，第一子切割道结构12A沿第一方向X延伸，且均平行于封装基板30。在一些实施例中，第一子切割道结构12A沿第二方向Y的长度H1的取值范围可以为80微米-120微米。例如，第一子切割道结构12A沿第二方向Y的长度H1可以为80微米、90微米或者120微米。
如图10所示，切割道结构12可以包括第二子切割道结构12B。第二子切割道结构12B沿第二方向Y延伸，第一方向X与第二方向Y垂直，且均平行于封装基板30。第二子切割道结构12B沿第一方向X的长度H2的取值范围可以为80微米-120微米。例如，第二子切割道结构12B沿第一方向X的长度H2可以为80微米、90微米或者120微米。
当然，在一些其他的实施例中，第一子切割道结构12A沿第二方向Y的长度H1还可以大于120微米，第二子切割道结构12B沿第一方向X的长度H2还可以大于120微米，本申请实施例不进行具体限定。
示例性的，第一芯片结构层10可以包括六个第一裸片11，且六个第一裸片11阵列排布。相应的，切割道结构12可以包括沿第一方向X延伸的一条第一子切割道结构12A和沿第二方向Y延伸的两条第二子切割道结构12B。通过上述设置，有利于进一步缩小第一芯片结构层10中相邻第一裸片11之间的间距，进一步提高第一芯片结构层10的存储容量。
图11为本申请实施例提供的另一种芯片集成结构1的结构图。如图11所示，芯片集成结构1还可以包括第二芯片结构层40，第二芯片结构层40与第一芯片结构层10层叠设置，第二芯片结构层40与封装基板30电连接。在一些实施例中，第二芯片结构层40可以位于第一芯片结构层10和封装基板30之间，当然，在一些其他实施例中，第二芯片结构层40还可以位于第一芯片结构层10远离封装基板30的一侧，本申请实施例对此不进行限定。通过设置第二芯片结构，有利于进一步提高芯片集成结构1的性能。下面仅以第二芯片结构层40位于第一芯片结构层10和封装基板30之间的实施例进行说明。
继续参照图11，第二连接件20可以位于第二芯片结构层40和封装基板30之间，且第一芯片结构层10通过第二芯片结构层40与第二连接件20电连接，由于第二连接件20还与封装基板30电连接，第一芯片结构层10可以通过第二芯片结构层40和第二连接件20与封装基板30电连接。
继续参照图11，第二芯片结构层40可以包括结构芯片41、第二裸片42以及位于结构芯片41和第二裸片42之间的隔离结构43。示例性的，第二芯片结构可以包括一个第二裸片42和两个结构芯片41，两个结构芯片41分别位于第二裸片42图示位置的左侧和右侧，第二裸片42与结构芯片41之间通过隔离结构43连接。
其中，结构芯片41可以包括结构衬底411，结构衬底411的材质可以与第一衬底111的材质相同，在此不再赘述。当然，结构衬底411的材质可以与第一衬底111的材质不相同，本申请实施例对此不进行限定。通过设置结构芯片41，可以起到支撑的作用，有利于提高芯片集成结构1的稳定性。当然，在一些其他的实施例中，还可以根据实际需要设置结构芯片41的数量，或者省略结构芯片41。
在一些实施例中，结构芯片41还可以包括贯穿结构衬底411的中间导电通孔412，中间导电通孔412的一端与第一裸片11的第一导电层1122电连接，中间导电通孔412的另一端与第二连接件20电连接，以使第一裸片11的第一导电层1122可以通过结构芯片41与第二连接件20电连接，并进一步与封装基板30电连接。其中，中间导电通孔412可以是硅通孔(TSV，Through Silicon Via)，也可以是其他材质的通孔，可以在通孔内填充导电材料以保证导电功能。
其中，通过设置隔离结构43，可以实现结构芯片41和第二裸片42之间的结构连接。第二芯片结构层40中可以包括多个隔离结构43，多个隔离结构43可以同步制备形成。例如，将结构芯片41和第二裸片42间隔设置以后，结构芯片41和第二裸片42之间具有间隙，可以在间隙内填充隔离材料，以形成隔离结构43。隔离结构43的材质例如可以包括氧化硅、氮化硅以及氮氧化硅中一种或者多种的组合。当然，隔离结构43的材质还可以包括其他材料，以实现电性隔离的效果，本申请实施例对此不进行特殊限定。
在一些实施例中，隔离结构43沿第一方向X的长度H3可以大于50微米，例如，隔离结构43沿第一方向的长度H3可以为50微米、100微米或者150微米。通过上述设置，有利于缩小第二裸片42与结构芯片41之间的间距，进而缩小第二芯片结构层40的尺寸，进一步提高芯片集成结构1的性能。
此处，对于第二裸片42的类型不进行限定，第二裸片42的类型可以与第一裸片11的类型相同，或者第二裸片42的类型也可以与第一裸片11不同。如上述实施例中所述，第二裸片42具有电性功能。此处，“电性功能”是指第二裸片42具有器件且能够上电工作。第二裸片42可以包括数字芯片、模拟芯片以及光芯片等等，例如可以为存储芯片、逻辑芯片或其它任何功能的芯片等，本申请实施例对此不进行具体限定。
其中，第二裸片42可以包括第二衬底421以及位于第二衬底421上的功能层422，第一芯片结构层10与第二裸片42的功能层422之间电连接。第二衬底421的材质可以包括氧化硅、氮化硅以及氮氧化硅中一种或者多种的组合。功能层422可以包括第二导电层4221，第二导电层4221包括多层金属线路，金属线路用于将多个电子元器件电连接在一起，以构成第二裸片42的电路结构。示例性的，第一芯片结构层10中的第一裸片11的第一导电层1122可以与第二裸片42的第二导电层4221之间电连接，且第二裸片42还与封装基板30电连接，以实现封装基板30分别与第一裸片11和第二裸片42之间的通信。如上述实施例中所述，由于第二芯片结构层40可以通过第二连接件20与封装基板30电连接，第二芯片结构层40中第二裸片42可以通过第二连接件20与封装基板30电连接。
继续参照图11，第二裸片42还可以包括贯穿第二衬底421的第二导电通孔423。在一些实施方式中，功能层422相对于第二衬底421靠近封装基板30，功能层422与封装基板30电连接。示例性的，第二导电通孔423可以沿第三方向Z贯穿第二衬底421，第三方向Z垂直于封装基板30。其中，第二导电通孔423的一端与功能层422电连接，第二导电通孔423的另一端与第一芯片结构层10电连接。
通过上述设置，第一芯片结构层10中的第一裸片11可以通过第二导电通孔423与第二裸片42的功能层422电连接，进一步地，第一裸片11中的第一导电层1122可以通过第二导电通孔423与功能层422中的第二导电层4221电连接。如上述实施例中所述，由于第二裸片42可以通过第二连接件20与封装基板30电连接，且功能层422相对于第二衬底421靠近封装基板30，第二连接件20中的中间重布线层21可以用于将功能层422中的布线重新布置，以使功能层422通过第二连接件20与封装基板30电连接。综上所述，通过上述设置，可以实现第一芯片结构层10、第二芯片结构层40与封装基板30三者中两两之间的电连接。
图12为本申请实施例提供的另一种芯片集成结构1的结构图。如图12所示，在一些其他的实施方式中，功能层422相对于第二衬底421远离封装基板30，功能层422与第一芯片结构层10电连接。其中，第二导电通孔423的一端与功能层422电连接，第二导电通孔423的另一端与封装基板30电连接。通过上述设置，第一芯片结构层10中的第一裸片11可以与功能层422电连接，进一步地，第一裸片11的第一导电层1122可以与功能层422的第二导电层4221电连接。如上述实施例中所述，由于第二裸片42可以通过第二连接件20与封装基板30电连接，且第二导电通孔423的一端与封装基板30电连接，第二导电通孔423的一端可以与第二连接件20电连接。由于第二导电通孔423的一端与功能层422电连接，第二导电通孔423的一端可以与功能层422的第一导电层1122电连接。综上所述，通过上述设置，可以实现第一芯片结构层10、第二芯片结构层40与封装基板30三者中两两之间的电连接。
此处，第二导电通孔423可以是硅通孔(TSV，Through Silicon Via)，也可以是其他材质的通孔，可以在通孔内填充导电材料以保证导电功能。
图13为本申请实施例提供的又一种芯片集成结构1的结构图。如图13所示，第一芯片结构层10的数量可以为多个，多个第一芯片结构层10可以沿第三方向Z层叠设置，第三方向Z垂直于封装基板30。其中，相邻的两个第一芯片结构层10电连接，以使每个第一芯片结构层10均与封装基板30电连接。通过设置多个第一芯片结构层10，有利于进一步提高芯片集成结构1的性能。例如，当第一裸片11包括存储容量时，有利于提高芯片集成结构1的存储容量；当第一裸片11包括逻辑芯片时，有利于提高芯片集成结构1的计算处理速率。
在一些实施例中，多个层叠设置的第一芯片结构层10中，相邻的两个第一芯片结构层10之间的堆叠方式可以是功能层112面对功能层112(Face-to-Face，F2F)，其余相邻的两个第一芯片结构层10之间的堆叠方式可以是第一衬底111面对第一衬底111(Back-to-Back，B2B)。
在另外一些实施例中，多个层叠设置的第一芯片结构层10中，相邻的两个第一芯片结构层10之间的堆叠方式均是第一衬底111面对功能层112(Back-to-Face，B2F)。示例性的，如图13所示，任一第一芯片结构层10中功能层112可以均相对于第一衬底111靠近封装基板30。当然，在其他的示例中，任一第一芯片结构层10中功能层112可以均相对于第一衬底111远离封装基板30，本申请实施例对此不进行具体限定。
多个层叠设置的第一芯片结构层10中，多个第一芯片结构层10中的第一裸片11的数量可以相同也可以不同，本申请实施例对此不进行特殊限定。进一步地，多个第一芯片结构层10中的切割道结构12可以沿第三方向Z错开设置，或者，多个第一芯片结构层10中的切割道结构12也可以沿第三方向Z依次交叠，本申请实施例对此不进行特殊限定。
继续参照图13，芯片集成结构1还可以包括第一重布线层50，第一重布线层50位于相邻两个第一芯片结构层10之间。其中，第一重布线层50包括层叠设置的第一部分51和第二部分52，第一部分51与一个第一芯片结构层10电连接，第二部分52与另一个第一芯片结构层10电连接。示例性的，第一部分51可以位于图示位置中第一重布线层50的上方，用于将相邻两个第一芯片结构层10中位于图示位置中上方的第一芯片结构层10的布线重新布局；相应的，第二部分52可以位于图示位置中第一重布线层50的下方，用于将相邻两个第一芯片结构层10中位于图示位置中下方的第一芯片结构层10的布线重新布局。通过将第一重布线层50的第一部分51和第二部分52电连接在一起，可以使相邻的两个第一芯片结构层10之间通过第一重布线层50电连接。相比于目前使用对叠层912通过导电柱913直接连接在封装基板911上，通过设置第一重布线层50可以实现多个第一芯片结构层10之间的转接，从而实现多个第一芯片结构层10均与封装基板30电连接，有利于缩小第一芯片结构层10与封装基板30之间的连线距离，提升芯片集成结构的性能。
其中，第一部分51和第二部分52的材质可以包括材料例如可以包括铜、铝、镍、金、银、钛、钴、钨等中的一种或多种导电材料，或者其他导电合金材料。
继续参照图13，第一重布线层50还包括第一键合部53和第二键合部54，第二部分52与第一部分51可以通过第一键合部53和第二键合部54键合。此处，键合(Bonding)，是将两片表面清洁、原子级平整的同质或异质半导体材料经表面清洗和活化处理，在一定条件下直接结合，通过范德华力、分子力甚至原子力使晶片键合成为一体的技术。比如，键合方式例如可以为混合键合(Hybrid Bonding)。其中，第一键合部53位于第一部分51靠近第二部分52的一侧，第二键合部54位于第二部分52靠近第一部分51的一侧。示例性的，第一键合部53的数量为多个，第二键合部54的数量为多个，多个第一键合部53和多个第二键合部54一一对应设置。通过上述设置，由于第一键合部53和第二键合部54沿第三方向Z的长度较小，有利于减小相邻第一芯片结构层10之间的间距，便于布置更多线路，实现相邻第一芯片结构层10之间进行更多线路的信息传输以实现更多功能，同时，还有利于降低芯片集成结构1的厚度。
继续参照图13，第一键合部53靠近第二部分52的一端的截面面积可以大于靠近第一部分51的一端的截面面积。此处，“截面面积”是指第一键合部53沿第一方向X上的截面面积。第二键合部54靠近第一部分51的一端的截面面积可以大于靠近第二部分52的一端的截面面积。此处，“截面面积”是指第二键合部54沿第一方向X上的截面面积。通过上述设置，便于第一键合部53靠近第二部分52的一端与第二键合部54靠近第一部分51的一端接触，有利于实现第一键合部53和第二键合部54之间的键合，保证第一重布线层50的导电性能。
继续参照图13，第一键合部53可以包括层叠设置的第一连接垫531和第二连接垫532，第一连接垫531相对于第二连接垫532靠近第一部分51，在平行于封装基板30的方向上，第二连接垫532的截面面积大于第一连接垫531的截面面积。示例性的，平行于封装基板30的方向即为图示的第一方向X，由于第二连接垫532的截面面积大于第一连接垫531的截面面积，便于第一键合部53通过第二连接垫532与第二键合部54接触。
继续参照图13，第二键合部54可以包括层叠设置的第三连接垫541和第四连接垫542，第三连接垫541相对于第四连接垫542靠近第二部分52，在平行于封装基板30的方向上，第四连接垫542的截面面积大于第三连接垫541的截面面积。示例性的，平行于封装基板30的方向即为图示的第一方向X，由于第四连接垫542的截面面积大于第三连接垫541的截面面积，便于第二键合部54通过第四连接垫542与第一键合部53接触。通过上述设置，有利于便于第二连接垫532与第四连接垫542接触，有利于实现第一键合部53和第二键合部54之间的键合，保证第一重布线层50的导电性能。
当然，在一些其他的示例中，第一重布线层50还可以包括凸块22，凸块22位于第一部分51和第二部分52之间，以使第一部分51和第二部分52通过凸块22电连接在一起。
继续参照图13，多个第一芯片结构层10可以位于第二芯片结构层40远离封装基板30的一侧。多个层叠设置的第一芯片结构层10中，与封装基板30之间的距离最远的第一芯片结构层10可以为顶层结构层10A，位于顶层结构层10A和封装基板30之间的第一芯片结构层10可以为中间结构层10B。其中，中间结构层10B可以包括沿第三方向Z贯穿第一裸片11的第一导电通孔13，顶层结构层10A还可以通过中间结构层10B的第一导电通孔13电连接。
示例性的，位于顶层结构层10A和中间结构层10B之间的第一重布线层50中，第一部分51与顶层结构层10A中的第一导电层1122电连接，第二部分52与中间结构层10B中的第一导电通孔13电连接。可见，通过设置第一导电通孔13，可以实现顶层结构层10A与中间结构层10B之间的电连接。
示例性的，位于相邻的中间结构层10B之间的第一重布线层50中，第一部分51与图示位置中上方的中间结构层10B的第一导电通孔13电连接，第一部分51还与图示位置中上方的中间结构层10B的第一导电层1122电连接，第二部分52与图示位置中下方的中间结构层10B的第一导电通孔13电连接。可见，通过设置第一导电通孔13，还能够实现相邻的中间结构层10B之间的电连接，并且顶层结构层10A还能够通过多个第一导电通孔13与任一中间结构层10B电连接。
继续参照图13，芯片集成结构1还可以包括第二重布线层60。如上述实施例中所述，第二芯片结构层40可以位于第一芯片结构层10和封装基板30之间，此处，第一芯片结构层10为多个第一芯片结构层10中最靠近封装基板30的一个第一芯片结构层10。第二重布线层60位于第一芯片结构层10和第二芯片结构层40之间，第一芯片结构层10和第二芯片结构层40之间通过第二重布线层60电连接。
在一些实施例中，第二重布线层60的结构可以与第一重布线层50的结构相同，从而有利于提高芯片集成结构1的规整性，提高芯片集成结构1的制备效率。
示例性的，第二重布线层60靠近第一芯片结构层10的一侧与第一导电通孔13电连接。结构层中的第二重布线层60靠近第二芯片结构层40的一侧与中间导电通孔412和第二裸片42电连接。在第二裸片42中的功能层422相对与第二衬底421靠近封装基板30的实施例中，功能层422与封装基板30电连接，第二导电通孔423的一端与功能层422电连接，第二导电通孔423的另一端与第二重布线层60电连接；在第二裸片42中的功能层422相对于第二衬底421远离封装基板30的实施例中，功能层422与第二重布线层60电连接，第二导电通孔423的一端与功能层422电连接，第二导电通孔423的另一端与封装基板30电连接。通过上述设置，第一芯片结构层10可以通过第二重布线层60与第二芯片结构层40实现电连接。
图14为本申请实施例提供的再一种芯片集成结构1的结构图。如图14所示，芯片集成结构1还可以包括第三裸片70，第三裸片70可以与第一芯片结构层10层叠设置，第三裸片70与封装基板30电连接。示例性的，第三裸片70可以位于第一芯片结构层10和第二芯片结构层40之间，此处，该第一芯片结构层10为多个第一芯片结构层10中最靠近封装基板30的一个第一芯片结构层10。第三裸片70还分别与第一芯片结构层10和第二芯片结构层40电连接，以使第三裸片70与封装基板30电连接。第三裸片70包括第三衬底71和位于第三衬底71一侧的第三导电层72。例如，第三裸片70与第一芯片结构层10之间的堆叠方式可以为第三衬底71面对功能层112(Back-to-Face，B2F)。通过设置第三裸片70，有利于进一步提高芯片集成结构1的性能。
此处，对于第三裸片70的类型不进行限定，第三裸片70的类型可以与第一裸片11的类型相同，或者第三裸片70的类型也可以与第一裸片11不同。如上述实施例中所述，第三裸片70具有电性功能。此处，“电性功能”是指第三裸片70具有器件且能够上电工作。第三裸片70可以包括数字芯片、模拟芯片以及光芯片等等，例如可以为存储芯片、逻辑芯片或其它任何功能的芯片等，本申请实施例对此不进行具体限定。
其中，第一重布线层50还可以位于第三裸片70与第一芯片结构层10之间，第三裸片70与第一芯片结构层10可以通过第一重布线层50电连接；第二重布线层60还可以位于第三裸片70与第二芯片结构层40之间，第三裸片70与第二芯片结构层40可以通过第二重布线层60电连接。示例性的，第三裸片70还可以包括沿第三方向Z贯穿其的第三导电通孔73，第三导电通孔73的一端与第一重布线层50电连接，第二导电通孔423的另一端与第二重布线层60电连接。其中，第三导电通孔73可以是硅通孔(TSV，Through Silicon Via)，也可以是其他材质的通孔，可以在通孔内填充导电材料以保证导电功能。
当然，在一些其他的实施例中，第三裸片70还可以位于相邻两个第一芯片结构层10之间，或者位于第一芯片结构层10远离封装基板30的一侧(此处，该第一芯片结构层10为多个第一芯片结构层10中距离封装基板30最远的一个第一芯片结构层10)。本申请实施例对第三裸片70的位置不进行具体限定。
基于此，本申请实施例还提供一种芯片集成结构1的制备方法，上述实施例中的芯片集成结构1可以采用芯片集成结构1的制备方法进行制备。图15为本申请实施例提供的一种芯片集成结构1的制备方法的步骤流程图。如图15所示，并结合图14，芯片集成结构1的制备方法可以包括以下步骤S101至S103。
S101、提供封装基板。
封装基板30可以是具有布线电路的电路板，也可以是包括硅(例如单晶硅)、陶瓷、玻璃或任何其他适当的材料所形成的衬底。在一些实施例中，封装基板30上可设置有多个用于形成电连接的结构，比如位于封装基板30上表面的焊垫结构、位于封装基板30下表面的触点结构以及位于封装基板30内部的线路结构等。
本实施例中，在提供封装基板30以后，还包括步骤S102。
S102、提供第一芯片结构层，第一芯片结构层包括切割道结构和多个第一裸片，切割道结构连接多个第一裸片，且将多个第一裸片电性分隔，第一裸片具有电性功能。
由于切割道结构12连接多个第一裸片11，且将多个第一裸片11分隔开。每个第一裸片11均为一个裸芯片，也即，多个第一裸片11为位于同一晶圆100中的多个裸芯片，且相邻的裸芯片之间通过切割道结构12连接。此处，第一芯片结构层10的制备过程可以如上述实施例中所述，在此不再赘述。
如上述实施例中所述，第一芯片结构层10的数量可以为多个相邻的第一芯片结构层10可以通过第一重布线层50进行电连接。
在将多个第一芯片结构层10依次层叠设置的过程中，可以在第一芯片结构层10的一侧设置一个第一重布线层50，然后在该第一重布线层50的另一侧设置第二个第一芯片结构层10……依次类推，通过上述设置可以实现任意相邻的两个第一芯片结构层10电连接。其中，第一重布线层50的制备过程可以包括相关工艺中的重布线工艺制程和键合界面工艺制程，本申请实施例在此不再赘述。
本实施例中，在提供第一芯片结构层10，第一芯片结构层10包括切割道结构12和多个第一裸片11，切割道结构12连接多个第一裸片11，且将多个第一裸片11分隔开以后，还包括步骤S103。
S103、将第一芯片结构层设置在封装基板的一侧，并使第一芯片结构层与封装基板电连接。
综上所述，通过上述设置，有利于缩小第一芯片结构层10中相邻第一裸片11之间的间距，进而提高第一芯片结构层10中单位面积内第一裸片11的数量，从而提升芯片集成结构1的性能。例如，当第一裸片11包括存储容量时，第一芯片结构层10中单位面积内第一裸片11的数量增加，有利于提高第一芯片结构层10的存储容量，进而有利于提高芯片集成结构1的存储容量；当第一裸片11包括逻辑芯片时，第一芯片结构层10中单位面积内第一裸片11的数量增加，有利于提高第一芯片结构层10的计算处理速率，进而有利于提高芯片集成结构1的计算处理速率。
图16为本申请实施例提供的又一种芯片集成结构1的制备方法的步骤流程图，图17为图16中的芯片集成结构1的制备方法中的制备过程的结构图。如图16和图17所示，在一些实施例中，芯片集成结构1的制备方法可以包括以下步骤S211至S214。
如图17所示，提供第一芯片结构层10的步骤可以包括：提供多个第一芯片结构层10其中，多个第一芯片结构层10可以分别位于不同的晶圆内。
如上述实施例中所述，多个第一芯片结构层10依次层叠设置，且任意相邻的两个第一芯片结构层10电连接。在一些实施例中，可以将多个第一芯片结构层10所在的晶圆依次层叠设置，且任意相邻的两个晶圆电连接。例如，晶圆C和晶圆D均可以包括多个第一芯片结构层10，将晶圆C和晶圆D层叠设置，且晶圆C和晶圆D之间电连接，以使晶圆C中的第一芯片结构层10与晶圆D中对应的第一芯片结构层10层叠设置，且对应的两个第一芯片结构层10电连接。其中，多个第一芯片结构层10所在的晶圆依次层叠设置的步骤可以如上述实施例中所述，此处不再赘述。
本申请实施例中，在提供第一芯片结构层10之后，以及，将第一芯片结构层10设置在封装基板30的一侧，并使第一芯片结构层10与封装基板30电连接之前，还包括步骤S211。
S211、在载片上形成第二芯片结构层。
可以理解的是，由于芯片的厚度较薄，在第二芯片结构层40的制作过程中，需要使用载片40C(carrier)作为临时键合结构，方便芯片在载片40C上进行结构的制作，该载片40C可以称为晶圆载体层，晶圆载体层可以通过硅溶键合(Fusion Bonding)的方式与对应芯片键合连接，最后该晶圆100载体层可以通过研磨去除；或者，晶圆载体层可以通过临时键合(采用键合胶，具有键合薄膜层)的方式与对应芯片键合连接，最后该晶圆载体层可以通过热熔的方式去除。
本实施例中，在载片40C上形成第二芯片结构层40的步骤，可以包括：从第一晶圆40A中挑选结构芯片41，并将挑选的结构芯片41设置在载片40C上。
如上述实施例中所述，结构芯片41可以是半导体材料构成，可以是硅衬底、砷化镓(GaAs)衬底、磷酸镓砷(GaAsP)衬底、碳化硅(SiC)衬底等。通过设置结构芯片41，可以起到支撑的作用，有利于提高芯片集成结构1的稳定性。当然，在一些其他的实施例中，还可以根据实际需要设置结构芯片41的数量，或者省略结构芯片41。
本实施例中，在载片40C上形成第二芯片结构层40的步骤还可以包括：从第二晶圆40B中挑选第二裸片42，并将挑选的第二裸片42设置在载片40C上。
其中，在第二裸片42和结构芯片41的放置过程中，可以使第二裸片42和结构芯片41间隔设置。此处，第二裸片42和结构芯片41之间的排布可以根据实际的需要进行设置，例如，可以在第二芯片结构层40中设置一个第二裸片42和两个结构芯片41，且使两个结构芯片41分别设置在第二裸片42的两侧。
在一些示例中，第一晶圆40A和第二晶圆40B可以为不同的晶圆结构，可以通过挑选的方式，在第一晶圆40A中将所需的结构芯片41切割下来，然后将切割下来的结构芯片41设置在载片40C上；相同的，可以通过挑选的方式，在第二晶圆40B中将所需的第二裸片42切割下来，然后将切割下来的第二裸片42设置在载片40C上。此处，挑选的结构芯片41与第二裸片42均为品质达标的芯片。
本实施例中，在载片40C上形成第二芯片结构层40的步骤还可以包括：在载片40C上设置第二裸片42和结构芯片41以后，在结构芯片41和第二裸片42之间形成隔离结构43，结构芯片41、第二裸片42和隔离结构43共同构成第二芯片结构层40。
其中，由于第二裸片42和结构芯片41间隔设置，第二裸片42和结构芯片41之间具有一定间隙，可以在间隔内填充隔离材料，以形成隔离结构43。在一些实施例中，在形成多个隔离结构43以后，还可以通过化学机械研磨(chemical mechanical polishing，CMP)工艺将第二芯片结构层40远离载片40C的一侧平坦化，便于后续进行加工制备。
本实施例中，将第一芯片结构层10设置在封装基板30的一侧，并使第一芯片结构层10与封装基板30电连接之前，且在载片40C上形成第二芯片结构层40之后，还包括步骤S212。
S212、将第一芯片结构层设置在第二芯片结构层远离载片的一侧，并使第一芯片结构层与第二芯片结构层电连接。
其中，如图13所示，芯片集成结构1还可以包括第二重布线层60，可以在第二芯片结构层40远离载片40C的一侧设置第二重布线层60，然后在第二重布线层60远离所述载片40C的一侧设置第一芯片结构层10。第二重布线层60的结构可以如上述实施例中所述，在此不再赘述。
在第一芯片结构层10的数量为多个的实施例中，将多个第一芯片结构层10所在的层叠设置的晶圆(例如图17中层叠设置的晶圆C与晶圆D，且晶圆C与晶圆D之间电连接)与第二重布线层60电连接，使得晶圆与晶圆之间堆叠，以使任一第一芯片结构层10均与第二芯片结构层40电连接。
本实施例中，将第一芯片结构层10设置在封装基板30的一侧，并使第一芯片结构层10与封装基板30电连接的步骤，还包括步骤S213。
S213、去除载片。
其中，去除载片40C的步骤可以如上述实施例中所述，在此不再赘述。
本实施例中，在去除载片40C以后，将第一芯片结构层10设置在封装基板30的一侧，并使第一芯片结构层10与封装基板30电连接的步骤，还包括步骤S214。
S214、将第二芯片结构层远离第一芯片结构层的一侧与封装基板电连接。
如图13所示，芯片集成结构1还可以包括第二连接件20。将第二芯片结构层40远离第一芯片结构层10的一侧与封装基板30电连接的步骤还包括：将第二连接件20设置在第二芯片结构层40远离第一芯片结构层10的一侧，将封装基板30设置在第二连接件20远离第二芯片结构层40的一侧，以使第二芯片结构层40通过第二连接件20与封装基板30电连接。第二连接件20的结构可以如上述实施例中所述，本申请实施例对此不进行具体限定。
本实施例中，在将第二芯片结构层40远离第一芯片结构层10的一侧与封装基板30电连接之后，能够形成晶圆M。其中，通过上述步骤，可以实现封装基板30、第二芯片结构层40以及第一芯片结构层10之间的层叠设置及电连接，从而形成芯片集成结构1。晶圆M包括多个芯片集成结构1，可以对晶圆M进行切割，从而得到多个独立的芯片集成结构1。
图18为本申请实施例提供的又一种芯片集成结构1的制备方法的步骤流程图，图19为图18中的芯片集成结构1的制备方法中的制备过程芯片集成结构1的结构图。如图18和图19所示，在另一些实施例中，芯片集成结构1的制备方法可以包括以下步骤S221至S222。
如图19所示，提供第一芯片结构层10的步骤可以包括：提供多个第一芯片结构层10其中，多个第一芯片结构层10可以分别位于不同的晶圆内。
如上述实施例中所述，多个第一芯片结构层10依次层叠设置，且任意相邻的两个第一芯片结构层10电连接。在一些实施例中，可以将多个第一芯片结构层10所在的晶圆依次层叠设置，且任意相邻的两个晶圆电连接。例如，晶圆C和晶圆D均可以包括多个第一芯片结构层10，将晶圆C和晶圆D层叠设置，且晶圆C和晶圆D之间电连接，以使晶圆C中的第一芯片结构层10与晶圆D中对应的第一芯片结构层10层叠设置，且对应的两个第一芯片结构层10电连接。其中，多个第一芯片结构层10所在的晶圆依次层叠设置的步骤可以如上述实施例中所述，此处不再赘述。本实施例中，提供第一芯片结构层10之后，以及，将第一芯片结构层10设置在封装基板30的一侧，并使第一芯片结构层10与封装基板30电连接之前，还包括步骤S221。
S221、在第一芯片结构层上形成第二芯片结构层，并使第一芯片结构层与第二芯片结构层电连接。
本实施例中，在第一芯片结构层10上形成第二芯片结构层40，并使第一芯片结构层10与第二芯片结构层40电连接的步骤，可以包括：从第一晶圆40A中挑选结构芯片41，并将挑选的结构芯片41设置在第一芯片结构层10上，使结构芯片41与第一芯片结构层10连接。
其中，如图13所示，在将结构芯片41设置在第一芯片结构层10之前，可以在第一芯片结构层10上形成第二重布线层60，然后在第二重布线层60远离第一芯片结构层10的一侧设置结构芯片41，从而实现结构芯片41通过第二重布线层60与第一芯片结构层10连接。
本实施例中，在第一芯片结构层10上形成第二芯片结构层40，并使第一芯片结构层10与第二芯片结构层40电连接的步骤，还可以包括：从第二晶圆40B中挑选第二裸片42，并将挑选的第二裸片42设置在第一芯片结构层10上，使第二裸片42与第一芯片结构层10电连接。
其中，第二裸片42可以设置在第二重布线层60远离第一芯片结构层10的一侧，从而实现第二裸片42通过第二重布线层60与第一芯片结构层10电连接。
在第一芯片结构层10的数量为多个的实施例中，在多个第一芯片结构层10所在的层叠设置的晶圆(例如图19中层叠设置的晶圆C与晶圆D，且晶圆C与晶圆D之间电连接)上形成第二重布线层60，然后在第二重布线层60远离第一芯片结构层10的一侧设置结构芯片41和第二裸片42，从而实现晶圆与芯片之间堆叠。
本实施例中，在第二重布线层60远离第一芯片结构层10的一侧设置结构芯片41和第二裸片42以后，还包括：在结构芯片41和第二裸片42之间形成隔离结构43，结构芯片41、第二裸片42和隔离结构43共同构成第二芯片结构层40。
其中，由于第二裸片42和结构芯片41间隔设置，第二裸片42和结构芯片41之间具有一定间隙，可以在间隔内填充隔离材料，以形成隔离结构43。本实施例中，将第一芯片结构层10设置在封装基板30的一侧，并使第一芯片结构层10与封装基板30电连接的步骤，还包括步骤S222。
S222、将第二芯片结构层远离第一芯片结构层的一侧与封装基板电连接。
如上述实施例中所述，如图13所示，芯片集成结构1还可以包括第二连接件20。可以在第二芯片结构层40远离第一芯片结构层10的一侧设置第二连接件20，将封装基板30设置在第二连接件20远离第二芯片结构层40的一侧，以使第二芯片结构层40通过第二连接件20与封装基板30电连接。第二连接件20的结构可以如上述实施例中所述，本申请实施例对此不进行具体限定。
本实施例中，在将第二芯片结构层40远离第一芯片结构层10的一侧与封装基板30电连接之后，能够形成晶圆M。其中，通过上述步骤，可以实现封装基板30、第二芯片结构层40以及第一芯片结构层10之间的层叠设置及电连接，从而形成芯片集成结构1。晶圆M包括多个芯片集成结构1，可以对晶圆M进行切割，从而得到多个独立的芯片集成结构1。
本申请实施例中封装基板30、第二芯片结构层40以及第一芯片结构层10之间的堆叠步骤也可以不限于上述两种实施方式，本申请实施例对此不进行具体的限定。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (27)

1.一种芯片集成结构，其特征在于，包括：封装基板和第一芯片结构层；所述第一芯片结构层位于所述封装基板的一侧，且与所述封装基板电连接；
所述第一芯片结构层包括切割道结构和多个第一裸片；所述切割道结构连接所述多个第一裸片，且将所述多个第一裸片电性分隔；所述第一裸片具有电性功能。
2.根据权利要求1所述的芯片集成结构，其特征在于，
所述第一裸片包括第一衬底；所述切割道结构包括第一连接衬底；所述第一连接衬底与所述第一衬底相连，且同层设置。
3.根据权利要求1或2所述的芯片集成结构，其特征在于，所述第一裸片还包括密封圈，所述密封圈位于所述第一裸片的边缘区域，且所述密封圈与所述切割道结构相邻接。
4.根据权利要求2或3所述的芯片集成结构，其特征在于，
所述第一裸片还包括多个第一绝缘层，所述多个第一绝缘层位于所述第一衬底上，且所述多个第一绝缘层层叠设置；
所述切割道结构还包括多个第一绝缘连接层，所述多个第一绝缘连接层位于所述第一连接衬底上，且所述多个第一绝缘连接层层叠设置；
其中，所述多个第一绝缘连接层与所述多个第一绝缘层一一对应连接，且对应连接的第一绝缘连接层与第一绝缘层同层设置。
5.根据权利要求2-4中任一项所述的芯片集成结构，其特征在于，
所述第一裸片还包括多个第一导电层，所述多个第一导电层位于所述第一衬底上，且所述多个第一导电层层叠设置；
所述切割道结构还包括多个第一绝缘连接层，所述多个第一绝缘连接层位于所述第一连接衬底上，且所述多个第一绝缘连接层层叠设置；
其中，所述多个第一绝缘连接层与所述多个第一导电层的数量相同。
6.根据权利要求5所述的芯片集成结构，其特征在于，所述切割道结构包括多个金属层，所述多个金属层位于所述第一连接衬底上，且所述多个金属层层叠设置；
其中，所述多个金属层与部分所述多个第一导电层一一对应，对应的金属层和第一导电层同层设置且电性隔离。
7.根据权利要求6所述的芯片集成结构，其特征在于，所述多个金属层的至少部分构成测试结构。
8.根据权利要求1-7中任一项所述的芯片集成结构，其特征在于，所述切割道结构包括定位标记。
9.根据权利要求1-8中任一项所述的芯片集成结构，其特征在于，
所述切割道结构包括第一子切割道结构，所述第一子切割道结构沿第一方向延伸，所述第一子切割道结构沿第二方向的长度的取值范围为80微米-120微米；其中，所述第一方向与所述第二方向垂直，且均平行于所述封装基板；
和/或，
所述切割道结构包括第二子切割道结构，所述第二子切割道结构沿第二方向延伸，所述第二子切割道结构沿第一方向的长度的取值范围为80微米-120微米；其中，所述第一方向与所述第二方向垂直，且均平行于所述封装基板。
10.根据权利要求1-9中任一项所述的芯片集成结构，其特征在于，
所述第一芯片结构层的数量为多个，多个所述第一芯片结构层沿第三方向层叠设置，所述第三方向垂直于所述封装基板；
其中，相邻的两个所述第一芯片结构层电连接。
11.根据权利要求10所述的芯片集成结构，其特征在于，还包括第一重布线层，所述第一重布线层位于相邻两个所述第一芯片结构层之间；
其中，所述第一重布线层包括层叠设置的第一部分和第二部分，所述第一部分与一个所述第一芯片结构层电连接，所述第二部分与另一个所述第一芯片结构层电连接；
所述第一重布线层还包括第一键合部和第二键合部，所述第一键合部位于所述第一部分靠近所述第二部分的一侧，所述第二键合部位于所述第二部分靠近所述第一部分的一侧，所述第二部分与所述第一部分通过所述第一键合部和所述第二键合部键合。
12.根据权利要求11所述的芯片集成结构，其特征在于，所述第一键合部靠近所述第二部分的一端的截面面积大于靠近所述第一部分的一端的截面面积；和/或，
所述第二键合部靠近所述第一部分的一端的截面面积大于靠近所述第二部分的一端的截面面积。
13.根据权利要求11所述的芯片集成结构，其特征在于，第一键合部包括层叠设置的第一连接垫和第二连接垫，所述第一连接垫相对于所述第二连接垫靠近所述第一部分，在平行于所述封装基板的方向上，所述第二连接垫的截面面积大于所述第一连接垫的截面面积；和/或，
第二键合部包括层叠设置的第三连接垫和第四连接垫，所述第三连接垫相对于所述第四连接垫靠近所述第二部分，在平行于所述封装基板的方向上，所述第四连接垫的截面面积大于所述第三连接垫的截面面积。
14.根据权利要求11-13中任一项所述的芯片集成结构，其特征在于，多个层叠设置的所述第一芯片结构层中，与所述封装基板之间的距离最远的所述第一芯片结构层为顶层结构层，位于所述顶层结构层和所述封装基板之间的所述第一芯片结构层为中间结构层；
其中，所述中间结构层包括沿所述第三方向贯穿所述第一裸片的第一导电通孔，所述顶层结构层还通过所述重布线层与所述中间结构层的所述第一导电通孔电连接。
15.根据权利要求1-14中任一项所述的芯片集成结构，其特征在于，还包括第二芯片结构层，所述第二芯片结构层与所述第一芯片结构层层叠设置，所述第二芯片结构层包括结构芯片、第二裸片以及位于所述结构芯片和所述第二裸片之间的隔离结构；
其中，所述第二裸片包括第二衬底以及位于所述第二衬底上的功能层；第一芯片结构层与所述第二裸片的所述功能层之间电连接。
16.根据权利要求15所述的芯片集成结构，其特征在于，所述隔离结构的材质包括氧化硅、氮化硅以及氮氧化硅中一种或者多种的组合。
17.根据权利要求15所述的芯片集成结构，其特征在于，还包括第二重布线层，所述第二芯片结构层位于所述第一芯片结构层和所述封装基板之间，所述第二重布线层位于所述第一芯片结构层和所述第二芯片结构层之间，所述第一芯片结构层和所述第二芯片结构层之间通过所述第二重布线层电连接，所述第二芯片结构层与所述封装基板电连接。
18.根据权利要求17所述的芯片集成结构，其特征在于，所述第二裸片还包括贯穿所述第二衬底的第二导电通孔，所述功能层相对于所述第二衬底靠近所述封装基板，所述功能层与所述封装基板电连接；
其中，所述第二导电通孔的一端与所述功能层电连接，所述第二导电通孔的另一端与所述第二重布线层电连接。
19.根据权利要求17所述的芯片集成结构，其特征在于，所述第二裸片还包括贯穿所述第二衬底的第二导电通孔，所述功能层相对于所述第二衬底远离所述封装基板，所述功能层与所述第二重布线层电连接；
其中，所述第二导电通孔的一端与所述功能层电连接，所述第二导电通孔的另一端与所述封装基板电连接。
20.根据权利要求1-19中任一项所述的芯片集成结构，其特征在于，还包括第三裸片，所述第三裸片与所述第一芯片结构层层叠设置，所述第三裸片与所述封装基板电连接。
21.一种芯片集成结构的制备方法，其特征在于，包括：
提供封装基板；
提供第一芯片结构层，所述第一芯片结构层包括切割道结构和多个第一裸片；所述切割道结构连接所述多个第一裸片，且将所述多个第一裸片分隔开；
将所述第一芯片结构层设置在所述封装基板的一侧，并使所述第一芯片结构层与所述封装基板电连接。
22.根据权利要求21所述的芯片集成结构的制备方法，其特征在于，所述第一芯片结构层的数量为多个；
所述将所述第一芯片结构层设置在所述封装基板的一侧，并使所述第一芯片结构层与所述封装基板电连接，包括：
将多个所述第一芯片结构层依次层叠设置在所述封装基板上，其中，多个所述第一芯片结构层中，最靠近所述封装基板的所述第一芯片结构层与所述封装基板电连接，且任意相邻的两个所述第一芯片结构层电连接。
23.根据权利要求21或22所述的芯片集成结构的制备方法，其特征在于，所述将所述第一芯片结构层设置在所述封装基板的一侧，并使所述第一芯片结构层与所述封装基板电连接之前，还包括：
在载片上形成第二芯片结构层；
将所述第一芯片结构层设置在所述第二芯片结构层远离所述载片的一侧，并使所述第一芯片结构层与所述第二芯片结构层电连接；
所述将所述第一芯片结构层设置在所述封装基板的一侧，并使所述第一芯片结构层与所述封装基板电连接，包括：
去除所述载片；
将所述第二芯片结构层远离所述第一芯片结构层的一侧与所述封装基板电连接。
24.根据权利要求22所述的芯片集成结构的制备方法，其特征在于，所述在载片上形成第二芯片结构层，包括：
从第一晶圆中挑选结构芯片，并将挑选的所述结构芯片设置在所述载片上；
从第二晶圆中挑选第二裸片，并将挑选的所述第二裸片设置在所述载片上；
在所述结构芯片和所述第二裸片之间形成隔离结构，所述结构芯片、所述第二裸片和所述隔离结构共同构成所述第二芯片结构层。
25.根据权利要求21或22所述的芯片集成结构的制备方法，其特征在于，所述将所述第一芯片结构层设置在所述封装基板的一侧，并使所述第一芯片结构层与所述封装基板电连接之前，还包括：
在所述第一芯片结构层上形成第二芯片结构层，并使所述第一芯片结构层与所述第二芯片结构层电连接；
所述将所述第一芯片结构层设置在所述封装基板的一侧，并使所述第一芯片结构层与所述封装基板电连接，还包括：
将所述第二芯片结构层远离所述第一芯片结构层的一侧与所述封装基板电连接。
26.根据权利要求25所述的芯片集成结构的制备方法，其特征在于，所述在所述第一芯片结构层上形成第二芯片结构层，并使所述第一芯片结构层与所述第二芯片结构层电连接，包括：
从第一晶圆中挑选结构芯片，并将挑选的所述结构芯片设置在所述第一芯片结构层上，使所述结构芯片与所述第一芯片结构层连接；
从第二晶圆中挑选第二裸片，并将挑选的所述第二裸片设置在所述第一芯片结构层上，使所述第二裸片与所述第一芯片结构层电连接；
在所述结构芯片和所述第二裸片之间形成隔离结构，所述结构芯片、所述第二裸片和所述隔离结构共同构成所述第二芯片结构层。
27.一种电子设备，其特征在于，包括印刷电路板和如权利要求1-20所述的芯片集成结构，所述芯片集成结构与所述印刷电路板电性连接。
CN202211626334.0A 2022-12-15 2022-12-15 芯片集成结构及其制备方法、电子设备 Pending CN118213358A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211626334.0A CN118213358A (zh) 2022-12-15 2022-12-15 芯片集成结构及其制备方法、电子设备
PCT/CN2023/130829 WO2024125174A1 (zh) 2022-12-15 2023-11-09 芯片集成结构及其制备方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211626334.0A CN118213358A (zh) 2022-12-15 2022-12-15 芯片集成结构及其制备方法、电子设备

Publications (1)

Publication Number Publication Date
CN118213358A true CN118213358A (zh) 2024-06-18

Family

ID=91454236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211626334.0A Pending CN118213358A (zh) 2022-12-15 2022-12-15 芯片集成结构及其制备方法、电子设备

Country Status (2)

Country Link
CN (1) CN118213358A (zh)
WO (1) WO2024125174A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118412342A (zh) * 2024-07-03 2024-07-30 西安紫光国芯半导体股份有限公司 三维芯片及其制备方法、电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220014364A (ko) * 2020-07-23 2022-02-07 삼성전자주식회사 반도체 패키지
CN112490186B (zh) * 2020-11-25 2024-06-14 通富微电子股份有限公司 多芯片封装方法
US20230026676A1 (en) * 2021-07-23 2023-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method of formation
CN114899155A (zh) * 2022-06-08 2022-08-12 华天科技（昆山）电子有限公司 多种类多数量芯片三维堆叠集成封装结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118412342A (zh) * 2024-07-03 2024-07-30 西安紫光国芯半导体股份有限公司 三维芯片及其制备方法、电子设备

Also Published As

Publication number Publication date
WO2024125174A1 (zh) 2024-06-20
WO2024125174A9 (zh) 2024-08-15

Similar Documents

Publication Publication Date Title
KR102033865B1 (ko) 독립적인 3d 적층
US8970047B2 (en) Method for creating a 3D stacked multichip module
KR102527409B1 (ko) 칩들 사이에 열 전달 블록을 배치한 반도체 패키지 및 제조 방법
EP2171754B1 (en) Method of manufacturing stacked semiconductor assemblies
US8421193B2 (en) Integrated circuit device having through via and method for preparing the same
CN102163596B (zh) 集成电路元件及其形成方法
US20090134527A1 (en) Structure of three-dimensional stacked dice with vertical electrical self-interconnections and method for manufacturing the same
CN102969305A (zh) 用于半导体结构的管芯对管芯间隙控制及其方法
EP2733736A2 (en) Method for electrically connecting wafers using butting contact struture and semiconductor device fabricated through the same
CN106206509A (zh) 电子封装件及其制法与基板结构
TW200411891A (en) High density multi-chip module structure and manufacturing method thereof
KR20180071926A (ko) 다이 에지에 다이 본드 패드들을 포함하는 반도체 디바이스
WO2024125174A9 (zh) 芯片集成结构及其制备方法、电子设备
US9293440B2 (en) Method for interconnecting die and substrate in an electronic package
US10438887B2 (en) Semiconductor chip and multi-chip package using thereof and method for manufacturing the same
US20230361082A1 (en) Chip stacking structure and manufacturing method thereof, chip package structure, and electronic device
EP2672511B1 (en) 3d stacked multichip module and method of fabrication
CN111834312A (zh) 一种基于tsv工艺的三维堆叠结构及制作方法
KR20230022706A (ko) 반도체 패키지
WO2022046482A2 (en) Front end of line interconnect structures and associated systems and methods
WO2022261815A1 (zh) 芯片堆叠结构以及制作方法、晶圆堆叠结构、电子设备
WO2022261806A1 (zh) 芯片堆叠结构以及制作方法、晶圆堆叠结构、电子设备
CN113257786B (zh) 用于射频传输的多层布线转接板及其制备方法
US20240096851A1 (en) Semiconductor package and method of manufacturing the same
WO2023206649A1 (zh) 一种半导体器件的制备方法及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication