JP3723688B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP3723688B2 JP3723688B2 JP20787398A JP20787398A JP3723688B2 JP 3723688 B2 JP3723688 B2 JP 3723688B2 JP 20787398 A JP20787398 A JP 20787398A JP 20787398 A JP20787398 A JP 20787398A JP 3723688 B2 JP3723688 B2 JP 3723688B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- conductors
- insulating
- hole
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、配線導体を有する複数の絶縁層を積層して成る絶縁基体の表層の絶縁層に直径の異なる複数の貫通導体を設けて成る配線基板に関するものである。
【0002】
【従来の技術】
従来、例えば半導体集積回路素子を搭載するための配線基板には、酸化アルミニウム質焼結体等の電気絶縁材料からなる複数の絶縁層を積層して成る絶縁基体の上面中央部に半導体集積回路素子が搭載される搭載部が形成されているとともに、この絶縁基体の各絶縁層間に半導体集積回路素子に電源を供給するための電源用配線導体や半導体集積回路素子に信号の出し入れをするための信号用配線導体等の配線導体が配設されている。
【0003】
そして、絶縁基体には配線導体から絶縁基体の上面中央部の搭載部にかけて多数の貫通導体が各絶縁層を貫通して設けられており、これらの貫通導体により電源用配線導体および信号用配線導体が搭載部に電気的に導出され、この搭載部に導出された貫通導体の上端に半導体集積回路素子の電源用電極や信号用電極が半田等の電気的接続手段を介して接続されるようになっている。
【0004】
また、半導体集積回路素子に電源を供給するための電源用配線導体としては、接地電位およびこれと異なる電位に接続される少なくとも2つの電源用配線導体があり、通常これらの電源用配線導体はそれぞれ互いに異なる絶縁層間に広面積のパターンに形成されている。
【0005】
そして、近時の高集積化および高速化した半導体集積回路素子を搭載する配線基板においては、これらの接地電位およびこれと異なる電位に接続される2つの電源用配線導体間に電源電位の変動による半導体集積回路素子の誤動作を防止するためのデカップリングコンデンサと呼ばれる容量素子が接続され、この容量素子から電源用配線導体に電荷を供給することにより電源電位の変動を抑えるような構成とされている。
【0006】
この容量素子としては、例えばチップコンデンサが好適に使用される。そして、容量素子の電極と各電源用配線導体とを接続するには、絶縁基体上面の搭載部周辺に容量素子の電極が接続される一対の容量素子接続用導体を設けるとともに、この一対の容量素子接続用導体と各電源用配線導体とをこれらの容量素子接続用導体から電源用配線導体に絶縁基体の各絶縁層を貫通して延びる貫通導体を設けることにより電気的に接続しておき、各電源用配線導体に電気的に接続された一対の容量素子接続用導体に容量素子の各電極をそれぞれ半田を介して接続する方法が採用されている。
【0007】
なお、絶縁基体の上面に設けられた一対の容量素子接続用導体は、一般に0.2 〜2mm2 程度の面積である。また、各容量素子接続用導体と電源用配線導体とを接続する貫通導体は、容量素子と電源用配線導体とを小さなインダクタンスで接続するために、その直径が100 μm以上、好適には約150 〜300 μm程度と大きめである。
【0008】
そして、搭載部に導出された貫通導体の表面および容量素子接続用導体の表面には、この貫通導体および容量素子接続用導体の酸化腐食を防止するとともに貫通導体と半導体集積回路素子の電極との半田等の電気的接続手段を介した接続および容量素子接続用導体と容量素子との半田を介した接続を容易かつ強固なものとするために、銅やニッケル・金等のめっき金属層が被着されている。
【0009】
また、上述の配線基板は、例えばセラミックグリーンシート積層法により製作されている。これを具体的に説明すれば、まず絶縁基体の各絶縁層となるセラミックグリーンシートを準備するとともにこれらのセラミックグリーンシートに貫通導体を配設するための貫通孔を穿孔する。次に、各絶縁層となるセラミックグリーンシートに設けた貫通孔内に貫通導体となる導体ペーストを充填するとともにこのセラミックグリーンシートの表面に電源用配線導体や信号用配線導体となる導体ペーストを所定のパターンにスクリーン印刷する。そして、最後にこれらのセラミックグリーンシートを所定の順に上下に積層してセラミックグリーンシート積層体となすとともにこのセラミックグリーンシート積層体を高温で焼成することによって製作される。
【0010】
【発明が解決しようとする課題】
しかしながら、近時の半導体集積回路素子の高集積化に伴い、半導体集積回路素子はその電極数が数百以上と多数になってきているとともに各電極の大きさが100 μm未満の小さなものとなってきている。
【0011】
そこで、このような半導体集積回路素子を搭載する配線基板においても絶縁基体の搭載部に導出する貫通導体の直径を半導体集積回路素子の電極の大きさに対応した100 μm未満の小さなものとすることが要求されるようになってきている。
【0012】
ところが、絶縁基体の搭載部に導出する貫通導体の直径を100 μm未満の小さなものとすると、この直径が100 μm未満の貫通導体を配設するためにセラミックグリーンシートに設けた貫通孔内に貫通導体となる導体ペーストを充填する際に導体ペーストを貫通孔内に良好に充填することが困難となって貫通導体中に空隙が発生して貫通導体の電気抵抗が大きなものとなり、配線基板に搭載する半導体集積回路素子を正常に作動させることができなくなってしまうという問題点があった。
【0013】
これに対して、セラミックグリーンシートに設けた直径が小さな貫通孔内に導体ペーストを良好に充填するために導体ペーストの粘度を低くすることも考えられる。しかし、導体ペーストの粘度を低いものとすると、セラミックグリーンシートの貫通孔内に導体ペーストを充填した際にセラミックグリーンシート表面に導体ペーストがにじんでしまい、隣接する貫通導体間に電気的短絡を引き起こし易くなるという問題点を誘発する。また、例えば容量素子接続用導体と電源用配線導体とを接続する貫通導体用等に用いられる直径が100 μm以上の大きな貫通孔では充填された導体ペーストが貫通孔から漏れ出してしまい、充填不足を引き起こし易くなるという問題点も誘発する。
【0014】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、絶縁基体の表面に導出する直径が100 μm未満の貫通導体および直径が100 μm以上の貫通導体に充填不足による電気抵抗の増大やにじみによる電気的短絡が発生することがなく、搭載する半導体集積回路素子を正常に作動させることが可能な配線基板を提供することにある。
【0015】
【課題を解決するための手段】
本発明の配線基板は、表面に配線導体が配設された複数の絶縁層を積層して成る絶縁基体の表層の絶縁層に直径が100 μm以上の第1の貫通導体および直径が100 μm未満の第2の貫通導体を設けて成る配線基板であって、前記第1の貫通導体は金属粉末を結合して成る導体とその露出表面を覆うめっき金属層とにより形成されており、前記第2の貫通導体はめっき金属により形成されていることを特徴とするものである。
【0016】
本発明の配線基板によれば、絶縁基体の表層の絶縁層に形成された直径が100 μm以上の第1の貫通導体は、この貫通孔内に導体ペーストを充填して焼成すること等により形成される金属粉末を結合して成る導体と、その導体の露出表面を覆って被着されためっき金属層とにより形成されていることから、導体ペーストにより良好に充填された金属粉末により導通抵抗が低い導体となるとともに、その表面を覆うめっき金属層により酸化腐食が良好に防止されると同時に外部電気回路や容量素子等との電気的接続が良好なものとなる。
【0017】
また、直径が100 μm未満の第2の貫通導体は、その貫通孔内をめっき金属で埋めることによって形成されていることから、貫通孔の直径が100 μm未満の小さなものであったとしてもめっき金属が貫通孔内に良好に入り込んで極めて密に充填され、その導通抵抗が低いものとなる。このめっき金属は、第1の貫通導体を構成しているめっき金属層と同時にめっきを行なうことにより、容易にかつ低コストで形成することができる。
【0018】
さらに、第1の貫通導体が形成される貫通孔を金属粉末で充填するための導体ぺーストの粘度を特に低くする必要がないので、導体ぺーストのにじみによる貫通導体同士の電気的短絡が発生することもない。
【0019】
【発明の実施の形態】
次に、本発明の配線基板を添付の図面に基づき詳細に説明する。
【0020】
図1は本発明の配線基板の実施の形態の一例を示す断面図であり、1は複数の絶縁層1a・1b・1c・1dを積層して成る絶縁基体である。
【0021】
絶縁基体1は、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等のセラミックス系材料、あるいはエポキシ樹脂やポリイミド樹脂・フェノール樹脂・ビスマレイミドトリアジン樹脂・熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂と酸化珪素粉末や窒化アルミニウム粉末・酸化アルミニウム粉末・酸化チタン粉末・炭化珪素粉末・ゼオライト粉末・チタン酸バリウム粉末・チタン酸ストロンチウム粉末・チタン酸カルシウム粉末等の無機絶縁物粉末とを混合してなる樹脂系材料等の電気絶縁材料から成る4層の絶縁層1a・1b・1c・1dを積層一体化して成る。この絶縁基体1は、その上面には半導体集積回路素子2および容量素子3が搭載される素子搭載面を有しており、下面には図示しない外部電気回路基板に接続される接続面が形成されている。
【0022】
絶縁基体1は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等のセラミックス系材料から成る場合であれば、酸化アルミニウム質焼結体等のセラミックスとなる原料粉末に適当な有機バインダや溶剤を添加混合して泥漿状となし、これを従来周知のドクターブレード法を採用してシート状に形成してそれぞれ各絶縁層1a〜1dとなるセラミックグリーンシートを得た後、これらのセラミックグリーンシートに適当な打ち抜き加工を施すとともに所定の順に積層してセラミックグリーンシート積層体となし、最後にこのセラミックグリーンシート積層体を高温で焼成することによって製作される。
【0023】
また、エポキシ樹脂やポリイミド樹脂・フェノール樹脂・ビスマレイミドトリアジン樹脂・熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂と酸化珪素粉末や窒化アルミニウム粉末・酸化アルミニウム粉末・酸化チタン粉末・炭化珪素粉末・ゼオライト粉末・チタン酸バリウム粉末・チタン酸ストロンチウム粉末・チタン酸カルシウム粉末等の無機絶縁物粉末とを混合してなる樹脂系材料から成る場合であれば、エポキシ樹脂等の熱硬化性樹脂となる樹脂前駆体と酸化珪素粉末等の無機絶縁物粉末および溶剤とを混合して得た絶縁ペーストをドクターブレード法等のシート成形法を採用して半硬化状態のシート状に形成してそれぞれ各絶縁層1a〜1dとなる前駆体シートを得た後、これらの前駆体シートに適当な打ち抜き加工を施すとともに所定の順に積層圧着し、最後に約100 〜300 ℃の温度で熱硬化させることによって製作される。
【0024】
また、絶縁基体1の絶縁層1b・1c間および絶縁層1c・1d間には半導体集積回路素子2に電源を供給するための電源用配線導体4・5が略全面にわたって配設されており、絶縁層1a・1b間には半導体集積回路素子2に信号の出し入れをするための信号用配線導体6が所定の配線パターンに配設されている。
【0025】
なお、電源用配線導体4および5は、それぞれ互いに異なる電位の電源を半導体集積回路素子2に供給するための電源用配線導体であり、通常はいずれか一方が接地電位に接続される。
【0026】
これらの電源用配線導体4・5および信号用配線導体6は、例えば絶縁基体1がセラミックス系材料から成る場合であれば、タングステン粉末やモリブデン粉末・銀粉末・銅粉末等の金属粉末焼結体から成り、タングステン粉末等の金属粉末に適当な有機バインダや溶剤を添加混合して得た導体ペーストを各絶縁層1a〜1dとなるセラミックグリーンシートの表面すなわち上面および/または下面に必要に応じて所定のパターンに印刷塗布するとともに、これを絶縁層1a〜1dとなるセラミックグリーンシートとともに焼成することによって絶縁基体1の絶縁層1b・1c間および絶縁層1c・1d間ならびに絶縁層1a・1b間に所定のパターンに配設される。
【0027】
また、絶縁基体1が樹脂系材料から成る場合には、銅粉末や銀粉末・表面が銀で被覆された銅粉末等の金属粉末をエポキシ樹脂やポリイミド樹脂・フェノール樹脂・ビスマレイミドトリアジン樹脂・熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂で結合して成る導電性材料から成り、銅粉末等の金属粉末にエポキシ樹脂等の熱硬化性樹脂の前駆体および溶剤を添加混合して得た導体ペーストを各絶縁層1a〜1dとなる前駆体シートの上面および/または下面に必要に応じて所定のパターンに印刷塗布するとともに、これを絶縁層1a〜1dとなる前駆体シートとともに熱硬化させることによって絶縁基体1の絶縁層1b・1c間および絶縁層1c・1d間ならびに絶縁層1a・1b間に所定のパターンに配設される。
【0028】
また、絶縁基体1には、表層の絶縁層1aおよび絶縁層1b〜1dのいくつかを貫通する直径が100 μm以上の第1の貫通孔Aおよび表層の絶縁層1aを貫通する直径が100 μm未満の第2の貫通孔Bが設けられている。第1の貫通孔A内には、配線導体4・5・6に電気的に電気的に接続され、絶縁基体1の上下面または絶縁層1a・1b間に延びる直径が100 μm以上の第1の貫通導体4a・5a・6aが形成されており、第2の貫通孔B内には、配線導体4・5・6に電気的に電気的に接続され、絶縁基体1上面に延びる直径が100 μm未満の第2の貫通導体4b・5b・6bが形成されている。
【0029】
なお、貫通導体4a・4bは電源用配線導体4に電気的に接続された貫通導体であり、貫通導体5a・5bは電源用配線導体5に電気的に接続された貫通導体であり、貫通導体6a・6bは信号用配線導体6に電気的に接続された貫通導体である。
【0030】
これらの第1の貫通導体4a〜6aおよび第2の貫通導体4b〜6bは、配線導体4〜6を絶縁基体の表面に電気的に導出させる作用をなす。第1の貫通導体4a〜6aで絶縁基体1の下面に導出した部位には、図示しない外部電気回路基板の配線導体に電気的に接続される外部接続用導体7が電気的に接続されている。また、第1の貫通導体4a・5aで絶縁基体1の上面に導出した部位には、容量素子3の電極に電気的に接続される容量素子接続用導体8が電気的に接続されている。そして、第2の貫通導体4b〜6bはその上端が絶縁基体1上面に露出しており、この露出した部位には半導体集積回路素子2の各電極が電気的に接続される。
【0031】
絶縁層1aおよび絶縁層1b〜1dに設けられた第1の貫通導体4a〜6aは、絶縁層1a〜1dに第1の貫通孔Aを設けるとともにこの第1の貫通孔A内に導体ペーストを充填してその金属粉末を焼成等により結合した導体により形成されている。
【0032】
第1の貫通導体4a〜6aを形成するための導体ペーストは、この導体ペーストが充填される第1の貫通孔Aの直径が100 μm以上と大きなものであることから、導体ペーストの粘度をにじみや漏出が発生するような低いものとしなくても貫通孔を良好に充填することができる。そして、導体ペーストを第1の貫通孔A内に充填して得られた金属粉末を結合して成る導体により、電気抵抗の低い第1の貫通導体4a〜6aを得ることができる。
【0033】
絶縁層1aおよび絶縁層1b〜1dに設けられた第1の貫通導体4a〜6aは、例えば絶縁基体1がセラミックス系材料から成る場合であれば、タングステン粉末やモリブデン粉末・銀粉末・銅粉末等の金属粉末焼結体から成り、各絶縁層1a〜1dとなるセラミックグリーンシートに焼成後の直径が100 μm以上となる大きさの第1の貫通孔Aを設けるとともに、この第1の貫通孔A内にタングステン粉末等の金属粉末に適当な有機バインダおよび溶剤を添加混合して得た導体ペーストを充填し、これを絶縁層1a〜1dとなるセラミックグリーンシートとともに焼成することによって、絶縁基体1の絶縁層1aおよび絶縁層1b〜1dのいくつかを貫通するようにして形成される。
【0034】
また、絶縁基体1が樹脂系材料から成る場合には、銅粉末や銀粉末・表面が銀で被覆された銅粉末等の金属粉末をエポキシ樹脂やポリイミド樹脂・フェノール樹脂・ビスマレイミドトリアジン樹脂・熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂で結合して成る導電性材料から成り、各絶縁層1a〜1dとなる前駆体シートに熱硬化後の直径が100 μm以上となるような第1の貫通孔Aを設けるとともに、この第1の貫通孔A内に銅粉末等の金属粉末にエポキシ樹脂等の熱硬化性樹脂の前駆体および溶剤を添加混合して得た導体ペーストを充填し、これを絶縁層1a〜1dとなる前駆体シートとともに熱硬化させることによって、絶縁基体1の絶縁層1aおよび絶縁層1b〜1dのいくつかを貫通するようにして形成される。
【0035】
また、第1の貫通導体4a〜6aで絶縁基体1の下面に導出した部位は外部接続用導体7で覆われており、第1の貫通導体4a・5aで絶縁基体1の上面に導出した部位は容量素子接続用導体8で覆われている。
【0036】
これらの外部接続用導体7および容量素子接続用導体8は銅やニッケル等のめっき金属層から成り、第1の貫通導体4a〜6aで絶縁基体1の上下面に導出した部位を覆うことにより第1の貫通導体4a〜6aが酸化腐食するのを防止するとともに第1の貫通導体4a〜6aと外部電気回路基板の配線導体または容量素子の電極との電気的接続を良好なものとする。
【0037】
外部接続用導体7および容量素子接続用導体8は、絶縁基体1の表面に銅やニッケルから成るめっき金属層を、第1の貫通導体4a〜6aを覆うようにして従来周知の無電解めっき法および電解めっき法を採用して所定の厚みに被着させるとともに、このめっき金属層を所定のパターンにエッチングすることによって形成される。
【0038】
なお、外部接続用導体7は外部電気回路基板の配線導体に半田等の電気的接続手段(図示せず)を介して電気的に接続され、容量素子接続用導体8は容量素子3の電極に半田9を介して電気的に接続される。
【0039】
表層の絶縁層1aに設けられた第2の貫通導体4b〜6bは、絶縁層1aに直径が100 μm未満の第2の貫通孔Bを設けるとともにこの第2の貫通孔B内をめっき金属で埋めることによって形成されている。
【0040】
第2の貫通導体4b〜6bを形成するめっき金属は、金属の原子が絶縁層1aに設けた第2の貫通孔B内に堆積していくことによって形成されることから、この第2の貫通孔Bの直径が100 μm未満の小さなものであったとしても第2の貫通孔B内を隙間なく良好に埋めることができる。その結果、第2の貫通孔B内がめっき金属で密に充填された電気抵抗の低い第2の貫通導体4b〜6bを得ることができる。また、この第2の貫通孔Bは直径が100 μm未満と小さいことから、めっき金属により容易に埋めることが可能である。
【0041】
絶縁層1aに設けられた第2の貫通導体4b〜6bは、例えば絶縁基体1がセラミックス系材料から成る場合であれば、絶縁層1aとなるセラミックグリーンシートに焼成後の直径が100 μm未満となる大きさの第2の貫通孔Bを設けておくことによって、また、絶縁基体1が樹脂系材料から成る場合には、絶縁層1aとなる前駆体シートに熱硬化後の直径が100 μm未満となる第2の貫通孔Bを設けておくことによって、表層の絶縁層1aに第2の貫通孔Bを有する絶縁基体1を得た後、この絶縁基体1の表面に外部接続用導体7および容量素子接続用導体8となるめっき金属層を被着させるのと同時に無電解めっき法および電解めっき法を採用して銅やニッケルから成るめっき金属を第2の貫通孔Bを埋める厚みに被着させ、このめっき金属を所定のパターンにエッチングすることによって形成される。
【0042】
なお、第2の貫通導体4b〜6bの露出端には半導体集積回路素子の電極が半田10を介して電気的に接続される。
【0043】
かくして本発明の配線基板によれば、絶縁基体1の表面に導出する第1の貫通導体4a〜6aおよび第2の貫通導体4b〜6bに充填不足による電気抵抗の増大やにじみによる電気的短絡がなく、搭載する半導体集積回路素子2を正常に作動させることが可能な配線基板を提供することができる。
【0044】
次に、本発明の配線基板の製造方法を説明する。
【0045】
図2(a)〜(c)は、それぞれ本発明の配線基板の製造方法を説明するための工程毎の断面図である。
【0046】
まず、図2(a)に示すように、4層の絶縁層1a・1b・1c・1dを積層して成り、絶縁層1b・1c間および絶縁層1c・1d間ならびに絶縁層1a・1b間にそれぞれ電源用配線導体4・5ならびに信号用配線導体6が配設されているとともに、絶縁層1a〜1dに第1の貫通孔Aの内部に導体ペーストを充填することにより形成された直径が100 μm以上の第1の貫通導体4a・5a・6aが設けられ、絶縁層1aに内部が空の第2の貫通孔Bを有する絶縁基体1を準備する。
【0047】
この絶縁基体1は、例えば絶縁層1a〜1dがセラミックス系材料から成る場合であれば、絶縁層1a〜1dとなる各セラミックグリーンシートに焼成後の直径が100 μm以上となる第1の貫通孔Aを、および絶縁層1aとなるセラミックグリーンシートに焼成後の直径が100 μm未満となる第2の貫通孔Bを従来周知の打ち抜き法により穿孔するとともに、絶縁層1a〜1dとなる各セラミックグリーンシートに設けた第1の貫通孔A内に第1の貫通導体4a〜6aとなる導体ペーストを例えばスクリーン印刷法により充填し、次に、これらのセラミックグリーンシートの上面および/または下面に必要に応じて配線導体4・5・6となる導体ペーストをスクリーン印刷法により所定のパターンに印刷塗布するとともに上下に積層し、最後に高温で焼成することによって製作される。
【0048】
また、絶縁層1a〜1dが樹脂系材料から成る場合には、絶縁層1a〜1dとなる各前駆体シートに熱硬化後の直径が100 μm以上となる第1の貫通孔Aを、および絶縁層1aとなる前駆体シートに熱硬化後の直径が100 μm未満となる第2の貫通孔Bを従来周知の打ち抜き法により穿孔するとともに、絶縁層1a〜1dとなる各前駆体シートに設けた第1の貫通孔A内に第1の貫通導体4a・5a・6aとなる導体ペーストを例えばスクリーン印刷法により充填し、次に、これらの前駆体シートの表面すなわち上面および/または下面に必要に応じて配線導体4・5・6となる導体ペーストをスクリーン印刷法により所定のパターンに印刷塗布するとともに上下に積層し、最後にこれを100 〜300 ℃の温度で熱硬化させることによって製作される。
【0049】
この場合、第1の貫通孔Aの直径が100 μm以上と大きなものであることから、導体ペーストの粘度をにじみや漏出が発生するような低いものとしなくても第1の貫通孔Aを導体ぺーストにより良好に充填することができる。その結果、第1の貫通孔A内に密に充填された金属粉末が結合して成る、電気抵抗の低い直径が100 μm以上の第1の貫通導体4a〜6aを設けることができる。
【0050】
次に、図2(b)に示すように、絶縁基体1の表面に、絶縁層1a・1dに形成された第1の貫通孔A内の第1の貫通導体4a〜6aの露出表面を覆い、かつ絶縁層1aに形成された第2の貫通孔Bを埋める銅やニッケルから成るめっき金属層Cを被着させる。
【0051】
めっき金属層Cは、例えばめっき金属層Cが銅から成る場合であれば、絶縁基体1の表面をパラジウム活性した後、硫酸銅10g/l・EDTA−2Na30g/l・ホルムアルデヒド(37%液)3cc/l・水酸化ナトリウム12g/l・ビビリジルおよびポリエチレングリコールを若干含む無電解めっき液中に絶縁基体1を浸漬することにより絶縁基体1の表面に約0.1 〜0.5 μm程度の厚みに無電解銅めっき層を被着させた後、これを硫酸銅250 g/l、硫酸50g/l、塩化ナトリウム0.1 g/lを含む電解銅めっき液中に浸漬するとともに1〜5A/dm2 の電流密度で電解めっきすることにより無電解銅めっき層の上に電解銅めっき層を約10〜50μm程度の厚みに被着させることによって、第1の貫通導体4a〜6aの露出表面を覆い、かつ絶縁層1aに形成された第2の貫通孔Bを埋めるようにして被着される。
【0052】
なお、電解めっきを行なう場合は、印加する電流を周期的に反転させて電解めっきを行なういわゆるPR法を採用すると、第2の貫通孔Bをめっき金属で良好に充填するとともに表面が平坦なめっき金属層Cを絶縁基体1の表面に被着させることが容易となる。
【0053】
この場合、めっき金属層Cは、金属の原子が絶縁層1aに設けた第2の貫通孔B内に堆積していくことによって形成されることから、この第2の貫通孔Bの直径が100 μm未満の小さなものであったとしても第2の貫通孔B内をめっき金属で隙間なく良好に埋めることができる。また、この第2の貫通孔Bは直径が100 μm未満と小さいことから、めっき金属層Cにより第2の貫通孔B内をめっき金属で容易に埋めることが可能である。
【0054】
次に、図2(c)に示すように、絶縁基体1の表面に被着させためっき金属層Cを従来周知のフォトリソグラフィ技術を採用して所定のパターンにエッチングすることによって、絶縁基体1の下面に第1の貫通導体4a〜6aを覆う外部接続用導体7が、絶縁基体1の上面に第1の貫通導体4a・5aを覆う容量素子接続用導体8が被着形成されるとともに、絶縁層1aに設けた第2の貫通孔B内に密に充填された電気抵抗の低いめっき金属により形成された第2の貫通導体4b〜6bが設けられた配線基板が製作される。
【0055】
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施の形態の例ではめっき金属層Cは無電解めっきおよび電解めっきにより被着されていたが、めっき金属層Cは無電解めっきのみによって被着されていてもよい。
【0056】
また、上述の実施の形態の例では絶縁基体1の全面にめっき金属層Cを被着させた後、このめっき金属層Cをエッチングすることによって外部接続用導体7および容量素子接続用導体8ならびに第2の貫通導体4b・5b・6bを形成したが、絶縁基体1の表面のうちめっき金属層が必要な部分だけを露出させるレジスト膜で絶縁基体1の表面を覆っておき、この絶縁基体1の露出した表面のみにめっき金属層を被着させることによって、外部接続用導体7および容量素子接続用導体8ならびに第2の貫通導体4b〜6bを形成するようにしてもよい。
【0057】
【発明の効果】
本発明の配線基板によれば、絶縁基体の表層の絶縁層に設けられた直径が100 μm以上の第1の貫通導体は貫通孔内に導体ペーストを充填することにより金属粉末を結合して成る導体で形成されており、第1の貫通孔の直径が100 μm以上と大きいことから、低粘度の導体ペーストを用いなくても金属粉末を良好に充填できて電気抵抗を小さくすることができる。さらに、その露出表面をめっき金属層が覆っていることから、このめっき金属層によりその酸化腐食が良好に防止されるとともに、このめっき金属層に容量素子等の電極を半田等を介して接続することにより容量素子等の電極に電気的に良好に接続することができる。
【0058】
また、絶縁基体の表層の絶縁層に設けられた直径が100 μm未満の第2の貫通導体は、第2の貫通孔内をめっき金属で埋めることによって形成されていることから、第2の貫通孔の直径が100 μm未満の小さなものであったとしてもめっき金属が貫通孔内に入り込んで極めて密に充填されるので、その導通抵抗が低いものとなる。
【0059】
従って、絶縁基体表面に導出する直径が100 μm未満の第2の貫通導体および直径が100 μm以上の第1の貫通導体に充填不足による電気抵抗の増大や低粘度の導体ペーストのにじみによる電気的短絡がなく、搭載する半導体集積回路素子を正常に作動させることが可能となる。
【図面の簡単な説明】
【図1】本発明の配線基板の実施の形態の一例を示す断面図である。
【図2】(a)〜(c)は、それぞれ図1に示す配線基板の製造方法を説明するための工程毎の断面図である。
【符号の説明】
1・・・・・・・・絶縁基体
1a〜1d・・・絶縁層
2・・・・・・・・半導体集積回路素子
4、5、6・・・・配線導体
4a〜6a・・・直径が100 μm以上の第1の貫通導体
4b〜6b・・・直径が100 μm未満の第2の貫通導体
A・・・・・・・・直径が100 μm以上の第1の貫通孔
B・・・・・・・・直径が100 μm未満の第2の貫通孔
C・・・・・・・・めっき金属層
Claims (1)
- 表面に配線導体が配設された複数の絶縁層を積層して成る絶縁基体の表層の絶縁層に直径が100μm以上の第1の貫通導体および直径が100μm未満の第2の貫通導体を設けて成る配線基板であって、前記第1の貫通導体は金属粉末を結合して成る導体とその露出表面を覆うめっき金属層とにより形成されており、前記第2の貫通導体はめっき金属により形成されていることを特徴とする配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20787398A JP3723688B2 (ja) | 1998-07-23 | 1998-07-23 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20787398A JP3723688B2 (ja) | 1998-07-23 | 1998-07-23 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000040879A JP2000040879A (ja) | 2000-02-08 |
JP3723688B2 true JP3723688B2 (ja) | 2005-12-07 |
Family
ID=16546974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20787398A Expired - Fee Related JP3723688B2 (ja) | 1998-07-23 | 1998-07-23 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3723688B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101099925B1 (ko) * | 2003-10-10 | 2011-12-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 전자 장치 및 캐리어 기판 |
JP4730222B2 (ja) * | 2006-06-19 | 2011-07-20 | 凸版印刷株式会社 | 配線基板の製造方法 |
JP5490525B2 (ja) * | 2009-12-28 | 2014-05-14 | 日本シイエムケイ株式会社 | 部品内蔵型多層プリント配線板及びその製造方法 |
JP2017084890A (ja) * | 2015-10-26 | 2017-05-18 | 京セラ株式会社 | 配線基板 |
-
1998
- 1998-07-23 JP JP20787398A patent/JP3723688B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000040879A (ja) | 2000-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4838068B2 (ja) | 配線基板 | |
KR100691725B1 (ko) | 다층 배선기판 및 그 제조 방법 | |
US20080239685A1 (en) | Capacitor built-in wiring board | |
KR20100125341A (ko) | 부품내장 배선기판 | |
JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
JP2010283056A (ja) | 配線基板 | |
JP2002076637A (ja) | チップ部品内蔵基板及びその製造方法 | |
JP5078759B2 (ja) | 配線基板内蔵用電子部品及び配線基板 | |
JP5020671B2 (ja) | コンデンサ内蔵配線基板 | |
JP3723688B2 (ja) | 配線基板 | |
JP2008270778A (ja) | 部品内蔵配線基板の製造方法 | |
JP5139171B2 (ja) | ビアアレイ型積層セラミックコンデンサ及びその製造方法、コンデンサ内蔵配線基板 | |
JP5192864B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP2008244029A (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
JP4668822B2 (ja) | 配線基板の製造方法 | |
JP4814129B2 (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
JP2009158690A (ja) | ビアアレイ型積層セラミックコンデンサ及びその製造方法、コンデンサ内蔵配線基板 | |
JP5122846B2 (ja) | コンデンサ内蔵配線基板 | |
JP5066311B2 (ja) | 配線基板 | |
JP2010171348A (ja) | 配線基板及び積層セラミックコンデンサ | |
JPH1013036A (ja) | 多層配線基板 | |
JPH10163634A (ja) | 多層配線基板 | |
JPH1098270A (ja) | 配線基板 | |
JP5395489B2 (ja) | 電子部品及びその製造方法、配線基板 | |
JP4705867B2 (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050916 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |