KR101099925B1 - 전자 장치 및 캐리어 기판 - Google Patents

전자 장치 및 캐리어 기판 Download PDF

Info

Publication number
KR101099925B1
KR101099925B1 KR1020067006911A KR20067006911A KR101099925B1 KR 101099925 B1 KR101099925 B1 KR 101099925B1 KR 1020067006911 A KR1020067006911 A KR 1020067006911A KR 20067006911 A KR20067006911 A KR 20067006911A KR 101099925 B1 KR101099925 B1 KR 101099925B1
Authority
KR
South Korea
Prior art keywords
carrier substrate
pads
peripheral
core
ground
Prior art date
Application number
KR1020067006911A
Other languages
English (en)
Other versions
KR20060122826A (ko
Inventor
마르티누스 제이 코에넨
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20060122826A publication Critical patent/KR20060122826A/ko
Application granted granted Critical
Publication of KR101099925B1 publication Critical patent/KR101099925B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 전자 장치에 관한 것으로, 이 장치(100)는 집적 회로(10)와, 하부 및 상부 도전층을 갖는 캐리어 기판을 포함하며 전압 공급부, 접지 및 신호 전송 접속부가 제공된다. 하나 이상의 공급 전압을 사용할 수 있게 하기 위해, 집적 회로(10)는 핵심 기능부(110)와 주변 기능부(210)로 세부 분할되고, 캐리어 기판(20)은 대응하는 핵심 영역(31)과 주변 영역(32)으로 세부 분할된다. 핵심 및 주변부 모두의 접지 접속부는 캐리어 기판(20)의 상호 접속부(22)를 통해 상호 결합된다. 이 상호 접속부는 특히 접지판이고, 주변부의 신호 전송을 위한 상호 접속부에 전송 라인 특성을 제공하게 한다.

Description

전자 장치 및 캐리어 기판{ELECTRONIC DEVICE AND CARRIER SUBSTRATE FOR SAME}
본 발명은 전자 장치에 관한 것으로,
한 측면에 복수의 접합 패드(bond pads)를 구비한 적어도 하나의 반도체 장치와,
전기 절연 물질층을 포함하며 제 1 측면 및 반대측의 제 2 측면을 갖는 캐리어 기판(a carrier substrate) - 제 1 및 제 2 측면은 전기 도전층을 구비하고, 제 1 측면에는 집적 회로의 접합 패드에 결합하기에 적합한 접합 패드가 제공되며, 제 2측면에는 외부 결합을 위한 콘택트 패드(contact pads)가 제공되고, 콘택트 패드 및 접합 패드는 원하는 패턴에 따라 전기적으로 상호 접속되며, 콘택트 패드의 제 1 부분은 접지 접속을 위해 정의되고, 콘택트 패드의 제 2 부분은 전압 공급 접속을 위해 정의되며, 콘택트 패드의 제 3 부분은 신호 전송을 위해 정의됨 - 을 포함한다.
또한 본 발명은 이러한 전자 장치를 위한 캐리어 기판에 관한 것이다.
이러한 전자 장치 및 이러한 캐리어 기판은 US-A 6,448,639로부터 알려져 있다. 주지의 장치는 볼 그리드 어레이 패키지(a ball grid array package)로 알려져 있다. 이 종류의 패키지는 다양한 집적 회로용으로 잘 알려져 있으며, 접합 볼(solder balls)을 갖는 외부 캐리어상에 배치하고 쉽고 매우 많은 수의 콘택트 패드를 제공하여 일반적으로 I/O 경로로 알려진 매우 많은 신호 접속을 제공하는 기능을 갖는다는 주요한 장점을 지닌다. 주지의 캐리어 기판에는 2개의 전기 도전층이 제공되는데, 이는 이러한 패키지의 비용을 낮추는 장점을 지닌다. 접지용 콘택트 패드의 제 1 및 제 2 부분과 전압 공급 접속부는 캐리어 기판의 제 1 측면 상의 대응 접합 패드의 바로 아래에 배치된다. 이들 접합 패드는 동심 접지 및 전력 링으로서 실시된다. 이 구성으로 인해, 접합 패드와 대응하는 콘택트 패드간의 접속이 단락되는데, 이는 기생 인덕턴스를 감소시키므로 더 우수한 전기 성능을 유도한다.
주지의 장치의 결점은, 단일 공급 전압이 공급된다는 점이다. 특히, 아날로그와 디지털 방식 모두의 신호 처리가 가능한 집적 회로, 소위 혼합 신호IC에 있어서, 더 많은 공급 전압을 갖는 것이 바람직하다. 또한, 다른 집적 회로에 있어서, 집적 회로의 상이한 기능에는 각 기능에 적합한 공급 전압이 제공 가능한 것이 유리하다. 그렇지 못한 경우에는, 공급 전압과 기능 사이의 불일치가 존재하여, 열 손실을 증가시키고 게이트 옥사이드의 절연 두께로 인한 과전압 스트레스를 일으킨다. 그러나, 열 관리는 현재 집적 회로 설계에서 주요한 문제점이며, 증가된 열 손실은 바람직하지 못하다.
그러므로, 본 발명의 첫 번째 목적은 상이한 공급 전압을 제공하는 수단을 포함하는 서두에서 언급한 종류의 전자 장치를 제공하는 것으로, 이는 캐리어 기판의 상호 접속부의 결과물로서 제한된 기생 캐패시턴스를 제시한다.
본 발명의 두 번째 목적은 이러한 전자 장치에 적합한 캐리어 기판을 제공하는 것이다.
첫 번째 목적은,
적어도 하나의 반도체 장치가 핵심 기능부와 주변 기능부를 구비하고, 핵심 기능부와 주변 기능부는 전압 공급 접속부 및 접지 접속부를 각각 구비며,
캐리어 기판은 핵심 영역 및 주변 영역으로 횡방향으로 세부 분할되고, 핵심 영역에서 핵심 기능부를 위한 콘택트 패드가 제공되며 주변 영역에서 주변 기능부를 위한 콘택트 패드가 제공되고,
캐리어 기판은 주변 기능부 및 핵심 기능부의 접지 접속부를 상호 접속시키는 적어도 하나의 상호 접속부를 포함하고,
핵심 및 주변 기능부의 공통 접지로의 상기 전압 공급을 디커플링하는 수단이 제공되어 달성된다.
두 번째 목적은 이로써 정의되는 캐리어 기판에서 달성된다.
본 발명의 장치는 핵심 및 주변 기능부 사이에 구성될 구별을 가능하게 하는데, 이 구별이 반도체 장치에만 제공될 뿐만 아니라 캐리어 기판에서도 물리적으로 구현된다. 이 방식에서, 어떠한 크로스 토크도 스타-포인트 원리르 이용하여 주변기능부와 핵심 기능부 사이에서 방지된다. 또한, 캐리어 기판 내의 상이한 기능부의 접지 사이에 접속이 제공된다. 캐리어 기판의 접속의 이 구현은 외부 캐리어와 비교해서 기생 인덕턴스를 감소시킨다. 또한, 캐리어 기판의 접속은 핵심 기능부와 주변 기능부 사이의 신호의 전송을 가능하게 하는 데 중요하다. 이 목적을 위한 요구 조건은 2개의 기능부의 클록 및 기타 데이터 신호가 결합되는 것인데, 이는 그렇지 않은 경우에 동시적 동작이 가능하지 않을 것이기 때문이다. 이 목적을 위해, 디커플링을 위한 수단도 제공된다. 외부 캐리어를 통한 2개의 기능부의 이 디커플링은 특히 발전된 IC 기술, 특히 0.18㎛ 이하의 채널 길이를 갖는 기술을 이용하여 구현되는 집적 회로의 높은 속도와 동작 주파수이 대해 너무 느리다는 것이 판명되었다. 한편, 반도체 장치 내의 2개의 기능부의 결합이 존재하지 않으면, 본드와이어를 사용하는 경우에 특히 ESD(정전기 방전)에 대한 매우 높은 감도가 발생한다. 본 발명의 해결책은 이러한 단점을 갖지 않는다.
따라서, 본 발명의 장치는 제한된 기생 인덕턴스를 갖는 우수한 동작을 제시하고 상이한 공급 전압의 사용을 가능하게 한다. 동시에, 상이한 부분 사이의 장치 내의 어떠한 통신도 방해되지 않는다. 또한, 캐리어 기판은 단지 2개의 제한된 수의 도전층을 포함하도록 실시된다.
바람직한 실시예에서는, 주변 영역이 핵심 영역 주위에 위치되고, 접지판은 캐리어 기판의 제 2 측면 상의 주변 영역에서 정의된다. 따라서, 이 접지판은 주변 기능부와 핵김 기능부의 접지 접속을 상호 접속시키는 상호 접속부이다. 또한, 콘택트 패드와 주변 기능부의 접합 패드 사이의 상호 접속부는 캐리어 기판의 제 1 측면 상에 정의되고, 이 상호 접속부는 접지 기준판에 대한 단일 트랙에 의해 알맞게 정의되는 전송 라인 특성을 갖는다.
이 실시예의 장치는 많은 추가 장점을 지닌다. 상호 접속부의 전송 라인 특성은 적어도 90%, 일반적으로 그 이상만큼 기생 인덕턴스를 감소시킨다. 이 방식에서, 주변 영역 내의 유효 기생 인덕턴스는 실질적으로 핵심 영역의 인덕턴스와 동일하다. 이는 임의의 원하는 크기의 캐리어 기판을 사용할 수 있게 하며, 콘택트 패드의 수에 제한이 없다.
또한, 특히 플립-칩 실시예에 대해, 핵심 영역의 ESD-보호를 위한 구조의 수가 감소된다는 장점이 있다. 캐리어 기판과 집적 회로 사이의 금속 또는 땜납 볼은 일반적으로 약 30㎛의 높이를 가지며, 전위의 우수한 정의를 제공한다. 결과적으로, 전압 공급 접속을 위한 패드 모두에 ESD-보호 구조가 제공될 필요가 없으며, 핵심 영역의 외측 가장 자리에만 제공되면 된다. 또한, 캐리어 기판의 제 1 측면 상에 스태거링 패드가 필요치 않다. 접합 패드의 단일 행은 주변 기능부를 접속시키는 데 이용될 수 있는데, 왜냐면 핵신 전압 공급 패드를 위해 필요치 않기 때문이다.
상호 접속부의 전송 라인 특성을 얻기 위해, 접지판만이 필요치 않다. 또한, 상호 접속부와 접지판 사이의 유전 두께는 캐리어 기판의 제 1 측면 상의 인접 상호 접속부 사이보다 작아야 한다. 이는 캐리어 기판의 재료의 유전 상수를 확대하여 크로스토크를 제어함으로써 달성될 수 있다.
기판의 재료는 폴리이미드(polyimide), 폴리머-강화 유리 섬유, FR-4(에폭시 수지), FR-5 및 BT-수지와 같은 적합한 재료일 수 있다. (페로우스카이트(perowskite) 타입 물질과 같은) 상대적으로 높은 유전 상수를 갖는 입자로 채워지는 물질, SiO2, Al-C-O-N을 포함하는 세라믹 물질, 반도체 입자로 매립되는 열 전도 물질의 매트릭스를 소결하여(sintering) 얻어지는 물질 등을 이용할 수도 있다. 특히, 매트릭스 물질과 매립된 입자의 조합이 바람직한데, 이는 유전 상수, 열 팽창 계수, 기계적 강도 및 열 도전성을 포함하는 어떤 범위의 파라미터의 최적화를 허용한다. WO01/15182. EP-A 743929, EP03075079.8(PHNL030040, 미공개)에 예가 주어져 있다. 물질의 선택은 내부 도전체가 필요하지 않으므로 더 넓다.
전송 라인 특성을 얻는 다른 수단은 캐리어 기판의 두께를 감소시키는 것이다. 또한, 인접 트랙 사이의 거리는 최대한 균일하게 구성된다. 또한, 캐리어 기판의 제 1 측면 상의 접합 패드는 핵심 영역의 주변에 정의된다. 물론, 와이어본딩 또는 플립 칩이 기판과 집적 회로 사이의 접속을 위해 사용되는지 여부에 특정 위치가 의존한다. 그러나, 종래 문헌은 집적 회로의 가장 자리로부터 실질적인 거리에 존재하며 상당한 접합 길이를 요구하는 캐리어 기판의 제 1 측면 상의 접합 패드가 존재한다는 것을 도시한다. 이는 본 발명의 장치에서는 바람직하지 않은데, 왜냐면 상이한 접합 길이는 전송 라인 특성에 부정적인 영향을 끼치며, 모든 상호 접속에 대해 균일하지 않기 때문이다.
다른 바람직한 실시예에서는, 디커플링 수단은, 주변 기능부의 전압 및 접지 접속 사이에 결합되는 다수의 디커플링 캐패시터를 포함한다. 이러한 디커플링 캐패시터는 부하 캐패시터의 충전 동안에 상호 접속부의 전송 라인 특성 동작을 관리하기 위해 온-칩 캐패시터에 추가하여 필요하다. 바람직하게는, 캐패시터는 임의의 외부 캐패시터가 기판의 어떤 위치의 캐패시터를 디커플링하는 것으로부터 자유롭도록 제공된다.
디커플링 캐패시터는 외부 캐리어상에는 제공되지 않을 것이다. 이러한 위치는 핵심 기능부 내에서 집적 회로로부터 캐리어 기판을 통해 외부 캐리어로 전류가 흐르게 할 것이다. 첫 번째 다른 위치는 반도체 장치 내이고, 종종 집적 회로이다. 특히, 일반적으로 복수의 접합 패드가 제공되는 집적 회로의 가장 자리 부근에, 설계 규칙의 결과로서 충분한 공간이 남는다. 이 공간은 집적 회로의 표면적을 확대할 필요 없이 캐패시터를 사용할 수 있다. 두 번째 다른 위치는 캐리어 기판의 제 1 측면, 전압 공급을 위한 접합 패드와 핵심 기능부의 접지 사이이다. 적합하게는, [0402]-포맷으로 알려진 소형 캐패시터가 보드로 조립될 수 있다. 바람직하게는, 이러한 별도 캐패시터는 집적 회로의 디커플링 캐패시터에 추가하여 사용되는데, 직렬인 총 인덕턴스가 온-칩 디커플링 캐패시턴스의 경우보다 실질적으로 높을 것이다. 이 두 번째 대안은 특히 외이어봉딩이 적용되는 실시예에 관한 것이다.
다른 실시예에서는, 핵심 영역의 콘택트 패드가 어레이에서 정의되며, 접지 접속 및 공급 접속을 위한 패드는 어레이에 배치되어 접지 접속을 위한 패드의 각각이 가장 근접한 인접 패드로서 공급 접속을 위한 패드를 갖는다. 이 실시예에서는, 접지 접속 및 공급 접속을 위한 패드가 '체스판' 패턴으로 정의된다. 결과적으로, 핵심 기능부의 공급 접속은 동심 중앙 도전체로서 기능한다. 이들 전력 경로의 각각에 대한 유효 인덕턴스가 전력과 접지 사이의 상호 인덕턴스에 의해 감소된다. 이는 원하는 낮아진 접지 바운스 전압을 유도하고, 이는 외부 캐리어의 접지판과 핵심부로의 접지 접속 사이의 동적 전압 차이다. 접지 접속 경로의 유효 인덕턴스는 50% 이상 낮아질 수 있다. 또한 이 패턴은 실질적으로 큰 DC 전류를 처리할 수 있게 한다. 핵심 영역의 10×10 패드 어레이는 4암페어 시아에 이르는 DCC 전류를 처리할 수 있는데, 이는 120nm 이하의 채널 길이를 갖는 기울에서 구성되는 집적 회로에 충분하다.
다른 실시예에서는, 주면 영역의 콘택트 패드가 세부 그룹에서 정의되고, 각 세부 그룹은 전압 접속을 위한 하나의 콘택트 패드 또는 접지 접속을 위한 하나의 콘택트 패드 및 신호 전송을 위한 복수의 콘택트 패드를 포함하며, 신호 전송을 위한 콘택트 패드 모두는 전압 또는 접지 접속을 위한 콘택트 패드를 인접 패드로서 갖는다. 특히, 전압 또는 접지 접속을 위한 콘택트 패드는 그룹의 중앙 접지 패드일 것이다. 세부 그룹으로의 이 세부 분할은 한 방향의 신호 경로와 역방향의 신호 경로 사이의 최소 거리가 존재할 수 있게 한다(접지 또는 전압 공급을 위한 콘택트 패드). 이러한 세부 분할은 캐리어 기판으로부터 외부 캐리어로의 알맞은 전송 경로를 강제하는 데 특히 중요하다. 따라서, 외부 캐리어상의 장치의 배치를 위한 땜납 볼의 레벨에서 그 구현이 필요하므로, 캐리어 기판의 제 2 측면 상의 콘택트 패드에서 필요하다.
다른 실시예에서는, 접지판은, 상기 핵심 영역에서, 캐리어 기판의 제 1 측면 상에서 정의되고, 수직 상호 접속을 통해 주변 영역의 접지판에 결합된다. 이는 실제로 실질적인 구현이다. 이로써 캐리어 기판의 제 2 측면 상의 땜납 볼을 위한 충분한 공간이 존재한다.
기계적 안정성의 향상을 위해, 캐리어 기판의 제 1 측면 상에 스티프너층이 존재하여, 전기 도전층의 일부를 덮는다. 상호 접속부의 전송 라인 특성은 캐리어 기판의 두께를 100 또는 50㎛ 또는 잠재적으로 휠씬 작게 감소시켜서 원하는 전송 라인 특성을 얻는다. 장치가 원하는 기계적 안정성을 갖게 하기 위해, 캡슐화가 적용될 수 있다. 그러나, 열적 관리의 이유로 이는 바람직하지 않다. 또한, 접합 배선이 사용되는 경우, 그다지 안정되지 않은 캐리어에 이들이 부착될 수 있다. 제 1 측면 상에 접합 패드를 노출시키는 유전 스티프너를 이용하는 것이 실질적인 해결책이다. 유전 스티프너를 캐리어 기판의 유전 물질과 동일한 재료로 구성하는 것이 바람직하지만 필수적이지는 않다. 사용되는 스티프너 재료에 따라, 추가 스페이서가 전송 라인 특성을 관리하는 데 필요할 수 있다.
캐리어 기판상의 접합 패드와 집적 회로 사이의 전기 접속은 오늘날 일반적으로 플립-칩 기술을 이용하여 제공된다. 와이어본드를 이용하는 실시예에서, 전압 공급 및 핵심 기능부의 접지 접속을 위한 콘택트 패드는 동심 링으로 구현되는 적이 적합하다. 이들 링은 전술한 바와 같이 별도의 디커플링 캐패시터의 배치를 가능하게 한다.
플립 칩을 이용하는 실시예에서, 집적 회로는 플립 칩 배향으로 캐리어 기판상에 배치된다. 집적 회로 및 캐리어 기판의 제 1 측면 상의 접합 패드는 대응하는 구성으로 위치된다. 바람직하게는, 캐리어 기판의 제 1 측면 상 및 접합 패드의 측면으로부터 멀어지는 반도체 장치의 한 측면에 열 확산층이 제공된다. 이러한 열 확산층은 기판에 직접 부착되지 않고 유전 스티프너 또는 임의의 다른 스페이서층의 상부에 적합하게 부착된다.
전술한 바와 같이, 플립 칩과 주변 영역 내의 횡방향인 핵심 영역의 구현을 이용하는 실시예는 실질적인 장점을 지닌다. 첫 번째로, 주변의 핵심 공급 패드가 더 이상 필요치 않기 때문에 스태거링 패드가 필요치 않다. 두 번째로, 집적 회로의 접합 패드와 캐리어 기판 사이의 임의의 땜납 볼이 핵심 영역에 대한 우수한 가능성을 정의할 것이다. 그 결과, 핵심 영역에 필요한 ESD-보호 구조체의 양이 실질적으로 감소된다. 또한, 캐리어 기판의 제 1 측면 상의 콘택트 패드(특히 핵심부의 전압 공급용 패드)가 그 측면의 도전층에서 구성될 수 있으므로, 재분배층이 필요치 않다. 플립-칩 버전의 다른 장점은, 낮은 IR 강하 또는 전압 강하이다. 구형 CMOS 프로세스에 대해 10%의 IR 강하가 허용되었으며, 0.18㎛ 이하의 채널 길이를 갖는 발전된 IC 프로세스에 대해서는 5%만이 허용되었다. 그러나, 평균 공급 전류는 이들 발전된 IC 프로세스를 감소시킴에 따라 증가한다. 패키지 상호 접속부의 병렬 전환에 의해, 핵심에 대해 적어도 IC상의 IR 강하가 소멸된다.
또 다른 실시예에서는, 공급 직렬 인덕터가 제공된다. 바람직하게는, 이러한 직렬 인덕터는 0.5-1.0μH의 범위의 크기를 갖는다. 클록 주기에 대한 동작을 지속하는 것은 우수한 구현이다. 바람직하게는, 외부 캐리어의 별도 구성 요소로서 인덕터가 제공되고, 보다 바람직하게는 핵심 영역에 대응하는 영역 내에 제공된다. 이와 달리, 인덕터는 외부 캐리어 또는 캐리어 기판에 집적될 수 있다. 바람직하게는, 유전 물질은 예를 들어, 강자성 물질인 자기 입자가 제공되어 이 인덕턴스를 향상시킬 수 있다.
본 발명의 전자 장치는 적어도 하나의 반도체 장치를 포함한다는 것을 관측할 수 있다. 일반적으로, 이 반도체 장치는 집적 회로이다. 이와 달리, 집적 회로와 다이오드, 증폭기와 송수신기, 필터와 안테나 스위치와 같은 증폭기와 rf 구성 요소, 또는 제 1 및 제 2 집적 회로와 같은 하나 이상의 반도체 장치가 제공될 수 있다. 2개의 집적 회로의 경우에, 핵심 기능부가 제 1 집적 회로에 제공될 수 있고, 주변 기능부가 제 2 집적 회로에 제공될 수 있다.
당업자가 인식할 바와 같이, 핵심 기능부는 예를 들어 디지털 신호 처리, 내장형 메모리, 인코더/디코더 모듈 및 기능부로 구성되는 기타 표준 셀을 포함한다. 주변 기능부는 예를 들어 디지털 및 아날로그 입력 및 출력부, 오실레이터 결합, PLL 및 밴드갭 디커플링, RF 입력 및 출력부를 포함한다.
본 발명의 장치 및 캐리어 기판의 이들 및 다른 양태를 첨부된 도면을 참조하여 더 설명할 것이다.
도 1은 본 발명의 장치의 도면을 도시하고 있다.
도 2는 전기적 성능을 설명하는 본 발명의 장치의 다른 도면을 도시하고 있다.
도 3은 이 장치의 제 1 실시예의 단면도를 개략적으로 도시하고 있다.
도 4는 제 1 실시예의 하부도를 개략적으로 도시하고 있다.
도 5는 제 1 실시예의 상부도를 개략적으로 도시하고 있다.
도 6은 이 장치의 제 2 실시예의 단면도를 개략적으로 도시하고 있다.
도 7은 제 2 실시예의 하부도를 개략적으로 도시하고 있다.
도 8은 제 2 실시예의 상부도를 개략적으로 도시하고 있다.
도면은 실제 규격대로 도시된 것이 아니며 동일한 참조 번호는 유사하거나 동일한 부분을 지칭한다. 도면은 바람직한 실시예를 도시하고 있지만, 그 많은 변형이 당업자에게 명백할 것이다.
도 1은 본 발명의 장치(100)가 도시된 도면이다. 이 장치(100)는 이 경우에는 집적 회로인 반도체 장치(10)를 포함한다. 반도체(10)는 핵심 기능부(110)와 주변 기능부(210)를 포함한다. 이 장치(100)는 캐리어 기판(20)을 더 포함하는데, 이는 핵심 영역(31)과 주변 영역(32)을 구비한다. 핵심 기능부(110)는 능동 장치(112)와 디커플링 캐패시터(111)를 포함하며, 전압 공급 접속부(42)와 접지 접속부(41)가 제공된다. 핵심 디커플링을 갖는 공급 디커플링 토폴로지에 의해, 접지 바운스에 대한 기여, 즉, 핵심으로부터의 RF 방출이 효율적으로 감소될 수 있다.
주변 기능부(210)는 I/O 수단(212) 및 디커플링 수단(211)을 포함하는데, 이 경우에는 디커플링 캐패시터는 I/O 수단(212)과 직렬로 배치된다. 주변 기능 부(210)에는 전압 공급, 접지 및 신호 전송을 위한 접속부(43)가 더 제공된다. 주변 및 핵심 기능부(110,210)의 접지 접속(41,43)은 캐리어 기판(20)의 상호 접속부(22)를 통해 상호 접속된다. 여기에는 동작을 안정화시키기 위해 튜닝 수단(211)이 필요한데, 이는 도 2를 참조하여 후술할 것이다. 캐리어 기판(20)은 인쇄 회로 기판으로의 접속을 위해 콘택트 패드(61,62,63,64,65)를 더 포함한다.
도 2는 본 발명의 장치(100) 및 추가 부분이 도시된 도면을 도시하고 있는데, 이는 일반적으로 인쇄 회로 기판 내에 내장되거나 그 위에 제공될 것이다. 이 도면에서는 공통 접지(22)가 핵심 기능부(110) 및 주변 기능부(210)에 접속하는 것으로 도시되어 있다. 또한, 튜닝 수단(211)에 대한 필요성이 도시되어 있다. 이에 의해, 상호 접속부(53)의 전송 라인 특성이 인에이블된다. 튜닝 수단은 이 경우에 주변 기능부의 전압 공급과 접지 접속 사이의 온-칩 디커플링 수단으로서 제공된다. 이 디커플링 캐패시터의 용량은 예를 들어 약 1nF이다. 이 경우에, 외부 부분은 전압원(301) 및 인덕터(302)인데, 이는 핵심 기능부(110)에 적절한 전압을 공급한다. 또한, 부하의 캐패시터(303)가 존재하는데, 이는 주변 기능부의 접지와 전압 사이에 접속된다.
도 2에 도시된 바와 같이, 전류는 2개의 방향(A 및 B)으로 흐를 수 있는데, 이들 방향 각각에서 상호 접속의 전송 라인 특성이 적합한 동작을 위해 관리되어야 한다. 한 상황에서, 부하(303)의 용량은 방전된다. 전류는 이 상황에서 A 아래에 도시된 바와 같이 반시계 방향으로 흐른다. 상호 접속부(53)와 접지(22) 모두에 전류가 존재하므로, 전송 라인 특성이 제공된다. 다른 상황에서는, 부하(303)의 캐패시터가 충전된다. 이 경우에, 디커플링 캐패시터(211)는 B에 따라 전류가 흐르게 한다. 다시, 상호 접속부(53)와 접지(22) 모두에 전류가 존재하고, 전송 라인 특성이 성립된다.
따라서, 부하(212)로의 전압 공급 접속을 통해 흘러야 하는 신호(63)의 RF 성분은 접지 접속으로 바이패싱하고, 접지와 신호 전송용 상호 접속 사이의 전송 라인을 이용하여 부하로 자신의 신호를 공급한다. 그 후, 부하(212)를 이용하여, 칩 부근 또는 온-칩 디커플링이 전압 공급과 주변부의 접지 접속 사이에 존재하여 수신자, 즉, 부하 단부에서의 동일한 신호 흐름 조건을 허용하여야 한다. 이 방식에서, 주변 디커플링을 이용하는 공급 디커플링 토폴로지에 의해, 접지 바운스에 대한 기여, 즉, 주변 영역으로부터의 RF 방출이 효율적으로 감소될 수 있다. 또한, 신호 전송(63)용 콘택트 패드와 집적 회로(10)상의 대응 접합 패드 사이의 적합한 전송-라인 경로를 강제함으로써, 캐리어 기판(20)의 유효 인덕턴스가 낮게 유지될 수 있으며, 이는 핵심 전류와 주변 전류 사이의 크로스-토크(cross-talk)를 감소시킨다. 결과적으로, 우수한 신호 무결성과 적합한 EMC 성능 모두가 달성된다.
도 3은 본 발명의 장치(100)의 제 1 실시예의 단면도를 도시하고 있다. 도 4는 캐리어 기판(20)의 제 2 측면으로부터 이 실시예의 장치(100)를 도시하고 있는데, 외부 접속용 콘택트 패드(61-65)가 여기에 존재한다. 도 5는 캐리어 기판(20)의 제 1 측면으로부터 이 실시예의 장치(100)를 도시하고 있는데, 여기에는 집적 회로(10)가 제공된다. 도 4 및 도 5에서는 기판의 일부만이 도시되었음을 관찰할 수 있는데, 기판은 통상적으로 횡방향으로 연장되고, 콘택트 패드(63-65)는 일반적으로 집적 회로 주위의 폐쇄 링을 형성한다. 따라서, 당업자가 이해할 바와 같이, 이 실시예는 전형적 볼 그리드 어레이 패키지의 일례이다. 이러한 패키지가 바람직하지만 본 발명이 이에 제한되는 것은 아니다. 또한, 도 5에서 기계적 스티프너(mechanical stiffner, 29)가 간략히 하기 위해 생략되었음을 알 수 있다. 또한, 도 4와 비교함으로써 명백한 바와 같이, 도 3은 진정한 단면도가 아님을 알 수 있다.
도 3에 도시된 바와 같은 장치는 집적 회로(10) 및 캐리어 기판(20)을 포함한다. 캐리어 기판(20)은 제 1 측면(21) 및 제 2 측면(22)을 갖는다. 이는 제 1 및 제 2 측면(21,22)상에 유전 물질 및 전기 도전층(20B,20C)의 바디(20A)를 각각 포함한다. 이 경우에 유전 물질은 약 80㎛의 두께를 갖는 에폭시 수지(FR-4)이고, 전기 도전 물질은 구리로 구성된다. 상호 접속부와 구리에서 정의되는 기타 트랙의 해상도는 약 50㎛이고, 인접 트랙들간에는 이 실시예에서는 100㎛인 최소 거리가 존재한다. 제 1 측면(21)상에, 기계적 스티프닝층(29)이 존재하는데, 이는 추가 기계적 안정성을 제공한다. 스티프닝층(29)은 이 경우에 약 300㎛의 두께를 가지며 바디(20A)와 동일한 물질로 구성된다.
집적 회로(10)는 접합 패드(11)가 제공되는 제 1 측면(18)을 갖는다(도 5 참조). 이 실시예에서, 접합 패드(11)는 와이어본드(49)를 통해 캐리어 기판(20)의 제 1 측면(21)상의 접합 패드(41,42,43)로 접속된다. 이들 접합 패드(41-43)에는 전기 도전층(20B)에 비교되는 추가 두께가 제공되는데, 이 추가 두께는 와이어본딩 동안에 기계적 안정성을 위한 용도로 예정되며 주지의 방식으로 전기 도금(electroplating)함으로써 제공된다.
본 발명의 집적 회로에는 핵심 기능부 및 주변 기능부가 제공된다. 본 발명에서, 별도의 영역이 기능부 각각에 대해 캐리어 기판(20)에서 정의되는데, 핵심 기능부를 위한 핵심 영역(31) 및 주변 기능부를 위한 주변 영역(32)이 그것이다. 이 실시예에서는 주변 영역(32)은 핵심 영역(31) 주위에 횡방향으로 위치된다. 이것이 바람직하지만 필수적이지는 않다. 핵심 기능부(42)와 주변 기능부(43)에 대한 캐리어 기판(20)의 제 1 측면(21)상에 특정 접합 패드가 제공된다. 주변 기능부(43)를 위한 접합 패드는 신호 전송 및 전압 공급을 위한 접합 패드를 포함한다. 핵심 기능부(42)를 위한 접합 패드는 전압 공급을 위한 접합 패드를 포함한다. 또한, 접지 접속(41)을 위한 접합 패드가 존재하는데, 이는 핵심 및 주변 기능부를 위해 공통이다. 접지 접속(41) 및 핵심 기능부(42)의 전압 공급을 위한 접합 패드는 이 실시예에서는 동심 링으로서 구현되는데, 이 링은 전원을 위한 링 내부의 접지를 위한 링을 갖는다.
캐리어 기판(20)의 핵심 영역(31) 및 주변 영역(32)은 상이하게 설계된다. 핵심 영역(31)에서, 제 1 측면(21)상의 접합 패드(41,42)는 제 2 측면(22)에 직접 접속되어 유도성 손실을 최소화한다. 접지 접속을 위한 콘택트 패드(61)는 대응 접합 패드(41) 바로 아래에 위치된다. 최대한 표준화되는 접지를 갖기 위해, 접지용 접합 패드(41)는 캐리어 기판(20)의 제 1 측면(21)상의 접지판(52)을 통해 상호 접속된다. 전압 공급 접속을 위한 콘택트 패드(62)는 캐리어 기판(20)의 제 2 측면(22)상의 상호 접속부(67)를 통해 수직 상호 접속부(66)에 접속된다. 이 실시예에서, 전압 공급 접속을 위한 각 콘택트 패드(62)에는 (도시되지 않은) ESD 보호 구조가 제공된다. 중앙-4 콘택트 패드(62)는 주로 패키지의 열적 동작의 향상을 위해 예정되는 것이다.
캐리어 기판(20)의 주변 영역(32)에는 그 제 2 측면(22)상의 접지판(51)에 제공된다. 제 1 측면(21)상에는 상호 접속부(53)가 정의되어 접합 패드(43)와 대응 콘택트 패드(63,65)를 접속시킨다. 제 2 측면(22)상의 접지판(51)의 존재 및 바람직하게는 바디(20A)의 두께보다 큰 인접 상호 접속부(53)간의 상호 거리로 인해, 상호 접속부(53)는 전송 라인으로서 동작한다. 결과적으로, 그들의 유도성 손실은 최소 90%, 일반적으로는 약 95%만큼 감소된다.
도 5에 도시된 바와 같이, 상호 접속부(53)는 수직 상호 접속부(73,75)에서 끝난다. 상호 접속부(75)는 주변 기능부의 전압 공급 접속부로 지정되는 콘택트 패드(65)에 대응한다. 상호 접속부(73)는 신호 전송을 위해 이용되는 콘택트 패드(63)에 대응한다. 또한, 주변 영역(32)의 접지 접속을 위한 콘택트 패드도 존재한다. 이들 콘택트 패드(64)는 캐리어 기판(20)의 제 2 측면(22)상의 접지판(51)을 통해 그들의 접합 패드(41)에 접속된다. 접지용 콘택트 패드(64)는 콘택트 패드 어레이, 일반적으로 볼 그리드 어레이의 외측 주변에 위치된다. 이는 전자기 간섭으로부터 어느 정도 보호한다.
전압 공급 접속을 위해 예정되는 콘택트 패드(65)의 일부는 접지 접속을 위해 사용될 수 있다. 이는 설계에 관한 사항이며 전압 공급 접속부와 외부 캐리어 로의 접지 접속부의 요구되는 수에 의존한다. 그러나, 바람직하게는, 콘택트 패드(63-65)가 하위 그룹(164,165)으로 분할되는 것이 바람직하다. 하위 그룹(164,165)에서, 8개에 이르는 신호 전송용 콘택트 패드(63)가 접지 또는 전압 공급용 패드인 중앙 콘택트 패드(64,65) 주위에 존재한다. 이 방식에서, 신호 경로 및 그 신호 복귀는 인접할 수 있으므로, 이들간의 거리는 최소이다. 이는 외부 캐리어로의 캐리어 기판(20)에 대한 알맞은 전송 경로를 강제한다.
도 6은 본 발명의 장치(100)의 제 2 실시예의 단면도를 도시하고 있다. 도 7은 캐리어 기판(20)의 제 2 측면으로부터 이 제 2 실시예의 장치(100)를 도시하고 있는데, 외부 접속용 콘택트 패드(61-65)가 제공된다. 도 8은 접합 패드(11-13)를 갖는 그 측면(18)을 갖는 이 제 2 실시예의 집적 회로(10)를 도시하고 있다. 도 7에서 기판의 일부만이 도시되었음을 관측할 수 있는데, 기판은 통상적으로 횡방향으로 연장되고, 콘택트 패드(63-65)는 일반적으로 집적 회로 주위의 폐쇄 링을 형성한다. 결과적으로, 이 실시예는, 당업자가 알 수 있는 바와 같이, 전형적 볼 그리드 어레이 패키지의 일례이다. 이러한 패키지가 바람직하지만, 본 발명이 이에 한정되지는 않는다. 또한, 당업자가 도 7과 비교하여 발견할 수 있는 바와 같이, 도 6은 진정한 단면도가 아님을 알 수 있다.
이 제 2 실시예의 장치(100)는 제 1 실시예의 장치와 많은 점에서 동일하다. 양쪽 모두에서, 캐리어 기판(20)은 핵심 영역(31)과 주변 영역(32)으로 세부 분할된다. 양쪽 모두에서, 캐리어 기판(20)에는 이 기판의 제 2 측면(22)상에 접지판이 제공되며, 주변 영역(32)으로 연장되고, 전송 라인 특성을 갖는 상호 접속을 갖는다. 양쪽 모두에서, 주변 기능부를 위한 접착 패드(43)가 핵심 영역(31)의 가장 자리에 제공되어, 전송 라인이 잘 정의되고 그 동작이 접합 배선 등에 의해 부정적으로 영향 받지 않는다는 것을 관측할 수 있다.
제 1 및 제 2 실시예 사이의 주요한 차이점은 제 2 실시예가 플립-칩(a flip-chip) 실시예라는 데 있다. 이는 실질적인 장점을 지닌다. 첫 번째로, 캐리어 기판(20)의 제 1 측면(21)상의 추가 접합 패드층이 필요치 않다는 것인데, 이는 와이어본딩을 위해 요구되는 것이다. (예를 들어 상호 접속부(66,67)를 통한) 재분배층 또는 스태거링 패드 어레이층도 필요치 않다. 집적 회로의 접합 패드(11,12,13)와 캐리어 기판(20)의 접합 패드(41,42,43) 사이의 땜납 볼(solder ball)은 전기 도전층(20B)상에 직접 제공될 수 있다.
두 번째로, 2개의 콘택트 패드(61,62)와, 대응 접합 패드(41,42 및 11,12)가 '체스 판(chessboard)' 패턴으로 배열된다. 이러한 패턴에서, 전압 공급(12,42,62)을 위한 패드의 각 가장 인접한 것이 접지(11,41,61)용 패드이고, 반대의 경우도 그러하다. 결국, 볼 그리드 어레이는 동심 구조를 갖는데, 약 50%의 휴요 인덕턴스를 가지며, 보다 낮은 접지 바운스 전압을 갖는다. 집적 회로(10)의 접합 패드(11,12)는 이 경우에는 내부 영역에 제공된다. 이들 패드(11,12)는 능동 영역과의 중첩 - 집적 회로의 기판상의 수직 투영에서 보여짐 - 을 증명한다. 접합 패드의 이러한 설계는 능동 영역상의 접합 패드로서 알려져 있다(충분한 힘을 제공하기 위해, 이들은 수동화층의 상부에 제공될 수 있다).
세 번째로, 캐리어 기판의 핵심 전압 공급의 상호 접속의 우수한 도전성(잔 은 임피던스, 낮은 손실)으로 인해, ESD 보호 구조의 수가 감소될 수 있다. 실제로, 이들은 핵심 영역(31)의 가장 자리의 외각에만 필료하다. 이는, 우수한 도전성의 결과로서, 핵심 영역(31)의 전압 기울기가 ESD 스트레스 동안에 최소일 것이라는 점에 착안한다. 접지 접속부에 있어서, ESD 보호 구조가 핵심 영역(31) 및 주변 영역(32)에 필요하다.
네 번째로, 장치(100)의 열 관리는, 열 확산층(15)이 캐리어 기판의 제 1 측면(21)과 집적 회로(10)의 후면, 예를 들어, 접합 패드로부터 멀어지는 방향으로 제공된다는 점으로 향상될 수 있다. 특히, 집적 회로(10)의 반도체 기판이 얇아서, 열 확산층(15)에 대한 열적 저항의 경로를 감소시키는 것이 바람직하다.
요약하면, 전자 장치(100)는 반도체 장치, 특히 집적 회로(10) 및 하부 및 상부 도전층을 갖는 캐리어 기판(20)을 포함하며, 전압 공급, 접지 및 신호 전송 접속부가 제공된다. 하나 이상의 공급 전압을 사용할 수 있기 위해, 집적 회로(10)는 핵심 기능부(110)와 주변 기능부(210)로 분할되며, 캐리어 기판(20)은 대응 핵심 영역(31)과 주변 영역(32)으로 세부 분할된다. 핵심 및 주변 양쪽의 접지 접속부는 캐리어 기판(20)의 상호 접속부를 통해 상호 접속된다. 이 상호 접속은 특히 접지판이고, 주변에 대한 신호 전송을 위한 상호 접속이 대한 전송 라인 특성을 제공할 수 있다.
도면의 주요 부분에 대한 부호의 설명
10: 집적 회로 11: 집적 회로의 접합 패드(Vdd , perif) I/O 경로
12: 핵심 기능부에 대한 전압 공급을 위한 접합 패드(Vdd , core)
13: (핵심 기능부의) 접지를 위한 집적 회로의 접합 패드(Vss)
15: 열확산층 18: 집적 회로의 (제 1)측면
19: 접착성층 20: 캐리어 기판
20A: 캐리어 기판의 유전층
20B:캐리어 기판의 제 1 측면 상의 전기 도전층
20C: 캐리어 기판의 제 2 측면 상의 전기 도전층
22: 캐리어 기판의 제 2 측면
29: 스티프너/스티프닝층
31: 핵심 영역 32: 주변 영역
41: (핵심 기능부에 대한) 접지를 위한 캐리어 기판의 접합 패드(Vss)
42: 핵심 기능부에 대한 전압 공급을 위한 캐리어 기판의 접합 패드(Vdd ,core)
43: 주변 기능부에 대한 전압 공급 및 I/O 경로를 위한 캐리어 기판의 접합 패드(Vdd,perif)
49: 접합 배선
51: 캐리어 기판의 제 2 측면 상의 주변 영역의 접지판
52: 캐리어 기판의 제 1 측면 상의 핵심 영역의 접지판
53: 전송 라인(전송 라인 특성을 갖는 상호 접속부)
61: 핵심 기능부에 대한 접지를 위한 콘택트 패드(및 땜납 볼)(Vss ,core)
62: 핵심 기능부에 대한 전압 공급을 위한 콘택트 패드(및 땜납 볼)(Vdd ,core)
63: 신호 전송 I/O을 위한 콘택트 패드(및 땜납 볼)
64: 주변 기능부에 대한 접지를 위한 콘택트 패드(및 땜납 볼)(Vss , perif)
65: 주변 기능부에 대한 접지 및 전압 공급을 위한 콘택트 패드(및 땜납 볼)(Vss , perif,Vdd , perif)
66: 수직 상호 접속부 67: 횡방향 상호 접속부
73: 신호 전송을 위한 콘택트 패드로 유도하는 수직 상호 접속부
74: 주변 영역의 접지를 위한 콘택트 패드로 유도하는 수직 상호 접속부(Vss , perif)
75: 주변 영역의 접지 및 전압 공급을 위한 콘택트 패드로 유도하는 수직 상호 접속부(Vss , perif, Vdd , perif)
100: 전자 장치
164: 접지용 하나의 중앙 패드를 갖는 콘택트 패드의 세부 그룹
165: 접비 및 전압 공급을 위한 하나의 중앙 패드를 갖는 콘택트 패드의 세부 그룹
110: 반도체 장치(10)의 핵심 기능부
111: 디커플링 캐패시터
112: 핵심부의 능도 장치
210: 반도체 장치(10)의 주변 기능부
211: 주변부의 능동 장치
301: 전압원
302: 인덕터
303: 부하 캐패시터

Claims (10)

  1. 전자 장치로서,
    한 측면에 복수의 접합 패드(bond pads)가 제공된 적어도 하나의 반도체 장치와,
    전기 절연 물질층을 포함하며 제 1 측면 및 반대편의 제 2 측면을 갖는 캐리어 기판(a carrier substrate) - 상기 제 1 측면 및 상기 제 2 측면은 각각 전기 도전층이 제공되고, 상기 제 1 측면에는 상기 적어도 하나의 반도체 장치의 상기 접합 패드에 결합하기 위해 접합 패드가 제공되며, 상기 제 2 측면에는 외부 결합을 위한 콘택트 패드(contact pads)가 제공되고, 상기 콘택트 패드 및 상기 접합 패드는 원하는 패턴에 따라 전기적으로 상호 접속되며, 상기 콘택트 패드의 제 1 부분은 접지 접속을 위해 정의되고, 상기 콘택트 패드의 제 2 부분은 전압 공급 접속을 위해 정의되며, 상기 콘택트 패드의 제 3 부분은 신호 전송을 위해 정의됨 - 을 포함하되,
    상기 적어도 하나의 반도체 장치에는 핵심 기능부 및 주변 기능부가 제공되고, 상기 핵심 기능부 및 상기 주변 기능부에는 각각 전압 공급 접속부 및 접지 접속부가 제공되고,
    상기 캐리어 기판은 핵심 영역 및 주변 영역으로 횡방향으로 세부 분할되고, 상기 핵심 영역에서 상기 핵심 기능부를 위한 상기 콘택트 패드가 제공되며 상기 주변 영역에서 상기 주변 기능부를 위한 상기 콘택트 패드가 제공되고,
    상기 캐리어 기판은 상기 주변 기능부 및 상기 핵심 기능부의 상기 접지 접속부를 상호 접속시키는 적어도 하나의 상호 접속부를 포함하고,
    상기 핵심 기능부 및 상기 주변 기능부의 상기 전압 공급을 공통 접지에 디커플링하는 수단이 제공되고,
    상기 디커플링하는 수단은 상기 주변 기능부에 디커플링 캐패시터를 포함하고, 상기 디커플링 캐패시터는 상기 적어도 하나의 반도체 장치 또는 상기 캐리어 기판에 위치되는
    전자 장치.
  2. 제 1 항에 있어서,
    상기 주변 영역은 상기 핵심 영역 주위에 위치되며,
    상기 캐리어 기판의 상기 제 2 측면 상의 상기 주변 영역에서 접지판이 정의되고, 상기 접지판은 상기 주변 기능부 및 상기 핵심 기능부의 상기 접지 접속부를 상호 접속시키는 상호 접속부이고,
    상기 주변 기능부의 상기 콘택트 패드와 상기 접합 패드 사이의 상호 접속부는 상기 캐리어 기판의 상기 제 1 측면 상에서 정의되고, 상기 상호 접속부는 전송 라인 특성을 갖는
    전자 장치.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 핵심 영역 내의 상기 콘택트 패드는 어레이로 정의되고,
    상기 접지 접속을 위한 패드의 각각이 가장 근접한 인접 패드로서 공급 접속을 위한 패드를 갖도록 접지 접속 및 공급 접속을 위한 상기 패드가 상기 어레이에 배치되는
    전자 장치.
  5. 제 2 항에 있어서,
    상기 주변 영역 내의 상기 콘택트 패드는 세부 그룹으로 정의되고,
    세부 그룹의 각각은 전압 접속을 위한 하나의 콘택트 패드 또는 접지 접속을 위한 하나의 콘택트 패드 및 신호 전송을 위한 복수의 콘택트 패드를 포함하며,
    신호 전송을 위한 상기 패드 모두는 전압 접속 또는 접지 접속을 위한 상기 콘택트 패드를 인접 패드로서 갖는
    전자 장치.
  6. 제 2 항 또는 제 4 항에 있어서,
    상기 접지판은, 상기 핵심 영역에서, 상기 캐리어 기판의 상기 제 1 측면 상에서 정의되고, 수직 상호 접속을 통해 상기 주변 영역 내의 상기 접지판에 결합되는
    전자 장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 캐리어 기판의 상기 제 1 측면 상에 스티프닝층(a stiffning layer)이 제공되어, 상기 전기 도전층의 일부를 덮는
    전자 장치.
  8. 제 1 항에 있어서,
    상기 반도체 장치는 플립 칩 배향(a flip chip orientation)으로 상기 캐리어 기판상에 위치되고, 상기 반도체 장치 및 상기 캐리어 기판의 상기 제 1 측면 상의 상기 접합 패드는 대응하는 구성으로 위치되며,
    상기 캐리어 기판의 상기 제 1 측면 상 및 상기 접합 패드의 상기 측면으로부터 멀어지는 상기 반도체 장치의 한 측면에 열 확산층이 제공되는
    전자 장치.
  9. 제 1 항에 있어서,
    공급 직렬 인덕터(a supply series inductor)를 더 포함하는
    전자 장치.
  10. 삭제
KR1020067006911A 2003-10-10 2004-10-01 전자 장치 및 캐리어 기판 KR101099925B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03103758 2003-10-10
EP03103758.3 2003-10-10
PCT/IB2004/051945 WO2005036643A1 (en) 2003-10-10 2004-10-01 Electronic device and carrier substrate for same

Publications (2)

Publication Number Publication Date
KR20060122826A KR20060122826A (ko) 2006-11-30
KR101099925B1 true KR101099925B1 (ko) 2011-12-28

Family

ID=34429470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067006911A KR101099925B1 (ko) 2003-10-10 2004-10-01 전자 장치 및 캐리어 기판

Country Status (7)

Country Link
US (1) US7253516B2 (ko)
EP (1) EP1673807B1 (ko)
JP (1) JP2007508688A (ko)
KR (1) KR101099925B1 (ko)
CN (1) CN100550365C (ko)
TW (1) TWI353663B (ko)
WO (1) WO2005036643A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005036644A2 (en) * 2003-10-10 2005-04-21 Koninklijke Philips Electronics N.V. Electronic device and carrier substrate
US7272802B2 (en) * 2005-05-11 2007-09-18 Lsi Corporation R-cells containing CDM clamps
US8643163B2 (en) * 2005-08-08 2014-02-04 Stats Chippac Ltd. Integrated circuit package-on-package stacking system and method of manufacture thereof
US8026583B2 (en) * 2005-09-14 2011-09-27 Htc Beteiligungs Gmbh Flip-chip module and method for the production thereof
US7518230B2 (en) * 2005-12-14 2009-04-14 Rohm Co., Ltd Semiconductor chip and semiconductor device
US20080197474A1 (en) * 2007-02-16 2008-08-21 Advanced Chip Engineering Technology Inc. Semiconductor device package with multi-chips and method of the same
US8946873B2 (en) * 2007-08-28 2015-02-03 Micron Technology, Inc. Redistribution structures for microfeature workpieces
KR101006748B1 (ko) * 2009-01-29 2011-01-10 (주)인디링스 패드들의 동시 스위칭을 제어하는 고체 상태 디스크를 위한컨트롤러
TWI452665B (zh) * 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法
US8628636B2 (en) * 2012-01-13 2014-01-14 Advance Materials Corporation Method of manufacturing a package substrate
US9515017B2 (en) 2014-12-18 2016-12-06 Intel Corporation Ground via clustering for crosstalk mitigation
JP6337867B2 (ja) * 2015-10-26 2018-06-06 株式会社村田製作所 帯域通過型フィルタ及びデュプレクサ
US11114353B2 (en) 2016-03-30 2021-09-07 Intel Corporation Hybrid microelectronic substrates
US11205613B2 (en) * 2019-09-26 2021-12-21 Intel Corporation Organic mold interconnects in shielded interconnects frames for integrated-circuit packages
CN111224317B (zh) * 2020-04-20 2021-03-19 深圳市汇顶科技股份有限公司 激光发射装置
US20230290746A1 (en) * 2022-03-11 2023-09-14 Chipletz, Inc. Semiconductor package with integrated capacitors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017399A1 (en) 2000-08-11 2002-02-14 Huey-Ru Chang Coaxial via hole and process of fabricating the same
US20020153605A1 (en) 2001-04-19 2002-10-24 Nai-Shung Chang Packaging structure for ball grid array
US6509646B1 (en) 2000-05-22 2003-01-21 Silicon Integrated Systems Corp. Apparatus for reducing an electrical noise inside a ball grid array package

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258575A (en) * 1990-05-07 1993-11-02 Kyocera America, Inc. Ceramic glass integrated circuit package with integral ground and power planes
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
DE69503472T2 (de) 1994-12-12 1999-03-04 Philips Electronics Nv Substrat aus einem keramischen material
KR100276165B1 (ko) * 1995-01-24 2000-12-15 피터 엔. 데트킨 고성능집적회로패키지
US5959320A (en) * 1997-03-18 1999-09-28 Lsi Logic Corporation Semiconductor die having on-die de-coupling capacitance
JP3517112B2 (ja) * 1998-04-27 2004-04-05 京セラ株式会社 配線基板
JP3495917B2 (ja) * 1998-07-15 2004-02-09 日本特殊陶業株式会社 多層配線基板
JP3723688B2 (ja) * 1998-07-23 2005-12-07 京セラ株式会社 配線基板
DE19939483A1 (de) 1999-08-20 2001-03-08 Philips Corp Intellectual Pty Passives Bauelement mit Verbundwerkstoff
JP3892192B2 (ja) * 1999-12-13 2007-03-14 株式会社ルネサステクノロジ 半導体装置
NL1014192C2 (nl) * 2000-01-26 2001-08-08 Industree B V Printplaat.
US6448639B1 (en) * 2000-09-18 2002-09-10 Advanced Semiconductor Engineering, Inc. Substrate having specific pad distribution
JP4613416B2 (ja) * 2000-11-28 2011-01-19 日本電気株式会社 半導体装置およびその実装方法
US6472747B2 (en) * 2001-03-02 2002-10-29 Qualcomm Incorporated Mixed analog and digital integrated circuits
US6696763B2 (en) * 2001-04-02 2004-02-24 Via Technologies, Inc. Solder ball allocation on a chip and method of the same
TW498472B (en) * 2001-11-27 2002-08-11 Via Tech Inc Tape-BGA package and its manufacturing process
US6930381B1 (en) * 2002-04-12 2005-08-16 Apple Computer, Inc. Wire bonding method and apparatus for integrated circuit
WO2004064151A2 (en) 2003-01-13 2004-07-29 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing a substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509646B1 (en) 2000-05-22 2003-01-21 Silicon Integrated Systems Corp. Apparatus for reducing an electrical noise inside a ball grid array package
US20020017399A1 (en) 2000-08-11 2002-02-14 Huey-Ru Chang Coaxial via hole and process of fabricating the same
US20020153605A1 (en) 2001-04-19 2002-10-24 Nai-Shung Chang Packaging structure for ball grid array

Also Published As

Publication number Publication date
EP1673807A1 (en) 2006-06-28
US7253516B2 (en) 2007-08-07
CN1864259A (zh) 2006-11-15
TWI353663B (en) 2011-12-01
TW200518307A (en) 2005-06-01
WO2005036643A1 (en) 2005-04-21
US20070018287A1 (en) 2007-01-25
EP1673807B1 (en) 2019-12-11
KR20060122826A (ko) 2006-11-30
JP2007508688A (ja) 2007-04-05
CN100550365C (zh) 2009-10-14

Similar Documents

Publication Publication Date Title
US7321166B2 (en) Wiring board having connecting wiring between electrode plane and connecting pad
KR101099925B1 (ko) 전자 장치 및 캐리어 기판
KR100891763B1 (ko) 반도체 장치
US9490227B2 (en) Low-noise flip-chip packages and flip chips thereof
US7733661B2 (en) Chip carrier and fabrication method
US20040238939A1 (en) Multi-power ring chip scale package for system level integration
US7795709B2 (en) Shielding noisy conductors in integrated passive devices
US8198724B1 (en) Integrated circuit device having a multi-layer substrate and a method of enabling signals to be routed in a multi-layer substrate
KR101253382B1 (ko) 집적 회로 어셈블리
KR101098709B1 (ko) 전자 장치 및 캐리어 기판
EP1361612B1 (en) Organic substrate for flip chip bonding
WO1996039716A1 (en) Multilayer module with thinfilm redistribution area
US20230291369A1 (en) Power amplifier modules, systems, and substrates containing field trapper structures
EP2228823B1 (en) Flip chip assembly with improved HF-performance

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161208

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 9