CN100358138C - 具有垂直连接电容器的电子装置及其制造方法 - Google Patents

具有垂直连接电容器的电子装置及其制造方法 Download PDF

Info

Publication number
CN100358138C
CN100358138C CNB028167147A CN02816714A CN100358138C CN 100358138 C CN100358138 C CN 100358138C CN B028167147 A CNB028167147 A CN B028167147A CN 02816714 A CN02816714 A CN 02816714A CN 100358138 C CN100358138 C CN 100358138C
Authority
CN
China
Prior art keywords
discrete capacitor
capacitor
shell
terminal
electronic installation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028167147A
Other languages
English (en)
Other versions
CN1610971A (zh
Inventor
Y·-L·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/892,273 external-priority patent/US6713860B2/en
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1610971A publication Critical patent/CN1610971A/zh
Application granted granted Critical
Publication of CN100358138C publication Critical patent/CN100358138C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种电子装置，它包括垂直连接到诸如集成电路封装件(1704)之类的外壳的一个或多个分立电容器(506、804、1204)。表面安装的电容器(506)被垂直连接到封装件顶部表面或底部表面上的焊点(602)。埋置的电容器(804、1204)被垂直连接到通道(808、816、1210和/或1212)或封装件中的其它导电结构。表面安装的或埋置的电容器的垂直连接，涉及到对准(1604)某些电容器端子的侧面区段(416)与导电结构(例如焊点、通道、或其它结构)，使侧面区段处于其上的电容器侧基本上平行于封装件的顶部表面或底部表面。当电容器包括延伸端子(1208)时，电容器能够被埋置，使延伸的端子提供通过封装件的额外电流旁路。

Description

具有垂直连接电容器的电子装置及其制造方法
技术领域
本发明一般涉及到为电子电路提供电容的装置，更确切地说是涉及到为集成电路负载提供电容的装置以及包括电连接到外壳的分立电容器的电子装置的制造方法。
背景技术
电子电路，特别是计算机电路和仪表电路，近年已经变得功率越来越大且速度越来越高。随着电路频率的不断提高，由于其相关的高频瞬态，电源线和接地线中的噪声越来越成为问题。众所周知，这种噪声能够由于例如电感性和电容性寄生现象而出现。为了降低这种噪声，旁路电容器之类的电容器常常被用来为电路提供稳定的信号和稳定的电源。电容器还能够被用来抑制不希望有的辐射，用来在电子器件(例如处理器)被断电时衰减电压过冲，以及用来在器件被加电时衰减电压降。
旁路电容器通常被置于尽可能靠近管芯负载即“热点”，以便提高电容器的效率。旁路电容器常常被表面安装到其上安装管芯的封装件的管芯侧或焊接区侧，或被埋置在封装件本身之中。图1说明了根据现有技术的具有管芯侧电容器106(“DSC”)和焊接区侧电容器108(“LSC”)的集成电路封装件102的剖面图。正如其名称所意味的那样，管芯侧电容器106被安装在与集成电路管芯104相同的封装件102侧上。相反，LSC 108被安装在与管芯104相反的封装件102侧上。图1中未示出埋置的芯片电容器(“ECC”)，但可以被埋置在封装件102中，并经由导电通道(via)被电连接到封装件平面和/或焊点。
如图1所示，电容器的端子经由封装件中的焊点、通道110、以及电源平面112或接地平面114，被连接到集成电路负载，从而使电容器106和108能够为集成电路提供旁路电容。电容器106和108经由焊点、通道110、以及电源平面112或接地平面114到负载的连接，导致一些“垂直”电感，也称为“回路”电感存在于各个电容器106和108以及集成电路负载之间的馈送和返回通道回路中。根据某些现有的封装技术，此回路区导致大约15-20皮亨(pH)/□(suqare)的垂直电感。此回路电感倾向于使芯片外电容器的响应时间变慢。
通常，多个旁路电容器被用来提供所需的电容。图2示出了根据现有技术的具有电连接到封装件202底部上的焊点206的多个LSC 204的集成电路封装件202的仰视图。端子208上的阴影被用来表示封装件202中的端子208和焊点206以交替的方式被连接到电源平面和接地平面(例如平面112和114，见图1)。借助于将各个LSC 204的各个端子208焊接到指定的焊点206，来完成分立电容器204与封装件202之间的电连接。因此，如图2所示，在采用的8端子分立电容器的情况下，在电容器204与封装件焊点206之间存在着8个电连接。相似的图可以被用来说明封装件中DSC端子到封装件焊点的连接或ECC端子到通道的连接。
由于电容器204通过封装件中不同组的焊点、通道(例如图1的通道110)、以及电源平面或接地平面(例如图1的平面112或114)被互连，故在各个电容器204之间也存在着一些“横向”电感。换言之，各个电容器204之间的横向电流流过导电回路，此导电回路的回路区被封装件202的各种导电结构(例如焊点、通道、以及电源平面/接地平面)界定。根据某些现有的封装技术，此回路区导致大约15-30pH/□的横向电感，其中，垂直电感量反比于互连各个电容器的电源平面和接地平面的数目。与上述垂直电感的效应相似，横向电感倾向于使芯片外电容器的响应时间变慢。
图3示出了模拟图1-2所示电容器电学特性的电路。为简单起见，在图3中未示出电容器的寄生电阻。此电路示出了管芯负载302，它可能要求旁路电容器，以便恰当地起作用。某些旁路电容可以由电容器304所模型化的位于管芯上的电容来提供。但其它的电容必须被提供在芯片外，如芯片外电容器306所模型化的那样。芯片外电容器306可以是例如DSC、LSC和/或ECC(例如图1的电容器106和108)。
如上所述，由电感器308模型化的横向电感存在于各个电容器306之间。此外，部分地由电感器310模型化的垂直电感存在于电容器306与负载302之间。为简单起见，各个电容器的垂直电感分量未示出。
由于横向电感和垂直电感倾向于使芯片外电容器306的响应时间变慢，故尽量减小这些电感的幅度是可取的。对于LSC和DSC，利用具有叉指接触的电容器，能够减小垂直电感。即使利用叉指电容器，能够安装在或埋置在封装件中的分立器件的数目也受到电容器尺寸(亦即长度和宽度)的限制。于是，能够由这些芯片外电容器提供的电容量也尤其受到电容器尺寸的限制。
除了利用叉指电容器之外，借助于将芯片外电容器306置于尽可能靠近管芯负载，例如利用通常能够比表面安装的电容器被置于更靠近负载的ECC，能够处置垂直电感问题。同样，借助于使相邻的各个电容器彼此靠近，能够处置横向电感问题。例如，相邻的各个电容器有时被连接到封装件上相邻的各个焊点。
虽然这些解决方法在某些情况下是足够的，但随着电子器件频率和边缘速率(edge rate)的不断进展，对更高水平的旁路电容器仍然存在着不断增长的需求。此外，对尽量减小与芯片外电容器相关的垂直电感和横向电感的电容解决方法，也存在着需求。因此，对诸如集成电路封装件之类的电子装置的制造与设计中的变通电容解决方法，存在着需求。
发明内容
根据本发明的第一方面提供一种电子装置，它包含：具有一个或多个导电结构的外壳；以及连接到外壳的第一分立电容器，此第一分立电容器具有多个第一内部平面，其中，一组多个第一内部平面电连接到第一分立电容器外部第一侧上的一个或多个第一导电端子，且其中，一个或多个第一导电端子的一个或多个第一侧区段被连接到一个或多个导电结构，致使第一侧平行于外壳的顶部表面或底部表面。
根据本发明的第二方面，提供一种制造电子装置的方法，此方法包含：将第一分立电容器与电子外壳对准，其中，第一分立电容器具有多个第一内部平面，一组多个第一内部平面电连接到第一分立电容器外部第一侧上的一个或多个第一导电端子，且一个或多个第一导电端子的一个或多个第一侧区段被对准于一个或多个导电结构，致使第一侧平行于外壳的顶部表面或底部表面；以及将第一分立电容器连接到一个或多个导电结构。
根据本发明的第三方面，还提供一种电子系统，包含：具有一个或多个导电结构的外壳；以及连接到外壳的第一分立电容器，此第一分立电容器具有多个第一内部平面，其中，一组多个第一内部平面电连接到第一分立电容器外部第一侧上的一个或多个第一导电端子，且其中，一个或多个第一导电端子的一个或多个第一侧区段被连接到一个或多个导电结构，致使第一侧平行于外壳的顶部表面或底部表面。
附图说明
图1示出了根据现有技术的具有管芯侧电容器和焊接区侧电容器的集成电路封装件的剖面图；
图2示出了根据现有技术的具有电连接到封装件底部上的焊点的多个LSC的集成电路封装件的仰视图；
图3示出了模拟图1-2所示电容器电学特性的电路图；
图4示出了典型8端子分立电容器的三维图；
图5示出了根据本发明一个实施方案的具有多个表面安装的电容器的集成电路封装件的剖面图；
图6示出了图5的集成电路封装件和表面安装电容器的局部仰视图；
图7示出了图6的集成电路封装件和表面安装电容器沿A-A剖面线的局部剖面图；
图8示出了根据本发明另一实施方案的具有多个埋置电容器的集成电路封装件的剖面图；
图9示出了图8的集成电路封装件沿A-A剖面线的局部剖面图；
图10示出了根据本发明另一实施方案的具有多个埋置电容器的集成电路封装件的剖面图；
图11示出了图10的集成电路封装件沿A-A剖面线的局部剖面图；
图12示出了根据本发明另一实施方案的具有多个埋置电容器的集成电路封装件的剖面图；
图13示出了图12的集成电路封装件沿A-A剖面线的局部剖面图；
图14示出了根据本发明另一实施方案的具有多个埋置电容器的集成电路封装件的剖面图；
图15示出了图14的集成电路封装件沿A-A剖面线的局部剖面图；
图16示出了根据本发明一个实施方案的具有垂直连接电容器的电子装置的制造方法的流程图；
图17示出了各可能包括根据本发明各个实施方案的一个或多个垂直连接电容器组的集成电路封装件、插件、插槽、以及印刷电路板；而
图18示出了根据本发明一个实施方案的电子系统。
具体实施方式
本发明的各种实施方案在降低了的垂直电感和横向电感水平下，提供了用于旁路、电压衰减、以及提供电荷的芯片外电容。在各种实施方案中，各个分立的电容器被垂直连接到外壳，而不是像现有技术那样水平地连接它们。根据各种实施方案垂直连接各个分立的电容器，使得能够将更多的电容器埋置在封装件中或表面安装到封装件。因此，各种实施方案使得能够为负载提供更大的芯片外电容而不增大封装件的尺寸。
各种实施方案能够被用来减小存在于LSC、DSC、ECC或其它分立电容器结构与其相关负载之间的垂直电感和横向电感。在各种实施方案中，利用存在于分立的多层电容器内部的特征，来完成这一点。这些电容器内部的非常低的横向电感这一特点，被用来减小电容器与管芯负载之间的垂直电感以及各个电容器本身之间的横向电感。
在一个实施方案中，各个分立电容器在垂直连接的结构中被埋置在外壳内，从而在连接到外壳焊接区侧的其它电容器与管芯负载之间提供非常低的电感路径，导致LSC与管芯负载之间减小了的垂直电感。在另一实施方案中，随着垂直连接电容器，相邻分立电容器的端于彼电连接到一起，而不是依赖于由封装件表面内或封装件表面上导电结构形成的电连接。这导致各个电容器之间减小了的横向电感。
此处称为“横向连接”的这些直接连接，导致各个LSC、DSC、以及ECC之间非常低的横向电感。各种实施方案的横向连接基本上提供了各个分立电容器之间的横向电流路径。利用各个分立电容器内大量导电平面之间的横向连接，各种实施方案提供了功率配送系统的高频电流重新分配网络。
当出现电压降时，埋置的电容器通常会首先响应(亦即，会馈送所需的电流，以便支撑管芯电压)。当埋置电容器的电荷开始耗尽，且电压降再次出现时，DSC和/或LSC通常会二次响应。由于各种实施方案提供的较小的垂直电感和/或横向电感，这些第一和第二芯片外电容的响应时间被缩短，于是降低了这些第一和第二电平电压降的负面效应。
同样，在各种实施方案中，如稍后要详细解释的那样，具有延伸跨越电容器整个侧的端子的分立电容器被垂直连接，且这些延伸的端子被用来提供通过封装件的额外直流旁路。这些实施方案虽然也能够被用于较低电流的应用中，但它们特别有用于较高电流的应用。
虽然各种实施方案的描述主要指的是结合集成电路封装件来利用分立电容器，但各种实施方案也能够结合其它类型的封装件、插件、印刷电路板或其它电子电路外壳而被利用。换言之，各种实施方案能够结合各种类型的电子装置被利用，而并不意味着被局限于与集成电路封装件一起应用。此外，各种实施方案能够与大量不同类型的封装件和封装技术一起被利用。例如，各种实施方案能够与有机或陶瓷封装件一起被利用，且各个实施方案能够与之一起应用的封装技术包括但不局限于焊接区网格阵列(例如有机LGA)、插脚网格阵列(例如塑料PGA或倒装芯片PGA)、球栅阵列(例如μBGA、带BGA、塑料BGA、倒装芯片BGA、或倒装芯片带BGA)、带自动键合、金属丝键合、以及梁式引线。
大量不同类型的分立电容器能够被用于各种实施方案中。这些电容器在各种数目的侧(例如1、2、3、4等)上能够具有不同数目的端子(例如2、4、8、10、12等)。为了说明和易于解释的目的，下面的描述采用8端子和10端子的电容器来描述各种实施方案。
图4示出了典型8端子分立电容器402的三维图。电容器402包括具有顶部表面404、底部表面、以及4个侧面406的外壳。通常，电容器402的宽度408和长度410大于(例如二或以上倍于)电容器402的高度412。
电容器的端子提供了到电容器402内电容性结构的电连接。各个端子包括形成于顶部表面404上的顶部区段414以及形成于侧面406上的侧面区段416。此外，各个端子可以具有形成于底部表面上的底部区段(未示出)。利用现有技术，当电容器402被表面安装在封装件(例如图2的封装件202)上时，各个顶部区段414(或底部区段)被置于与封装件焊点接触并焊接。当电容器402被埋置在封装件内时，利用现有技术，导电通道被形成在封装件中，以便与各个顶部区段414和/或底部区段相接触。
当电容器402是多层电容器时，它包括被介质材料层分隔开的多个导电材料平面(未示出)。在多层电容器内，通常存在大量平面(例如几百个平面)。通常，这些导电平面被构造成交替的平面连接到电容器周围的交替的端子。这使得各个端子和各个平面能够以交替的方式被连接到封装件本体上的各个焊点。这些焊点又通过电镀或填充的通道连接到封装件中的电源平面或接地平面。
图5示出了根据本发明一个实施方案的具有多个表面安装电容器504和506的集成电路封装件502的剖面图。电容器504和506可以是例如陶瓷芯片电容器、有机电容器、集成电路电容器、或其它类型的分立电容器。
DSC 504和LSC 506的端子经由封装件内的焊点(未示出)、通道510、以及电源平面512或接地平面514，被连接到集成电路508中的一个或多个负载。这使得电容器504和506能够为集成电路508提供旁路电容。为易于描述，图5没有完全示出封装件可以具有的所有各种导电层和不导电层。平面510和512上面和/或下面的层也可以存在。
在一个实施方案中，LSC 506被垂直连接到封装件502。这意味着仅仅LSC 506的一侧上的端子516被连接到封装件的焊点，且端子到焊点的连接被形成为这些电容器端子516的侧面区段(例如图4的区段416)基本上平行于各个焊点的表面。换言之，LSC 506被连接到封装件502，致使电容器的侧面(亦即由电容器的高度和长度(例如图4的高度412和长度410)确定的平面)基本上平行于封装件502的顶部表面或底部表面。如上所述，现有技术的装置被构造成电容器被水平地连接到封装件。因为采用现有技术水平连接方法，电容器的多于一侧上的端子被连接到封装件焊点，各个端子被连接在顶部或底部端子区段上，且由电容器宽度和长度(例如图4的宽度408和长度412)确定的平面基本上平行于封装件的底部表面，故本发明的各种实施方案可区别于现有技术。
在一个实施方案中，LSC 506包括分布在二侧上的8个端子516和518。由于LSC 506被垂直连接，故8个端子516中仅仅4个被电连接到封装件502上的焊点。其它4个端子518被大致为LSC 506的宽度在物理上分隔于封装件。端子516和518上的阴影被用来表示端子516和518被连接到LSC 506中的正的内部平面或负的内部平面。此外，连接到封装件502的4个端子516，以交替的方式被连接到封装件502中的电源平面512和接地平面514。
如下面要解释和举例的那样，在更多或更少侧面上分布有更多或更少端子的电容器也能够结合各种实施方案被使用。此外，各个端子的极性无须在相邻端子之间严格交替。结合图5和6给出的各种实施方案的描述集中在将LSC 506垂直连接到封装件502。在其它结构中，各种实施方案也能够与垂直连接的DSC 504一起被使用，或能够使用垂直连接的LSC 506和DSC 504的组合。
图6示出了图5的集成电路封装件502和表面安装的电容器506的局部仰视图。在所示的例子构造中，6个电容器506的二行各被垂直连接到封装件502的焊点602。虽然大约一个焊点间距的间隙607存在于各行电容器506之间，但各行也能够分隔得更远或更近(例如各行能够触及)。12个电容器506沿基本上平行的平面被排列。在各个电容器506上可以看到4个端子的侧面区段604，且如交替的阴影图形所示，各个端子在正负极性之间交替。
在典型的分立电容器上，电容器的高度606(即图4的412)小于宽度(例如图4的宽度408)。因此，采用本发明的各种实施方案，与水平地连接到封装件相比，更多的电容器能够在同样的封装件表面面积内被垂直连接到封装件502。
虽然图中仅仅示出了12个电容器506，但也能够使用更多或更少的电容器。例如，在某些现有技术的解决方法中，30个或更多的水平连接的电容器可以被用来为管芯提供芯片外电容。利用本发明的各种实施方案，60个或更多的垂直连接的电容器可以占据相同的封装件表面面积，其中能够连接的额外电容器的数目部分地依赖于电容器宽度对电容器高度的比率。利用本发明的各个实施方案，能够提供更多的旁路电容器而不影响封装件的尺寸。
在一个实施方案中，二个或多个垂直连接的电容器506还被“横向连接”到一起。这意味着相邻的分立电容器506的某些端子518和/或516(图5)被电连接到一起，而不依赖于封装件502表面内或封装件502表面上由导电结构形成的电连接。在其它实施方案中，电容器506未被横向连接在一起。
各个横向连接位于具有相同极性的相邻端子之间。因此，第一分立电容器的正端子可能被横向连接到第二相邻分立电容器的正端子。以这种方式，能够跨越相邻横向连接的电容器端子的整个行608而形成横向电流路径。下面结合图7来更详细地描述横向连接的构造及其优点。
图7示出了图6的集成电路封装件502和表面安装的电容器506沿A-A剖面线的局部剖面图。如上所述，当电容器506是多层电容器时，它们包括被介质材料层分隔开的多个导电材料平面702和704。这些导电平面702和704通常被构造成使交替的平面连接到各个电容器外部周围的交替的导电端子706、708、710、712。
在一个实施方案中，电容器506被垂直连接到封装件502上的焊点602，意味着端子706和708的侧面和/或侧面区段714基本上平行于封装件的顶部表面或底部表面，且侧面区段714被直接连接到焊点602。焊点602又通过通道716被电连接到封装件502中的电源平面512和接地平面514。与端子706和708相反，端子710和712不被直接连接到封装件502上的焊点602。虽然二个电容器506的端子706和708被示为各连接到3个焊点，但它们也能够被连接到更多或更少的焊点。
在一个实施方案中，如结合图6所述，某些或全部电容器506被横向连接到一个或多个其它电容器506。在一个实施方案中，借助于在相邻电容器506的相邻端子之间形成直接电连接，来完成这一点。借助于物理接触和/或借助于提供导电材料来连接相邻的端子，能够形成这些直接的电连接。横向连接可以被形成在顶部端子710与712之间以及底部端子706与708之间。或者，横向连接可以仅仅被形成在顶部端子710与712之间或底部端子706与708之间，而不同时在二组端子之间。
在一个实施方案中，在相邻的电容器506之间存在着很小的物理距离，或不存在物理距离。在此实施方案中，相邻电容器506的端子706、708、710、712的顶部区段和/或底部区段718彼此处于物理接触，或彼此之间的距离可忽略。在另一实施方案中，不可忽略的距离存在于各个电容器506之间，且跨越细长的焊点形成横向连接。例如，细长的焊点能够基本上覆盖否则可能是二个相邻标准尺寸焊点(例如标准尺寸焊点602)之间的全部距离。这使得各个电容器506能够以等效于标准焊点间距的距离被置于封装件上。也可以采用更短或更长的细长焊点。
在一个实施方案中，利用导电材料720来连接相邻的端子706、708和/或710、712，达到了横向连接。由于端子706和708靠得如此的近，故端子之间的导电材料未示出。在各种实施方案中，导电材料720可以是例如焊料或固化的导电胶或粘合剂。除了形成端子-端子连接之外，导电材料720还能够被用来将端子706和708连接到封装件焊点602，即导电材料的分别涂敷能够被用来得到端子-焊点以及端子-端子连接。
在现有技术系统中，各个分立电容器不被横向连接，而是代之以仅仅通过封装件中的导电结构(例如焊点、通道、以及电源平面或接地平面的组合)被互连。根据各种实施方案，由于各个电容器506通过横向连接被直接互连，且不仅仅通过封装件中的导电结构被互连，故各个电容器506之间的横向电感被明显地减小。换言之，各个电容器506之间的横向电流主要被承载在横向连接上，而不是在具有由封装件的各种导电结构界定的回路区的导电回路上。因此，横向连接已经表现出将横向电感从现有技术工艺引起的几十皮亨减小到1皮亨以下(例如0.03pH/□或以下)。利用横向连接来互连分立电容器506中的导电平面702和704，提供了功率配送系统的高频电流重新分配网络。这一有效的高频电流重新分配导致了系统噪声的明显降低以及旁路电容器的更为有效的使用。此外，借助于降低系统噪声，各种实施方案能够提高制造成品率和减少所需旁路电容器的数目，从而降低了成本。
在诸如结合图5-7所述的各种实施方案中，LSC和/或DSC被垂直连接到封装件。在其它各个实施方案中，分立电容器能够以垂直连接的方式被埋置在封装件中。
图8示出了根据本发明另一实施方案的具有多个埋置电容器804(ECC)的集成电路封装件802的剖面图。ECC 804可以是例如陶瓷芯片电容器、有机电容器、集成电路电容器、或其它类型的分立电容器。
在一个实施方案中，ECC 804被垂直埋置在封装件802中。这意味着ECC 804第一侧上的端子814可以被连接到诸如延伸到封装件802的顶部表面(亦即管芯侧)的通道(此处称为“管芯侧通道”)808之类的埋置的导电结构。ECC 804相反的第二侧上的端子816可以被连接到诸如延伸到封装件802的底部表面(亦即焊接区侧)的通道(此处称为“焊接区侧通道”)818之类的其它埋置的导电结构。
某些或全部管芯侧端子814通过管芯侧通道808被连接到集成电路806中的一个或多个负载。这使得ECC 804能够为集成电路806提供旁路电容器。此外，在一个实施方案中，某些或全部焊接区侧端子816被电连接到一个或多个LSC 820。利用焊接区侧通道818和/或平面822和824或其它轨线，至少部分地完成了这种电连接。在另一实施方案中，端子816不被连接到LSC 820。
垂直的端子-通道连接被形成为使电容器端子814和816的侧面和/或侧区段(例如图4的区段416)基本上平行于封装件802的顶部表面或底部表面。换言之，ECC 804被埋置在封装件802中，使由电容器高度和长度(例如图4的高度412和长度410)确定的平面基本上平行于封装件802的顶部表面或底部表面。现有技术的装置被构造成使埋置的电容器被水平连接。因为采用现有技术水平连接方法，电容器的多于一侧上的端子被连接到管芯侧或焊接区侧通道，各个端子被连接在顶部或底部端子区段上，且由电容器宽度和长度(例如图4的宽度408和长度412)确定的平面基本上平行于封装件的顶部表面或底部表面，故本发明的各种实施方案可区别于现有技术。
本发明的一个优点在于，垂直连接的ECC 804在LSC 820与管芯806之间提供了电感非常低的路径。如上所述，在现有技术系统中，LSC(例如图1的LSC 108)通过通道(例如图1的通道110)以及电源平面和接地平面被连接到负载。此通道是电感比较高的结构，导致各个LSC与集成电路负载之间的馈送和返回通道回路中明显的垂直(或回路)电感。此回路电感倾向于使芯片外电容器的响应时间变慢。
相反，各种实施方案的垂直连接ECC 804代替了至少部分高电感通道。由于电容器804中的大量导电平面具有非常低的横向电感，故ECC 804明显地减小了LSC 820与管芯806之间的垂直电感。因此，垂直连接的ECC 804已经表现出将垂直电感从现有技术工艺引起的几十皮亨减小到1皮亨以下(例如0.03pH/□或以下)。这些垂直连接的ECC能够明显地减小背景中所述的第一电平电压降。此外，借助于减小垂直电感，从而提高LSC 820以及可能位于插件或印刷电路板上的旁路电容器(未示出)的性能，各种实施方案还能够明显地减小第二电平电压降。
为了易于描述，图8没有完全示出封装件802的各种导电层和不导电层。在实际的封装件设计中，一个或多个额外的导电层和/或不导电层可以存在于ECC 804上方、下方，或与ECC 804平行。在图10、12、14所示的各个实施方案中也是如此。为了尽量减小ECC 804与管芯负载之间的回路电感，将ECC 804埋置得尽可能靠近封装件802的顶部表面可能是可取的，但这并不是必需的。电容器可以被埋置在单个封装件的一个或多个层中。此外，虽然图8、10、12、14所示的各个实施方案将LSC和DSC示为被水平连接到封装件，但LSC或DSC之一或二者也可以如此处所述被垂直连接。
图9示出了图8的集成电路封装件802沿A-A剖面线的局部剖面图。除了电容器804被埋置在封装件802中而不是被表面安装到封装件之外，图9所示的实施方案相似于图6所示的实施方案。因此，ECC804的端子814被连接到封装件802中的导电结构(例如图8的平面、轨线、和/或通道808和818)而不是被连接到封装件表面上的焊点。
在所示的例子结构中，6个电容器804的2行被垂直连接到封装件802中的导电结构(例如图8的通道808和818)。虽然间隙902被示于各行电容器804之间，但各行也可以靠得更远或更近(例如各行可以触及)。12个电容器804沿基本上平行的平面被排列。在各个电容器804上可见4个端子的侧区段904，且如交替的阴影图形所示，各个端子在正负极性之间交替。
相似于图6所述的实施方案，利用本发明的各种实施方案，与用现有技术方法能够在封装件中水平埋置的相比，更多的分立电容器能够在相同截面封装件面积中被垂直埋置于封装件502中。虽然图中仅仅示出了12个电容器804，但也能够使用更多或更少的电容器。
同样相似于图6所述的实施方案，在一个实施方案中，二个或更多个垂直埋置的电容器804还被横向连接在一起。这意味着相邻分立电容器804的某些端子814和/或816(图8)被电连接到一起而不依赖于由封装件802中导电结构形成的电连接。以相似于结合图6和7所述的方式，来形成相邻ECC 804的端子814和/或816(图8)之间的横向连接。在其它实施方案中，电容器804不被横向连接在一起。
在一个实施方案中，利用相邻端子814和/或816(图8)之间的导电材料来得到横向连接。在各种实施方案中，这种导电材料可以是例如焊料、固化的导电胶或粘合剂。此导电材料也能够被用来将电容器8 04连接到封装件的内部导电结构，即导电材料的分别涂敷能够被用来得到端子-封装件以及端子-端子的连接。
根据各种实施方案，由于电容器804通过横向连接被直接互连，且不仅仅通过封装件中的导电结构被互连，故各个电容器804之间的横向电感被明显地减小。如结合图6和7所述的实施方案那样，这导致系统噪声明显下降以及旁路电容器更有效的使用。此外，借助于降低系统噪声，各种实施方案能够提高制造成品率，并减少所需旁路电容器的数目，从而降低了成本。
图10示出了根据本发明另一实施方案的具有多个ECC 1004和1006的集成电路封装件1002的剖面图。除了ECC 1004和1006不被全部沿平行平面定向之外，图10所示的实施方案相似于图8和9所示的实施方案。代之以某些ECC 1006沿垂直于其它ECC 1004的平面取向。
图11进一步示出了这一点。图11示出了图10的集成电路封装件1002沿剖面线A-A的局部剖面图。如上所述，此图示出了某些ECC 1004沿第一平行平面取向，而另一些ECC 1006沿垂直于第一平行平面的第二平行平面取向。
图10和11说明能够以大量不同的取向来排列垂直连接和/或横向连接的电容器。对于表面安装的和埋置的电容器结构都是这样。
如上所述，具有比上述8个端子的电容器更多或更少端子的分立电容器，也能够被用于各种实施方案。此外，在多于二个侧上具有端子的电容器也能够被用于各种实施方案。
在某些情况下，电容器可以具有延伸在电容器一侧或多侧整个长度上的一个或多个端子。这些端子此处被称为“延伸的端子”。在一个实施方案中，利用了某些分立电容器的这一延伸端子特点，以便进一步改善横向电感和提供通过封装件的额外直流旁路。图12-15示出了各种实施方案，其中，10个端子的分立电容器被垂直连接和埋置在封装件中，提供了额外的旁路电容器、低的横向电感、LSC与管芯负载之间的低电感路径、以及通过封装件的额外直流旁路。
图12示出了根据本发明另一实施方案的具有多个埋置电容器1204的集成电路封装件1202的剖面图。图12所示的实施方案与图8和9所示的实施方案的相似之处在于ECC 1204被垂直埋置在封装件1202中。但图12所示的实施方案不同之处在于二个侧上具有延伸端子1206和1208的ECC 1204被埋置在封装件中，且这些延伸的端子提供了管芯侧通道1210与焊接区侧通道1212之间的连接。延伸的端子1206和1208的一端基本上被连接到管芯侧通道1210，而延伸端子1206和1208的另一端被连接到焊接区侧通道1212。
通过延伸端子1206和1208实现的这些管芯侧到焊接区侧通道的连接，提供了通过封装件的额外直流旁路。这些额外的直流旁路虽然在较低电流的应用中也是有用的，但在大电流应用中是特别有用的。此外，在一个实施方案中，具有相同极性的相邻延伸端子1208被横向连接。这在各行电容器1204之间提供了高频电流重新分布路径。将结合图13更详细地描述这些横向连接。在其它实施方案中，相邻电容器1204的延伸端子1208不被横向连接。
在一个实施方案中，ECC 1204还包括沿垂直于其上存在延伸端子1206和1208的侧的一侧或多侧的额外的端子1214。这些额外的端子1214以结合图8和9所述的方式被连接到管芯侧通道1210和焊接区侧通道1212，从而使电容器1204能够提供低的电感以及LSC 1216与管芯1218之间的高频路径。
虽然图12示出了二侧上具有延伸端子1206和1208且其它二侧上各具有4个额外端子1214的10个端子的分立电容器，但也可以采用具有更多或更少延伸端子和/或额外端子1214的电容器1204。例如，各具有仅仅二个延伸端子的二端子电容器能够被用于另一个实施方案。
图13示出了图12的集成电路封装件1202沿剖面线A-A的剖面图。除了在电容器行中不仅仅额外端子1214被横向连接，而且2行ECC 1204也通过延伸的端子1208被横向连接到一起之外，图13所示的实施方案相似于图9所示的实施方案。
行-行横向连接位于具有相同极性的相邻端子1208之间。以这种方式，横向电流路径1302被形成在2行电容器1204之间，且沿各行具有横向电流路径1304。路径1302与1304的一个差别在于延伸端子路径1302还提供管芯侧与焊接区侧通道(例如图12的通道1210和1212)之间的直接连接，而另一个端子路径1304不提供管芯侧与焊接区侧通道之间的直接连接。
图12和13所示的实施方案将各行电容器1204示为彼此物理接触。在其它实施方案中，各行电容器1204彼此之间能够具有不可忽略的距离，并在各行电容器1204之间能够形成一个或多个横向连接来跨越此距离。
在图12和13所示的实施方案中，直流电流的馈送路径和返回路径大致被电容器1204的长度分隔开。换言之，若延伸的端于1208被用来馈送电流，且端子1206被用来返回电流，则回路区部分地决定于端子1208与1206之间的距离。此回路区导致馈送和返回回路中的一定量的电感。在另一实施方案中，借助于消除各行电容器之间的横向连接，使馈送路径和返回路径能够彼此靠得更近，减小了此回路区，因而也减小了电感。结合图14和15来描述此实施方案。
图14示出了根据本发明另一实施方案的具有多个埋置电容器1404的集成电路封装件1402的剖面图。图14所示的实施方案与图12和13所示的实施方案的相似之处在于，二侧上具有延伸端子1406和1408的ECC 1404被埋置在封装件中，且这些延伸的端子提供了管芯侧通道1410与焊接区侧通道1412之间的连接。但图14所示的实施方案的不同在于，延伸的端子1406和1408不被横向连接跨越各行电容器1404，且电容器1404被排列成使具有相反极性的延伸端子1406和1408跨越各行电容器1404彼此相邻。彼此相邻跨越各行的延伸端子1406和1408此处被称为“内延伸端子”。不邻近其它端子跨越各行的延伸端子1414和1416此处被称为“外延伸端子”。
在此实施方案中，具有第一极性的内延伸端子1406用作直流电流的馈送路径，而具有第二极性的外延伸端子1408用作直流电流的返回路径。与图12和13所示的实施方案不同，馈送和返回回路区由各行之间的距离确定，而不是由电容器的内延伸端子和外延伸端子之间的距离(亦即电容器的大致长度)确定。因此，当各行被紧邻放置时，回路区可以明显地更小，导致馈送和返回回路的明显减小的电感。
在一个实施方案中，在封装件中提供了外延伸端子1414和1416的额外的馈送和返回路径。这些额外的馈送和返回路径通过紧邻外延伸端子1414和1416的额外导电结构1418和1420被实现。于是，例如若延伸端子1414用作馈送路径，则结构1418能够用作相关的直流返回路径。借助于通过结构1418和1420提供额外的馈送和返回路径，直流馈送和返回回路区能够明显地更小，导致明显减小了的与外延伸端子1414和1416相关的电感。
在一个实施方案中，额外的馈送和返回路径1418和1420可以是封装件1402中沿来自外延伸端子1414和1416的基本上平行的平面排列的平面导电结构。在另一实施方案中，额外的馈送和返回路径1418和1420可以由垂直贯穿来自外延伸端子1414和1416的基本上平行的平面的多个导电通道形成。
图15示出了图14的集成电路封装件1402沿剖面线A-A的剖面图。除了即使在各行中各个电容器1404之间存在横向连接，各行电容器1404也不被横向连接之外，图15所示的实施方案相似于图13所示的实施方案。此外，第一行和第二行的内延伸端子1406和1408的极性是相反的。外延伸端子1414和1416也是如此，且额外的馈送和返回导电结构1418和1420存在于封装件1402中，从而减小了部分地由这些外延伸端子1414和1416提供的电流路径的电感。
间隙1502存在于各行电容器1404之间，以便将第一行内端子1406隔离于第二行内端子1408。同样，间隙1504也存在于外端子1414和1416与额外导电结构1418和1420之间。在一个实施方案中，这些间隙1502和1504被不导电的材料填充，虽然也可以不填充。间隙1502和1504的宽度部分地确定了直流电流馈送和返回路径的回路区。因此，在一个实施方案中，间隙1502和1504被形成为尽可能小，同时仍然确保可接受水平的可靠性和制造成品率。
如本技术熟练人员根据此处的描述可见，在各种实施方案中，图5-15所示的各个电容器506、804、1004、1204、1404可以是陶瓷电容器、氧化铝电容器、有机电容器、或用许多其它技术制作的电容器。此外，电容器506、804、1004、1204、1404的实际和相对尺寸能够根据设计和制造限制或其它因素而大幅度变化。此外，电容器506、804、1004、1204、1404的形状不一定要是矩形，而可采取各种不同的形状(例如正方形或多边形)。
图16示出了根据本发明一个实施方案的具有垂直连接的电容器的电子装置制造方法的流程图。在方框1602中，借助于与一个或多个导电结构(例如焊点、通道、和/或导电轨线和平面)一起制造一层或多层电子外壳，来开始此方法。电子外壳可以是例如集成电路封装件、其它类型封装件、插件、印刷电路(PC)板、或其它类型的电子电路外壳。制造外壳层的细节完全依赖于所用封装技术的类型，而各种封装技术制造方法的讨论超出了本发明的范围。电子外壳层的制造导致其表面上具有导电焊点和/或其它外部或内部导电结构的坚固结构。
在方框1604中，二个或更多个分立电容器与电子外壳被垂直对准。当分立电容器是LSC或DSC时，垂直对准涉及到电容器与电子外壳上的焊点对准。当分立电容器是ECC时，垂直对准涉及到电容器与通道或其它内部导电结构对准。无论封装件的导电结构是焊点、通道、或某些其它结构，一个或多个端子的侧面区段都被对准于此导电结构，使侧面区段位于其上的电容器侧基本上平行于外壳的顶部表面或底部表面。
在垂直对准电容器之后，在方框1606中，利用焊料回流或其它连接技术，电容器被连接到外壳中的导电结构。在一个实施方案中，一个或多个相邻电容器的一个或多个端子也被横向连接方法连接到一起(例如如图7所示)。电容器到外壳以及彼此的连接可以在分立的工艺中完成，或可以同时完成。例如，分立电容器可以首先被表面安装到外壳焊点，然后可以在分立的工艺中横向连接相邻电容器的端子。或者，可以例如借助于将焊点和相邻端子同时焊接到一起而同时执行表面安装和横向连接。或者，固化的导电胶或粘合剂能够被用来提供电容器-焊点的连接和/或横向连接。
当分立电容器是ECC时，电容器可以对准在部分外壳的顶层上或外壳中的凹陷内。然后可以用一个或几个工艺将这些ECC垂直连接到外壳中的导电结构和/或将其彼此横向连接。在具有延伸端子被用来提供直流旁路的电容器的实施方案(例如如图12-15所示)中，延伸端子的各个末端被连接到电子外壳的导电结构。
在垂直连接各个分立电容器之后，若有需要，就在方框1608中完成外壳的制造。在ECC的情况下，这可以包括在ECC上建立一个或多个额外的图形化导电层和介质材料层，包括形成提供到ECC端子的电连接的通道和/或其它导电结构。此外，在结合图14和15所述的实施方案的情况下，这可以包括在外壳中建立额外的导电结构(例如结构1418和1420)。然后结束工艺。
如上所述，诸如上述各种实施方案所述的垂直连接的电容器，能够被包括在集成电路封装件、插件、插槽、PC板、和/或其它类型的电子电路外壳上或其中。图17示出了各能够包括一个或多个根据本发明各种实施方案的垂直连接电容器组的集成电路封装件1704、插件1706、插槽1708、以及PC板1710。
从图17顶部开始，集成电路1702被集成电路封装件1704容纳。集成电路1702包含一个或多个被连接件(未示出)电连接到集成电路封装件1704的电路。
集成电路1702可以是大量类型中任何一种的集成电路。在本发明的一个实施方案中，集成电路1702是一种微处理器。在其它实施方案中，集成电路1702可以是存储器件、专用集成电路、数字信号处理器、或其它类型的器件。在所示的例子中，集成电路1702是一种“倒装芯片”型集成电路，意味着芯片上的输入/输出端子能够出现在其表面上的任何处所。在芯片已经准备好连接到集成电路封装件1704之后，芯片被倒转并经由焊料块或焊料球被连接到集成电路封装件1704顶部表面上的匹配焊点。或者，集成电路1702可以被金属丝键合，其中，借助于将金属丝键合到集成电路封装件1704顶部表面上的焊点或连接到封装件1704，输入/输出端子被连接到集成电路封装件1704。
集成电路1702中的一个或多个电路用作负载，此负载可能要求用来抑制噪声或辐射和/或电压衰减的旁路电容。在本发明的一个实施方案中，借助于垂直连接被垂直表面安装在封装件1702上和/或埋置在封装件1702中的DSC 1712、LSC 1714、和/或ECC 1716，提供了一些这种电容。以这种方式，为集成电路1702提供了一种或多种水平的额外电容。在其它实施方案中，垂直连接的电容器1718被表面安装在插件1706、插槽1708、和/或PC板1710上和/或埋置在其中。
利用诸如例如球栅阵列连接之类的焊料连接，集成电路封装件1704被耦合到插件1706。在另一实施方案中，可以用插脚式或其它类型的连接将集成电路封装件1704电连接和物理连接到插件1706。
插件1706通过PC板1710上的插槽1708被耦合到PC板1710。在所示的例子中，插件1706包括与插槽1708中的互补插脚孔配对的插脚。或者，可以用诸如例如球栅阵列连接之类的焊料连接将插件1706电连接和物理连接到PC板1710。在另一个变通实施方案中，集成电路封装件1704能够被直接连接到插槽1708和/或PC板1710而不使用插件。在这种实施方案中，可以用球栅阵列或插脚式连接来电连接和物理连接集成电路封装件1704和PC板1710。在其它实施方案中也可以采用连接集成电路封装件1704和PC板1710的其它方法。
PC板1710可以是例如计算机或其它电子系统的母板。这样，它用作载体来将功率、接地、以及信号馈送到集成电路1702。这些功率、接地、以及其它信号通过PC板1710、插槽1708、插件1706、以及集成电路封装件1704上或其中的轨线或平面(未示出)被馈送。
上面结合各种实施方案所述的各种构造，能够构成部分电子系统。图18示出了根据本发明一个实施方案的一种电子系统。图18所示的电子系统可以是例如计算机、无线或有线通信装置(例如电话、调制解调器、蜂窝电话、传呼机、收音机等)、电视、监视器、或能够受益于使用垂直连接的电容器的任何其它类型的电子系统。
此电子系统包括电路1802、外壳1804、PC板1806、以及电源1808。外壳1804和/或PC板1806包括连接到二个或更多个根据本发明各种实施方案的表面安装在外壳1804或PC板1806上或埋置在其中的垂直连接的分立电容器的一个或多个导电结构。
结论
与装置组合在电子系统中的描述一起，已经描述了具有垂直连接的电容器的电子装置及其制造方法的各种实施方案。各种实施方案能够被用来减小存在于LSC、DSC、ECC、或其它分立电容器结构之间的垂直电感和横向电感。此外，借助于垂直连接各个电容器，更多的电容器能够被连接在外壳的相同表面面积或剖面面积内。因此，能够为管芯或其它负载提供更大的电容而无须增大外壳的尺寸。而且，在某些实施方案中，延伸的电容器端子被用来提供封装件中的额外直流旁路。
在各种实施方案中，借助于将相邻的分立电容器的各个端子横向连接到一起而不依赖于由封装件表面内或其上的导电结构形成的电连接，多层电容器中的非常低的横向电感得到了利用。这些横向连接导致LSC、DSC、以及ECC之间的非常低的横向电感。利用分立电容器内的大量导电平面之间的横向连接，各种实施方案提供了功率配送系统的高频电流重新分配网络。
虽然上述尺寸和范围的例子被认为是典型的，但本发明的各种实施方案不局限于这些尺寸或范围。可以承认的是，工业界的倾向是为了相关的成本和性能好处而一般要减小器件的尺寸。
在上述详细描述中，参考了构成此处一部分的附图，且其中用说明的方法示出了其中可以实施本发明的一些特定的实施方案。这些实施方案被描述得足够详细，以便使本技术的熟练人员能够实施本发明。
本领域技术人员仍可以理解的是，用来达到相同目的的任何安排都可以代替所示的具体实施方案。例如，虽然有些图示出了排列成2行的1 2个分立电容器，但也可以使用更多或更少的电容器，且这些电容器能够被排列成更多或更少的行和/或其它图形结构，包括直线形、环形、或不规则形结构。
在为管芯提供额外的芯片外电容方面，已经描述了各种实施方案。根据此处的描述，本技术领域的一般熟练人员可以理解的是，本发明的方法和装置还能够被应用于其中希望电容器结构具有低的垂直电感和/或横向电感的许多其它用途。因此，所有这些应用被认为是在本发明的构思与范围之内。
本申请被认为覆盖了本发明的任何修正或改变。因此，上述详细的描述不是限制性的，且本技术领域熟练人员可以容易地理解的是，对于为解释本发明的性质而已经描述了的细节、材料、以及各个零件和步骤的安排，可以作出各种其它的改变而不偏离所附权利要求所述的本发明的构思与范围。

Claims (30)

1.一种电子装置，它包含：
具有一个或多个导电结构的外壳；以及
连接到外壳的第一分立电容器，此第一分立电容器具有多个第一内部平面，其中，一组多个第一内部平面电连接到第一分立电容器外部第一侧上的一个或多个第一导电端子，且其中，一个或多个第一导电端子的一个或多个第一侧区段被连接到一个或多个导电结构，致使第一侧平行于外壳的顶部表面或底部表面。
2.权利要求1所述的电子装置，其中，第一分立电容器的表面被安装到外壳，且一个或多个第一侧区段被连接到外壳表面上的一个或多个焊点。
3.权利要求1所述的电子装置，其中，第一分立电容器被埋置在外壳中，且一个或多个第一侧区段被连接到埋置在外壳中的一个或多个导电结构。
4.权利要求3所述的电子装置，其中，第一分立电容器还包括第一分立电容器第二侧上的一个或多个第二导电端子，且其中，第二侧与第一侧相对，且一个或多个第二导电端子的一个或多个第二侧区段被连接到一个或多个其它导电结构。
5.权利要求3所述的电子装置，其中，一个或多个导电结构是延伸向外壳顶部表面的第一通道。
6.权利要求5所述的电子装置，其中，第一分立电容器还包括第一分立电容器第二侧上的一个或多个第二导电端子，且其中，一个或多个第二导电端子的一个或多个第二侧区段被连接到延伸向外壳底部表面的一个或多个第二通道。
7.权利要求6所述的电子装置，其中，一个或多个额外的分立电容器被表面安装到底部表面，且通过一个或多个第二通道被至少部分地电连接到一个或多个第二导电端子。
8.权利要求1所述的电子装置，其中，第一分立电容器还包括延伸第一分立电容器第二侧长度的第一延伸端子，且其中，第二侧垂直于第一侧，且第一延伸端子的一端被连接到延伸向外壳顶部表面的一个或多个第一通道，而第一延伸端子的另一端被连接到延伸向外壳底部表面的一个或多个第二通道。
9.权利要求8所述的电子装置，还包含连接到外壳的第二分立电容器，此第二分立电容器具有第二延伸端子，其中，第二延伸端子被横向连接到第一延伸端子。
10.权利要求9所述的电子装置，其中，第一分立电容器和第二分立电容器处于垂直连接的分立电容器的第一行。
11.权利要求9所述的电子装置，其中，第一分立电容器处于垂直连接的分立电容器的第一行，而第二分立电容器处于垂直连接的分立电容器的第二行。
12.权利要求8所述的电子装置，还包含连接到外壳的第二分立电容器，此第二分立电容器具有第二延伸端子，其中，第一分立电容器处于垂直连接的分立电容器的第一行，而第二分立电容器处于垂直连接的分立电容器的第二行。
13.权利要求12所述的电子装置，其中，第一延伸端子具有与第二延伸端子相反的极性，第一延伸端子和第二延伸端子彼此相邻跨越第一行和第二行，且第一延伸端子和第二延伸端子不被横向连接到一起。
14.权利要求13所述的电子装置，其中，第一分立电容器还包括在第一分立电容器与第一延伸端子相反的侧上的第三延伸端子，第二分立电容器还包括在第二分立电容器与第二延伸端子相反的侧上的第四延伸端子，且其中，外壳还包括紧邻第三延伸端子和第四延伸端子的一个或多个额外的导电结构，其中，一个或多个额外的导电结构提供由第三延伸端子和第四延伸端子载运的电流的馈送或返回路径。
15.权利要求1所述的电子装置，还包含连接到外壳的一个或多个额外的分立电容器，各个额外的分立电容器具有多个第二内部平面，其中，一组多个第二内部平面电连接到各个额外分立电容器外部上的一个或多个第二导电端子，且其中，一个或多个第二导电端子被横向连接到一起，且被横向连接到第一分立电容器的一个或多个端子。
16.权利要求15所述的电子装置，其中，一个或多个第二导电端子和第一分立电容器的一个或多个端子被使用导电材料横向连接。
17.权利要求15所述的电子装置，其中，第一分立电容器和一个或多个额外的分立电容器构成第一行电容器。
18.权利要求1所述的电子装置，其中，外壳是集成电路封装件，且第一分立电容器被安装在集成电路封装件的焊接区侧上.
19.权利要求1所述的电子装置，其中，外壳是集成电路封装件，且第一分立电容器被安装在集成电路封装件的管芯侧上。
20.权利要求1所述的电子装置，其中，外壳是集成电路封装件，且第一分立电容器被埋置在集成电路封装件中。
21.权利要求1所述的电子装置，其中，第一分立电容器是陶瓷芯片电容器。
22.权利要求1所述的电子装置，其中，第一分立电容器是有机电容器。
23.一种制造电子装置的方法，此方法包含：
将第一分立电容器与电子外壳对准，其中，第一分立电容器具有多个第一内部平面，一组多个第一内部平面电连接到第一分立电容器外部第一侧上的一个或多个第一导电端子，且一个或多个第一导电端子的一个或多个第一侧区段被对准于一个或多个导电结构，致使第一侧平行于外壳的顶部表面或底部表面；以及
将第一分立电容器连接到一个或多个导电结构。
24.权利要求23所述的方法，其中，通过将第一分立电容器表面安装到电子外壳而把第一分立电容器连接到电子外壳。
25.权利要求23所述的方法，其中，通过将第一分立电容器埋置在电子外壳中而把第一分立电容器被连接到电子外壳。
26.权利要求23所述的方法，还包含将一个或多个额外的电容器横向连接到第一分立电容器。
27.一种电子系统，包含：
具有一个或多个导电结构的外壳；以及
连接到外壳的第一分立电容器，此第一分立电容器具有多个第一内部平面，其中，一组多个第一内部平面电连接到第一分立电容器外部第一侧上的一个或多个第一导电端子，且其中，一个或多个第一导电端子的一个或多个第一侧区段被连接到一个或多个导电结构，致使第一侧平行于外壳的顶部表面或底部表面。
28.权利要求27所述的电子系统，其中，第一分立电容器被埋置在外壳中。
29.权利要求27所述的电子系统，其中，第一分立电容器被表面安装在外壳的表面上。
30.权利要求27所述的电子系统，还包含电连接到外壳的微处理器。
CNB028167147A 2001-06-26 2002-06-13 具有垂直连接电容器的电子装置及其制造方法 Expired - Fee Related CN100358138C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/892,273 US6713860B2 (en) 2002-02-01 2001-06-26 Electronic assembly and system with vertically connected capacitors
US09/892,273 2001-06-26

Publications (2)

Publication Number Publication Date
CN1610971A CN1610971A (zh) 2005-04-27
CN100358138C true CN100358138C (zh) 2007-12-26

Family

ID=25399696

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028167147A Expired - Fee Related CN100358138C (zh) 2001-06-26 2002-06-13 具有垂直连接电容器的电子装置及其制造方法

Country Status (7)

Country Link
US (1) US6907658B2 (zh)
JP (1) JP2005521231A (zh)
KR (1) KR100616384B1 (zh)
CN (1) CN100358138C (zh)
MY (1) MY126191A (zh)
TW (1) TW586205B (zh)
WO (1) WO2003003456A2 (zh)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US8330270B1 (en) 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
WO2004004000A1 (ja) * 2002-06-26 2004-01-08 Fujitsu Limited 半導体装置への電源接続構造
US7317622B2 (en) * 2002-12-31 2008-01-08 Intel Corporation Method and apparatus for supplying power to a semiconductor device using a capacitor DC shunt
US7233061B1 (en) 2003-10-31 2007-06-19 Xilinx, Inc Interposer for impedance matching
US7566960B1 (en) 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
US7791210B2 (en) * 2003-11-05 2010-09-07 Lsi Corporation Semiconductor package having discrete non-active electrical components incorporated into the package
US7345359B2 (en) * 2004-03-05 2008-03-18 Intel Corporation Integrated circuit package with chip-side signal connections
US20050205292A1 (en) * 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
FI20041680A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
US7339263B2 (en) * 2004-06-28 2008-03-04 Intel Corporation Integrated circuit packages, systems, and methods
US20060000542A1 (en) * 2004-06-30 2006-01-05 Yongki Min Metal oxide ceramic thin film on base metal electrode
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure
US20060099803A1 (en) * 2004-10-26 2006-05-11 Yongki Min Thin film capacitor
US20060091495A1 (en) * 2004-10-29 2006-05-04 Palanduz Cengiz A Ceramic thin film on base metal electrode
US7417869B1 (en) * 2005-01-13 2008-08-26 Apple Inc. Methods and systems for filtering signals
US7294904B1 (en) 2005-02-10 2007-11-13 Xilinx, Inc. Integrated circuit package with improved return loss
KR100674842B1 (ko) * 2005-03-07 2007-01-26 삼성전기주식회사 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
US7375412B1 (en) * 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
US7629269B2 (en) * 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
US7435627B2 (en) * 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
JP4546415B2 (ja) 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
JP4838068B2 (ja) 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
CN1925720B (zh) * 2005-09-01 2010-04-14 日本特殊陶业株式会社 布线基板、电容器
JP2007080592A (ja) * 2005-09-12 2007-03-29 Fujitsu Component Ltd 半導体装置実装用ソケット
JP4860990B2 (ja) * 2005-11-29 2012-01-25 キヤノン株式会社 回路接続構造およびプリント回路板
US7778039B2 (en) 2006-05-08 2010-08-17 Micron Technology, Inc. Substrates, systems, and devices including structures for suppressing power and ground plane noise, and methods for suppressing power and ground plane noise
TWI321970B (en) * 2007-01-31 2010-03-11 Advanced Semiconductor Eng Package stucture with embedded capacitor and applications thereof
US7462038B2 (en) * 2007-02-20 2008-12-09 Qimonda Ag Interconnection structure and method of manufacturing the same
KR100905862B1 (ko) * 2007-02-26 2009-07-02 삼성전기주식회사 집적된 적층형 칩 커패시터 모듈 및 이를 구비하는 집적회로 장치
US8395902B2 (en) * 2008-05-21 2013-03-12 International Business Machines Corporation Modular chip stack and packaging technology with voltage segmentation, regulation, integrated decoupling capacitance and cooling structure and process
CN101631425B (zh) * 2008-07-15 2012-08-29 鸿富锦精密工业（深圳）有限公司 电路板及其共存布线方法
US8242608B2 (en) * 2008-09-30 2012-08-14 Altera Corporation Universal bump array structure
US20100123215A1 (en) * 2008-11-20 2010-05-20 Qualcomm Incorporated Capacitor Die Design for Small Form Factors
FI20095110A0 (fi) 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
JP2010212595A (ja) * 2009-03-12 2010-09-24 Murata Mfg Co Ltd パッケージ基板
EP2507833A4 (en) * 2009-11-30 2014-02-19 Freescale Semiconductor Inc BYPASS CAPACITOR CIRCUIT AND METHOD FOR PROVIDING BYPASS CAPACITY TO AN INTEGRATED CIRCUIT CHIP
US8336018B2 (en) * 2010-06-09 2012-12-18 Lsi Corporation Power grid optimization
KR20110139983A (ko) * 2010-06-24 2011-12-30 삼성전자주식회사 반도체 패키지
FR2963478B1 (fr) * 2010-07-27 2013-06-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
KR101131105B1 (ko) * 2010-12-16 2012-04-03 주식회사 세미콘테스트 반도체 검사 장치
US8717773B2 (en) * 2011-03-04 2014-05-06 General Electric Company Multi-plate board embedded capacitor and methods for fabricating the same
US8622752B2 (en) * 2011-04-13 2014-01-07 Teradyne, Inc. Probe-card interposer constructed using hexagonal modules
US8498129B1 (en) * 2011-06-10 2013-07-30 Altera Corporation Power distribution network
CN103828046B (zh) 2011-09-30 2018-05-22 英特尔公司 用于3d集成电路层叠的层间通信
KR101942523B1 (ko) * 2011-11-09 2019-01-25 엘지전자 주식회사 집적회로패키지 및 이를 구비하는 미디어 장치
CN102842564B (zh) * 2012-09-12 2014-06-25 矽力杰半导体技术(杭州)有限公司 集成开关电源的倒装封装装置及其倒装封装方法
US9215807B2 (en) 2012-09-25 2015-12-15 Apple Inc. Small form factor stacked electrical passive devices that reduce the distance to the ground plane
JP2014192225A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
US9949381B2 (en) 2013-07-15 2018-04-17 Stmicroelectronics (Grenoble 2) Sas Electronic device with at least one impedance-compensating inductor and related methods
US9628052B2 (en) * 2014-02-18 2017-04-18 Qualcomm Incorporated Embedded multi-terminal capacitor
US9502490B2 (en) 2014-05-21 2016-11-22 Qualcomm Incorporated Embedded package substrate capacitor
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
US9472425B2 (en) * 2015-03-19 2016-10-18 Qualcomm Incorporated Power distribution improvement using pseudo-ESR control of an embedded passive capacitor
FR3053528B1 (fr) * 2016-06-30 2018-11-02 Safran Electronics & Defense Dispositif electronique ayant une banque integree de composants passifs
CN117133545A (zh) * 2017-05-15 2023-11-28 京瓷Avx元器件公司 多层电容器和包括其的电路板
TWI686113B (zh) 2017-06-22 2020-02-21 上海兆芯集成電路有限公司 印刷電路板和半導體封裝結構
TWI686112B (zh) * 2017-06-22 2020-02-21 上海兆芯集成電路有限公司 印刷電路板和半導體封裝結構
TWI686111B (zh) * 2017-06-22 2020-02-21 上海兆芯集成電路有限公司 印刷電路板和半導體封裝結構
CN108417570A (zh) * 2018-05-15 2018-08-17 深圳市国微电子有限公司 一种电源模组
WO2020000413A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Hybrid socket for higher thermal design point processor support
CN112312656B (zh) * 2019-07-30 2022-09-20 宏启胜精密电子(秦皇岛)有限公司 内埋电路板及其制作方法
CN110676185A (zh) * 2019-09-12 2020-01-10 无锡江南计算技术研究所 一种细节距bga新型封装结构与滤波电容设计方法
CN110662352A (zh) * 2019-10-28 2020-01-07 维沃移动通信有限公司 一种电路板装置及其加工方法和移动终端
CN110705202B (zh) * 2019-11-21 2022-11-15 无锡江南计算技术研究所 一种面向封装与印制板的系统级电源完整性设计方法
US11812545B2 (en) * 2020-01-08 2023-11-07 Delta Electronics (Shanghai) Co., Ltd Power supply system and electronic device
CN113098234B (zh) 2020-01-08 2022-11-01 台达电子企业管理（上海）有限公司 供电系统
DE102020208214A1 (de) * 2020-07-01 2022-01-05 Zf Friedrichshafen Ag Leiterplatte, Inverter, Kraftfahrzeug sowie Verfahren zur Herstellung einer Leiterplatte
US11302656B2 (en) * 2020-07-24 2022-04-12 Qualcomm Incorporated Passive device orientation in core for improved power delivery in package
US20220367430A1 (en) * 2021-05-17 2022-11-17 Mediatek Inc. Semiconductor package structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444298A (en) * 1993-02-04 1995-08-22 Intel Corporation Voltage converting integrated circuit package
US5973928A (en) * 1998-08-18 1999-10-26 International Business Machines Corporation Multi-layer ceramic substrate decoupling
DE10019839A1 (de) * 1999-11-19 2001-06-21 Murata Manufacturing Co Mehrschichtkondensator, Verdrahtungssubstrat, Entkopplungsschaltung und Hochfrequenzschaltung

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122295A (ja) * 1986-11-12 1988-05-26 株式会社村田製作所 電子部品内蔵多層セラミツク基板
JPS63302595A (ja) * 1987-06-02 1988-12-09 Murata Mfg Co Ltd チップ部品の取付構造
JPH0756906B2 (ja) * 1988-03-08 1995-06-14 北陸電気工業株式会社 回路基板
US4852227A (en) * 1988-11-25 1989-08-01 Sprague Electric Company Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge
JPH0864310A (ja) * 1994-08-26 1996-03-08 Matsushita Electric Ind Co Ltd フィルタ内蔵コネクタ
EP0732107A3 (en) * 1995-03-16 1997-05-07 Toshiba Kk Screen device for circuit substrate
JP3245329B2 (ja) * 1995-06-19 2002-01-15 京セラ株式会社 半導体素子収納用パッケージ
JPH10290136A (ja) * 1997-04-15 1998-10-27 Soshin Denki Kk ノイズフィルタ
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
JP3129261B2 (ja) * 1997-11-25 2001-01-29 株式会社村田製作所 多層セラミック基板の製造方法
JP3669404B2 (ja) * 1997-09-08 2005-07-06 株式会社村田製作所 多層セラミック基板の製造方法
JPH11103013A (ja) * 1997-09-25 1999-04-13 Ngk Spark Plug Co Ltd チップ部品実装回路基板及びその製造方法
US6272020B1 (en) * 1997-10-16 2001-08-07 Hitachi, Ltd. Structure for mounting a semiconductor device and a capacitor device on a substrate
JPH11317490A (ja) * 1997-10-16 1999-11-16 Hitachi Ltd 半導体素子搭載基板
JP2000124352A (ja) * 1998-10-21 2000-04-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3522571B2 (ja) * 1999-03-05 2004-04-26 日本特殊陶業株式会社 配線基板
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
US6388207B1 (en) * 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
JP2002252297A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置
US6713860B2 (en) * 2002-02-01 2004-03-30 Intel Corporation Electronic assembly and system with vertically connected capacitors
US6847527B2 (en) * 2001-08-24 2005-01-25 3M Innovative Properties Company Interconnect module with reduced power distribution impedance
US6803649B1 (en) * 2003-05-16 2004-10-12 Intel Corporation Electronic assembly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444298A (en) * 1993-02-04 1995-08-22 Intel Corporation Voltage converting integrated circuit package
US5973928A (en) * 1998-08-18 1999-10-26 International Business Machines Corporation Multi-layer ceramic substrate decoupling
DE10019839A1 (de) * 1999-11-19 2001-06-21 Murata Manufacturing Co Mehrschichtkondensator, Verdrahtungssubstrat, Entkopplungsschaltung und Hochfrequenzschaltung

Also Published As

Publication number Publication date
CN1610971A (zh) 2005-04-27
WO2003003456A3 (en) 2003-09-18
US20040027813A1 (en) 2004-02-12
TW586205B (en) 2004-05-01
KR100616384B1 (ko) 2006-08-28
KR20040015760A (ko) 2004-02-19
MY126191A (en) 2006-09-29
JP2005521231A (ja) 2005-07-14
WO2003003456A2 (en) 2003-01-09
US6907658B2 (en) 2005-06-21

Similar Documents

Publication Publication Date Title
CN100358138C (zh) 具有垂直连接电容器的电子装置及其制造方法
US6713860B2 (en) Electronic assembly and system with vertically connected capacitors
US6532143B2 (en) Multiple tier array capacitor
US7321166B2 (en) Wiring board having connecting wiring between electrode plane and connecting pad
US8767408B2 (en) Three dimensional passive multi-component structures
US20040022038A1 (en) Electronic package with back side, cavity mounted capacitors and method of fabrication therefor
CN1316612C (zh) 具有侧向连接的电容器的电子组件及其制造方法
CN100550369C (zh) 具有用以实现全栅格插座的空隙的阵列电容器
US11387226B2 (en) Chip power supply system, chip, PCB, and computer device
US6483692B2 (en) Capacitor with extended surface lands and method of fabrication therefor
US20040125580A1 (en) Mounting capacitors under ball grid array
US6545346B2 (en) Integrated circuit package with a capacitor
US6992387B2 (en) Capacitor-related systems for addressing package/motherboard resonance
US20230215821A1 (en) Configurable capacitor
CN208014692U (zh) 芯片封装体及电子总成
US7221046B2 (en) System to control effective series resistance of power delivery circuit
US7286368B2 (en) System to control effective series resistance of decoupling capacitor
US20220192006A1 (en) Electromagnetic (em) field rotation for interconnection between chip and circuit board
CN115424997A (zh) 集成基板及功率集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071226

Termination date: 20150613

EXPY Termination of patent right or utility model