CN110705202B - 一种面向封装与印制板的系统级电源完整性设计方法 - Google Patents
一种面向封装与印制板的系统级电源完整性设计方法 Download PDFInfo
- Publication number
- CN110705202B CN110705202B CN201910849366.9A CN201910849366A CN110705202B CN 110705202 B CN110705202 B CN 110705202B CN 201910849366 A CN201910849366 A CN 201910849366A CN 110705202 B CN110705202 B CN 110705202B
- Authority
- CN
- China
- Prior art keywords
- power supply
- printed board
- level
- packaging
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了一种面向封装和印制板的系统级电源完整性设计方法，从DC电源压降与AC频域阻抗两个层次，设计封装电源地多孔连接，采用印制板厚铜箔电源地层对，采用封装级低电感滤波电容与印制板级中高容值滤波电容相结合的分级滤波电容配置方法。本发明提高了封装与印制板载流特性，降低了封装与印制板电源分配系统直流压降，本发明有效降低电源分配系统频域阻抗，同时能够减少印制板级低容值滤波电容数量，节约印制板板面布局布线空间。
Description
技术领域
本发明涉及电源完整性设计领域，尤其涉及一种面向封装和印制板的系统级电源完整性设计方法。
背景技术
超大规模集成电路芯片随着集成度、工作频率、运算性能的不断提升，系统运行功耗不断提高，同时随着集成电路工艺制程的进步，芯片工作电源不断降低，进而导致电源容限范围随之减小。由于电源电流波动所引发的电源压降以及电源波动，将不可避免地对系统稳定运行产生一定的影响。为了解决电源系统存在的电源压降与电源噪声问题，需要开展电源完整性设计技术研究。
为了确保系统稳定可靠运行，电源完整性设计已经成为系统设计中至关重要的一个环节，电源完整性设计技术也已经成为业界研究的热点。在现有技术中，文献（PowerIntegrity Design Analysis and Verification for Large Printed Circuit Boards，2016 DesignCon）讨论了印制电路板电源完整性设计分析方法，通过印制板电源平面与过孔建模分析，结合印制板电源分配网络前仿真与后仿真，优化电源分配系统频域阻抗，提高电源完整性。
然而，上述文献介绍的现有电源完整性设计技术仅考虑了印制电路板，没有考虑封装电源分配网络，不能从封装与印制板协同设计的角度，开展封装与印制板电源完整性协同设计分析。同时该技术在进行分析时，仅侧重于从AC频域阻抗的角度考虑，对电源分配系统进行频域阻抗优化，从而存在一定的局限性。
发明内容
本发明的目的是针对现有技术的缺陷，提供了一种面向封装和印制板的系统级电源完整性设计方法。
为了实现以上目的，本发明采用以下技术方案：
一种面向封装和印制板的系统级电源完整性设计方法，包括DC电源压降设计及AC频域阻抗设计，具体为以下步骤：
步骤一、设计电源分配系统的DC电源压降；
步骤二、在封装级电源分配系统DC电源压降设计中，采用多孔连接方式进行电源的封装，
步骤三、在印制板级电源分配系统DC电源压降设计中，采用厚铜箔电源地层对，即电源层与地层相邻设置；
步骤四、在封装级电源分配系统AC频域阻抗优化设计中，采用封装级低电感滤波电容；
步骤五、在印制板级电源分配系统AC频域阻抗优化设计中，采用印制板级中高容值滤波电容；
步骤六、将封装与印制板协同AC频域阻抗进行仿真验证及分析，根据仿真验证及分析的结果，优化封装与印制板级滤波电容的配置，减少印制板级低容值滤波电容数量。有效降低电源分配系统频域阻抗的目的。
进一步的，所述步骤二中、多孔连接方式包括BGA封装电源地引脚焊球多孔连接与封装电源地平面层多孔连接。
进一步的，所述步骤三中、电源层与地层铜箔厚度为4盎司以上。
进一步的，所述步骤四中、根据封装基板布局，优化封装级低电感滤波电容布局位置。
进一步的，所述步骤五中、根据印制板布局，优化印制板级中高容值滤波电容布局位置。
采用本发明技术方案，本发明的有益效果为：与现有技术相比，本发明一种面向封装和印制板的系统级电源完整性设计方法，可以从DC电源压降与AC频域阻抗两个层次，提升电源分配系统性能特性。通过设计封装电源地多孔连接，采用印制板厚铜箔电源地层对，提高了封装与印制板载流特性，降低了封装与印制板电源分配系统直流压降；通过采用封装级低电感滤波电容与印制板级中高容值滤波电容相结合的分级滤波电容配置方法，有效降低电源分配系统频域阻抗，同时能够减少印制板级低容值滤波电容数量，节约印制板板面布局布线空间。
附图说明
图1是本发明提供的一种面向封装和印制板的系统级电源完整性设计方法设计结构图；
图2是本发明提供的封装电源地多孔连接示意图。
其中，1、BGA封装电源地引脚焊球多孔连接，2、BGA封装电源地引脚焊球器，3、锚固机构。
具体实施方式
结合附图对本发明具体方案具体实施例作进一步的阐述。
本领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
如图1所示，一种面向封装和印制板的系统级电源完整性设计方法，包括DC电源压降设计及AC频域阻抗设计，具体为以下步骤：
步骤一、设计电源分配系统的DC电源压降；
步骤二、在封装级电源分配系统DC电源压降设计中，采用多孔连接方式进行电源的封装，多孔连接方式包括BGA封装电源地引脚焊球多孔连接与封装电源地平面层多孔连接。
步骤三、在印制板级电源分配系统DC电源压降设计中，采用厚铜箔电源地层对，即电源层与地层相邻设置；所述步骤三中、电源层与地层铜箔厚度为4盎司以上。
步骤四、在封装级电源分配系统AC频域阻抗优化设计中，采用封装级低电感滤波电容；根据封装基板布局，优化封装级低电感滤波电容布局位置。
步骤五、在印制板级电源分配系统AC频域阻抗优化设计中，采用印制板级中高容值滤波电容；根据印制板布局，优化印制板级中高容值滤波电容布局位置。
步骤六、将封装与印制板协同AC频域阻抗进行仿真验证及分析，根据仿真验证及分析的结果，优化封装与印制板级滤波电容的配置，减少印制板级低容值滤波电容数量。有效降低电源分配系统频域阻抗的目的。
如图2所示，在DC电源压降方面，分别考虑印制板与封装DC电源压降降低设计技术。在印制板叠层设计中，采用厚铜箔电源地层对，结合封装电源地平面多孔互连降低电源传输路径等效电阻，降低电源分配系统直流压降。
在AC频域阻抗方面，综合封装与印制板电源分配网络，考虑电源频域阻抗抑制技术。通过电源完整性仿真，采用封装级低电感滤波电容与印制板级高容值滤波电容相结合的分级滤波电容配置方法，优化封装与印制板级滤波电容配置，减少印制板级低容值滤波电容数量，有效降低电源分配系统频域阻抗。
图中1所指为BGA封装电源地引脚焊球多孔连接处，图中2所指为电源地平面层多孔连接处，图中3所指为BGA封装电源地引脚焊球。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例， 而本发明的范围由所附的权利要求范围决定。
Claims (4)
1.一种面向封装和印制板的系统级电源完整性设计方法，其特征在于，包括DC电源压降设计及AC频域阻抗设计，具体为以下步骤：
步骤一、设计电源分配系统的DC电源压降；
步骤二、在封装级电源分配系统DC电源压降设计中，采用多孔连接方式进行电源的封装，
步骤三、在印制板级电源分配系统DC电源压降设计中，采用厚铜箔电源地层对，即电源层与地层相邻设置，电源层与地层铜箔厚度为4盎司以上；
步骤四、在封装级电源分配系统AC频域阻抗优化设计中，采用封装级低电感滤波电容；
步骤五、在印制板级电源分配系统AC频域阻抗优化设计中，采用印制板级中高容值滤波电容；
步骤六、将封装与印制板协同AC频域阻抗进行仿真验证及分析，根据仿真验证及分析的结果，优化封装与印制板级滤波电容的配置，减少印制板级低容值滤波电容数量，有效降低电源分配系统频域阻抗。
2.如权利要求1所述的一种面向封装和印制板的系统级电源完整性设计方法，其特征在于，
所述步骤二中、多孔连接方式包括BGA封装电源地引脚焊球多孔连接与封装电源地平面层多孔连接。
3.如权利要求1所述的一种面向封装和印制板的系统级电源完整性设计方法，其特征在于，
所述步骤四中、根据封装基板布局，优化封装级低电感滤波电容布局位置。
4.如权利要求1所述的一种面向封装和印制板的系统级电源完整性设计方法，其特征在于，
所述步骤五中、根据印制板布局，优化印制板级中高容值滤波电容布局位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910849366.9A CN110705202B (zh) | 2019-11-21 | 2019-11-21 | 一种面向封装与印制板的系统级电源完整性设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910849366.9A CN110705202B (zh) | 2019-11-21 | 2019-11-21 | 一种面向封装与印制板的系统级电源完整性设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110705202A CN110705202A (zh) | 2020-01-17 |
| CN110705202B true CN110705202B (zh) | 2022-11-15 |
Family
ID=69194934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910849366.9A Active CN110705202B (zh) | 2019-11-21 | 2019-11-21 | 一种面向封装与印制板的系统级电源完整性设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110705202B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116705756B (zh) * | 2023-08-03 | 2023-12-12 | 之江实验室 | 一种晶圆集成系统基板及直流压降优化方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1610971A (zh) * | 2001-06-26 | 2005-04-27 | 英特尔公司 | 具有垂直连接电容器的电子装置及其制造方法 |
| CN109508505A (zh) * | 2018-11-28 | 2019-03-22 | 郑州云海信息技术有限公司 | 一种印刷电路板电源完整性的仿真方法 |
-
2019
- 2019-11-21 CN CN201910849366.9A patent/CN110705202B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1610971A (zh) * | 2001-06-26 | 2005-04-27 | 英特尔公司 | 具有垂直连接电容器的电子装置及其制造方法 |
| CN109508505A (zh) * | 2018-11-28 | 2019-03-22 | 郑州云海信息技术有限公司 | 一种印刷电路板电源完整性的仿真方法 |
Non-Patent Citations (1)
| Title |
|---|
| Overview of Power Integrity Solutions on Package and PCB: Decoupling and EBG Isolation;Tzong-Lin Wu等;《IEEE TRANSACTIONS ON ELECTROMAGNETIC COMPATIBILITY》;20100531;第346-356页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110705202A (zh) | 2020-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Swaminathan et al. | Power distribution networks for system-on-package: Status and challenges | |
| US10149379B2 (en) | Multi-layered circuit board and semiconductor device | |
| US6703697B2 (en) | Electronic package design with improved power delivery performance | |
| JP3988651B2 (ja) | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 | |
| US20220059476A1 (en) | Capacitor die embedded in package substrate for providing capacitance to surface mounted die | |
| Chuang et al. | Signal/power integrity modeling of high-speed memory modules using chip-package-board coanalysis | |
| EP1214785A1 (en) | A system and method for analyzing simultaneous switching noise | |
| AU2017321176B2 (en) | Circuits and methods providing mutual capacitance in vertical electrical connections | |
| CN108694262B (zh) | 一种去耦电容优化方法和装置 | |
| CN110705202B (zh) | 一种面向封装与印制板的系统级电源完整性设计方法 | |
| CN101090599B (zh) | 电路板 | |
| CN112996286B (zh) | 一种基于sfp+系列光模块的金手指出线设计方法 | |
| US8332790B1 (en) | Capacitive decoupling method and module | |
| CN101801154B (zh) | 电路板 | |
| JP2007335618A (ja) | プリント回路基板 | |
| Lin et al. | Effect of power noise coupling between power via and signal via and its relationship with distance | |
| Manusharow et al. | Coreless substrate technology investigation for ultra-thin CPU BGA packaging | |
| TWI614867B (zh) | 用於電子封裝體之電氣互連件 | |
| CN109063318B (zh) | 基于建模仿真的SiP器件电源完整性评价方法和装置 | |
| JP2010093149A (ja) | 低ノイズ半導体パッケージ | |
| Chen et al. | Signal integrity analysis of DDR3 high-speed memory module | |
| CN111698826B (zh) | Pdn电路和物联网模块 | |
| Muthana et al. | Analysis of embedded package capacitors for high performance components | |
| TW200529720A (en) | Pad structure for improving parasitic effect | |
| CN108631583B (zh) | 一种多相dc-dc电源模块的布局方法及其电源模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |