JPH11103013A - チップ部品実装回路基板及びその製造方法 - Google Patents
チップ部品実装回路基板及びその製造方法Info
- Publication number
- JPH11103013A JPH11103013A JP26039397A JP26039397A JPH11103013A JP H11103013 A JPH11103013 A JP H11103013A JP 26039397 A JP26039397 A JP 26039397A JP 26039397 A JP26039397 A JP 26039397A JP H11103013 A JPH11103013 A JP H11103013A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chip component
- wiring board
- board
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 製造工数を増加させたり特性を劣化させるこ
となく、チップ部品を多層配線基板内に組み込むことの
できるチップ部品実装回路基板及びその製造方法を提供
する。 【解決手段】 多層配線基板１０に、基板表面に開口し
た窪み部１８ａ，１８ｂを形成し、この窪み部１８ａ，
１８ｂに小型チップ部品６が実装し、更に各窪み部１８
ａ，１８ｂ上部の基板表面に、大型チップ部品２，中型
チップ部品４を実装する。この結果、多層配線基板１０
に対してチップ部品２，４，６を３次元的に配置し、当
該回路基板により構成される機能回路を小型化できる。
また、窪み部１８ａ，１８ｂは基板表面に開口している
ため、製造時には、多層配線基板１０を焼成した後、各
チップ部品２，４，６を実装すればよく、多層配線基板
１０を製造中にチップ部品を順に実装する必要がないた
め、その製造工程を簡単にできる。
となく、チップ部品を多層配線基板内に組み込むことの
できるチップ部品実装回路基板及びその製造方法を提供
する。 【解決手段】 多層配線基板１０に、基板表面に開口し
た窪み部１８ａ，１８ｂを形成し、この窪み部１８ａ，
１８ｂに小型チップ部品６が実装し、更に各窪み部１８
ａ，１８ｂ上部の基板表面に、大型チップ部品２，中型
チップ部品４を実装する。この結果、多層配線基板１０
に対してチップ部品２，４，６を３次元的に配置し、当
該回路基板により構成される機能回路を小型化できる。
また、窪み部１８ａ，１８ｂは基板表面に開口している
ため、製造時には、多層配線基板１０を焼成した後、各
チップ部品２，４，６を実装すればよく、多層配線基板
１０を製造中にチップ部品を順に実装する必要がないた
め、その製造工程を簡単にできる。
Description
【０００１】
【発明の属する技術分野】本発明は、セラミックス或い
は合成樹脂からなる多層配線基板にチップ部品を表面実
装することにより所定の機能回路を構成したチップ部品
実装回路基板及び製造方法に関する。
は合成樹脂からなる多層配線基板にチップ部品を表面実
装することにより所定の機能回路を構成したチップ部品
実装回路基板及び製造方法に関する。
【０００２】
【従来の技術】従来より、例えば情報通信分野で使用さ
れるハイブリッドＩＣ，パワーアンプ，可変発振回路
（ＶＣＯ）等の各種機能回路には、小型化のために、セ
ラミック基板或いはプリント基板からなる多層配線基板
に、チップ部品を表面実装したものが知られている。
れるハイブリッドＩＣ，パワーアンプ，可変発振回路
（ＶＣＯ）等の各種機能回路には、小型化のために、セ
ラミック基板或いはプリント基板からなる多層配線基板
に、チップ部品を表面実装したものが知られている。
【０００３】例えば、従来の多層配線基板５０は、図３
に示すように、セラミックス或いは合成樹脂からなる絶
縁基板に導電性の配線パターン５２を形成し、更に、絶
縁基板に孔を開けて導電体を充填することにより、絶縁
基板積層後の各基板間の配線パターン５２を接続するス
ルーホール５４を形成した、複数の配線基板５６を積層
することにより作製される。そして、上記各種機能回路
は、通常、多層配線基板５０の表面に形成された配線パ
ターンに、チップコンデンサ，チップ抵抗，チップイン
ダクタ等の受動型のチップ部品６２の電極（図にハッチ
ングで示す部分）を半田付けし、トランジスタ，ダイオ
ード等の能動型のチップ部品６４の電極を基板表面に固
定して、ボンディングワイヤ６６で基板表面の配線パタ
ーンに接続することにより構成される。
に示すように、セラミックス或いは合成樹脂からなる絶
縁基板に導電性の配線パターン５２を形成し、更に、絶
縁基板に孔を開けて導電体を充填することにより、絶縁
基板積層後の各基板間の配線パターン５２を接続するス
ルーホール５４を形成した、複数の配線基板５６を積層
することにより作製される。そして、上記各種機能回路
は、通常、多層配線基板５０の表面に形成された配線パ
ターンに、チップコンデンサ，チップ抵抗，チップイン
ダクタ等の受動型のチップ部品６２の電極（図にハッチ
ングで示す部分）を半田付けし、トランジスタ，ダイオ
ード等の能動型のチップ部品６４の電極を基板表面に固
定して、ボンディングワイヤ６６で基板表面の配線パタ
ーンに接続することにより構成される。
【０００４】ところで、近年、携帯電話やＰＨＳ（パー
ソナルハンディホンシステム）の普及に伴い、上記のよ
うにチップ部品を実装した回路基板の更なる小型化が要
求され、その要求に応えるべく、チップ部品自体も、例
えば、縦×横×高さが、３．２ｍｍ×１．６ｍｍ×０．
８５ｍｍの大型チップ部品から、１．６ｍｍ×０．８ｍ
ｍ×０．８ｍｍの中型チップ部品、或いは１．０ｍｍ×
０．５ｍｍ×０．５ｍｍの小型チップ部品へと小型化さ
れつつあるが、このチップ部品を図３に示したように多
層配線基板５０に実装していては、機能回路を充分に小
型化することができないといった問題があった。
ソナルハンディホンシステム）の普及に伴い、上記のよ
うにチップ部品を実装した回路基板の更なる小型化が要
求され、その要求に応えるべく、チップ部品自体も、例
えば、縦×横×高さが、３．２ｍｍ×１．６ｍｍ×０．
８５ｍｍの大型チップ部品から、１．６ｍｍ×０．８ｍ
ｍ×０．８ｍｍの中型チップ部品、或いは１．０ｍｍ×
０．５ｍｍ×０．５ｍｍの小型チップ部品へと小型化さ
れつつあるが、このチップ部品を図３に示したように多
層配線基板５０に実装していては、機能回路を充分に小
型化することができないといった問題があった。
【０００５】一方、こうした問題を解決するために、従
来より、例えば、特開昭６１−４２６７号公報，特開平
１−１９４５００号公報，特開平５−２２６５０６号公
報等に記載のように、各種機能回路を構成するチップ部
品の一部を多層配線基板の内部に組み込むことにより、
チップ部品を３次元的に実装し、その回路基板の小型化
を図ることが提案されている。
来より、例えば、特開昭６１−４２６７号公報，特開平
１−１９４５００号公報，特開平５−２２６５０６号公
報等に記載のように、各種機能回路を構成するチップ部
品の一部を多層配線基板の内部に組み込むことにより、
チップ部品を３次元的に実装し、その回路基板の小型化
を図ることが提案されている。
【０００６】
【発明が解決しようとする課題】しかしながら、これら
従来のチップ部品実装回路基板は、多層配線基板の中央
に積層される配線基板の一部にチップ部品収納用の孔を
開けて、その内部にチップ部品を収納するものであるた
め、その製造は、多層配線基板の作製と同時にチップ部
品の組み付けを行わなければならず、製造時の工数が多
くなるとか、多層配線基板がセラミック基板である場合
には、チップ部品を組み付けた状態で多層配線基板を焼
成しなければならず、その焼成時にチップ部品自体又は
チップ部品付近の基板にクラックが入るとか、チップ部
品の特性が劣化してしまうといった問題があった。
従来のチップ部品実装回路基板は、多層配線基板の中央
に積層される配線基板の一部にチップ部品収納用の孔を
開けて、その内部にチップ部品を収納するものであるた
め、その製造は、多層配線基板の作製と同時にチップ部
品の組み付けを行わなければならず、製造時の工数が多
くなるとか、多層配線基板がセラミック基板である場合
には、チップ部品を組み付けた状態で多層配線基板を焼
成しなければならず、その焼成時にチップ部品自体又は
チップ部品付近の基板にクラックが入るとか、チップ部
品の特性が劣化してしまうといった問題があった。
【０００７】即ち、特開昭６１−４２６７号公報，特開
平１−１９４５００号公報に開示されたものでは、導電
性ペーストにより配線パターンを形成したグリーンシー
ト上にチップ部品，絶縁ペースト等を積層して焼成し、
焼成後の基板上に、更に絶縁層となるグリーンシートを
積層して、その上にチップ部品，絶縁ペースト等を積層
して焼成する、といった手順で、チップ部品を内蔵した
セラミック多層配線基板を作製しているため、回路基板
自体の小型化は図ることができるものの、その製造工数
が多くなり、また、チップ部品や基板自体の熱履歴が多
くなるため、不良品が発生し易く歩留まりが低下すると
か、チップ部品或いは回路の機能が低下すると、いった
問題があった。
平１−１９４５００号公報に開示されたものでは、導電
性ペーストにより配線パターンを形成したグリーンシー
ト上にチップ部品，絶縁ペースト等を積層して焼成し、
焼成後の基板上に、更に絶縁層となるグリーンシートを
積層して、その上にチップ部品，絶縁ペースト等を積層
して焼成する、といった手順で、チップ部品を内蔵した
セラミック多層配線基板を作製しているため、回路基板
自体の小型化は図ることができるものの、その製造工数
が多くなり、また、チップ部品や基板自体の熱履歴が多
くなるため、不良品が発生し易く歩留まりが低下すると
か、チップ部品或いは回路の機能が低下すると、いった
問題があった。
【０００８】また、特開平５−２２６５０６号公報に開
示されたものでは、焼成済のセラミック基板に回路部品
を実装し、そのセラミック基板を接着剤で積層すること
により、チップ部品を内部に組み込んだ多層配線基板を
作製するため、チップ部品積層後の焼成に伴う特性劣化
については問題にならないが、製造工数については、上
記公報に記載のものと同様の問題があった。
示されたものでは、焼成済のセラミック基板に回路部品
を実装し、そのセラミック基板を接着剤で積層すること
により、チップ部品を内部に組み込んだ多層配線基板を
作製するため、チップ部品積層後の焼成に伴う特性劣化
については問題にならないが、製造工数については、上
記公報に記載のものと同様の問題があった。
【０００９】本発明は、こうした問題に鑑みなされたも
のであり、製造工数を増加させたり特性を劣化させるこ
となく、チップ部品を多層配線基板内に組み込むことの
できるチップ部品実装回路基板及びその製造方法を提供
することを目的とする。
のであり、製造工数を増加させたり特性を劣化させるこ
となく、チップ部品を多層配線基板内に組み込むことの
できるチップ部品実装回路基板及びその製造方法を提供
することを目的とする。
【００１０】
【課題を解決するための手段、発明の実施の形態及び発
明の効果】かかる目的を達成するためになされた請求項
１に記載の発明は、複数の配線基板を積層してなる多層
配線基板と、該多層配線基板に実装された複数のチップ
部品と、からなるチップ部品実装回路基板において、前
記多層配線基板に、前記複数のチップ部品のうちの少な
くとも一つを全体的に収納可能で、基板表面に開口した
１又は複数の窪み部を形成し、該窪み部内にチップ部品
を収納して実装すると共に、該窪み部上部の基板表面
に、該窪み部を覆うように他のチップ部品を実装してな
ることを特徴とする。
明の効果】かかる目的を達成するためになされた請求項
１に記載の発明は、複数の配線基板を積層してなる多層
配線基板と、該多層配線基板に実装された複数のチップ
部品と、からなるチップ部品実装回路基板において、前
記多層配線基板に、前記複数のチップ部品のうちの少な
くとも一つを全体的に収納可能で、基板表面に開口した
１又は複数の窪み部を形成し、該窪み部内にチップ部品
を収納して実装すると共に、該窪み部上部の基板表面
に、該窪み部を覆うように他のチップ部品を実装してな
ることを特徴とする。
【００１１】このように、本発明のチップ部品実装回路
基板では、多層配線基板に、基板表面に開口した窪み部
が形成され、この窪み部と窪み部上部の基板表面とに夫
々チップ部品が実装される。このため、前述した従来の
回路基板と同様、多層配線基板にチップ部品を内蔵して
チップ部品を３次元的に配置することができるだけでな
く、チップ部品を基板内部に収納するための窪み部が基
板表面に開口しているため、多層配線基板がセラミック
スからなるセラミックス基板であっても、或いは合成樹
脂からなるプリント基板であっても、多層配線基板全体
を製造してから、チップ部品を実装することができる。
基板では、多層配線基板に、基板表面に開口した窪み部
が形成され、この窪み部と窪み部上部の基板表面とに夫
々チップ部品が実装される。このため、前述した従来の
回路基板と同様、多層配線基板にチップ部品を内蔵して
チップ部品を３次元的に配置することができるだけでな
く、チップ部品を基板内部に収納するための窪み部が基
板表面に開口しているため、多層配線基板がセラミック
スからなるセラミックス基板であっても、或いは合成樹
脂からなるプリント基板であっても、多層配線基板全体
を製造してから、チップ部品を実装することができる。
【００１２】よって本発明によれば、図３に示した基板
表面のみにチップ部品を実装したチップ部品実装回路基
板と略同じ工数で、チップ部品を内蔵した小型のチップ
部品実装回路基板を実現できることになる。また、本発
明では、多層配線基板を作製してから、全てのチップ部
品を実装でき、多層配線基板がセラミック基板であって
も、チップ部品装着後に基板を焼成する必要はないの
で、その焼成時にチップ部品やチップ部品付近の基板に
クラックが入るとか、チップ部品の熱履歴が多くなっ
て、チップ部品，延いては回路全体の機能が低下する、
といった問題も防止できる。
表面のみにチップ部品を実装したチップ部品実装回路基
板と略同じ工数で、チップ部品を内蔵した小型のチップ
部品実装回路基板を実現できることになる。また、本発
明では、多層配線基板を作製してから、全てのチップ部
品を実装でき、多層配線基板がセラミック基板であって
も、チップ部品装着後に基板を焼成する必要はないの
で、その焼成時にチップ部品やチップ部品付近の基板に
クラックが入るとか、チップ部品の熱履歴が多くなっ
て、チップ部品，延いては回路全体の機能が低下する、
といった問題も防止できる。
【００１３】次に、請求項２に記載の発明は、上記請求
項１に記載のチップ部品実装回路基板において、前記窪
み部には、長尺状のチップ部品が、該チップ部品の長手
方向が前記各配線基板の積層方向となるように実装され
ていることを特徴とする。つまり、チップ部品、特に、
チップコンデンサやチップ抵抗等を構成する受動型のチ
ップ部品は、通常、縦・横の長さが異なる長尺状に構成
され、その長手方向両端に半田付け用の電極が形成され
ている。そして、このような長尺状のチップ部品を多層
配線基板の窪み部に収納して実装する場合、チップ部品
の長手方向が窪み部の底部を構成する配線基板の基板面
に沿うように、チップ部品を窪み部内に収納してもよ
い。しかし、この場合、窪み部の開口を大きくする必要
があり、チップ部品の実装面積を低減するには限界があ
る。
項１に記載のチップ部品実装回路基板において、前記窪
み部には、長尺状のチップ部品が、該チップ部品の長手
方向が前記各配線基板の積層方向となるように実装され
ていることを特徴とする。つまり、チップ部品、特に、
チップコンデンサやチップ抵抗等を構成する受動型のチ
ップ部品は、通常、縦・横の長さが異なる長尺状に構成
され、その長手方向両端に半田付け用の電極が形成され
ている。そして、このような長尺状のチップ部品を多層
配線基板の窪み部に収納して実装する場合、チップ部品
の長手方向が窪み部の底部を構成する配線基板の基板面
に沿うように、チップ部品を窪み部内に収納してもよ
い。しかし、この場合、窪み部の開口を大きくする必要
があり、チップ部品の実装面積を低減するには限界があ
る。
【００１４】そこで、本発明（請求項２）では、チップ
部品の長手方向が多層配線基板を構成する各配線基板の
積層方向となるように、チップ部品を窪み部内に実装す
ることで、窪み部の開口を小さくして、多層配線基板に
内蔵するチップ部品の実装面積をより小さくしている。
この結果、本発明によれば、多層配線基板に対してチッ
プ部品を高密度に実装できることになり、チップ部品実
装回路基板からなる機能回路を、より小型化できるよう
になる。
部品の長手方向が多層配線基板を構成する各配線基板の
積層方向となるように、チップ部品を窪み部内に実装す
ることで、窪み部の開口を小さくして、多層配線基板に
内蔵するチップ部品の実装面積をより小さくしている。
この結果、本発明によれば、多層配線基板に対してチッ
プ部品を高密度に実装できることになり、チップ部品実
装回路基板からなる機能回路を、より小型化できるよう
になる。
【００１５】尚、このようにチップ部品を窪み部に収納
した場合、チップ部品が受動型のものであれば、通常、
窪み部の底部側と開口部側とにチップ部品の電極が配置
されることになるため、多層配線基板とチップ部品との
接続は、例えば、窪み部の底部を構成する配線基板に形
成した配線パターンと、窪み部の開口側に位置する配線
基板に形成した配線パターンとに、チップ部品の各電極
を半田付けするようにすればよい。
した場合、チップ部品が受動型のものであれば、通常、
窪み部の底部側と開口部側とにチップ部品の電極が配置
されることになるため、多層配線基板とチップ部品との
接続は、例えば、窪み部の底部を構成する配線基板に形
成した配線パターンと、窪み部の開口側に位置する配線
基板に形成した配線パターンとに、チップ部品の各電極
を半田付けするようにすればよい。
【００１６】また次に、請求項３に記載の発明は、上記
請求項１に記載のチップ部品実装回路基板において、前
記窪み部には、複数のチップ部品が、前記各配線基板の
積層方向に沿って２段以上に積層した状態で実装されて
いることを特徴とする。つまり、上記のように、チップ
部品実装回路基板からなる機能回路の小型化を図るに
は、多層配線基板に対するチップ部品の実装面積をでき
るだけ小さくすればよいため、本発明（請求項３）で
は、一つの窪み部に複数のチップ部品を、多層配線基板
における各配線基板の積層方向に沿って積層した状態で
収納することにより、多層配線基板における一つのチッ
プ部品に対する実装面積を小さくしている。よって、本
発明によれば、請求項２に記載のものと同様、多層配線
基板に対してチップ部品を高密度に実装でき、チップ部
品実装回路基板からなる機能回路をより小型化できるよ
うになる。
請求項１に記載のチップ部品実装回路基板において、前
記窪み部には、複数のチップ部品が、前記各配線基板の
積層方向に沿って２段以上に積層した状態で実装されて
いることを特徴とする。つまり、上記のように、チップ
部品実装回路基板からなる機能回路の小型化を図るに
は、多層配線基板に対するチップ部品の実装面積をでき
るだけ小さくすればよいため、本発明（請求項３）で
は、一つの窪み部に複数のチップ部品を、多層配線基板
における各配線基板の積層方向に沿って積層した状態で
収納することにより、多層配線基板における一つのチッ
プ部品に対する実装面積を小さくしている。よって、本
発明によれば、請求項２に記載のものと同様、多層配線
基板に対してチップ部品を高密度に実装でき、チップ部
品実装回路基板からなる機能回路をより小型化できるよ
うになる。
【００１７】尚、このようにチップ部品を窪み部に収納
する場合、積層される各チップ部品の電極を、窪み部の
底部及び側壁を構成する各回路基板に形成された配線パ
ターンに半田付けするようにしてもよいが、例えば、Ｌ
ＣＲの共振回路等、３つのチップ部品を直列接続して構
成される回路を、窪み部に収納する複数のチップ部品で
構成するようにすれば、そのチップ部品同士を直接半田
付けすればよいため、窪み部内へのチップ部品の実装が
簡単になる。また、このようにすれば、電極の寄生イン
ダクタ成分やコンデンサ成分を削除することもできる。
する場合、積層される各チップ部品の電極を、窪み部の
底部及び側壁を構成する各回路基板に形成された配線パ
ターンに半田付けするようにしてもよいが、例えば、Ｌ
ＣＲの共振回路等、３つのチップ部品を直列接続して構
成される回路を、窪み部に収納する複数のチップ部品で
構成するようにすれば、そのチップ部品同士を直接半田
付けすればよいため、窪み部内へのチップ部品の実装が
簡単になる。また、このようにすれば、電極の寄生イン
ダクタ成分やコンデンサ成分を削除することもできる。
【００１８】一方、請求項４に記載の発明は、上記請求
項１〜請求項３いずれか記載のチップ部品実装回路基板
の製造方法であって、チップ部品収納用の孔部が形成さ
れた配線基板を含む複数の配線基板を、前記孔部が積層
後に基板表面から開口するように積層することにより、
基板表面に開口した窪み部を有する多層配線基板を作製
し、その後、該多層配線基板の窪み部、及び該窪み部上
部の基板表面に、夫々、チップ部品を実装することを特
徴とする。
項１〜請求項３いずれか記載のチップ部品実装回路基板
の製造方法であって、チップ部品収納用の孔部が形成さ
れた配線基板を含む複数の配線基板を、前記孔部が積層
後に基板表面から開口するように積層することにより、
基板表面に開口した窪み部を有する多層配線基板を作製
し、その後、該多層配線基板の窪み部、及び該窪み部上
部の基板表面に、夫々、チップ部品を実装することを特
徴とする。
【００１９】即ち、上述のように、本発明（請求項１〜
請求項３）のチップ部品実装回路基板は、多層配線基板
の基板表面に開口した窪み部と、窪み部上部の基板表面
とに夫々チップ部品を実装することにより、チップ部品
の実装面積を小さくして、基板全体を小型化しているた
め、窪み部が形成された多層配線基板を製造してからチ
ップ部品を実装できる。
請求項３）のチップ部品実装回路基板は、多層配線基板
の基板表面に開口した窪み部と、窪み部上部の基板表面
とに夫々チップ部品を実装することにより、チップ部品
の実装面積を小さくして、基板全体を小型化しているた
め、窪み部が形成された多層配線基板を製造してからチ
ップ部品を実装できる。
【００２０】そこで、本発明方法では、多層配線基板を
構成する複数の配線基板の少なくとも一部に、チップ部
品収納用の孔部が形成された配線基板を用い、この配線
基板の孔部が積層後に基板表面から開口するように、各
配線基板を積層することにより、上記窪み部を有する多
層配線基板を作製し、その後、この多層配線基板の窪み
部及び窪み部上部の基板表面に夫々チップ部品を実装す
ることで、本発明（請求項１〜請求項３）のチップ部品
実装回路基板を作製する。
構成する複数の配線基板の少なくとも一部に、チップ部
品収納用の孔部が形成された配線基板を用い、この配線
基板の孔部が積層後に基板表面から開口するように、各
配線基板を積層することにより、上記窪み部を有する多
層配線基板を作製し、その後、この多層配線基板の窪み
部及び窪み部上部の基板表面に夫々チップ部品を実装す
ることで、本発明（請求項１〜請求項３）のチップ部品
実装回路基板を作製する。
【００２１】よって、本発明方法によれば、本発明（請
求項１〜請求項３）のチップ部品実装回路基板を、図３
に示した基板表面のみにチップ部品を実装したチップ部
品実装回路基板と同じ工数（つまり、多層配線基板の製
造工程とチップ部品の実装工程との２工程）で作製で
き、チップ部品を内蔵したチップ部品実装回路基板を、
従来のものに比べて、極めて簡単に製造できることにな
る。
求項１〜請求項３）のチップ部品実装回路基板を、図３
に示した基板表面のみにチップ部品を実装したチップ部
品実装回路基板と同じ工数（つまり、多層配線基板の製
造工程とチップ部品の実装工程との２工程）で作製で
き、チップ部品を内蔵したチップ部品実装回路基板を、
従来のものに比べて、極めて簡単に製造できることにな
る。
【００２２】
【実施例】以下に、本発明の実施例を図面と共に説明す
る。図２は、本実施例のチップ部品実装回路基板の構成
を表す端面図である。図２に示す如く、本実施例のチッ
プ部品実装回路基板は、インダクタ等の受動型チップ部
品を構成する大型チップ部品２、コンデンサや抵抗等の
受動型チップ部品を構成する中型チップ部品４、同じく
コンデンサや抵抗等の受動型チップ部品を構成する小型
チップ部品６、及び、能動型チップ部品（図示せず）
を、セラミック基板からなる多層配線基板１０に実装す
ることにより、ハイブリッドＩＣ等の機能回路を構成す
るものである。
る。図２は、本実施例のチップ部品実装回路基板の構成
を表す端面図である。図２に示す如く、本実施例のチッ
プ部品実装回路基板は、インダクタ等の受動型チップ部
品を構成する大型チップ部品２、コンデンサや抵抗等の
受動型チップ部品を構成する中型チップ部品４、同じく
コンデンサや抵抗等の受動型チップ部品を構成する小型
チップ部品６、及び、能動型チップ部品（図示せず）
を、セラミック基板からなる多層配線基板１０に実装す
ることにより、ハイブリッドＩＣ等の機能回路を構成す
るものである。
【００２３】図２に示すように、多層配線基板１０は、
図３に示した従来の多層配線基板５０と同様、配線パタ
ーン１２及びスルーホール１４が形成された複数（図で
は３枚）の配線基板１６ａ〜１６ｃを積層したものであ
るが、本実施例の多層配線基板１０には、その最上層の
配線基板１６ａに、小型チップ部品６を収納するための
孔部を穿設することにより、基板表面に開口した複数
（図では２個）の窪み部１８ａ，１８ｂが形成されてい
る。
図３に示した従来の多層配線基板５０と同様、配線パタ
ーン１２及びスルーホール１４が形成された複数（図で
は３枚）の配線基板１６ａ〜１６ｃを積層したものであ
るが、本実施例の多層配線基板１０には、その最上層の
配線基板１６ａに、小型チップ部品６を収納するための
孔部を穿設することにより、基板表面に開口した複数
（図では２個）の窪み部１８ａ，１８ｂが形成されてい
る。
【００２４】そして、一方の窪み部１８ａには、小型チ
ップ部品６が収納されて、その電極（図にハッチングを
施した部分）が、窪み部１８ａの底部を構成する配線基
板１６ｂの表面に形成された配線パターンに半田付けさ
れ、更にその上には、大型チップ部品２が、窪み部１８
ａを覆うように配置されて、その電極が配線基板１６ａ
表面の配線パターンに半田付けされている。また、もう
一つの窪み部１８ｂには、小型チップ部品６が収納され
て、その電極が、窪み部１８ｂの底部を構成する配線基
板１６ｂの表面に形成された配線パターンに半田付けさ
れ、更にその上には、中型チップ部品４が、窪み部１８
ｂを覆うように配置されて、その電極が配線基板１６ａ
表面の配線パターンに半田付けされている。
ップ部品６が収納されて、その電極（図にハッチングを
施した部分）が、窪み部１８ａの底部を構成する配線基
板１６ｂの表面に形成された配線パターンに半田付けさ
れ、更にその上には、大型チップ部品２が、窪み部１８
ａを覆うように配置されて、その電極が配線基板１６ａ
表面の配線パターンに半田付けされている。また、もう
一つの窪み部１８ｂには、小型チップ部品６が収納され
て、その電極が、窪み部１８ｂの底部を構成する配線基
板１６ｂの表面に形成された配線パターンに半田付けさ
れ、更にその上には、中型チップ部品４が、窪み部１８
ｂを覆うように配置されて、その電極が配線基板１６ａ
表面の配線パターンに半田付けされている。
【００２５】このように構成された本実施例のチップ部
品実装回路基板は、次のように製造される。即ち、ま
ず、多層配線基板５０を構成する各配線基板１６ａ〜１
６ｃを、ガラスセラミック等を主成分とするグリーンシ
ートにて形成し、その上に導電性ペーストの厚膜印刷等
によって配線パターン１２を形成し、更に、必要に応じ
てスルーホール１４を形成する。また、上記窪み部１８
ａ，１８ｂを形成すべきグリーンシート（図１では最上
層の配線基板１６ａを構成するグリーンシート）には、
チップ部品収納用の孔部を穿設する。そして、これら各
グリーンシートを順に積層し、その積層体を焼成するこ
とにより、多層配線基板１０を作製する。
品実装回路基板は、次のように製造される。即ち、ま
ず、多層配線基板５０を構成する各配線基板１６ａ〜１
６ｃを、ガラスセラミック等を主成分とするグリーンシ
ートにて形成し、その上に導電性ペーストの厚膜印刷等
によって配線パターン１２を形成し、更に、必要に応じ
てスルーホール１４を形成する。また、上記窪み部１８
ａ，１８ｂを形成すべきグリーンシート（図１では最上
層の配線基板１６ａを構成するグリーンシート）には、
チップ部品収納用の孔部を穿設する。そして、これら各
グリーンシートを順に積層し、その積層体を焼成するこ
とにより、多層配線基板１０を作製する。
【００２６】次に、作製した多層配線基板１０のチップ
部品を搭載すべきパッド部分（配線パターン部分）にク
リーム半田を塗布し、その上にチップ部品を搭載する。
尚、チップ部品の搭載は、まず、窪み部１８ａ，１８ｂ
のパッド部分に夫々小型チップ部品６を載せ、次に、基
板表面のパッド部分に中型，大型のチップ部品２，４を
載せる、といった手順で行う。そして、この場合、能動
型チップ部品が半田付け可能であれば、能動型チップ部
品についても、クリーム半田を介して基板表面に搭載す
ればよい。また、能動型チップ部品が小型であれば、多
層配線基板に収納用の窪み部を形成してその内部に収納
することもできる。
部品を搭載すべきパッド部分（配線パターン部分）にク
リーム半田を塗布し、その上にチップ部品を搭載する。
尚、チップ部品の搭載は、まず、窪み部１８ａ，１８ｂ
のパッド部分に夫々小型チップ部品６を載せ、次に、基
板表面のパッド部分に中型，大型のチップ部品２，４を
載せる、といった手順で行う。そして、この場合、能動
型チップ部品が半田付け可能であれば、能動型チップ部
品についても、クリーム半田を介して基板表面に搭載す
ればよい。また、能動型チップ部品が小型であれば、多
層配線基板に収納用の窪み部を形成してその内部に収納
することもできる。
【００２７】このように多層配線基板１０に半田付けに
より実装すべきチップ部品を搭載すると、チップ部品搭
載後の多層配線基板１０をリフロー炉に入れ、各チップ
部品を多層配線基板１０に半田付けする。そして、チッ
プ部品の半田付け後は、その半田付けしたチップ部品接
合部の接合状態や、チップ部品の位置ずれ等の外観を目
視検査し、その後、必要に応じて、能動型チップ部品の
ボンディングワイヤを用いた接合、或いはシールドキャ
ップの半田付け、等を行った後、電気的特性を検査す
る。尚、シールドキャップは、チップ部品を外部と静電
的或いは電磁的に遮蔽するための金属製（洋白等）のキ
ャップである。
より実装すべきチップ部品を搭載すると、チップ部品搭
載後の多層配線基板１０をリフロー炉に入れ、各チップ
部品を多層配線基板１０に半田付けする。そして、チッ
プ部品の半田付け後は、その半田付けしたチップ部品接
合部の接合状態や、チップ部品の位置ずれ等の外観を目
視検査し、その後、必要に応じて、能動型チップ部品の
ボンディングワイヤを用いた接合、或いはシールドキャ
ップの半田付け、等を行った後、電気的特性を検査す
る。尚、シールドキャップは、チップ部品を外部と静電
的或いは電磁的に遮蔽するための金属製（洋白等）のキ
ャップである。
【００２８】以上のように本実施例のチップ部品実装回
路基板においては、多層配線基板１０に、基板表面に開
口した窪み部１８ａ，１８ｂが形成され、この窪み部１
８ａ，１８ｂに小型チップ部品６が実装され、更に各窪
み部１８ａ，１８ｂを覆うように大型チップ部品２，中
型チップ部品４が配置され、基板表面に実装されてい
る。
路基板においては、多層配線基板１０に、基板表面に開
口した窪み部１８ａ，１８ｂが形成され、この窪み部１
８ａ，１８ｂに小型チップ部品６が実装され、更に各窪
み部１８ａ，１８ｂを覆うように大型チップ部品２，中
型チップ部品４が配置され、基板表面に実装されてい
る。
【００２９】このため、本実施例のチップ部品実装回路
基板によれば、多層配線基板１０に対してチップ部品
２，４，６を３次元的に配置し、当該回路基板により構
成される機能回路を小型化できる。また、チップ部品収
納用の窪み部１８ａ，１８ｂは、多層配線基板１０の基
板表面に開口しているため、当該回路基板を製造する際
には、上記のように多層配線基板１０を焼成した後、各
チップ部品２，４，６を実装すればよく、多層配線基板
１０を製造中にチップ部品を順に実装してゆく必要がな
いため、その製造工程を簡単にできる。
基板によれば、多層配線基板１０に対してチップ部品
２，４，６を３次元的に配置し、当該回路基板により構
成される機能回路を小型化できる。また、チップ部品収
納用の窪み部１８ａ，１８ｂは、多層配線基板１０の基
板表面に開口しているため、当該回路基板を製造する際
には、上記のように多層配線基板１０を焼成した後、各
チップ部品２，４，６を実装すればよく、多層配線基板
１０を製造中にチップ部品を順に実装してゆく必要がな
いため、その製造工程を簡単にできる。
【００３０】ここで、上記実施例では、窪み部１８ａ，
１８ｂには、小型チップ部品６を実装し、その上部に
は、大型或いは中型のチップ部品２，４を実装するもの
として説明したが、窪み部１８ａ，１８ｂに実装するチ
ップ部品の数や、その上部に実装するチップ部品の大き
さ等は、チップ部品実装回路基板を設計する上で、適宜
設定すればよい。
１８ｂには、小型チップ部品６を実装し、その上部に
は、大型或いは中型のチップ部品２，４を実装するもの
として説明したが、窪み部１８ａ，１８ｂに実装するチ
ップ部品の数や、その上部に実装するチップ部品の大き
さ等は、チップ部品実装回路基板を設計する上で、適宜
設定すればよい。
【００３１】例えば、図２（ａ-1），（ａ-2）に示す如
く、窪み部１８に前述した大きさの小型チップ部品６を
１個実装する場合、窪み部１８内部の小型チップ部品６
とは長手方向が直交するように小型チップ部品６を配置
すれば、窪み部１８の開口を２つの小型チップ部品６で
覆うことができる。従って、窪み部１８内に小型チップ
部品６を一個だけ実装する場合には、その上部に２つの
小型チップ部品６を配置するようにしてもよい。
く、窪み部１８に前述した大きさの小型チップ部品６を
１個実装する場合、窪み部１８内部の小型チップ部品６
とは長手方向が直交するように小型チップ部品６を配置
すれば、窪み部１８の開口を２つの小型チップ部品６で
覆うことができる。従って、窪み部１８内に小型チップ
部品６を一個だけ実装する場合には、その上部に２つの
小型チップ部品６を配置するようにしてもよい。
【００３２】また、図２（ｂ-1），（ｂ-2）に示す如
く、小型チップ部品６及び中型チップ部品４が前述した
大きさであれば、窪み部１８に小型チップ部品６を実装
した際には、窪み部１８の開口を、長手方向が小型チッ
プ部品６と一致するように配置した中型チップ部品４に
て覆うことができる。従って、窪み部１８の上部に中型
チップ部品４を配置する際には、窪み部１８内に２つの
小型チップ部品６を並列に配置して実装するようにして
もよい。
く、小型チップ部品６及び中型チップ部品４が前述した
大きさであれば、窪み部１８に小型チップ部品６を実装
した際には、窪み部１８の開口を、長手方向が小型チッ
プ部品６と一致するように配置した中型チップ部品４に
て覆うことができる。従って、窪み部１８の上部に中型
チップ部品４を配置する際には、窪み部１８内に２つの
小型チップ部品６を並列に配置して実装するようにして
もよい。
【００３３】尚、図２（ａ-1），（ｂ-1）は、多層配線
基板１０の窪み部１８を形成した部分を基板面側より見
た平面図であり、（ａ-2），（ｂ-2）は、その部分を切
断した状態を表す端面図である。また、例えば、図２
（ｃ）に示すように、窪み部１８を構成する孔部を、最
上層の配線基板１６ａに加えて次の配線基板１６ｂにも
穿設することにより、窪み部１８の基板表面からの深さ
を大きくすれば、窪み部１８内に、小型チップ部品６を
配線基板の積層方向に積層した状態で収納することもで
きる。そして、このように、小型チップ部品６を積層し
て窪み部１８内に実装すれば、多層配線基板１０におけ
る１つのチップ部品当たりの実装面積を小さくすること
ができ、当該回路基板にて構成される機能部品をより一
層小型化できる。
基板１０の窪み部１８を形成した部分を基板面側より見
た平面図であり、（ａ-2），（ｂ-2）は、その部分を切
断した状態を表す端面図である。また、例えば、図２
（ｃ）に示すように、窪み部１８を構成する孔部を、最
上層の配線基板１６ａに加えて次の配線基板１６ｂにも
穿設することにより、窪み部１８の基板表面からの深さ
を大きくすれば、窪み部１８内に、小型チップ部品６を
配線基板の積層方向に積層した状態で収納することもで
きる。そして、このように、小型チップ部品６を積層し
て窪み部１８内に実装すれば、多層配線基板１０におけ
る１つのチップ部品当たりの実装面積を小さくすること
ができ、当該回路基板にて構成される機能部品をより一
層小型化できる。
【００３４】尚、図２（ｃ）では、窪み部１８の底部を
構成する配線基板１６ｃ上に２つの小型チップ部品６を
実装し、これら２つの小型チップ部品６の一方の電極
に、夫々、もう一つの小型チップ部品６の電極を半田付
けすることにより、窪み部１８内に３つの小型チップ部
品６の直列回路を形成している。そして、このように３
つの小型チップ部品６を互いに半田付けすることにより
積層した積層部品を窪み部１８内に収納するようにすれ
ば、窪み部１８内に、各チップ部品毎に半田付け用のパ
ッド部を形成する必要がないため、製造が簡単になる。
またこの場合、窪み部１８上部には、大型チップ部品２
であっても、中型チップ部品６であっても配置すること
ができる。
構成する配線基板１６ｃ上に２つの小型チップ部品６を
実装し、これら２つの小型チップ部品６の一方の電極
に、夫々、もう一つの小型チップ部品６の電極を半田付
けすることにより、窪み部１８内に３つの小型チップ部
品６の直列回路を形成している。そして、このように３
つの小型チップ部品６を互いに半田付けすることにより
積層した積層部品を窪み部１８内に収納するようにすれ
ば、窪み部１８内に、各チップ部品毎に半田付け用のパ
ッド部を形成する必要がないため、製造が簡単になる。
またこの場合、窪み部１８上部には、大型チップ部品２
であっても、中型チップ部品６であっても配置すること
ができる。
【００３５】また、例えば、図２（ｄ）に示すように、
窪み部１８を構成する孔部を、最上層の配線基板１６ａ
に加えて次の配線基板１６ｂ，１６ｃにも穿設し、最下
層の配線基板１６ｄを追加することにより、窪み部１８
の基板表面からの深さを更に大きくすれば、窪み部１８
内に、小型チップ部品６の長手方向が配線基板の積層方
向となるように、小型チップ部品６を配置することもで
きる。そして、このように、小型チップ部品６を窪み部
１８内に立設しても、多層配線基板１０における１つの
チップ部品当たりの実装面積を小さくすることができ、
当該回路基板にて構成される機能部品をより一層小型化
できる。
窪み部１８を構成する孔部を、最上層の配線基板１６ａ
に加えて次の配線基板１６ｂ，１６ｃにも穿設し、最下
層の配線基板１６ｄを追加することにより、窪み部１８
の基板表面からの深さを更に大きくすれば、窪み部１８
内に、小型チップ部品６の長手方向が配線基板の積層方
向となるように、小型チップ部品６を配置することもで
きる。そして、このように、小型チップ部品６を窪み部
１８内に立設しても、多層配線基板１０における１つの
チップ部品当たりの実装面積を小さくすることができ、
当該回路基板にて構成される機能部品をより一層小型化
できる。
【００３６】尚、図２（ｄ）では、小型チップ部品６の
電極のうち、窪み部１８の底部側の電極は、最下層の配
線基板１６ｄに形成された配線パターン１２に半田付け
されるが、基板表面側の電極は、基板表面の配線パター
ン１２に、窪み部１８上部に配置された中型チップ部品
４の電極と一緒に半田付けされている。そして、このよ
うに窪み部１８内の小型チップ部品６を半田付けすれ
ば、窪み部１８の側壁に半田付け用のパッド部を形成す
る必要がない。
電極のうち、窪み部１８の底部側の電極は、最下層の配
線基板１６ｄに形成された配線パターン１２に半田付け
されるが、基板表面側の電極は、基板表面の配線パター
ン１２に、窪み部１８上部に配置された中型チップ部品
４の電極と一緒に半田付けされている。そして、このよ
うに窪み部１８内の小型チップ部品６を半田付けすれ
ば、窪み部１８の側壁に半田付け用のパッド部を形成す
る必要がない。
【００３７】以上、本発明の一実施例について説明した
が、本発明は上記実施例に限定されるものではなく、種
々の態様を採ることができる。例えば、上記実施例で
は、セラミック基板からなる多層配線基板にチップ部品
を３次元的に実装したチップ部品実装回路基板について
説明したが、本発明は、合成樹脂からなるプリント基板
にて多層配線基板を構成した場合にも、上記実施例と同
様に適用して、同様の効果を得ることができる。
が、本発明は上記実施例に限定されるものではなく、種
々の態様を採ることができる。例えば、上記実施例で
は、セラミック基板からなる多層配線基板にチップ部品
を３次元的に実装したチップ部品実装回路基板について
説明したが、本発明は、合成樹脂からなるプリント基板
にて多層配線基板を構成した場合にも、上記実施例と同
様に適用して、同様の効果を得ることができる。
【図１】 実施例のチップ部品実装回路基板の構成を表
す端面図である。
す端面図である。
【図２】 窪み部及びその上部の基板表面にチップ部品
を実装する際の各種実装形態を説明する説明図である。
を実装する際の各種実装形態を説明する説明図である。
【図３】 多層配線基板にチップ部品を実装した従来の
チップ部品実装回路基板の構成を表す断面図である。
チップ部品実装回路基板の構成を表す断面図である。
２…大型チップ部品，４…中型チップ部品，６…小型チ
ップ部品，１０…多層配線基板，１２…配線パターン，
１４…スルーホール，１６（１６ａ，１６ｂ，１６ｃ，
１６ｄ）…配線基板，１８（１８ａ，１８ｂ）…窪み
部。
ップ部品，１０…多層配線基板，１２…配線パターン，
１４…スルーホール，１６（１６ａ，１６ｂ，１６ｃ，
１６ｄ）…配線基板，１８（１８ａ，１８ｂ）…窪み
部。
Claims (4)
- 【請求項１】 複数の配線基板を積層してなる多層配線
基板と、該多層配線基板に実装された複数のチップ部品
と、からなるチップ部品実装回路基板において、 前記多層配線基板に、前記複数のチップ部品のうちの少
なくとも一つを全体的に収納可能で、基板表面に開口し
た１又は複数の窪み部を形成し、 該窪み部内にチップ部品を収納して実装すると共に、 該窪み部上部の基板表面に、該窪み部を覆うように他の
チップ部品を実装してなることを特徴とするチップ部品
実装回路基板。 - 【請求項２】 前記窪み部には、長尺状のチップ部品
が、該チップ部品の長手方向が前記各配線基板の積層方
向となるように実装されていることを特徴とする請求項
１に記載のチップ部品実装回路基板。 - 【請求項３】 前記窪み部には、複数のチップ部品が、
前記各配線基板の積層方向に沿って２段以上に積層した
状態で実装されていることを特徴とする請求項１に記載
のチップ部品実装回路基板。 - 【請求項４】 請求項１〜請求項３いずれか記載のチッ
プ部品実装回路基板の製造方法であって、 チップ部品収納用の孔部が形成された配線基板を含む複
数の配線基板を、前記孔部が積層後に基板表面から開口
するように積層することにより、基板表面に開口した窪
み部を有する多層配線基板を作製し、 その後、該多層配線基板の窪み部、及び該窪み部上部の
基板表面に、夫々、チップ部品を実装することを特徴と
するチップ部品実装回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26039397A JPH11103013A (ja) | 1997-09-25 | 1997-09-25 | チップ部品実装回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26039397A JPH11103013A (ja) | 1997-09-25 | 1997-09-25 | チップ部品実装回路基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11103013A true JPH11103013A (ja) | 1999-04-13 |
Family
ID=17347306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26039397A Pending JPH11103013A (ja) | 1997-09-25 | 1997-09-25 | チップ部品実装回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11103013A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005521231A (ja) * | 2001-06-26 | 2005-07-14 | インテル・コーポレーション | 垂直方向接続のキャパシタを有する電子アセンブリ及びその製造方法 |
| JP2011187919A (ja) * | 2010-03-05 | 2011-09-22 | Samsung Electro-Mechanics Co Ltd | 電子素子内蔵型印刷回路基板及びその製造方法 |
-
1997
- 1997-09-25 JP JP26039397A patent/JPH11103013A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005521231A (ja) * | 2001-06-26 | 2005-07-14 | インテル・コーポレーション | 垂直方向接続のキャパシタを有する電子アセンブリ及びその製造方法 |
| JP2011187919A (ja) * | 2010-03-05 | 2011-09-22 | Samsung Electro-Mechanics Co Ltd | 電子素子内蔵型印刷回路基板及びその製造方法 |
| US8284562B2 (en) | 2010-03-05 | 2012-10-09 | Samsung Electro-Mechanics Co., Ltd. | Electro device embedded printed circuit board and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8289725B2 (en) | Package substrate having embedded capacitor | |
| US6333857B1 (en) | Printing wiring board, core substrate, and method for fabricating the core substrate | |
| JPH10289837A (ja) | 積層電子部品 | |
| JPH10270282A (ja) | 積層セラミックコンデンサ | |
| US6674221B2 (en) | Electronic component module and piezoelectric oscillator device | |
| JPH06267788A (ja) | 複合部品 | |
| JP2000252131A (ja) | 積層チップ部品 | |
| JPH10215119A (ja) | 電圧制御発振器 | |
| JPH11103013A (ja) | チップ部品実装回路基板及びその製造方法 | |
| JP3855798B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP4616016B2 (ja) | 回路配線基板の製造方法 | |
| JP2873645B2 (ja) | セラミック多層配線基板の製造方法 | |
| US20100142115A1 (en) | Buried capacitor, method of manufacturing the same, and method of changing capacitance thereof | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JPH0714110B2 (ja) | 多層セラミック基板 | |
| JPH0888474A (ja) | 積層混成集積回路素子 | |
| JPH05166672A (ja) | 複合部品 | |
| JP2002359343A (ja) | 半導体装置 | |
| JP4006686B2 (ja) | セラミック積層基板及びその製造方法 | |
| US20050269013A1 (en) | Method for manufacturing monolithic ceramic electronic component | |
| JP4558004B2 (ja) | 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器 | |
| JP3215684B2 (ja) | 積層電子部品とその実装構造と製造方法 | |
| JPH10335822A (ja) | 積層セラミック回路基板 | |
| JP3423445B2 (ja) | 積層部品及びその製造方法 | |
| JPH0427155Y2 (ja) |