JP3215684B2 - 積層電子部品とその実装構造と製造方法 - Google Patents
積層電子部品とその実装構造と製造方法Info
- Publication number
- JP3215684B2 JP3215684B2 JP16031999A JP16031999A JP3215684B2 JP 3215684 B2 JP3215684 B2 JP 3215684B2 JP 16031999 A JP16031999 A JP 16031999A JP 16031999 A JP16031999 A JP 16031999A JP 3215684 B2 JP3215684 B2 JP 3215684B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- conductor
- terminal electrode
- hole
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Ceramic Capacitors (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ビーズ（インダク
タ）、キャパシタあるいはＲＣ、ＬＣフィルタ等の積層
電子部品とその実装構造と製造方法に関する。
タ）、キャパシタあるいはＲＣ、ＬＣフィルタ等の積層
電子部品とその実装構造と製造方法に関する。
【０００２】
【従来の技術】積層電子部品は、近年のセットの小型、
軽量化の要求のなかでその需要は急速に高まっている。
小型化の要求に応えることが可能なものとして、特公昭
６２−２９８８６号公報には、図７（Ａ）に示すよう
に、積層電子部品２０の底面に端子電極２１を形成した
ものがある。このように底面に端子電極２１を形成した
ものは、基板２２上のランド２３に半田（導電性接着剤
でもよい）２４で取付ける場合、基板２２上のランド２
３の形成範囲を積層電子部品２０の範囲内に抑えること
ができ、実装スペースを小さくすることができる。
軽量化の要求のなかでその需要は急速に高まっている。
小型化の要求に応えることが可能なものとして、特公昭
６２−２９８８６号公報には、図７（Ａ）に示すよう
に、積層電子部品２０の底面に端子電極２１を形成した
ものがある。このように底面に端子電極２１を形成した
ものは、基板２２上のランド２３に半田（導電性接着剤
でもよい）２４で取付ける場合、基板２２上のランド２
３の形成範囲を積層電子部品２０の範囲内に抑えること
ができ、実装スペースを小さくすることができる。
【０００３】
【発明が解決しようとする課題】図７（Ａ）に示すよう
に、底面に端子電極２１を形成した積層電子部品２０の
場合、半田２４の厚みにより、積層電子部品２０が浮き
上り、トータルの厚みを大きくしてしまうという問題点
がある。また、端子数が多い場合には、半田２４の塗布
量が少ない端子電極２１に半田２４が届かず、接続不良
を発生するという問題点がある。
に、底面に端子電極２１を形成した積層電子部品２０の
場合、半田２４の厚みにより、積層電子部品２０が浮き
上り、トータルの厚みを大きくしてしまうという問題点
がある。また、端子数が多い場合には、半田２４の塗布
量が少ない端子電極２１に半田２４が届かず、接続不良
を発生するという問題点がある。
【０００４】このような問題点を解決するため、図７
（Ｂ）の断面図に示すように、積層電子部品２０に設け
たスルーホール２５内に導体２６を設け、その一端を端
子電極として利用し、半田２４をスルーホール２５内に
入り込ませることが考えられる。しかしながら、この構
造では、部品実装の際にマウンタで吸着する時に、スル
ーホール２５によりエアー漏れが発生し、吸着不良が発
生する。
（Ｂ）の断面図に示すように、積層電子部品２０に設け
たスルーホール２５内に導体２６を設け、その一端を端
子電極として利用し、半田２４をスルーホール２５内に
入り込ませることが考えられる。しかしながら、この構
造では、部品実装の際にマウンタで吸着する時に、スル
ーホール２５によりエアー漏れが発生し、吸着不良が発
生する。
【０００５】さらに、図７（Ｂ）の積層電子部品におけ
るこのような問題点を解決するため、図７（Ｃ）に示す
ように、めくら孔２７を形成してその孔２７に端子電極
としての導体２６を設ける構造も考えられる。しかしな
がら、図７（Ｃ）の構造によれば、半田量が多い場合
に、半田あるいはエアーの逃げ場所が無くなり、部品浮
きが発生する。
るこのような問題点を解決するため、図７（Ｃ）に示す
ように、めくら孔２７を形成してその孔２７に端子電極
としての導体２６を設ける構造も考えられる。しかしな
がら、図７（Ｃ）の構造によれば、半田量が多い場合
に、半田あるいはエアーの逃げ場所が無くなり、部品浮
きが発生する。
【０００６】本発明は、上記問題点に鑑み、底面に端子
電極を有する積層電子部品において、実装状態における
半田等を含めたトータルの厚みを小さくし、かつ接続不
良を防止し、実装の信頼性を向上させることが可能とな
る積層電子部品とその実装構造と製造方法を提供するこ
とを目的とする。
電極を有する積層電子部品において、実装状態における
半田等を含めたトータルの厚みを小さくし、かつ接続不
良を防止し、実装の信頼性を向上させることが可能とな
る積層電子部品とその実装構造と製造方法を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】請求項１の積層電子部品
は、底面に端子電極を有する積層電子部品であって、前
記底面に溝を設け、該溝の内面のみに、内部素子の引き
出し端に接続される端子電極を形成したことを特徴とす
る。
は、底面に端子電極を有する積層電子部品であって、前
記底面に溝を設け、該溝の内面のみに、内部素子の引き
出し端に接続される端子電極を形成したことを特徴とす
る。
【０００８】このように、底面に溝を設けてその溝の内
面に沿って端子電極を形成すれば、実装の際に、半田等
を溝内に充填させることができ、部品の浮き上がりを防
止することができる。また、端子電極の数が多い場合に
も、端子電極の浮き上がりが防止されるため、半田量が
少ない箇所でも半田による端子電極のプリント基板への
接続が確実に行われる。
面に沿って端子電極を形成すれば、実装の際に、半田等
を溝内に充填させることができ、部品の浮き上がりを防
止することができる。また、端子電極の数が多い場合に
も、端子電極の浮き上がりが防止されるため、半田量が
少ない箇所でも半田による端子電極のプリント基板への
接続が確実に行われる。
【０００９】請求項２の積層電子部品は、請求項１にお
いて、積層電子部品の底面を積層方向に横断する溝の両
端、または前記底面の積層方向の両端に設けた溝にそれ
ぞれ端子電極を形成したことを特徴とする。
いて、積層電子部品の底面を積層方向に横断する溝の両
端、または前記底面の積層方向の両端に設けた溝にそれ
ぞれ端子電極を形成したことを特徴とする。
【００１０】このように、底面の積層方向の両端に内部
素子の引き出し部に接続される端子電極を設けることに
より、１つのチップ内に１つの素子を内蔵する場合のみ
ならず、複数個の素子を内蔵したアレイを容易に実現で
きる。
素子の引き出し部に接続される端子電極を設けることに
より、１つのチップ内に１つの素子を内蔵する場合のみ
ならず、複数個の素子を内蔵したアレイを容易に実現で
きる。
【００１１】請求項３の積層電子部品の実装構造は、請
求項１または２の積層電子部品をプリント基板に実装す
る構造であって、端子電極内の溝に一部充填される半田
または導電性接着剤により、前記プリント基板に積層電
子部品を取付けたことを特徴とする。
求項１または２の積層電子部品をプリント基板に実装す
る構造であって、端子電極内の溝に一部充填される半田
または導電性接着剤により、前記プリント基板に積層電
子部品を取付けたことを特徴とする。
【００１２】このような実装構造により、請求項１につ
いて記載のように、部品の浮き上がりの防止と、端子電
極とプリント基板との確実な接続が可能となる。請求項
４の積層電子部品の製造方法は、底面に溝を有し、該溝
の内面に沿って、内部素子の引き抜き出し端に接続され
る端子電極を形成した積層電子部品を製造する方法であ
って、 スルーホールの内面に導体を形成した複数枚のグ
リーンシートを、各グリーンシートのスルーホールの位
置が一致するように積層し、 積層した素材をスルーホー
ルにおいて切断することにより、切断面である底面の溝
の内面に沿う端子電極を形成する ことを特徴とする。
いて記載のように、部品の浮き上がりの防止と、端子電
極とプリント基板との確実な接続が可能となる。請求項
４の積層電子部品の製造方法は、底面に溝を有し、該溝
の内面に沿って、内部素子の引き抜き出し端に接続され
る端子電極を形成した積層電子部品を製造する方法であ
って、 スルーホールの内面に導体を形成した複数枚のグ
リーンシートを、各グリーンシートのスルーホールの位
置が一致するように積層し、 積層した素材をスルーホー
ルにおいて切断することにより、切断面である底面の溝
の内面に沿う端子電極を形成する ことを特徴とする。
【００１３】
【発明の実施の形態】図１（Ａ）は本発明による積層電
子部品の一実施の形態を底面側より見た斜視図、図１
（Ｂ）はその等価回路図、図１（Ｃ）はその実装状態を
示す側面図である。本実施の形態の積層電子部品１は、
図１（Ｂ）に示すように、内部に４個のインダクタ２を
有し、各インダクタ２の両端に端子電極３を形成したも
のである。各端子電極３は、図１（Ａ）に示すように、
積層電子部品１の底面１２に設けられた溝４の両端に溝
４の内面に沿って導体を設けることにより形成される。
子部品の一実施の形態を底面側より見た斜視図、図１
（Ｂ）はその等価回路図、図１（Ｃ）はその実装状態を
示す側面図である。本実施の形態の積層電子部品１は、
図１（Ｂ）に示すように、内部に４個のインダクタ２を
有し、各インダクタ２の両端に端子電極３を形成したも
のである。各端子電極３は、図１（Ａ）に示すように、
積層電子部品１の底面１２に設けられた溝４の両端に溝
４の内面に沿って導体を設けることにより形成される。
【００１４】図１（Ｃ）に示すように、該積層電子部品
１は、プリント基板５上に形成されたランド６上に半田
（導電性接着剤でもよい）７によって各端子電極３を電
気的に接続すると共に、機械的に固定して取付けられ
る。
１は、プリント基板５上に形成されたランド６上に半田
（導電性接着剤でもよい）７によって各端子電極３を電
気的に接続すると共に、機械的に固定して取付けられ
る。
【００１５】図２（Ａ）〜（Ｉ）は該実施の形態の積層
電子部品の積層工程の進行を示す図である。積層工程
は、同時に多数の素子分の導体を形成したグリーンシー
トを用いて行われるが、図面は製品２個分について示し
ている。すなわち、破線は最終的に切断される線であ
る。まず図２（Ａ）に示すように、基体を構成する磁性
体または非磁性体の粉体を含むグリーンシート１ａに前
記端子電極３を構成する導体３ａをリング状に形成す
る。この導体３ａは、図２（Ｊ）に拡大して示すよう
に、グリーンシート１ａにスルーホール９ａを設け、次
に図２（Ｋ）に示すようにそのスルーホール９ａ内に導
体３ａを充填し、次に図２（Ｌ）に示すように、さらに
その導体３ａ内に前記スルーホール９ａより小さいスル
ーホール９ｂを設けることにより、形成される。このよ
うな端子電極３形成用グリーンシート１ａは端子電極３
の形成に必要な枚数積層される。
電子部品の積層工程の進行を示す図である。積層工程
は、同時に多数の素子分の導体を形成したグリーンシー
トを用いて行われるが、図面は製品２個分について示し
ている。すなわち、破線は最終的に切断される線であ
る。まず図２（Ａ）に示すように、基体を構成する磁性
体または非磁性体の粉体を含むグリーンシート１ａに前
記端子電極３を構成する導体３ａをリング状に形成す
る。この導体３ａは、図２（Ｊ）に拡大して示すよう
に、グリーンシート１ａにスルーホール９ａを設け、次
に図２（Ｋ）に示すようにそのスルーホール９ａ内に導
体３ａを充填し、次に図２（Ｌ）に示すように、さらに
その導体３ａ内に前記スルーホール９ａより小さいスル
ーホール９ｂを設けることにより、形成される。このよ
うな端子電極３形成用グリーンシート１ａは端子電極３
の形成に必要な枚数積層される。
【００１６】以下、図２の（Ｂ）〜（Ｉ）に示すグリー
ンシートを積層する。各段のグリーンシートはそれぞれ
下記の構成を有する。 （Ｂ）：前記スルーホール９ｂに合致するスルーホール
９ｃを有する端子電極用導体３ｂを有すると共に、片面
に第１段のインダクタ用導体２ａを、その引き出し部１
０ａを前記導体３ｂに接続して設けたグリーンシート１
ｂ （Ｃ）：前記スルーホール９ｃに合致するスルーホール
９ｄと、前記インダクタ用導体２ａの次段との接続端に
対応する箇所に設けられた接続用スルーホール１１ａと
を有するグリーンシート１ｃ （Ｄ）：前記スルーホール１１ａを介して前記第１段の
インダクタ用導体２ａに接続される第２段のインダクタ
用導体２ｂと、前記スルーホール９ｄに合致するスルー
ホール９ｅとを有するグリーンシート１ｄ （Ｅ）：前記導体２ｂの終端に対応する箇所に設けられ
たスルーホール１１ｂと、前記スルーホール９ｅに合致
するスルーホール９ｆとを有するグリーンシート１ｅ （Ｆ）：前記スルーホール１１ｂを介して前記導体２ｂ
に接続される第３段のインダクタ用導体２ｃと、前記ス
ルーホール９ｆに合致するスルーホール９ｇとを有する
グリーンシート１ｆ （Ｇ）：前記導体２ｃの終端に対応する箇所に設けられ
たスルーホール１１ｃと、前記スルーホール９ｇに合致
するスルーホール９ｈとを有するグリーンシート１ｇ （Ｈ）：前記スルーホール１１ｃを介して前記導体２ｃ
に接続される第４段のインダクタ用導体２ｄと、該導体
２ｄに引き出し部１０ｂを介して接続される端子電極形
成用導体３ｃと、該導体３ｃの中心に設けられ、前記ス
ルーホール９ｈに合致するスルーホール９ｉとを有する
グリーンシート１ｈ （Ｉ）：前記端子電極形成用導体３ｃに重なる端子電極
形成用導体３ｄと、該導体３ｄの中心に設けられ、前記
スルーホール９ｉに合致するスルーホール９ｊとを有す
る適宜枚数のグリーンシート１ｉ このようなグリーンシートを積層し、圧縮した後、破線
に沿って切断して個別 のチップを得、焼成する。なお、
図２において、インダクタの巻数に応じて、（Ｃ）〜
（Ｆ）のグリーンシートの積層工程または（Ｄ）〜
（Ｇ）のグリーンシートの積層工程を適宜繰り返す。そ
して、これにより得られた前記導体３ａ、３ｂまたは３
ｃ、３ｄの積層による端子電極３にメッキを施す。これ
により、図１（Ａ）に示すように、底面に積層方向に横
断する溝４の両端に、溝４の内面に沿って端子電極３が
形成されたインダクタアレイとしての積層電子部品が製
造される。
ンシートを積層する。各段のグリーンシートはそれぞれ
下記の構成を有する。 （Ｂ）：前記スルーホール９ｂに合致するスルーホール
９ｃを有する端子電極用導体３ｂを有すると共に、片面
に第１段のインダクタ用導体２ａを、その引き出し部１
０ａを前記導体３ｂに接続して設けたグリーンシート１
ｂ （Ｃ）：前記スルーホール９ｃに合致するスルーホール
９ｄと、前記インダクタ用導体２ａの次段との接続端に
対応する箇所に設けられた接続用スルーホール１１ａと
を有するグリーンシート１ｃ （Ｄ）：前記スルーホール１１ａを介して前記第１段の
インダクタ用導体２ａに接続される第２段のインダクタ
用導体２ｂと、前記スルーホール９ｄに合致するスルー
ホール９ｅとを有するグリーンシート１ｄ （Ｅ）：前記導体２ｂの終端に対応する箇所に設けられ
たスルーホール１１ｂと、前記スルーホール９ｅに合致
するスルーホール９ｆとを有するグリーンシート１ｅ （Ｆ）：前記スルーホール１１ｂを介して前記導体２ｂ
に接続される第３段のインダクタ用導体２ｃと、前記ス
ルーホール９ｆに合致するスルーホール９ｇとを有する
グリーンシート１ｆ （Ｇ）：前記導体２ｃの終端に対応する箇所に設けられ
たスルーホール１１ｃと、前記スルーホール９ｇに合致
するスルーホール９ｈとを有するグリーンシート１ｇ （Ｈ）：前記スルーホール１１ｃを介して前記導体２ｃ
に接続される第４段のインダクタ用導体２ｄと、該導体
２ｄに引き出し部１０ｂを介して接続される端子電極形
成用導体３ｃと、該導体３ｃの中心に設けられ、前記ス
ルーホール９ｈに合致するスルーホール９ｉとを有する
グリーンシート１ｈ （Ｉ）：前記端子電極形成用導体３ｃに重なる端子電極
形成用導体３ｄと、該導体３ｄの中心に設けられ、前記
スルーホール９ｉに合致するスルーホール９ｊとを有す
る適宜枚数のグリーンシート１ｉ このようなグリーンシートを積層し、圧縮した後、破線
に沿って切断して個別 のチップを得、焼成する。なお、
図２において、インダクタの巻数に応じて、（Ｃ）〜
（Ｆ）のグリーンシートの積層工程または（Ｄ）〜
（Ｇ）のグリーンシートの積層工程を適宜繰り返す。そ
して、これにより得られた前記導体３ａ、３ｂまたは３
ｃ、３ｄの積層による端子電極３にメッキを施す。これ
により、図１（Ａ）に示すように、底面に積層方向に横
断する溝４の両端に、溝４の内面に沿って端子電極３が
形成されたインダクタアレイとしての積層電子部品が製
造される。
【００１７】この積層電子部品は、図１（Ｃ）に示すよ
うに、プリント基板５上に形成されたランド６上に半田
７によって取付けられる際に、半田７が端子電極３で覆
われた溝４内に充填されるため、半田７による積層電子
部品１の浮き上がりが防止される。このため、プリント
基板５上の半田７を含めた積層電子部品１のトータルの
厚みの増大を抑えることができる。また、積層電子部品
１の半田７による浮き上がりが防止されるため、半田量
が比較的少ない箇所が存在してもその箇所での接続不良
の発生を防止することができる。
うに、プリント基板５上に形成されたランド６上に半田
７によって取付けられる際に、半田７が端子電極３で覆
われた溝４内に充填されるため、半田７による積層電子
部品１の浮き上がりが防止される。このため、プリント
基板５上の半田７を含めた積層電子部品１のトータルの
厚みの増大を抑えることができる。また、積層電子部品
１の半田７による浮き上がりが防止されるため、半田量
が比較的少ない箇所が存在してもその箇所での接続不良
の発生を防止することができる。
【００１８】図３（Ａ）は本発明による積層電子部品の
他の実施の形態を示す斜視図であり、積層電子部品１Ａ
の底面１２を溝４が完全に横断することなく、中央部を
平坦部１３として残して中央部近傍から両端にわたって
溝４を形成し、その溝４内にそれぞれ端子電極３を形成
したものである。図３（Ａ）の実施の形態においては、
プリント基板に実装した場合の端子電極３間の半田によ
る短絡を、溝３、３間の平坦部１３で防止することがで
きるという効果が得られる。ただし、半田による積層電
子部品１の浮き上がりを防止する上では、前述のよう
に、底面を横断するように溝４を形成しておくことがよ
り有効である。
他の実施の形態を示す斜視図であり、積層電子部品１Ａ
の底面１２を溝４が完全に横断することなく、中央部を
平坦部１３として残して中央部近傍から両端にわたって
溝４を形成し、その溝４内にそれぞれ端子電極３を形成
したものである。図３（Ａ）の実施の形態においては、
プリント基板に実装した場合の端子電極３間の半田によ
る短絡を、溝３、３間の平坦部１３で防止することがで
きるという効果が得られる。ただし、半田による積層電
子部品１の浮き上がりを防止する上では、前述のよう
に、底面を横断するように溝４を形成しておくことがよ
り有効である。
【００１９】本発明は、積層電子部品がインダクタであ
る場合のみではなく、コンデンサやＲＣフィルタあるい
は図３（Ｂ）に示すようなインダクタ２とコンデンサ１
４とを直列に接続した共振回路（ＬＣフィルタ）や並列
接続した共振回路等を構成する積層電子部品１Ｂにも適
用することができる。また、本発明の積層電子部品は２
端子回路に限定されるものではない。
る場合のみではなく、コンデンサやＲＣフィルタあるい
は図３（Ｂ）に示すようなインダクタ２とコンデンサ１
４とを直列に接続した共振回路（ＬＣフィルタ）や並列
接続した共振回路等を構成する積層電子部品１Ｂにも適
用することができる。また、本発明の積層電子部品は２
端子回路に限定されるものではない。
【００２０】図４（Ａ）〜（Ｉ）は図３（Ａ）の外観を
有しかつ図３（Ｂ）の共振回路を構成する積層電子部品
１Ｂの積層工程の進行を示す図である。図４において、
図４（Ａ）〜図４（Ｅ）は図２（Ａ）〜図２（Ｅ）の工
程とスルーホール９ｄ〜９ｆが無いことを除いて同じで
ある。図４（Ｆ）〜図４（Ｉ）においては、下記のグリ
ーンシートが重ねられる。 （Ｆ）：前記スルーホール１１ｂを介して前記導体２ｂ
に接続されるコンデンサ電極用の導体１４ａを有するグ
リーンシート１ｊ （Ｇ）：スルーホール９ｈを有しないグリーンシート１
ｋ （Ｈ）：前記コンデンサ電極用導体１４ａに対向するコ
ンデンサ電極用導体１４ｂと、該導体１４ｂに引き出し
部１０ｃを介して接続される端子電極３形成用の導体３
ｃと、該導体３ｃの中心に設けられるスルーホール９ｄ
とを有するグリーンシート１ｍ （Ｉ）：前記端子電極形成用導体３ｃに重なる端子電極
形成用導体３ｄと、前記スルーホール９ｉに合致するス
ルーホール９ｅとを有する適宜枚数のグリーンシート１
ｎ なお、前記グリーンシートのうち、少なくとも（Ｇ）、
（Ｈ）に示すグリーンシート１ｋ、１ｍには誘電体粉を
含むものを用いる。また、インダクタの巻数に応じて、
図４（Ｂ）〜（Ｅ）のグリーンシートの積層工程（ただ
し（Ｂ）のグリーンシート１ｂは引き出し部１０ａや端
子電極形成用導体３ｂやスルーホール９ｃの無いもの）
を適宜数繰り返す。
有しかつ図３（Ｂ）の共振回路を構成する積層電子部品
１Ｂの積層工程の進行を示す図である。図４において、
図４（Ａ）〜図４（Ｅ）は図２（Ａ）〜図２（Ｅ）の工
程とスルーホール９ｄ〜９ｆが無いことを除いて同じで
ある。図４（Ｆ）〜図４（Ｉ）においては、下記のグリ
ーンシートが重ねられる。 （Ｆ）：前記スルーホール１１ｂを介して前記導体２ｂ
に接続されるコンデンサ電極用の導体１４ａを有するグ
リーンシート１ｊ （Ｇ）：スルーホール９ｈを有しないグリーンシート１
ｋ （Ｈ）：前記コンデンサ電極用導体１４ａに対向するコ
ンデンサ電極用導体１４ｂと、該導体１４ｂに引き出し
部１０ｃを介して接続される端子電極３形成用の導体３
ｃと、該導体３ｃの中心に設けられるスルーホール９ｄ
とを有するグリーンシート１ｍ （Ｉ）：前記端子電極形成用導体３ｃに重なる端子電極
形成用導体３ｄと、前記スルーホール９ｉに合致するス
ルーホール９ｅとを有する適宜枚数のグリーンシート１
ｎ なお、前記グリーンシートのうち、少なくとも（Ｇ）、
（Ｈ）に示すグリーンシート１ｋ、１ｍには誘電体粉を
含むものを用いる。また、インダクタの巻数に応じて、
図４（Ｂ）〜（Ｅ）のグリーンシートの積層工程（ただ
し（Ｂ）のグリーンシート１ｂは引き出し部１０ａや端
子電極形成用導体３ｂやスルーホール９ｃの無いもの）
を適宜数繰り返す。
【００２１】図５（Ａ）は本発明による積層電子部品の
他の実施の形態を示す斜視図、図５（Ｂ）はその等価回
路図である。該実施の形態の積層電子部品１Ｃは、その
底面１５に矢印１６で示す積層方向に形成した溝４の内
面に沿って、その全長にわたり端子電極３を形成したも
のである。該実施の形態においては、矢印１６で示す積
層方向に対して垂直方向に端子電極３どうしが対向す
る。
他の実施の形態を示す斜視図、図５（Ｂ）はその等価回
路図である。該実施の形態の積層電子部品１Ｃは、その
底面１５に矢印１６で示す積層方向に形成した溝４の内
面に沿って、その全長にわたり端子電極３を形成したも
のである。該実施の形態においては、矢印１６で示す積
層方向に対して垂直方向に端子電極３どうしが対向す
る。
【００２２】図６（Ａ）〜（Ｉ）は図５（Ａ）、（Ｂ）
に示した積層電子部品１Ｃをインダクタとして実現する
場合の積層進行図である。図６（Ａ）〜（Ｉ）のグリー
ンシートはそれぞれ下記の構成のものである。 （Ａ）：端子電極３形成用の導体３ｅと、その中心のス
ルーホール９ｋとを有する適宜枚数のグリーンシート１
ｐ （Ｂ）：前記スルーホール９ｋに合致するスルーホール
９ｍを有する端子電極用導体３ｆと、引き出し部１０ｄ
を介して前記導体３ｆに接続して設けた第１段のインダ
クタ用導体２ｅとを有するグリーンシート１ｑ （Ｃ）：前記スルーホール９ｍに合致するスルーホール
９ｎを有する端子電極用導体３ｇと、前記インダクタ用
導体２ｅの次段との接続端に対応する箇所に設けられた
接続用スルーホール１１ｄとを有するグリーンシート１
ｒ （Ｄ）：前記スルーホール９ｎに合致するスルーホール
９ｐを有する端子電極用導体３ｈと、前記スルーホール
１１ｄを介して前記第１段のインダクタ用導体２ｅに接
続される第２段のインダクタ用導体２ｆとを有するグリ
ーンシート１ｓ （Ｅ）：前記スルーホール９ｐに合致するスルーホール
９ｑを有する端子電極用導体３ｉと、前記導体２ｆの終
端に対応する箇所に設けられたスルーホール１１ｅとを
有するグリーンシート１ｔ （Ｆ）：前記スルーホール９ｑに合致するスルーホール
９ｒを有する端子電極用導体３ｊと、前記スルーホール
１１ｅを介して前記導体２ｆに接続される第３段のイン
ダクタ用導体２ｇとを有するグリーンシート１ｕ （Ｇ）：前記スルーホール９ｒに合致するスルーホール
９ｓを有する端子電極用導体３ｋと、前記導体２ｇの終
端に対応する箇所に設けられたスルーホール１１ｆとを
有するグリーンシート１ｖ （Ｈ）：前記スルーホール９ｓに合致するスルーホール
９ｔを有する端子電極用導体３ｍと、前記スルーホール
１１ｆを介して前記導体２ｇに接続され、かつ引き出し
部１０ｅを介して前記導体３ｅに接続される第４段のイ
ンダクタ用導体２ｈとを有するグリーンシート１ｗ （Ｉ）：前記スルーホール９ｔに合致するスルーホール
９ｕを有する端子電極用導体３ｎを有する適宜枚数のグ
リーンシート１ｘ なお、図６において、インダクタの巻数に応じて、
（Ｃ）〜（Ｆ）のグリーンシートの積層工程または
（Ｄ）〜（Ｇ）のグリーンシートの積層工程を適宜繰り
返す。
に示した積層電子部品１Ｃをインダクタとして実現する
場合の積層進行図である。図６（Ａ）〜（Ｉ）のグリー
ンシートはそれぞれ下記の構成のものである。 （Ａ）：端子電極３形成用の導体３ｅと、その中心のス
ルーホール９ｋとを有する適宜枚数のグリーンシート１
ｐ （Ｂ）：前記スルーホール９ｋに合致するスルーホール
９ｍを有する端子電極用導体３ｆと、引き出し部１０ｄ
を介して前記導体３ｆに接続して設けた第１段のインダ
クタ用導体２ｅとを有するグリーンシート１ｑ （Ｃ）：前記スルーホール９ｍに合致するスルーホール
９ｎを有する端子電極用導体３ｇと、前記インダクタ用
導体２ｅの次段との接続端に対応する箇所に設けられた
接続用スルーホール１１ｄとを有するグリーンシート１
ｒ （Ｄ）：前記スルーホール９ｎに合致するスルーホール
９ｐを有する端子電極用導体３ｈと、前記スルーホール
１１ｄを介して前記第１段のインダクタ用導体２ｅに接
続される第２段のインダクタ用導体２ｆとを有するグリ
ーンシート１ｓ （Ｅ）：前記スルーホール９ｐに合致するスルーホール
９ｑを有する端子電極用導体３ｉと、前記導体２ｆの終
端に対応する箇所に設けられたスルーホール１１ｅとを
有するグリーンシート１ｔ （Ｆ）：前記スルーホール９ｑに合致するスルーホール
９ｒを有する端子電極用導体３ｊと、前記スルーホール
１１ｅを介して前記導体２ｆに接続される第３段のイン
ダクタ用導体２ｇとを有するグリーンシート１ｕ （Ｇ）：前記スルーホール９ｒに合致するスルーホール
９ｓを有する端子電極用導体３ｋと、前記導体２ｇの終
端に対応する箇所に設けられたスルーホール１１ｆとを
有するグリーンシート１ｖ （Ｈ）：前記スルーホール９ｓに合致するスルーホール
９ｔを有する端子電極用導体３ｍと、前記スルーホール
１１ｆを介して前記導体２ｇに接続され、かつ引き出し
部１０ｅを介して前記導体３ｅに接続される第４段のイ
ンダクタ用導体２ｈとを有するグリーンシート１ｗ （Ｉ）：前記スルーホール９ｔに合致するスルーホール
９ｕを有する端子電極用導体３ｎを有する適宜枚数のグ
リーンシート１ｘ なお、図６において、インダクタの巻数に応じて、
（Ｃ）〜（Ｆ）のグリーンシートの積層工程または
（Ｄ）〜（Ｇ）のグリーンシートの積層工程を適宜繰り
返す。
【００２３】図５（Ａ）のように、溝４の全長にわたっ
て端子電極３を形成した場合、半田の充填スペースがよ
り大となり、溝４の両端に端子電極３を形成する場合に
比較して浮き上がり防止効果がさらに良好となる。
て端子電極３を形成した場合、半田の充填スペースがよ
り大となり、溝４の両端に端子電極３を形成する場合に
比較して浮き上がり防止効果がさらに良好となる。
【００２４】本発明は、図５（Ｃ）に示すように、積層
電子部品１Ｄ上に半導体素子や前記したインダクタ、コ
ンデンサ、フィルタ等の他の電子部品１７を搭載する場
合にも適用することができる。なお、図５（Ｃ）ではイ
ンダクタ２とコンデンサ１４とを内蔵したものについて
示すが、この内蔵素子の構成には前述した等種々のもの
がある。また、本発明による溝４の形成や端子電極３の
形成には、上記例に限らず、種々の手段を採用すること
ができる。
電子部品１Ｄ上に半導体素子や前記したインダクタ、コ
ンデンサ、フィルタ等の他の電子部品１７を搭載する場
合にも適用することができる。なお、図５（Ｃ）ではイ
ンダクタ２とコンデンサ１４とを内蔵したものについて
示すが、この内蔵素子の構成には前述した等種々のもの
がある。また、本発明による溝４の形成や端子電極３の
形成には、上記例に限らず、種々の手段を採用すること
ができる。
【００２５】
【発明の効果】請求項１によれば、積層電子部品の底面
に溝を設け、該溝の内面のみに、内部素子の引き出し端
に接続される端子電極を形成したので、実装の際に、半
田や導電性接着剤を溝内に充填させることができ、部品
の浮き上がりを防止することができる。また、端子電極
の数が多い場合にも、端子電極の浮き上がりが防止され
るため、半田量が少ない箇所でも端子電極を半田による
接続が確実に行われ、積層電子部品のプリント基板への
接続の信頼性が向上する。
に溝を設け、該溝の内面のみに、内部素子の引き出し端
に接続される端子電極を形成したので、実装の際に、半
田や導電性接着剤を溝内に充填させることができ、部品
の浮き上がりを防止することができる。また、端子電極
の数が多い場合にも、端子電極の浮き上がりが防止され
るため、半田量が少ない箇所でも端子電極を半田による
接続が確実に行われ、積層電子部品のプリント基板への
接続の信頼性が向上する。
【００２６】請求項２によれば、請求項１において、積
層電子部品の底面を積層方向に横断する溝の両端、また
は前記底面の積層方向の両端に設けた溝にそれぞれ端子
電極を形成したので、１つのチップ内に１つの素子を内
蔵する場合のみならず、複数個の素子を内蔵したアレイ
を容易に実現できる。
層電子部品の底面を積層方向に横断する溝の両端、また
は前記底面の積層方向の両端に設けた溝にそれぞれ端子
電極を形成したので、１つのチップ内に１つの素子を内
蔵する場合のみならず、複数個の素子を内蔵したアレイ
を容易に実現できる。
【００２７】請求項３によれば、請求項１または２の積
層電子部品の底面の端子電極を基板の導体パターンに対
向させ、前記導体パターンと端子電極との間に、端子電
極内の溝に一部含まれるように施した半田または導電性
接着剤により、基板に積層電子部品を取付けたので、請
求項１について記載のように、部品の浮き上がりの防止
と、端子電極とランドとの確実な接続が行われる。請求
項４によれば、請求項１または２の積層電子部品を製造
できる。
層電子部品の底面の端子電極を基板の導体パターンに対
向させ、前記導体パターンと端子電極との間に、端子電
極内の溝に一部含まれるように施した半田または導電性
接着剤により、基板に積層電子部品を取付けたので、請
求項１について記載のように、部品の浮き上がりの防止
と、端子電極とランドとの確実な接続が行われる。請求
項４によれば、請求項１または２の積層電子部品を製造
できる。
【図１】（Ａ）は本発明による積層電子部品の一実施の
形態を示す斜視図、（Ｂ）はその等価回路図、（Ｃ）は
その積層電子部品のプリント基板への実装状態を示す側
面図である。
形態を示す斜視図、（Ｂ）はその等価回路図、（Ｃ）は
その積層電子部品のプリント基板への実装状態を示す側
面図である。
【図２】（Ａ）〜（Ｉ）は図１の積層電子部品の積層工
程の進行を示す図、（Ｊ）〜（Ｌ）はその端子電極用導
体の形成工程の一例図である。
程の進行を示す図、（Ｊ）〜（Ｌ）はその端子電極用導
体の形成工程の一例図である。
【図３】（Ａ）は本発明の積層電子部品の他の実施の形
態を示す斜視図、（Ｂ）は本発明の積層電子部品の他の
実施の形態を示す等価回路図である。
態を示す斜視図、（Ｂ）は本発明の積層電子部品の他の
実施の形態を示す等価回路図である。
【図４】（Ａ）〜（Ｉ）は図３の積層電子部品の積層工
程の進行を示す図である。
程の進行を示す図である。
【図５】（Ａ）は本発明による積層電子部品の他の実施
の形態を示す斜視図、（Ｂ）はその等価回路図、（Ｃ）
は本発明による積層電子部品の他の実施の形態を示す概
略側面図である。
の形態を示す斜視図、（Ｂ）はその等価回路図、（Ｃ）
は本発明による積層電子部品の他の実施の形態を示す概
略側面図である。
【図６】（Ａ）〜（Ｉ）は図５（Ａ）、（Ｂ）に示した
積層電子部品の積層工程の進行を示す図である。
積層電子部品の積層工程の進行を示す図である。
【図７】（Ａ）は従来の積層電子部品を実装状態で示す
側面図、（Ｂ）、（Ｃ）は積層電子部品の別の例を示す
断面図である。
側面図、（Ｂ）、（Ｃ）は積層電子部品の別の例を示す
断面図である。
１、１Ａ〜１Ｄ：積層電子部品、１ａ〜１ｘ：グリーン
シート、２：インダクタ、２ａ〜２ｈ：インダクタ形成
用導体、３：端子電極、３ａ〜３ｎ：端子電極形成用導
体、４：溝、５：プリント基板、６：ランド、７：半
田、９ａ〜９ｕ：スルーホール、１０ａ〜１０ｅ：引き
出し部、１１ａ〜１１ｆ：スルーホール、１２：底面、
１３：平坦部、１４：コンデンサ、１４ａ、１４ｂ：コ
ンデンサ形成用導体、１５：底面、１７：電子部品
シート、２：インダクタ、２ａ〜２ｈ：インダクタ形成
用導体、３：端子電極、３ａ〜３ｎ：端子電極形成用導
体、４：溝、５：プリント基板、６：ランド、７：半
田、９ａ〜９ｕ：スルーホール、１０ａ〜１０ｅ：引き
出し部、１１ａ〜１１ｆ：スルーホール、１２：底面、
１３：平坦部、１４：コンデンサ、１４ａ、１４ｂ：コ
ンデンサ形成用導体、１５：底面、１７：電子部品
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 1/18 H01G 4/12 346
Claims (3)
- 【請求項１】底面に端子電極を有する積層電子部品であ
って、 前記底面に溝を設け、該溝の内面のみに、内部素子の引
き出し端に接続される端子電極を形成したことを特徴と
する積層電子部品。 - 【請求項２】請求項１において、 積層電子部品の底面を積層方向に横断する溝の両端、ま
たは前記底面の積層方向の両端に設けた溝にそれぞれ端
子電極を形成したことを特徴とする積層電子部品。 - 【請求項３】請求項１または２の積層電子部品をプリン
ト基板に実装する構造であって、 端子電極内の溝に一部充填される半田または導電性接着
剤により、前記プリント基板に積層電子部品を取付けた
ことを特徴とする積層電子部品の実装構造。 【請求項４底面に溝を有し、該溝の内面に沿って、内部
素子の引き抜き出し端に接続される端子電極を形成した
積層電子部品を製造する方法であって、 スルーホールの内面に導体を形成した複数枚のグリーン
シートを、各グリーンシートのスルーホールの位置が一
致するように積層し、 積層した素材をスルーホールにおいて切断することによ
り、切断面である底面の溝の内面に沿う端子電極を形成
する ことを特徴とする積層電子部品の製造方法 。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16031999A JP3215684B2 (ja) | 1999-06-08 | 1999-06-08 | 積層電子部品とその実装構造と製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16031999A JP3215684B2 (ja) | 1999-06-08 | 1999-06-08 | 積層電子部品とその実装構造と製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000349410A JP2000349410A (ja) | 2000-12-15 |
| JP3215684B2 true JP3215684B2 (ja) | 2001-10-09 |
Family
ID=15712395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16031999A Expired - Lifetime JP3215684B2 (ja) | 1999-06-08 | 1999-06-08 | 積層電子部品とその実装構造と製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3215684B2 (ja) |
-
1999
- 1999-06-08 JP JP16031999A patent/JP3215684B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000349410A (ja) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2598940B2 (ja) | Ｌｃ複合部品 | |
| US7394645B2 (en) | Multilayer capacitor | |
| JPH05205966A (ja) | 積層コンデンサ | |
| JPH08250309A (ja) | 複合積層電子部品 | |
| JP2000252131A (ja) | 積層チップ部品 | |
| JP2626143B2 (ja) | 複合積層電子部品 | |
| JP2001155953A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| JP4287807B2 (ja) | 積層型コンデンサ | |
| JPH03219605A (ja) | 積層型インダクタンス素子 | |
| JP3215684B2 (ja) | 積層電子部品とその実装構造と製造方法 | |
| JP4837275B2 (ja) | 積層型コンデンサの実装構造 | |
| US6236558B1 (en) | Multilayer electronic part | |
| JP2590019Y2 (ja) | 積層チップインダクタ | |
| JP2015041735A (ja) | コンデンサ素子 | |
| JP3368817B2 (ja) | 積層型電子部品アレイ | |
| JP2001155954A (ja) | 三次元搭載用貫通型積層セラミックコンデンサ | |
| JP2001155952A (ja) | 三次元搭載用三端子積層セラミックコンデンサ | |
| JP2002343640A (ja) | 積層セラミック型電子部品 | |
| JPH10215134A (ja) | 積層ｅｍｉフィルタ | |
| CN217061784U (zh) | 多层电子组件 | |
| JPH0338813A (ja) | Ｌｃ複合部品 | |
| JP2005203623A (ja) | コンデンサ、コンデンサの製造方法、配線基板、デカップリング回路及び高周波回路 | |
| JP2009027044A (ja) | 積層コンデンサ及びコンデンサ内蔵配線基板 | |
| JPH04267317A (ja) | 積層セラミックコンデンサ | |
| JP2604139Y2 (ja) | 積層チップ部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010717 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3215684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |