TW586205B - Electronic assembly with vertically connected capacitors and manufacturing method - Google Patents

Electronic assembly with vertically connected capacitors and manufacturing method Download PDF

Info

Publication number
TW586205B
TW586205B TW091112592A TW91112592A TW586205B TW 586205 B TW586205 B TW 586205B TW 091112592 A TW091112592 A TW 091112592A TW 91112592 A TW91112592 A TW 91112592A TW 586205 B TW586205 B TW 586205B
Authority
TW
Taiwan
Prior art keywords
capacitor
capacitors
individual
individual capacitor
electronic component
Prior art date
Application number
TW091112592A
Other languages
English (en)
Inventor
Yuan-Liang Li
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/892,273 external-priority patent/US6713860B2/en
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW586205B publication Critical patent/TW586205B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

586205 A7 __B7___ 五、發明說明（）
I 發明之技術領域 本發明一般是關於一種裝置用於提供電容給電子電路 ，並且更特別是提供電容給積體電路負載，以及製造電子 組件之方法，此組件包括電性連接至殻體之個別電容器。 發明背景 電子電路並且特別是電腦與儀器電路，在近年來變得 愈來愈強大且快速。隨著電路頻率持續增加，在其相關之 高頻瞬變現象下，在電源線與地線中之雜訊愈來愈成爲問 題。此雜訊例如所熟知可能由於電感與寄生電容而產生。 爲了降低此種雜訊，經常使用爲人所知爲旁通(bypassing) 電容器之電容器以提供穩定信號或穩定之電力供應給電路 。電容器亦可被用以抑制非所欲之輻射，當電子裝置（例 如處理器）電源關閉(powered down)時抑制電壓突增，並 且當此裝置電源開啓(power up)時抑制電壓之下降。 旁通電容一般被設置儘可能實際上靠近晶片負載(die load)或“熱點”（hot spot)，以便增加電容器之效能。旁通 電容器經常是表面安裝於封裝（晶片是安裝於其上）之晶片 側(die side)或接合側(land side)，或埋入於封裝本身之中。 圖1說明根據習知技術之具有晶片側電容器106(DSC : die side capacitor)與接合側電容器 l〇8(LSC : land side capadtor)之積體電路封裝102之橫截面。晶片側電容器 106如同其名稱所顯示，係如同積體電路晶片1〇4安裝於 封裝102相同之側面上。相反的，接合側電容器(LSC)108 是安裝於封裝102之晶片104之對面側上。埋入式晶片電 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^1 n I n n I n · ϋ ϋ n ϋ ϋ I^OJ· n n ϋ 1 ϋ ϋ ϋ I (請先閱讀背面之注意事項再填寫本頁) 586205 A7 ________B7____ 五、發明說明（V) 容器(“ECC”)於圖1中並未顯示，但它是埋入於封裝102 中並且經由導電通孔而電性連接至封裝平面及/或墊。 如同圖1所說明，此等電容器之端子是經由封裝中之 墊、通孔110、以及電源或接地平面112、114而連接至積 體電路負載，因此使得電容器106、108能夠對積體電路提 供旁通電容給積體電路。將電容器106、108經由墊、通孔 110，以及電源或接地平面112、114連接至負載導致一些 “垂直”電感，其亦稱爲“迴路(loop)電感”，其存在於電 源中並且經由介於每一個電容器106、108與積體電路負載 之間的迴路(loop)而返回。根據一些現有之封裝技術，其迴 路面積造成大約15-20微微（ΗΓ12)亨利/平方（PH/square)之 垂直電感。此迴路電感傾向於將此等晶片外(〇ff_chip)電容 器之響應時間減緩。 典型地使用多個旁通電容器以提供所期望之電容。圖 2說明有多個LSC 204之積體電路封裝202之底視圖，其 根據習知技術被電性連接至封裝202底部上之墊206。此 在端子208上之網狀線是用於顯示端子208與墊206是典 型地以交替的方式連接至封裝202中之電源與接地平面(例 如圖1之平面112、114)。此在個別電容器204與封裝 202之間電性連接是藉由將每一個LSC 204之每一個端子 208焊接至指定之墊206而達成。因此，如同於圖2中顯 示，當使用八個端子之個別電容器時，在電容器204與封 裝墊206之間存在八個電性連接。可以使用類似之圖形以 說明將DSC之端子連接至封裝墊，或將ECC之端子連接 5 ------------ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝---------訂--------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 ___B7 __ 五、發明說明（4 ) 至封裝中之通孔。 因爲此等電容器204是經由封裝中之不同組之墊、通 孔(例如圖1之通孔110)、以及電源或接地平面(例如圖1 之平面112、114)而作互連接，因此在此等電容器204之 間亦存在一些“橫向”電感。換句話說，此等電容器204 之間的橫向電流是流經導電迴路，其迴路區域是被封裝 202之各種不同之導電結構(例如墊、通孔、與電源/接地平 面)所限制。根據一些現有之封裝技術，此迴路區域造成大 約15-30PH/平方之橫向電感，而垂直電感之數量是與互連 接此等電容器之電源與接地平面之數目成反比。類似於以 上所說明之垂直電感之效應，橫向電感傾向將晶片外之電 容器之響應時間減緩。 圖3顯示電路，其模擬於圖1至2中說明電容器之電 氣特性。爲了簡單起見，在圖3中並未顯示電容器之寄生 電阻。此電路顯示晶片負載302，其可能需要旁電容以便 適當運作。此旁通電容之一些可以由位於晶片上而由電容 器304所模擬之電容所供應。然而，其他之電容必須由晶 片外提供，如同由晶片外電容器306所模擬。此晶片外電 容器306可以例如是DSCs、LSCs、及/或ECCs(例如圖1 之電容器106、108)。 如同先前所說明，由電感器308所模擬之橫向電感存 在介於此等電容器306之間。此外，由電感器310所部份 模擬之垂直電感是存在於電容器306與晶片負載302之間 。爲了簡化起見，並未顯示對於每一個電容器之垂直電感 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝——----訂----—— (請先閱讀背面之注意事項再填寫本頁) 586205 A7 ____B7___ 五、發明說明（f ) 之成份。 因爲橫向與垂直之電感傾向於將晶片外之電容器306 之響應時間減緩，因此想要將此等電感之大小最小化。對 於LSC與DSC，藉由使用具有叉指式(inteniigital)接點之 電容器可以將垂直電感降低。即使以叉指式電容器，此等 可以裝上或埋入封裝之個別裝置之數目是受限於電容器之 尺寸（長度與寬度）。因此，可以由這些晶片外之電容器所 提供電容之數量亦尤其受限於電容器之尺寸。 除了使用叉指式容器之外，垂直電感之問題可以以此 方式解決，即，將晶片外之電容器306設置成儘可能電性 接近於晶片負載，例如藉由使用ECC，其典型地可以設置 的較表面安裝之電容器更接近負載。類似地，橫向電感之 問題可以藉由將相鄰之電容器設置成靠近彼此而解決。例 如，相鄰之電容器經常被連接至封裝上相鄰之墊。 雖然此等解決方法在某些情況下是足夠的，而隨著電 子裝置之頻率與邊緣率(edge rates)持續增加，對於更高位 準之旁通電容有增強之須求。此外，須要電容式之解決方 法，其將與晶片外電容器有關之垂直與橫向電感最小化。 因此，在例如是積體電路封裝之電子組件之設計與製造中 須要另外的電容式解決方法。 圖式之簡單說明 圖1說明根據習知技術之具有晶片側電容器與接合側 電容器之積體電路封裝之橫截面； 圖2說明根據習知技術之具有多個LSC(其被電性連接 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------I --------訂-------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 B7 Γ 丨麵— " ' ""ι 11 — —— — — 五、發明說明（^ ) 至封裝底部上之墊)之積體電路之底視圖。 圖3說明一種電路，其模擬在圖1至2中所說明的電 容器之電性特徵； 圖4說明典型之八個端子之個別電容器之三維圖； 圖5說明根據本發明之一實施例之具有多個表面安裝 電容器之積體電路封裝之橫截面圖； 圖6說明圖5之積體電路封裝與表面安裝電容器之一 部份之底視圖； 圖7說明圖6之積體電路封裝與表面安裝電容器之一 部份之沿著截線A-A之橫截面圖； 圖8說明根據本發明另一實施例之具有多個埋入電容 器之積體電路封裝之橫截面圖； 圖9說明圖8沿著截線A-A之積體電路封裝之一部份 之橫截面圖； 圖10說明根據本發明另一實施例之具有多個埋入電容 器之積體電路封裝之橫截面圖； 圖11說明圖10沿著截線A-A之積體電路封裝之一部 份之橫截面圖； 圖12說明根據本發明另一實施例之具有多個埋入電容 器之積體電路封裝之橫截面圖； 圖13說明圖12沿著截線A-A之積體電路封裝之一部 份之橫截面圖； 圖14說明根據本發明另一實施例之具有多個埋入電容 器之積體電路封裝之橫面圖； 8 -------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 586205 五、發明說明（6 ) 圖15說明圖14沿著截線A-A之積體電路封裝之一部 份之橫截面圖； 圖16說明根據本發明之一實施例的一種用於製造具有 垂直連接電容器之電子組件的方法之流程圖； 圖17說明積體電路封裝、中間件(interposer)、插座與 印刷電路板，其每一個可以包括一或多組之根據本發明之 各種實施例之垂直連接電容器；以及 圖18說明根據本發明之一實施例之電子系統。 發明夕詳細說明 本發明之各種實施例提供經降低垂直與橫向電感位準 之晶片外電容，而用於旁通、抑制電壓、以及供應電荷。 在各種不同的實施例中，個別之電容器被垂直地連接至殻 體，而不是如在習知技術中將它們水平地連接。根據本發 明各種實施例將個別的電容器垂直連接’使得更多的電容 | 器可以埋入於封裝中或安裝於封裝之表面。因此，各種實 施例使得能更多的晶片外之電容供應給晶片負載而不會增 加封裝之尺寸。 可以使用各種實施例以降低出現在LSCs、DSCs、 ECCs之間或其他個別之電容器結構與其有關負載之間之垂 直或橫向電感。在各種實施例中，此藉由使用在個別多層 電容器中現有之特性而達成。此特性是在此等電容器中非 常低之電感，其被使用以降低在電容器與晶片負載之間之 垂直電感，以及介於電容器本身之間之橫向電感。 在一實施例中，此等個別的電容器以垂直連接之結構 I__L_- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) T裝 tr--------- 586205 A7 ____B7_— __ 五、發明說明（Y ) 埋入於殻體中，因此在連接至殻體之接合側之其他電容器 與晶片負載之間提供非常低的電感路徑’造成在LSC與晶 片負載之間減少之垂直電感。在另外的實施例中’隨著垂 直連接之電容器，相鄰個別的電容器之端子被電性連接在 一起，而不是依靠由封裝表面內或表面上之導電結構所形 成之電性連接。這造成在電容器之間被降低之橫向電感° 此等直接的連接在此被稱爲“橫向連接”’造成在 LSC、PSC、與ECC之間非常低的橫向電感。基本上’各 種實施例之橫向連接在個別電容器之間提供橫向電流路徑 。藉由使用在個別電容器中多個導電平面之間的橫向連接 ，各種的實施例提供用於電力傳送系統之高頻的電流重新 分配網路。 當電壓下降發生時，此等埋入之電容器典型地將首先 響應(即，將提供所須之電流以支持晶片電壓）。當此埋入 電容器之電荷開始耗盡因而電壓下降又再度發生時’ PSC 及/或LSC典型地將其次響應。由於各種實施例所提供較 低的垂直及/或橫向電感，此等第一與其次的晶片外電容之 響應時間縮短，因此減少此等第一與其次等級的電壓降之 負面效應。 亦在各種實施例中，如同以下將詳細說明’個別的電 容器具有端子其延伸跨越電容器整個側面而被垂直連接’ 並且此等延伸端子被使用以提供經由封裝之另外的直流 (DC)分路。此等實施例在較高電流之應用中特別有用’雖 然它們亦可被使用於較低電流之應用中。 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) .裝----- 586205 A7 ____B7 _ 五、發明說明（f) 雖然各種實施例之說明主要是關於個別的電容器與積 體電路封裝一起使用，此等各種實施例亦可與其他的封裝 形式、中間件、印刷電路板或其他之電子電路殻體一起使 用。換句話說，各種實施例可以與各種形式之電子組件一 起使用，且並不意味著受限與積體電路封裝一起使用。此 外，此等各種實施例可以與多種不同形式之封裝與封裝技 術使用。例如，各種實施例可以與有機或陶瓷封裝一起使 用，並且此等實施例可使用之封裝技術包括（但不受限於) :基板格柵陣列(例如有機之LGA)、接腳格柵陣列(例如塑 膠PGA或覆晶PGA)、球格柵陣列（例如，# BGA、帶 BGA、塑膠BGA、覆晶BGA或覆晶帶BGA)、帶自動接合 、線接合、以及樑式引線。 多種不同形式之個別電容器可以使用於各種的實施例 中。此等電容器在各種數目之側面(例如1、2、3、4等)上 可以有不同數目之端子(例如2、4、8、10、12等）。爲了 說明與容易解釋之目的，以下之說明使用八個端子與十個 端子之電容器以說明各種實施例。 圖4說明典型之八個端子之個別電容器402之三維圖 式。電容器402包括殻體其具有頂表面404、底表面、以 及四個側表面406。典型地，電容器402之寬度408與長 度410是大於(例如，兩倍或更多倍)高度412。 電容器之端子提供電性連接至電容器402之中電容結 構。每一個端子包括形成於頂表面404之頂部區段414， 以及形成於側表面406之側面區域416。此外，每一個端 11 紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐) -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 _____B7____ 五、發明說明（1 ) 子可以具有形成於底部表面上之底部區域（未圖示）。使用 習知技術，當電容器402被表面安裝於封裝上(例如，圖2 之封裝202)時，每一個頂部區段414(或底部區段)被設置 與封裝墊接觸並且焊接至封裝墊。當電容器402是使用習 知技術而被埋入於封裝中時，在封裝中形成導電通孔與每 一個頂部區段414及/或底部區段電性接觸。 當電容器402是多層電容器時，它包括導電材料之多 個平面（未圖示），而由一些介電材料層所區隔。在多層的 電容器中通常存在多個平面（例如，數百個平面）。此等導 電平面典型地被配置，以致於交替之平面連接至圍繞電容 器之交替的端子。這使得這些端子與平面以交替的方式連 接至封裝體上之墊。此等墊經由電鍍或裝塡之通孔而連接 至在封裝體中之電源或接地平面。 圖5說明根據本發明之一實施例之具有多個表面安裝 電容器504、506之積體電路封裝502之橫截面圖。電容器 504、506可以例如是陶瓷晶片電容器、有機電容器、積體 電路電容器或其他型式之個別電容器。 DSC 504與LSC 506的端子是經由在封裝中之墊(未圖 示）、通孔510、電源或接地平面512、514而連接至積體 電路508中一或多個負載。這使得電容器504、506對積體 電路508提供旁通電容。爲了容易說明，圖5並未完全說 明封裝可以具有之所有各種導電與非導電層。在平面510 、512之上及/或下可存在一些層。 在一實施例中，LSC 506是垂直連接於封裝502。這 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) " -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 _____B7____ 五、發明說明（i〇) 意味著只在LSC 506之一側上的端子516被連接至封裝 墊，並且製成端子至墊之連接，使得此等電容器端子516 之側面區段(例如，圖4之區段416)是在本質上平行於每一 個墊之表面。換句話說，LSC 506被連接至封裝502使得 電容器之側面(即，由電容器之高度與長度(例如，圖4之 高度412與長度410)所界定之平面)是基本上平行於封裝 502之頂部或底部表面。如同先前說明，製成習知技術之 組件使得電容器是水平連接至封裝。本發明之各種實施例 對於習知技術都是可區別，因爲使用習知技術之水平連接 方法，在電容器的超過一側以上之端子被連接至封裝墊， 此等端子被連接至頂部或底部端子區段，並且此電容器之 寬度與長度(例如，圖4之寬度408與長度412)所界定之平 面是本質上平行於封裝之底部表面。 在一實施例中，LSC 506包括分佈在兩側面上之八個 端子516，518。因爲LSC 506是垂直連接，八個端子516 中只有四個是電性連接至封裝502上之墊。其他之四個端 子518是以LSC 506之大約寬度而與封裝實體上分開。此 在端子516、518上所出現之網狀線是用於表示端子516、 518是連接至LSC 506中正或負的內部平面。此外’此四 個連接至封裝502之端子516是以交替的方式連接至封裝 502中之電源與接地平面512、514。 如同以下將說明與例示，在更多或更少側面上具有所 分佈之更多或更少端子之電容器亦可以與各種實施例一起 使用。此外，這些端子之極性在相鄰的端子之間不須要嚴 13 ---I-------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 586205 ____B7___ 五、發明說明（Π) 格地交替。以在圖5與6 —起所作之各種實施例之說明是 專注於將LSC 506垂直連接至封裝502。在其他的結構中 ，各種的實施例亦可與垂直連接之DSC 504 —起使用，或 可以用垂直連接之LSC 506與DSC 504之組合。 圖6說明圖5之積體電路封裝502與表面安裝電容器 506之一部份之底視圖。在所顯示例子之結構中，每六個 電容器506之兩列被垂直連接至封裝502之墊602。雖然 大約一個墊間距(pitch)之間隙607存在於電容器506之列 之間，此等列可以更分開亦或靠近在一起(例如，列可以接 觸）。此十二個電容器506是沿著實質上平行的平面而配置 。此四個端子之側面區段604是在每個電容器506上可見 ，並且如同由交替之網狀線圖案所示，此等端子是在正與 負的極性之間交替。 在典型個別的電容器上，電容器之高度606(或圖4之 412)是小於寬度(例如，圖4，寬度408)。因此，使用本發 明之各種實施例，在相同之封裝表面面積中，較其可以水 平地連接至此封裝，更多之慨別電容器可以被垂直地連接 至封裝502。 雖然在此圖中只顯示12個電容器506，亦可使用更多 或更少之電容器。在某些習知技術之解決方案中，例如可 以使用三十個或更多的水平連接之電容器以供應晶片外之 電容給晶片。使用本發明之各種實施例，60個或更多的垂 直連接之電容器可以占有相同數量之封裝表面面積，而另 14 \本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " · (請先閱讀背面之注意事項再填寫本頁) 擎-裝---- 1T---------Φ. 586205 A7 ___B7_______ 五、發明說明（1Y ) 外可被連接電容器之數目是部份取決於電容器寬度對電容 器高度之比例。使用本發明之實施例，可以提供更多的旁 通電容而不會影響到封裝之大小。 在一實施例中，兩個或更多的垂直連接式電容器506 亦“橫向連接”在一起。追是思味者相鄰的個別電容器 506之某些端子518及/或516(圖5)是電性連接在一起，而 沒有依靠在封裝502之表面中或上之導電結構所形成之電 性連接。在其他之實施例中，電容器506並未橫向連接在 一起。 每一個橫向連接是介於其有相同極性之相鄰端子之間 。因此，第一個別電容器之正性端子可以被橫向連接至第 二相鄰個別電容器之正性端子。以此方式，可以跨越相鄰 的橫向連接之電容器端子之整列608而形成橫向電流路徑 。此等橫向連接結構與其優點將與圖7 —起更詳細的討論 〇 圖7說明圖6沿著截線A-A之積體電路封裝502與表 面安裝電容器506之一部分之橫截面圖式。如同先前所說 明，當電容器506是多層電容器時，其包括由一些介電材 料層所區隔之導電材料之多個平面702、704。這些導電平 面702、704是典型地被配置，使得交替之平面連接至在一 每一個電容器外部周圍之交替式導電端子706、708、710 、712。 在一實施例中，電容器506是垂直連接至封裝502上 之墊602，而意味著端子706、708之側表面及/或側面區 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------in----訂--------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 _____B7 ____ 五、發明說明（丨1) 段714是本質上平行於封裝之頂部或底部表面，並且側面 區段714是直接連接至墊602。墊602經由通孔716而電 性連接至封裝502中之電源與接地平面512、514。與端子 706、708相反，端子710、712並不直接連接至封裝502 之墊602。雖然顯示兩個電容器506之端子706、708是各 連接至三個墊，但是它們亦可被連接至更多或更少之墊。 在一實施例中，如同與圖6 —起說明者，一些或所有 的電容器506是橫向連接至一或更多之其他電容器506。 這在一實施例中是藉由在相鄰電容器506之相鄰端子之間 形成直接的電性連接而達成。此等直接的電性連接可以藉 由實體的接觸及/或藉由提供導電材料以連接相鄰端子而形 成。橫向連接可以在頂部端子710、712之間形成，並且亦 在底部端子706、708之間形成。以替代的方式，橫向連接 可以只在頂部端子710、712之間，或只在底部端子706、 708之間形成，但並不在兩組端子中均形成。 在一實施例中，在相鄰的電容器506之間存在少許或 不存在實體距離。在此實施例中，相鄰電容器506之端子 706、708、710、712之頂部及/或底部區段718彼此實體 接觸或彼此之間具有可忽略之距離。在另外的實施例中， 在電容器506之間存在不可忽略之距離，且其橫向連接是 跨越延伸之墊而形成。例如，此延伸之墊可以在實質上涵 蓋兩個相鄰標準尺寸之墊(例如標準尺寸墊602)之間所有的 距離。這使得電容器506可以設置於封裝上而在它們之間 具有相當於標準墊間距之距離。亦可使用較短或較長之延 16 本紙張尺度適用中國國家標準（CNS)A4規"格(210 X 297公釐） ——-------------訂-------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 ______B7____^__ 五、發明說明（//) 伸之墊。 在一貫施例中，橫向連接是使用導電材料72〇連接相 鄰5而子7〇6、708及/或710、712而達成。因爲端子706、 708疋如此的接近在一起，因此並未圖示出在此等端子之 間之導電材料。在各種貫施例中，導電材料72〇可以例如 是焊料或是一種固化之導電漿或黏接劑。除了形成端子至 端子的連接外，亦可使用導電材料720將端子7〇6、708連 接至封裝墊602，或可以個別的使用導電材料以達成端子 至墊以及端子至端子之連接。 在習知技術之系統中，個別的電容器並未橫向連接， 而是只經由封裝中之導電結構(例如墊、通孔、以及電源或 接地平面之組合)而互相連接。根據各種實施例，因爲電容 器506是直接經由橫向連接互相連接，且不只經由封裝中 之導電結構而互相連接，在電容器5〇6之間之橫向電感顯 著的降低。換句話說，電容器506之間之橫向電流基本上 是在橫向連接上承載，而不是在導電迴路上負載，此迴路 所具有之迴路面積是由此封裝之各種導電結構所限制。因 此，橫向連接已顯示將橫向電感由使用習知技術所產生之 數十個微微亨(picohenry)降低至幾分之幾微微亨（例如， 0.03PH/square或更少）。藉由使用橫向連接用以連接個別 電容器506中的導電平面702、704，而提供用於電力傳送 系統之高頻電流重分配網路。此高頻電流之有效重新分配 導致顯著降低之系統雜訊以及旁通電容器更有效之使用。 此外，藉由降低系統雜訊，此各種實施例可以增加製造良 17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 一 __ B7___ 五、發明說明（i f) 率以及減少所須旁通電容器的數目，因此可以降低成本。 在各種實施例中，例如與圖5至7 —起說明者，LSC 及/或DSC是垂直連接至封裝。還有在其他的實施例中， 個別之電容器可以以垂直連接的方式埋入封裝中。 圖8顯示根據本發明另一實施例之具有多個埋入電容 器804(ECC)之積體電路封裝802之橫截面圖。ECC 804可 以例如是陶瓷晶片電容器、有機電容器、積體電路電容器 或其他形式之個別電容器。 在一實施例中，ECC 804是垂直埋入於封裝802中。 這意味著此在ECC 804之第一側上之端子814是可供使用 被連接至例如是通孔808(在此稱爲“晶片側通孔”）之埋入 導電結構，此通孔延伸至封裝802之頂部表面(即，晶片側 )。在ECC804第二、對面的側面上之端子816可供使用被 連接至例如是通孔818(在此稱爲“接合側通孔”）之其他埋 入導電結構，其朝向封裝802之底部表面(即，接合側)延 伸。 所有的或一些晶片側端子804是經由晶片側通孔808 而連接至積體電路806中之一或多個負載。這使得ECC 804能夠提供旁通電容給積體電路806。此外，在一實施例 中，所有或一些接合側端子816被電性連接至一或多個 LSC 820。此電性連接至少是部份使用接合側通孔818及/ 或平面802、824或其他的軌線(trace)而達成。在另一實施 例中，端子816未連接至LSC 820。 此垂直之端子至通孔連接被製成使得電容器端子814 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------------訂---------^_^w. (請先閱讀背面之注意事項再填寫本頁) 586205 A7 ___B7___ 五、發明說明（it) 、816之側表面及/或側面區段(例如，圖4，區段416)本質 上平行於封裝802之頂部或底部表面。換句話說，ECC 804是埋入於封裝802中使得此由電容器之高度與長度(例 如，圖4，高度412與長度410)所界定之平面本質上平行 於封裝802之頂部或底部表面。建構習知技術之組件使得 埋入之電容器被水平地連接。本發明之各種實施例可以與 習知技術區別，因爲使用習知技術之水平連接方法，在電 容器之一側面以上之上的端子被連接至晶片側或接合側通 孔、此等端子被連接至頂部或底部端子區段，並且由電容 器之寬度與長度(例如，圖4，寬度408與長度412)所界定 之平面本質上平行於封裝之頂部或底部表面。 本發明之優點是垂直連接之ECC 804在LSC 820與晶 片806之間提供非常低的電感路徑。如同先前所說明在習 知技術之系統中，LSC(例如，圖1，LSC 108)是經由通孔( 例如，圖1，通孔110)以及電源與接地平面而連接至負載 。此等通孔具相當高的電感結構，其造成每一個LSC與積 體電路負載之間的供應與返回通孔迴路中大量的垂直(或迴 路)電感。此迴路電感傾向於將晶片外之電容器之響應時間 減緩。 反之，各種實施例之垂直連接式ECC 804至少取代此 等高電感通孔之至少一部份。由於在電容器804中之多個 導電平面具有非常低之橫向電感’ ECC 804顯著地降低在 LSC 820與晶片806之間的垂直電感。因此，垂直連接式 ECC 804顯示將由使用習知技術所產生之幾十個微微亨之 19 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公麓Ί " · ϋ ϋ n ϋ t I 一 a ϋ I ϋ ϋ ϋ ·ϋ I - (請先閱讀背面之注意事項再填寫本頁) 586205 A7 _________B7___ 五、發明說明（（1) 垂直電感減少至幾分之幾微微亨(例如，〇.〇3PH/Squre或更 少）。此等垂直連接式ECC可以顯著地，降低在發明背景 中所說明之第一等級的電壓降。此外，藉由降低垂直電感 且因此提高LSC 820與其他旁通電容器(未圖示)(其可以位 於中間件或印刷電路板上)之效能’此等各種的實施例亦可 顯著的降低第二等級的電壓降。 爲了容易說明起見，圖8並未完全顯示封裝802之各 種導電與非導電層。在實際的封裝設計中，一個或多個另 外的導電及/或非導電層可以存在於ECC 804之上、之下或 與其平行。這亦對在圖1〇、12與14中所說明的實施例 爲真實。爲了將在ECC 804與晶片負載之間之迴路電感最 小化，可以期望將ECC 804埋入儘可能的接近封裝802之 頂部表面（雖然這非絕對必要）。此等電容器可以被埋入於 單一封裝之一或多個層中。此外，雖然在圖8、10、12 與14中所說明之實施例顯示LSC與DSC是被水平連接至 封裝，LSC與DSC兩者或其中之一亦可如在此說明的被垂 直連接。 圖9顯示沿著圖8之截線A-A之積體電路封裝802之 一部份之橫截面圖。在圖9中所說明的實施例，除了電容 器804是埋入於封裝802中而不是被表面安裝於封裝以外 ，是類似於在圖6中說明之實施例。因此ECC 804之端子 814是連接至封裝802中之導電結構(例如，圖8之平面、 軌線及/或通孔808、818)，而不是被連接至封裝表面上之 塾。 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 -------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 _____^B7_ 五、發明說明（i(f ) 在實施例的結構中顯示，每六個電容器804之兩列被 垂直連接於封裝802中之導電結構(例如，圖8，通孔808 、818)。雖然在電容器804之列之間顯示有間隙(gap)，但 是此等列亦可更分開或更接近在一起(例如，此等列可以彼 此接觸）。此12個電容器804是沿著基本上平行的平面配 置。此四個端子之側面區段904是在每個電容器804上可 見’並且如同由交替之網狀線圖案所示，此等端子是在正 極與負極之間交替。 類似於在圖6中所說明的實施例，使用本發明之各種 實施例，在封裝502中在相同的橫截面封裝面積中所垂直 埋入於封裝502中之個別電容器可以較在使用習知技術方 法在封裝中所水平埋入之電容器更多。雖然在圖中只顯示 12個電容器804，亦可使用更多或更少之電容器。 在一實施例中，亦類似於在圖6中所說明的實施例， 兩個或更多的垂直埋入式電容器804亦被橫向連接在一起 。這意味著相鄰個別的電容器804之一些端子814及/或 816(圖8)是電性連接在一起，而沒有依靠由封裝802中導 電結構所形成之電性連接。此在相鄰ECC 804之端子814 及/或816之間的橫向連接(圖8)是以與在圖6及7中所討 論之類似的方式製成。在其他的實施例中，此等電容器 804並未橫向連接在一起。 在一實施例中，此橫向連接是在相鄰端子814及/或 816之間使用導電材料而達成(圖8)。在各種實施例中，此 導電材料例如是焊料或是一種固化導電漿或黏著劑。此導 21 才、紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 —-ΤΓ—-2Ζ--__ 五、發明說明（（1) 電材料亦可以被使用於將電容器804連接至封裝之內部_ 電結構，或可以使用導電材料之個別應用以達成端子至@ 裝與端子至端子之連接。 根據各種的實施例，因爲電容器804直接地經由橫@ 連接而作內部連接，而不只經由封裝內之導電結構作內音B 連接，因此電容器804之間的橫向電感顯著地降低。如胃 與圖6以及7 —起所描述之實施例，這造成顯著降低之系 統雜訊以及旁通電容器更有效的使用。此外，藉由降低$ 統雜訊，各種的實施例可以增加製造良率且減少所須旁通 電容器之數目，因此降低成本。 圖10顯示根據本發明另一實施例之具有多個ECC 1004、1006之積體電路封裝1002之橫截面圖。此在圖10 中所說明的實施例，除了 ECC 1004、1006並非均沿著平 行平面朝向之外，是類以於在圖8與9中所說明的實施例 。所不同的是，有一些ECC 1006是沿著對其他ECC 1004 垂直的平面朝向。 這是在圖11中作進一步的描述，其說明沿著圖10之 截線Α-Α之積體電路封裝1002之一部份之橫截面圖示。 如同以上提及，此圖顯示有一些ECC 1004是沿著第一平 行平面朝向，而其他之ECC 1006是沿著第二平行平面朝 向，此第二平行平面是垂直於第一平行平面。 圖10與11說明垂直及/或橫向連接之電容器可以被配 置於多個不同的方向中。這對於表面安裝與埋入之電容器 結構均是如此。 22 -----------* — — — — — — — ^« — 1 —----- f請先閱讀背面之ii意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 586205 A7 ____B7___ 五、發明說明 如同先前所提及，具有較以上所說明之八個端子之電 容器更多或更少端子之個別電容器亦可使用於各種的實施 例中。此外，具有在兩側面以上端子之電容器亦可使用於 各種實施例中。 在某些情形中，電容器可以有一或更多的端子在電容 器之一或更多側面之整個長度延伸。此等端子在此稱爲“ 延伸端子”。某些個別電容器之此延伸端子特性在一實施例 中被使用，以進一步改善橫向電感且提供經由封裝之另外 的DC分路。圖12至15顯示各種實施例，其中10個端子 之個別電容器被垂直連接且埋入於封裝中、提供另外的旁 通電容、低的橫向電感、在LSC與晶片負載之間低的電感 通路、以及經由封裝之另外直流(PC)分路。 圖12顯示根據本發明另一實施例之具有多個埋入電容 器1204之積體電路封裝1202之橫截面圖。如在圖12中 說明的實施例類似於在圖8與9中所說明的實施例，其中 ECC 1204垂直埋入於封裝1202中。然而，此在圖12中 說明的實施例不同之處在於，在兩側面上具有延伸端子 1206、1208之ECC 1204是埋入於封裝中，且此等延伸之 端子在晶片側通孔1210與接合側通孔1212之間提供連接 。基本上，延伸端子1206、1208之一端是連接至晶片側通 孔1210，且延伸端子1206、1208之另一端是連接至連接 側通孔1212。 此等晶片側至接合側之通孔連接是經由延伸之端子 1206、1208實施，其提供經由封裝之另外直流(DC)電流分 23 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 __B7___ 五、發明說明) 路。此等另外的DC分路在高電流應用中特別有用，雖然 它們在低電流應用中亦有用。此外’在一實施例中’具有 相同極性之相鄰延伸之端子1208被橫向連接。這在電容器 1204之列之間提供高頻電流重新分配路徑。此等橫向連接 將與圖13 —起詳細詩論。在其他的實施例中’相鄰電容 器1204之延伸端子1208未被橫向連接。 在一實施例中，ECC 1204亦包括沿著一或更多側面之 其他端子1214，此等側面垂直於延伸端子1206、1208所 存在之側面。此等另外的端子1214以在於圖8與9中所 描述的方式連接至晶片側通孔1210與接合側通孔1212。 因此電容器1204能在LSC 1216與晶片1218之間提供低 電感之高頻路徑。 雖然圖12說明一種10個端子之個別電容器1204 ’ 其在兩側面具有上之延伸端子1206、1208，以及在另外兩 側面之各側面上之四個另外的端子1214,亦可使用具有更 多或更少延伸端子及/或另外端子1214之電容器1204。例 如，在另一實施例中可以使用兩個端子之電容器，各只有 兩個延伸端子。 圖13說明圖12沿著截線A-A之積體電路封裝1202 之一部份之橫截面圖。此在圖13中所說明的實施例類似 於在圖9中所說明之實施例，但是除了不但另外的端子 1214是在電容器之列中橫向連接，而且ECC 1204之兩列 亦經由延伸之端子1208而橫向連接在一起。 24____ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 ____B7___ 五、發明說明（>飞） 此列至列之橫向連接是介於具有相同極性之相鄰端子 1218之間。以此方式，在電容器1204之兩列之間形成橫 向電流路徑1302，以及沿著每一列具有橫向電流路徑1304 。路徑1302與1304之間的差別是此延伸之端子路徑1302 在晶片側通孔與接合側通孔（例如，圖12之通孔1210、 1212)之間提供直接之連接，而另外的端子路徑1304在晶 片側通孔與接合側通孔之間不提供直接連接。 在圖12與圖13中所示的實施例顯示電容器1204之 列是彼此實體接觸。在其他的實施例中，電容器1204之列 在彼此之間可以具有不可忽略之距離，在電容器1204之列 之間可以形成一或多個橫向連接以跨越此距離。 在圖I2與13中所說明的實施例中，此用於直流電流 之供應與返回路徑是大約由電容器1204之長度分隔。換句 話說，如果延伸端子1208被使用於供應電流，且端子 1206被使用於返回電流，則迴路面積部份地由端子1208 與1206之間的距離來界定。此迴路面積造成供應與返回迴 路中某種數量之電感。在另一實施例中，此迴路面積並且 因此電感是藉由去除電容器列之間之橫向連接而降低，以 致能供應與返回路徑可以更近的在一起。此實施例是與圖 14與15 —起說明。 圖I4說明根據本發明另一實施例之具有多個埋入電容 器1404之積體電路封裝1402之橫截面圖。此在圖14中 所說明之實施例是類似於在圖12與13中所說明的實施例 ，其中在兩側上具有延伸端子1406、1408之ECC 1404是 ____ 25 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂·-------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 _ B7_ 五、發明說明（1) 埋入於封裝中，且此等延伸之端子在晶片側通孔141〇與接 合側通孔1412之間提供連接。然而，此在圖14中所說明 的實施例不同之處在於，延伸之端子M06、1408並未橫向 連接跨越電容器1404之列，且電容器1404被配置使得具 有相反極性之延伸端子1406、1408跨越電容器1404之列 而彼此相鄰。此等跨越列而彼此靠近的延伸端子1406、 1408在此被稱爲“內部延伸端子”。此等未鄰近跨越列之 其他端子的延伸端子1414、1416在此稱爲“外部延伸端 子，，。 在此實施例中，具有第一極性之內部延伸端子14〇6 作用爲用於直流電流之供應路徑，並且具有第二極性之外 部延伸端子1408作爲用於直流電流之返回路徑。不同於在 圖12與13中所說明之實施例，此用於供應與返回之迴路 面積是由列之間之距離而界定，而不是由電容器之內部與 外部延伸端子之間之距離(即，大約電容器之長度）所界定 。因此，當列被設置得靠近時，迴路之面積可以顯著地較 小，造成用於供應與返回迴路之顯著降低之電感。 在一實施例中，在封裝中提供另外的供應與返回路徑 用於外部延伸端子1414、1416。此等另外的供應與返回路 徑是經由另外的導電結構1418、1420實施，其靠近外部延 伸端子1414、1416。因此，例如，如果延伸端子1414作 爲DC供應路徑，則結構1418可以作用爲相關之直流返回 路徑。經由結構1418、1420提供另外之供應與返回路徑， 此直流供應與返回迴路面積可以顯著較小，造成與外部延 ______26 ___ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 ____B7___ 五、發明說明（/[) 伸端子1414、1416相關之電感之顯著降低。 在一實施例中，另外的供應與返回路徑1418、1420 可以是在封裝1412中平面之導電結構，其沿著本質上平行 之平面從外部延伸端子1414、1416配置。在另一實施例中 ，此另外的供應與返回路徑1418、1420可以由多個導電通 孔形成，其由外部延伸端子1414、1416垂直地經由本質上 平行的平面而進行。 圖15顯示圖14沿著截線A-A之積體電路封裝1402 之一部份之橫截面圖。此在圖15中所說明的實施例與在 圖13中說明的實施例類似，但除了以下的情形外，電容器 1404列並未橫向連接，雖然在每一列中此等電容器1404 之間仍然存在橫向連接。此外，第一列與第二列之內部延 伸端子1406、1408是相反的極性。這對於外部延伸端子 1414、1416而言亦爲真，並且在封裝1402中存在另外的 供應與返回導電結構1418、1420，以降低由此等外部延伸 端子1414、1416所部份地提供之電流路徑之電感。 在電容器1404之列之間有存在間隙1502使將第一列 之內部端子1406與第二列之內部端子1408電性隔離。類 似地，間隙1504亦存在於外部端子1414、1416與另外的 導電結構1418、1420之間。在一實施例中，此等間隙 1502、1504是以不導電材料塡入，雖然此等間隙亦可不塡 入。間隙1502、1504之寬度部份地界定在直流電流供應 與返回路徑之間之迴路區域。因此，在一實施例中，間隙 1502、1504被製成儘可能地小，然而仍確保可接受位準之 ___— _27 _ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---I---I--- 裝-- -----訂--------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 — ___B7___ 五、發明說明（Vf) 可靠度與製造良率。 在各種的實施例中，在圖5至15中所說明之每一個 電容器506、804、1204與1404可以是陶瓷電容器、鋁氧 化物電容器、有機電容器或是以許多其他技術所製之電容 器’而基於在此之描述對於熟知此項技術之人士將爲明顯 的。此外，電容器506、804、1004、1204與1404之實際 與相對之尺寸取決於設計與製造限制或其他因素可以大大 地改變。此外，電容器506、804、1004、1204與1404不 須要是長方形之形狀，它們可以採取多種不同的形狀(例如 ，正方形或多邊形）。 圖16說明根據本發明之一實施例之具有垂直連接電容 器之電子組件之製造方法之流程圖。此方法在方塊1602中 開始，其製造一或多層之電子殻體，以及一或多個導電結 構(例如，墊、通孔、及/或導電軌線、與平面）。此電子殼 體可以是例如積體電路封裝、其他形式之封裝、中間器、 印刷電路板、或其他形式之電子電路殻體。關於製造殼體 層之細節完全取決於所使用封裝技術之形式，而關於各種 封裝技術製造方法之討論是在本發明範圍之外。電子殻體 層之製造係造成堅固的結構，其具有導電墊於其表面及/或 其他外部或內部之導電結構上。 在方塊1604中，兩個或更多的個別電容器與電子殻 體垂直對齊。當個別電容器是LSC或DSC時’此垂直對 齊涉及將電容器對齊電子殻體表面上之墊。當此等個別電 容器是ECC時，垂直對準係涉及將電容器對齊通孔或其他 _ 28____ —-------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 586205 κι __Β7 ___ 五、發明說明 U) 內部導電結構。而當此封裝之導電結構是墊、通孔、或一 些其他的結構時，一或多個端子之側面區段對齊此導電結 構，以致於此側面區段所置放於上之電容器之側面本質上 平行於殻體之頂部表面或底部表面。 在垂直對齊此等電容器之後，此等電容器被連接至殼 體中之導電結構，在方塊1606中，使用焊料再熱流 (reflow)或其他的連接技術。在一實施例中，一或多個相鄰 的電容器之一或多個端子亦以橫向連接而連接在一起（例 如，於圖7中所示）。將此等電容器連接至殻體以及連接 至彼此可以在個別的製程下達成、或可以同時達成。例如 ，個別的電容器可以首先表面安裝至殻體墊，並且然後此 等相鄰電容器之端子可以在個別的製程中被橫向連接。以 替代的方式，此表面安裝與橫向連接可以例如藉由將墊與 相鄰之端子同時焊接在一起而同時實施。以替代的方式， 可以使用一種經固化之導電漿或黏著劑以提供電容器至墊 及/或橫向之連接。 當個別的電容器是ECC時，此等電容器可以對齊於部 份殻體之頂層上或是對齊於殻體中之凹處中。然後使用一 或數個製程將ECC垂直連接至殻體中之導電結構及/或彼 此橫向連接。在此等實施例中使用具有延伸端子之電容器 以提供直流分路(例如，如在圖12至15中所示），此等延 伸端子之末端被連接至電子殻體之導電結構。 在垂直連接此等個別的電容器之後，如果須要的話， 29 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 _____B7____ 五、發明說明（4) 殻體之製造在方塊1608中完成。在ECC的情形中，這可 以包括在ECC上設立圖案化之導電與介電材料之一或多個 其他的層，包括形成通孔及/或其他導電結構其提供電性連 接至ECC端子。此外，在與圖14與15 —起說明的實施 例中，這可以包括在殼體中設立另外的導電結構(例如，結 構1418，1420)。此製程然後結束。 如同先前說明，垂直連接電容器(例如在以上各種實施 例中所描述者），可以被包括於積體電路封裝、中間件、插 座、印刷電路板，及/或其他型式之電子電路殻體之上或之 中。圖17顯示積體電路封裝17〇4、中間件1706、插座 1708、以及印刷電路板1710，根據本發明之各種實施例其 每一個可以包括一或多組之垂直連接電容器。 從圖17之頂部開始，積體電路1702以積體電路封裝 1704作爲殻體。積體電路1702包括一或多個電路，其藉 由連接器(未圖示)而電性連接至積體電路封裝1704。 積體電路Π02可以是多種形式積體電路之任何一種 。在本發明之一實施例中，積體電路Π12是微處理器。在 其他的實施例中，積體電路1702可以是記憶體裝置、特殊 應用積體電路、數位信號處理器、或另外形式之裝置。在 所顯示的例子中，積體電路Π02是覆晶（flip drip)形式之 積體電路，這意味著在晶片上的輸入/輸出端子可以在晶片 表面上任何點產生。在將晶片準備好用於連接至積體電路 封裝1704之後，此晶片被翻轉反過來且經由焊料突起或焊 球而連接至積體電路封裝Π04之頂部表面上之相匹配之墊 ___30_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 ____B7__ 五、發明說明（f) 。以替代的方式，積體電路1702可以被繞線連接，而輸入 /輸出端子被連接至積體電路封裝1704,其使用連接線至 積體電路封裝1704之頂表面上之墊，或另外連接至封裝 1704 〇 積體電路Π02中之一或多個電路作用爲負載，它可 能須要旁通電容用於雜訊或輻射之抑制，及/或電壓衰減。 在本發明之一實施例中，此電容中之一些是由垂直連接之 DSC 1712、LSC 1714、及/或ECC 1716(其垂直地表面安裝 於封裝1704上及/或埋入於封裝1704中)而提供。以此方 式而提供一或多個層級之另外電容給積體電路1702。在其 他的實施例中，垂直連接式電容器Π18是表面安裝於及/ 或埋入於中間件1706、插座1708、及/或印刷電路板1710 之上及/或之中。 積體電路封裝1704使用例如是球格柵陣列(ball grid array)之焊料連接而連接至中間件1706。在另外的實施例 中可以使用一種接腳或其他形式之連接的將積體電路封裝 1704電性且實體地連接至中間件1706。 中間件1706是經由印刷電路板1710上之插座1708 連接至印刷電路板1710。在所顯示的例子中、中間件1706 包括接腳、其與插座1708中之互補接腳孔配對。以替代的 方式，中間件1706可以使用如是球格柵陣列連接之焊料連 接而電性與實體地連接至PC板1710。在還有另外其他的 實施例中，積體電路封裝1704可以不使用中間件而直接連 接至插座1708及/或PC板1710。在此種實施例中可以使 _31 _ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 __El_____ 五、發明說明（1 ) 用球格柵陣列^接腳將積體電路封裝1704與PC板1710 電性與實體地連接。連接積體電路封裝1704與PC板1710 之其他方式亦可使用於其他實施例中。 PC板1710可以例如是電腦或其他電子系統之母板。 因此，它作用爲媒介以供應電源、接地、以及信號給積體 電路1702。此等電源、接地與其他信號是經由在PC板 1710、插座1708、中間件1706、以及積體電路封裝1704 之上或之中的軌線或平面(未圖示)而供應。 以上所描述之結構與各種實施一起可以形成電子系統 之一部份。圖18說明根據本發明之實施例之電子系統。此 在圖18中所顯示的系統可以例如是電腦、無線或有線通 信裝置(例如電話、數據機、蜂巢電話、呼叫器、收音機等 )、電視、監視器、或事實上任何其他形式之可以受益於垂 直連接式電容器之使用的電子系統。 此電子系統包括電路1802、殻體1804、PC板1806、 以及電源1808。根據本發明之各種實施例，殻體1804及/ 或PC板1806包括一或多個導電結構連接至兩個或多個垂 直連接之個別電容器，其表面安裝於或埋入於殻體1804或 PC板1806之上或之中。 結論 以上已經說明了具有垂直連接電容器之電子組件與製 造此組件之方法之各種實施例，以及說明將此組件合倂於 電子系統中。此等各種實施例可以被用以降低存在介於 LSC、DSC、ECC或其他個別電容器結構之間之垂直與橫 ______32 _ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 586205 A7 ___ B7 ___ 五、發明說明 向電感。此外，藉由垂直連接電容器，更多的電容器可以 在殼體之相同表面面積或橫截面面積中連接。因此’可以 提供更多之電容給晶片或其他的負載而沒有增加殼體之大 小。在某些實施例中亦使用延伸之電容器端子以提供封裝 中其他之DC分路。 在各種實施例中，藉由將相鄰個別電容器之端子橫向 連接在一起來利用在多層電容器中非常低之橫向電感，而 不是依靠由封裝表面上或封裝中之導電結構所形成之電性 連接。此等橫向連接造成在LSC、DSC與ECC之間非常低 的橫向電感。藉由使用在此等個別電容器中多個導電平面 之間的橫向連接，此等各種實施例提供用於電力傳輸系統 之高頻電流重分配網路。 雖然以上尺寸與範圍的例子被認爲是典型的，但本發 明之各種實施例並不受限於此等尺寸與範圍。在本產業中 所認知的趨勢是爲了相關成本與表現之效益而一般性地減 少裝置之尺寸。 在以上詳細的說明中，參考所附圖式其形成此說明的 一部份，並且其中藉由特殊實施例之說明而顯示本發明可 以被實施。此等實施例被詳細地說明使得熟知此技術之人 士可以實施本發明。 熟知此技術之人士將體認任何被設計以達成相同目的 之配置，可以取代所顯示之特殊實施例。例如，雖然一些 圖示顯示將12個個別之電容器配置成兩列，但可以使用更 多或更少之電容器，且它們可以被配置於更多或更少之列 _____ 33___ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 586205 A7 五、發明說明（$丨 中及/或用其他圖案結構，包括直線、圓環或不規則形狀之 結構。 在此說明書中所說明之各種實施例是提供過多的晶片 外電谷給晶片。熟知此技術之人士根據在此所作的說明會 瞭解，本發明之方法與裝置亦可被使用於許多其他之應用 中，於此應用中期望具有低的垂直及/或橫向電感之電容器 結構。因此，所有這些應用是欲落在本發明之精神與範圍 內。 此申請案是包括本發明之任何之調整或變化°因>1 ’ 以上詳細的說明不被認爲具有限制性的意義’且熟知 術之人士將容易瞭解，關於本發明之零件與步驟之細節' 材料、以及配置(其已被描述與說明以便解釋本發明t本質 )之各種其他的改變可以被實施，而不會偏離在所附串請專 利範圍中所表達之本發明之精神與範圍。 (請先閱讀背面之注意事項再填寫本頁) Μ--------訂---------線ί 元件符號說明 102 積體電路封裝 104 積體電路晶片 106 晶片側電容器 108 接合側電容器 110 通孔 112 電源或接地平面 114 電源或接地平面 202 積體電路封裝 204 接合側電容器 34 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 586205 A7 B7 五、發明說明（ 206 208 302 304 306 308 310 408 410 412 502 504 506 508 墊 端子 晶片負載 電容器 晶片外電容器 電感器 電感器 寬度 長度 高度 積體電路封裝 電容器 電容器 積體電路 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 586205 A8 B8 C8 D8 六、申請專利範圍 1. 一種電子組件，其係包括： (請先閲讀背面之注意事項再塡寫本頁) 一殻體，其具有一或多個導電結構；以及 一連接至此殻體之第一個別電容器，此第一個別電容 器具有多個第一內部平面，其中一組多個第一內部平面電 性連接至此第一個別電容器外部第一側面上之一或多個第 一導電端子，並且其中一或多個第一導電端子之一或多個 第一側面區段被連接至該一或多個導電結構，使得第一側 面實質上平行於該殼體之頂部或底部平面。 2. 如申請專利範圍第1項之電子組件，其中該第一個 別電容器是表面安裝於該殻體，並且一或多個第一側面區 段被連接至該殻體之一表面上的一或多個墊。 3. 如申請專利範圍第1項之電子組件，其中該第一個 別電容器是埋入於該殼體中，且該一或多個第一側面區段 是連接至埋入於該殻體中之一或多個導電結構。 4. 如申請專利範圍第3項之電子組件，其中該第一個 別電容器亦包括在該第一個別電容器之第二側面上之一或 多個第二導電端子，並且其中第二側面是相對於第一側面 ，並且該一或多個第二導電端子之一或多個第二側面區段 被連接至該一或多個其他的導電結構。 5. 如申請專利範圍第3項之電子組件，其中該一或多 個導電結構是第一通孔，該些第一通孔係朝向該殻體之頂 部表面延伸。 6·如申請專利範圍第5項之電子組件，其中該第一個 別電容器亦包括在該第一個別電容器之第二側面上之〜或 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 586205 A8 B8 C8 D8 六、申請專利範圍 多個第二導電端子，並且其中該一或多個第二導電端子之 一或多個第二側面區段被連接至一或多個第二通孔，該些 第二通孔係朝向殻體之底部表面延伸。 7. 如申請專利範圍第ό項之電子組件，其中一或多個 另外個別的電容器被表面安裝於該底部表面’並且經由該 一或多個第二通孔而至少部份地電性連接至該一或多個第 二導電端子。 8. 如申請專利範圍第1項之電子組件，其中該第一個 別電容器亦包括第一延伸端子，其係延伸該第一個別電容 器的第二側面之長度，並且其中第二側面是垂直於第一側 面，並且該第一延伸端子之一末端被連接至一或多個第一 通孔，該些第一通孔係延伸朝向該殼體之頂部表面，並且 該第一延伸端子之另一端被連接至一或多個第二通孔，該 些第二通孔係朝向該殻體之底部表面延伸。 9. 如申請專利範圍第8項之電子組件，其更包括連接 至該殻體之第二個別電容器，該第二個別電容器具有第二 延伸端子，其中該第二延伸端子被橫向連接至該第一延伸 端子。 10. 如申請專利範圍第9項之電子組件，其中該第一個 別電容器與第二個別電容器是在垂直連接之個別電容器之 第一列中。 11. 如申請專利範圍第9項之電子組件，其中該第一個 別電容器是在垂直連接知個別電容器之第一^列中’並且該 第二個別電容器是在垂直連接知個別電容器之第二列中。 本紙張尺國家標準(CNS)A4規格(210 X 297公釐) I .............................0^—— (請先閲讀背面之注意事項再塡寫本頁) 、1τί 586205 i C8 D8 ___________ 六、申請專利範圍 12. 如申請專利範圍第8項之電子組件，其更包括連接 至該殼體之第二個別電容器，該第二個別電容器具有第二 延伸端子，其中該第一個別電容器是在垂直連接之個別電 容器之第一列中，並且該第二個別電容器是在垂直連接之 個別電容器之第二列中。 13. 如申請專利範圍第12項之電子組件，其中該第一 延伸端子具有與該第二延伸端子相反之極性，該第一延伸 端子與第二延伸端子是跨越該第一列與第二列而彼此相鄰 ，並且該第一延伸端子與第二延伸端子並未橫向連接在一 起。 14. 如申請專利範圍第13項之電子組件’其中該第一 個別電容器亦包括第三延伸端子，其係在該第一個別電容 器之第一^延伸端子的相對面上，該弟一^個別電谷益亦包括 第四延伸端子，其係在第二個別電容器之第二延伸端子的 相對面上；並且其中該殼體更包括一或多個非常接近該第 三延伸端子與第四延伸端子的另外的導電結構’其中該一 或多個另外的導電結構係提供供應或返回路徑’用於由該 第三延伸端子與第四延伸端子所承載之電流。 15. 如申請專利範圍第1項之電子組件，其更包括連接 至該殼體之一或多個另外的個別電容器’每一個另外的個 別電容器具有多個第二內部平面，其中一組多個第二內部 平面係電性連接至每一個另外的個別電容器之外部上之一 或多個第二導電端子，並且其中該一或多個第二導電端子 被橫向連接在一起，並且橫向連接至該第一個別電容器之 $張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----1........................ (請先閲讀背面之注意事項再填寫本頁) 訂-丨 586205 A8 B8 C8 D8 六、申請專利範圍 一或多個端子。 (請先閲讀背面之注意事項再塡寫本頁) 16. 如申請專利範圍第15項之電子組件，其中使用一 種導電材料將該一或多個第二導電端子與第一個別電容器 之一或多個端子橫向連接。 17. 如申請專利範圍第15項之電子組件，其中該第一 個別電容器與一或多個另外的個別電容器係形成第一列之 電容器。 18. 如申請專利範圍第1項之電子組件，其中該殻體是 積體電路封裝，並且該第一個別電容器是安裝於該積體電 路封裝之接合側上。 19. 如申請專利範圍第1項之電子組件，其中該殻體是 積電路封裝，並且該第一個別電容器是安裝於該積體電路 封裝之晶片側上。 20. 如申請專利範圍第1項之電子組件，其中該殻體是 積體電路封裝，並且該第一個別電容器是埋入於該積體電 路封裝中。 21. 如申請專利範圍第9項之電子組件，其中該第一個 別電容器是陶瓷晶片電容器。 22. 如申請專利範圍第1項之電子組件，其中該第一個 別電容器是有機電容器。 23. —種用於製造電子組件之方法，該方法係包括： 將一第一個別電容器對齊一電子殻體，其中該第一個 別電容器具有多個第一內部平面，一組多個第一內部平面 電性連接至該第一個別電容器之外部之第一側面上之一或 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐） 058892 ABCD 586205 六、申請專利範圍 (請先閲讀背面之注意事項再塡寫本頁) 多個第一導電端子，並且該一或多個第一導電端子之一或 多個第一側面區段係對齊一或多個導電結構，使得該第一 側面實質上平行於該殻體之頂部或底部平面；並且 將該第一個別電容器連接至該一或多個導電結構。 24. 如申請專利範圍第23項之方法，其中藉由將該第 一個別電容器表面安裝於該電子殼體，而將該第一個別電 容器連接至該電子殻體。 25. 如申請專利範圍第23項之方法，其中藉由將該第 一個別電容器埋入該電子殻體中，而將該第一個別電容器 連接至該電子殻體。 26. 如申請專利範圍第23項之方法，其更包括將一或 多個另外的電容器橫向連接至該第一個別電容器。 27. —種電子系統，其係包括： 一具有一或多個導電結構之殻體；以及 一連接至該殼體之第一個別電容器，該第一個別電容 器具有多個第一內部平面，其中一組多個第一內部平面電 性連接至該第一個別電容器之外部之第一側面上之一或多 個第一導電端子，並且其中該一或多個第一導電端子之一 或多個第一側面區段被連接至一或多個導電結構，使得該 第一側面實質上平行於該殻體之頂部或底部平面。 28. 如申請專利範圍第27項之電子系統，其中該第一 個別電容器是埋入於該殻體中。 29. 如申請專利範圍第27項之電子系統，其中該第一 個別電容器是安裝於該殻體之表面上。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 586205 A8 B8 C8 D8 六、申請專利範圍 30.如申請專利範圍第27項之電子系統，其更包括一 電性連接至該殻體的微處理器。 6_ — 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------------------0^---------------1T----------------t· (請先閲讀背面之注意事項再填寫本頁)
TW091112592A 2001-06-26 2002-06-11 Electronic assembly with vertically connected capacitors and manufacturing method TW586205B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/892,273 US6713860B2 (en) 2002-02-01 2001-06-26 Electronic assembly and system with vertically connected capacitors

Publications (1)

Publication Number Publication Date
TW586205B true TW586205B (en) 2004-05-01

Family

ID=25399696

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091112592A TW586205B (en) 2001-06-26 2002-06-11 Electronic assembly with vertically connected capacitors and manufacturing method

Country Status (7)

Country Link
US (1) US6907658B2 (zh)
JP (1) JP2005521231A (zh)
KR (1) KR100616384B1 (zh)
CN (1) CN100358138C (zh)
MY (1) MY126191A (zh)
TW (1) TW586205B (zh)
WO (1) WO2003003456A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479629B (zh) * 2010-06-09 2015-04-01 Lsi Corp 電力網格之最佳化
US10568200B2 (en) 2017-06-22 2020-02-18 Shanghai Zhaoxin Semiconductor Co., Ltd. Printed circuit board and semiconductor package structure
TWI686112B (zh) * 2017-06-22 2020-02-21 上海兆芯集成電路有限公司 印刷電路板和半導體封裝結構

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US8330270B1 (en) 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
WO2004004000A1 (ja) * 2002-06-26 2004-01-08 Fujitsu Limited 半導体装置への電源接続構造
US7317622B2 (en) * 2002-12-31 2008-01-08 Intel Corporation Method and apparatus for supplying power to a semiconductor device using a capacitor DC shunt
US7233061B1 (en) 2003-10-31 2007-06-19 Xilinx, Inc Interposer for impedance matching
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
US7791210B2 (en) * 2003-11-05 2010-09-07 Lsi Corporation Semiconductor package having discrete non-active electrical components incorporated into the package
US7345359B2 (en) * 2004-03-05 2008-03-18 Intel Corporation Integrated circuit package with chip-side signal connections
US20050205292A1 (en) * 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
FI20041680A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
US7339263B2 (en) * 2004-06-28 2008-03-04 Intel Corporation Integrated circuit packages, systems, and methods
US20060000542A1 (en) * 2004-06-30 2006-01-05 Yongki Min Metal oxide ceramic thin film on base metal electrode
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure
US20060099803A1 (en) * 2004-10-26 2006-05-11 Yongki Min Thin film capacitor
US20060091495A1 (en) * 2004-10-29 2006-05-04 Palanduz Cengiz A Ceramic thin film on base metal electrode
US7417869B1 (en) * 2005-01-13 2008-08-26 Apple Inc. Methods and systems for filtering signals
US7294904B1 (en) 2005-02-10 2007-11-13 Xilinx, Inc. Integrated circuit package with improved return loss
KR100674842B1 (ko) * 2005-03-07 2007-01-26 삼성전기주식회사 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
US7375412B1 (en) * 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US7629269B2 (en) * 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
US7435627B2 (en) * 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
CN1925720B (zh) * 2005-09-01 2010-04-14 日本特殊陶业株式会社 布线基板、电容器
JP4838068B2 (ja) 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
JP2007080592A (ja) * 2005-09-12 2007-03-29 Fujitsu Component Ltd 半導体装置実装用ソケット
JP4860990B2 (ja) * 2005-11-29 2012-01-25 キヤノン株式会社 回路接続構造およびプリント回路板
US7778039B2 (en) 2006-05-08 2010-08-17 Micron Technology, Inc. Substrates, systems, and devices including structures for suppressing power and ground plane noise, and methods for suppressing power and ground plane noise
TWI321970B (en) * 2007-01-31 2010-03-11 Advanced Semiconductor Eng Package stucture with embedded capacitor and applications thereof
US7462038B2 (en) * 2007-02-20 2008-12-09 Qimonda Ag Interconnection structure and method of manufacturing the same
KR100905862B1 (ko) * 2007-02-26 2009-07-02 삼성전기주식회사 집적된 적층형 칩 커패시터 모듈 및 이를 구비하는 집적회로 장치
US8395902B2 (en) * 2008-05-21 2013-03-12 International Business Machines Corporation Modular chip stack and packaging technology with voltage segmentation, regulation, integrated decoupling capacitance and cooling structure and process
CN101631425B (zh) * 2008-07-15 2012-08-29 鸿富锦精密工业（深圳）有限公司 电路板及其共存布线方法
US8242608B2 (en) * 2008-09-30 2012-08-14 Altera Corporation Universal bump array structure
WO2010059724A2 (en) * 2008-11-20 2010-05-27 Qualcomm Incorporated Capacitor die design for small form factors
FI20095110A0 (fi) 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
JP2010212595A (ja) * 2009-03-12 2010-09-24 Murata Mfg Co Ltd パッケージ基板
CN102754208A (zh) 2009-11-30 2012-10-24 飞思卡尔半导体公司 旁路电容器电路以及提供用于集成电路管芯的旁路电容的方法
KR20110139983A (ko) * 2010-06-24 2011-12-30 삼성전자주식회사 반도체 패키지
FR2963478B1 (fr) * 2010-07-27 2013-06-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
KR101131105B1 (ko) * 2010-12-16 2012-04-03 주식회사 세미콘테스트 반도체 검사 장치
US8717773B2 (en) * 2011-03-04 2014-05-06 General Electric Company Multi-plate board embedded capacitor and methods for fabricating the same
US8622752B2 (en) * 2011-04-13 2014-01-07 Teradyne, Inc. Probe-card interposer constructed using hexagonal modules
US8498129B1 (en) * 2011-06-10 2013-07-30 Altera Corporation Power distribution network
EP2761655B1 (en) 2011-09-30 2021-10-20 Intel Corporation Interlayer communications for 3d integrated circuit stack
KR101942523B1 (ko) * 2011-11-09 2019-01-25 엘지전자 주식회사 집적회로패키지 및 이를 구비하는 미디어 장치
CN102842564B (zh) * 2012-09-12 2014-06-25 矽力杰半导体技术(杭州)有限公司 集成开关电源的倒装封装装置及其倒装封装方法
US9215807B2 (en) 2012-09-25 2015-12-15 Apple Inc. Small form factor stacked electrical passive devices that reduce the distance to the ground plane
JP2014192225A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
US9949381B2 (en) 2013-07-15 2018-04-17 Stmicroelectronics (Grenoble 2) Sas Electronic device with at least one impedance-compensating inductor and related methods
US9628052B2 (en) * 2014-02-18 2017-04-18 Qualcomm Incorporated Embedded multi-terminal capacitor
US9502490B2 (en) 2014-05-21 2016-11-22 Qualcomm Incorporated Embedded package substrate capacitor
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
US9472425B2 (en) * 2015-03-19 2016-10-18 Qualcomm Incorporated Power distribution improvement using pseudo-ESR control of an embedded passive capacitor
FR3053528B1 (fr) * 2016-06-30 2018-11-02 Safran Electronics & Defense Dispositif electronique ayant une banque integree de composants passifs
US11636978B2 (en) * 2017-05-15 2023-04-25 KYOCERA AVX Components Corporation Multilayer capacitor and circuit board containing the same
TWI686111B (zh) * 2017-06-22 2020-02-21 上海兆芯集成電路有限公司 印刷電路板和半導體封裝結構
CN108417570A (zh) * 2018-05-15 2018-08-17 深圳市国微电子有限公司 一种电源模组
US11532906B2 (en) * 2018-06-29 2022-12-20 Intel Corporation Hybrid socket for higher thermal design point processor support
CN112312656B (zh) * 2019-07-30 2022-09-20 宏启胜精密电子(秦皇岛)有限公司 内埋电路板及其制作方法
CN110676185A (zh) * 2019-09-12 2020-01-10 无锡江南计算技术研究所 一种细节距bga新型封装结构与滤波电容设计方法
CN110662352A (zh) * 2019-10-28 2020-01-07 维沃移动通信有限公司 一种电路板装置及其加工方法和移动终端
CN110705202B (zh) * 2019-11-21 2022-11-15 无锡江南计算技术研究所 一种面向封装与印制板的系统级电源完整性设计方法
US11812545B2 (en) * 2020-01-08 2023-11-07 Delta Electronics (Shanghai) Co., Ltd Power supply system and electronic device
CN113098234B (zh) 2020-01-08 2022-11-01 台达电子企业管理（上海）有限公司 供电系统
DE102020208214A1 (de) * 2020-07-01 2022-01-05 Zf Friedrichshafen Ag Leiterplatte, Inverter, Kraftfahrzeug sowie Verfahren zur Herstellung einer Leiterplatte
US11302656B2 (en) * 2020-07-24 2022-04-12 Qualcomm Incorporated Passive device orientation in core for improved power delivery in package
US20220367430A1 (en) * 2021-05-17 2022-11-17 Mediatek Inc. Semiconductor package structure

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122295A (ja) * 1986-11-12 1988-05-26 株式会社村田製作所 電子部品内蔵多層セラミツク基板
JPS63302595A (ja) * 1987-06-02 1988-12-09 Murata Mfg Co Ltd チップ部品の取付構造
JPH0756906B2 (ja) * 1988-03-08 1995-06-14 北陸電気工業株式会社 回路基板
US4852227A (en) * 1988-11-25 1989-08-01 Sprague Electric Company Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge
US5444298A (en) * 1993-02-04 1995-08-22 Intel Corporation Voltage converting integrated circuit package
JPH0864310A (ja) * 1994-08-26 1996-03-08 Matsushita Electric Ind Co Ltd フィルタ内蔵コネクタ
EP0732107A3 (en) * 1995-03-16 1997-05-07 Toshiba Kk Screen device for circuit substrate
JP3245329B2 (ja) * 1995-06-19 2002-01-15 京セラ株式会社 半導体素子収納用パッケージ
JPH10290136A (ja) * 1997-04-15 1998-10-27 Soshin Denki Kk ノイズフィルタ
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
JP3669404B2 (ja) * 1997-09-08 2005-07-06 株式会社村田製作所 多層セラミック基板の製造方法
JP3129261B2 (ja) * 1997-11-25 2001-01-29 株式会社村田製作所 多層セラミック基板の製造方法
JPH11103013A (ja) * 1997-09-25 1999-04-13 Ngk Spark Plug Co Ltd チップ部品実装回路基板及びその製造方法
JPH11317490A (ja) * 1997-10-16 1999-11-16 Hitachi Ltd 半導体素子搭載基板
US6272020B1 (en) * 1997-10-16 2001-08-07 Hitachi, Ltd. Structure for mounting a semiconductor device and a capacitor device on a substrate
US5973928A (en) * 1998-08-18 1999-10-26 International Business Machines Corporation Multi-layer ceramic substrate decoupling
JP2000124352A (ja) * 1998-10-21 2000-04-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3522571B2 (ja) * 1999-03-05 2004-04-26 日本特殊陶業株式会社 配線基板
JP3489729B2 (ja) * 1999-11-19 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
US6388207B1 (en) * 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
JP2002252297A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置
US6713860B2 (en) * 2002-02-01 2004-03-30 Intel Corporation Electronic assembly and system with vertically connected capacitors
US6847527B2 (en) * 2001-08-24 2005-01-25 3M Innovative Properties Company Interconnect module with reduced power distribution impedance
US6803649B1 (en) * 2003-05-16 2004-10-12 Intel Corporation Electronic assembly

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479629B (zh) * 2010-06-09 2015-04-01 Lsi Corp 電力網格之最佳化
US10568200B2 (en) 2017-06-22 2020-02-18 Shanghai Zhaoxin Semiconductor Co., Ltd. Printed circuit board and semiconductor package structure
US10568198B2 (en) 2017-06-22 2020-02-18 Shanghai Zhaoxin Semiconductor Co., Ltd. Printed circuit board and semiconductor package structure
US10568199B2 (en) 2017-06-22 2020-02-18 Shanghai Zhaoxin Semiconductor Co., Ltd. Printed circuit board and semiconductor package structure
TWI686112B (zh) * 2017-06-22 2020-02-21 上海兆芯集成電路有限公司 印刷電路板和半導體封裝結構

Also Published As

Publication number Publication date
WO2003003456A3 (en) 2003-09-18
MY126191A (en) 2006-09-29
US6907658B2 (en) 2005-06-21
JP2005521231A (ja) 2005-07-14
KR20040015760A (ko) 2004-02-19
US20040027813A1 (en) 2004-02-12
KR100616384B1 (ko) 2006-08-28
WO2003003456A2 (en) 2003-01-09
CN1610971A (zh) 2005-04-27
CN100358138C (zh) 2007-12-26

Similar Documents

Publication Publication Date Title
TW586205B (en) Electronic assembly with vertically connected capacitors and manufacturing method
US6713860B2 (en) Electronic assembly and system with vertically connected capacitors
US6717277B2 (en) Electrical assembly with vertical multiple layer structure
US6532143B2 (en) Multiple tier array capacitor
US7580269B2 (en) Apparatus for supplying power to a semiconductor device using a capacitor DC shunt
US20040022038A1 (en) Electronic package with back side, cavity mounted capacitors and method of fabrication therefor
US6418029B1 (en) Interconnect system having vertically mounted passive components on an underside of a substrate
US20150022985A1 (en) Device-embedded package substrate and semiconductor package including the same
KR100543853B1 (ko) 확장 표면 랜드를 갖는 커패시터 및 그 제조 방법
US6556453B2 (en) Electronic circuit housing with trench vias and method of fabrication therefor
TW569252B (en) Electronic assembly with laterally connected capacitors and manufacturing method
WO2020256773A1 (en) Semiconductor device with die bumps aligned with substrate balls
US20060118936A1 (en) Circuit module component mounting system and method
JP2004281683A (ja) 受動部品付き半導体パッケージ実装構造およびその実装方法
JP2003309244A (ja) 混成集積回路装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees