JP2005217199A - 信号線回路装置 - Google Patents
信号線回路装置 Download PDFInfo
- Publication number
- JP2005217199A JP2005217199A JP2004022203A JP2004022203A JP2005217199A JP 2005217199 A JP2005217199 A JP 2005217199A JP 2004022203 A JP2004022203 A JP 2004022203A JP 2004022203 A JP2004022203 A JP 2004022203A JP 2005217199 A JP2005217199 A JP 2005217199A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- circuit device
- dielectric layer
- line circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
【解決手段】 信号線回路装置102は、実装基板120上に配置される。信号線回路装置102は、誘電体層104と、誘電体層104の表面に形成された信号線106と、実装基板120と誘電体層104との間に形成され、信号線106と実装基板120との間に空隙を生じさせるスペーサ(半田130またはフォトソルダレジスト132)と、を含む。
【選択図】 図3
Description
ここで、誘電体層4の表面には信号線6が形成され、誘電体層4の裏面にはグランド線8が形成される。また、図示していないが、誘電体層4の表面には半導体素子や受動素子等の回路素子が配置され、回路素子を覆うモールド樹脂14が形成される。
ここで、増幅器201は、入力回路200と、トランジスタ202と、コイル204と、信号線回路装置102と、出力回路206とにより構成される。入力回路200は、トランジスタ202のベースに接続され、出力回路206は、コレクタに接続される。また、トランジスタ202のコレクタには、コイル204および信号線回路装置102が接続される。トランジスタ202のエミッタは接地される。信号線回路装置102の構成の詳細は後述するが、信号線回路装置102は、信号線とグランド線とにより構成されるマイクロストリップ線路を含む。ここで、増幅器201の特性は、トランジスタ202の特性やコイル204の特性によって変動するが、信号線回路装置102の信号線の長さを調整することにより増幅器201の特性の変動を低減することができる。
図6(a)、図7(a)、および図8(a)は、マイクロストリップライン型の信号線回路装置102を示す。図6(b)、図7(b)、および図8(b)は、コプラナー型の信号線回路装置102を示す。
まず、図9(a)に示すように、金属箔400上にフォトレジスト401を形成し、信号線106を形成する領域において金属箔400を露出させる。次いで電解めっき法等により、金属箔400の露出面に信号線106を形成する。つづいて、図9(b)に示すように、信号線106上に、表面にグランド線108が形成された誘電体層104を貼り付ける。その後、グランド線108と同時に形成される図示しないパターン上に回路素子等を配置し、つづいて回路素子をモールド樹脂114で封止する(図9(c))。
まず、図9を参照して説明したのと同様、金属箔400上にフォトレジストを形成し、所定の領域において金属箔400を露出させ、配線パターン(不図示)を形成する。つづいて、金属箔400上に、表面に導電箔が設けられた絶縁体層134を形成する。その後、エッチングにより導電箔をパターニングし、絶縁体層134上に信号線106を形成する(図10(a))。その後、信号線106上に、表面にグランド線108が形成された誘電体層104を貼り付ける(図10(b))。絶縁体層134と誘電体層104とは、同じ材料により構成することができる。その後、グランド線108と同時に形成される図示しないパターン上に回路素子等を配置し、つづいて回路素子をモールド樹脂114で封止する(図10(c))。
Claims (6)
- 誘電体層と、
前記誘電体層の一方の面に形成された信号線と、
前記誘電体層の前記一方の面に設けられ、前記誘電体層の一方の面側に他の部材が配置されたときに、前記信号線と当該他の部材との間に空隙を生じさせるスペーサと、
を含むことを特徴とする信号線回路装置。 - 基板と、
前記基板表面に形成された導電部材と、
前記基板上に配置された誘電体層と、
前記誘電体層の一方の面に形成された信号線と、
前記基板と前記誘電体層との間に設けられ、信号線と前記基板との間に空隙を生じさせるスペーサと、
を含むことを特徴とする信号線回路装置。 - 請求項1または2に記載の信号線回路装置において、
前記スペーサは、前記信号線の膜厚よりも厚く形成されたことを特徴とする信号線回路装置。 - 請求項1乃至3いずれかに記載の信号線回路装置において、
前記信号線は、前記誘電体層と接する面とは反対の面において、露出して形成されたことを特徴とする信号線回路装置。 - 請求項1乃至3いずれかに記載の信号線回路装置において、
前記信号線は、前記誘電体層を構成する材料よりも誘電率が低い絶縁材料により覆われたことを特徴とする信号線回路装置。 - 請求項1乃至5いずれかに記載の信号線回路装置において、
前記誘電体層の前記一方の面とは反対面に配置された回路素子と、
前記誘電体層の前記反対面において、回路素子を封止する封止樹脂と、
をさらに含むことを特徴とする信号線回路装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004022203A JP2005217199A (ja) | 2004-01-29 | 2004-01-29 | 信号線回路装置 |
TW093136245A TWI280680B (en) | 2004-01-29 | 2004-11-25 | Signal line circuit device |
US11/045,936 US7468645B2 (en) | 2004-01-29 | 2005-01-28 | Signal line circuit device |
CNA2008100909216A CN101252814A (zh) | 2004-01-29 | 2005-01-31 | 布线基板 |
CNB200510006199XA CN100390980C (zh) | 2004-01-29 | 2005-01-31 | 信号线电路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004022203A JP2005217199A (ja) | 2004-01-29 | 2004-01-29 | 信号線回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005217199A true JP2005217199A (ja) | 2005-08-11 |
Family
ID=34905615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004022203A Pending JP2005217199A (ja) | 2004-01-29 | 2004-01-29 | 信号線回路装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2005217199A (ja) |
CN (1) | CN101252814A (ja) |
TW (1) | TWI280680B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010212654A (ja) * | 2008-10-06 | 2010-09-24 | Kyocera Corp | 電子部品搭載用パッケージおよびそれを用いた電子装置 |
JP2011049190A (ja) * | 2009-08-25 | 2011-03-10 | Kyocera Corp | 電子部品搭載用パッケージおよび電子装置 |
JP2016515202A (ja) * | 2013-03-15 | 2016-05-26 | シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft | 媒体の誘電特性を求めるためのセンサおよび方法 |
JP2016167529A (ja) * | 2015-03-10 | 2016-09-15 | 日本電信電話株式会社 | 高周波パッケージ |
US10499071B2 (en) | 2011-08-16 | 2019-12-03 | Vantrix Corporation | Dynamic bit rate adaptation over bandwidth varying connection |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106332434B (zh) * | 2015-06-24 | 2019-01-04 | 鹏鼎控股(深圳)股份有限公司 | 柔性线路板及其制作方法 |
CN105119634B (zh) * | 2015-08-24 | 2017-11-21 | 小米科技有限责任公司 | 信号传输装置及终端 |
CN105159856B (zh) * | 2015-08-24 | 2019-03-29 | 小米科技有限责任公司 | 信号传输装置及终端 |
-
2004
- 2004-01-29 JP JP2004022203A patent/JP2005217199A/ja active Pending
- 2004-11-25 TW TW093136245A patent/TWI280680B/zh not_active IP Right Cessation
-
2005
- 2005-01-31 CN CNA2008100909216A patent/CN101252814A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010212654A (ja) * | 2008-10-06 | 2010-09-24 | Kyocera Corp | 電子部品搭載用パッケージおよびそれを用いた電子装置 |
JP2011049190A (ja) * | 2009-08-25 | 2011-03-10 | Kyocera Corp | 電子部品搭載用パッケージおよび電子装置 |
US10499071B2 (en) | 2011-08-16 | 2019-12-03 | Vantrix Corporation | Dynamic bit rate adaptation over bandwidth varying connection |
JP2016515202A (ja) * | 2013-03-15 | 2016-05-26 | シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft | 媒体の誘電特性を求めるためのセンサおよび方法 |
US10317444B2 (en) | 2013-03-15 | 2019-06-11 | Siemens Aktiengesellschaft | Sensor and method for determining a dielectric property of a medium |
JP2016167529A (ja) * | 2015-03-10 | 2016-09-15 | 日本電信電話株式会社 | 高周波パッケージ |
Also Published As
Publication number | Publication date |
---|---|
TW200525813A (en) | 2005-08-01 |
TWI280680B (en) | 2007-05-01 |
CN101252814A (zh) | 2008-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7468645B2 (en) | Signal line circuit device | |
US7569924B2 (en) | Semiconductor device and manufacturing method thereof | |
US7615856B2 (en) | Integrated antenna type circuit apparatus | |
US7952183B2 (en) | High capacity memory with stacked layers | |
JP3232562B2 (ja) | 電磁干渉抑制部品および電磁干渉抑制回路 | |
US20080003846A1 (en) | Circuit board unit | |
US20210159166A1 (en) | Semiconductor device | |
US5249098A (en) | Semiconductor device package with solder bump electrical connections on an external surface of the package | |
US6476465B2 (en) | Integrated circuit package for mounting | |
JP2005217199A (ja) | 信号線回路装置 | |
US6359536B1 (en) | High frequency multi-layer module with electronic component receiving aperture and conductive via | |
US7884443B2 (en) | Semiconductor device having a mounting substrate with a capacitor interposed therebetween | |
JP4010881B2 (ja) | 半導体モジュール構造 | |
JP2003109819A (ja) | インダクタを有する半導体装置 | |
JP2008078184A (ja) | 高周波チップ搭載用多層配線板および高周波回路モジュール | |
JP2003086755A (ja) | ハイブリッドモジュール | |
US20030107444A1 (en) | Oscillator and electronic apparatus using the same | |
JP2005109037A (ja) | 半導体装置 | |
US10512173B1 (en) | Wiring board | |
JPH1197820A (ja) | 電磁シールド用導体パターンが形成された回路基板 | |
JPH10125997A (ja) | 半導体レーザモジュール | |
US9774296B2 (en) | Crystal unit, oscillator, and method for fabricating the crystal unit | |
US9929692B2 (en) | Crystal unit, oscillator, and method for fabricating the crystal unit | |
JP2005191411A (ja) | 高周波集積回路装置 | |
JP3405341B2 (ja) | 圧電発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |