JP2001284460A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2001284460A JP2001284460A JP2000100767A JP2000100767A JP2001284460A JP 2001284460 A JP2001284460 A JP 2001284460A JP 2000100767 A JP2000100767 A JP 2000100767A JP 2000100767 A JP2000100767 A JP 2000100767A JP 2001284460 A JP2001284460 A JP 2001284460A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring pattern
- supply wiring
- power
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 半導体集積回路装置において、電源配線パタ
ーンの占有面積を抑える。 【解決手段】 リング形状の電源配線パターンではな
く、十字形状の電源配線パターンＶＤＤ、ＶＳＳを設け
る。この電源配線パターンＶＤＤ、ＶＳＳは、互いに異
なる配線層に設けられた直線配線パターン同士がビアホ
ールによって接続されて十字形状部分を構成している。
この電源配線パターンＶＤＤ、ＶＳＳで供給される電源
によって動作する複数の回路ブロックについては、より
電力を必要とする回路ブロック（ハッチングが付されて
いるセル領域１１）を十字形状の交叉点近傍に配置す
る。
ーンの占有面積を抑える。 【解決手段】 リング形状の電源配線パターンではな
く、十字形状の電源配線パターンＶＤＤ、ＶＳＳを設け
る。この電源配線パターンＶＤＤ、ＶＳＳは、互いに異
なる配線層に設けられた直線配線パターン同士がビアホ
ールによって接続されて十字形状部分を構成している。
この電源配線パターンＶＤＤ、ＶＳＳで供給される電源
によって動作する複数の回路ブロックについては、より
電力を必要とする回路ブロック（ハッチングが付されて
いるセル領域１１）を十字形状の交叉点近傍に配置す
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
に関し、特に外部から供給される電源を半導体集積回路
装置内部に供給するための電源配線パターンの構成に関
する。
に関し、特に外部から供給される電源を半導体集積回路
装置内部に供給するための電源配線パターンの構成に関
する。
【０００２】
【従来技術】一般に、Embedded arrayやSOG (sea of ga
te)型のゲートアレイ（gate array）等の半導体集積回
路装置は、外部から電源が供給されることによって、所
望の動作を実現する。この電源は、電源配線パターンに
よって供給するのが通常である。この配線パターンの設
計は、自動配置配線技術によって行われている。
te)型のゲートアレイ（gate array）等の半導体集積回
路装置は、外部から電源が供給されることによって、所
望の動作を実現する。この電源は、電源配線パターンに
よって供給するのが通常である。この配線パターンの設
計は、自動配置配線技術によって行われている。
【０００３】図３には、電源配線パターンの配置例が平
面図によって示されている。同図を参照すると、本例の
電源配線パターンはリング形状に配線されている。すな
わち、プラス側の電源を供給するための電源配線パター
ンＶＤＤと、マイナス側の電源を供給するための電源配
線パターンＶＳＳとがそれぞれリング形状に配線されて
いる。そして、その配線されたリングの内側部分には、
セル領域１０が設けられている。このセル領域１０は、
複数のＭＳＩ（Ｍａｃｒｏ Ｓｃａｌｅ Ｉｎｔｅｇｒ
ａｔｅｄ Ｃｉｒｃｕｉｔ）セル１によって構成されて
いる。
面図によって示されている。同図を参照すると、本例の
電源配線パターンはリング形状に配線されている。すな
わち、プラス側の電源を供給するための電源配線パター
ンＶＤＤと、マイナス側の電源を供給するための電源配
線パターンＶＳＳとがそれぞれリング形状に配線されて
いる。そして、その配線されたリングの内側部分には、
セル領域１０が設けられている。このセル領域１０は、
複数のＭＳＩ（Ｍａｃｒｏ Ｓｃａｌｅ Ｉｎｔｅｇｒ
ａｔｅｄ Ｃｉｒｃｕｉｔ）セル１によって構成されて
いる。
【０００４】複数のＭＳＩセルのうち、ハッチングが付
されているセル領域１１は、他のセル領域（ハッチング
が付されていないセル領域）よりも大きな電源電力を必
要とする領域である。この大きな電源電力を必要とする
領域については、電源配線パターンＶＤＤ又はＶＳＳか
ら更に配線パターン１００等を延ばし、この配線パター
ン１００等によって電源供給するのである。
されているセル領域１１は、他のセル領域（ハッチング
が付されていないセル領域）よりも大きな電源電力を必
要とする領域である。この大きな電源電力を必要とする
領域については、電源配線パターンＶＤＤ又はＶＳＳか
ら更に配線パターン１００等を延ばし、この配線パター
ン１００等によって電源供給するのである。
【０００５】なお、同図中のＫは、互いに異なる配線層
にそれぞれ設けられた配線パターン同士を電気的に接続
するためのビアホール（Ｖｉａ Ｈｏｌｅ）である。本
例では、このビアホールＫを用いて異なる配線層に設け
られている配線同士を接続することにより、矩形のリン
グ形状の電源配線パターンを形成している。
にそれぞれ設けられた配線パターン同士を電気的に接続
するためのビアホール（Ｖｉａ Ｈｏｌｅ）である。本
例では、このビアホールＫを用いて異なる配線層に設け
られている配線同士を接続することにより、矩形のリン
グ形状の電源配線パターンを形成している。
【０００６】
【発明が解決しようとする課題】上述した図３に示され
ているように、電源配線パターンをリング形状にした場
合、次のような欠点がある。すなわち、図４に示されて
いるように、リング形状に配線された電源配線パターン
ＶＤＤ及びＶＳＳの外側部分にも、ＭＳＩセルを複数含
むセル領域２０が設けられている場合を考える。このよ
うな電源配線パターン構成の場合、大きな電源電力を必
要とするセル領域が、リング形状に配線された電源配線
パターンの内外にそれぞれ存在することになる。
ているように、電源配線パターンをリング形状にした場
合、次のような欠点がある。すなわち、図４に示されて
いるように、リング形状に配線された電源配線パターン
ＶＤＤ及びＶＳＳの外側部分にも、ＭＳＩセルを複数含
むセル領域２０が設けられている場合を考える。このよ
うな電源配線パターン構成の場合、大きな電源電力を必
要とするセル領域が、リング形状に配線された電源配線
パターンの内外にそれぞれ存在することになる。
【０００７】このような場合、大きな電源電力を必要と
するセル領域を隣接させて配置しようとしても、幅の広
いリング形状の電源配線パターンが妨げとなり、それら
を接近させて配置することができない。したがって、リ
ング形状の電源配線パターンから幅の広い電源配線パタ
ーンを延ばし、それらの各領域まで設ける必要がある。
すると、この電源配線パターンは、多くの面積を占有す
ることになり、集積化を進める上で大きな障害になると
いう欠点がある。
するセル領域を隣接させて配置しようとしても、幅の広
いリング形状の電源配線パターンが妨げとなり、それら
を接近させて配置することができない。したがって、リ
ング形状の電源配線パターンから幅の広い電源配線パタ
ーンを延ばし、それらの各領域まで設ける必要がある。
すると、この電源配線パターンは、多くの面積を占有す
ることになり、集積化を進める上で大きな障害になると
いう欠点がある。
【０００８】また、図５に示されているように、リング
形状の電源配線パターンの中央付近に、大きな電源電力
を必要とするセル領域１１ａが設けられている場合、こ
のセル領域１１ａに対して電源を供給するために、距離
の長い配線パターン１００ａを電源配線パターンＶＤＤ
又はＶＳＳから延ばして設ける必要がある。このような
配線を行った場合、配線パターン１００ｂを介して外部
から供給される電源電圧は、リング形状の電源配線パタ
ーンを中継して大きく迂回した後、配線パターン１００
ａに与えられることになる。
形状の電源配線パターンの中央付近に、大きな電源電力
を必要とするセル領域１１ａが設けられている場合、こ
のセル領域１１ａに対して電源を供給するために、距離
の長い配線パターン１００ａを電源配線パターンＶＤＤ
又はＶＳＳから延ばして設ける必要がある。このような
配線を行った場合、配線パターン１００ｂを介して外部
から供給される電源電圧は、リング形状の電源配線パタ
ーンを中継して大きく迂回した後、配線パターン１００
ａに与えられることになる。
【０００９】このように迂回して配線パターンを設けた
場合、予め定められている電源スペックを満たすために
過剰な面積を必要とする。この結果、電源配線パターン
は、多くの面積を占有することになり、集積化を進める
上で大きな障害になるという欠点がある。
場合、予め定められている電源スペックを満たすために
過剰な面積を必要とする。この結果、電源配線パターン
は、多くの面積を占有することになり、集積化を進める
上で大きな障害になるという欠点がある。
【００１０】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は電源配線パタ
ーンの占有面積を抑えることのできる半導体集積回路装
置を提供することである。
るためになされたものであり、その目的は電源配線パタ
ーンの占有面積を抑えることのできる半導体集積回路装
置を提供することである。
【００１１】
【課題を解決するための手段】本発明による半導体集積
回路装置は、外部から供給される電源を自装置内部に供
給するための電源配線パターンを含む半導体集積回路装
置であって、前記電源配線パターンは十字形状部分を有
することを特徴とする。そして、前記電源配線パターン
は、互いに異なる配線層に設けられた直線配線パターン
同士がビアホールによって接続されて前記十字形状部分
を構成していることを特徴とする。また、前記供給され
る電源によって動作する複数の回路ブロックを更に含む
場合、前記複数の回路ブロックのうち、より電力を必要
とする回路ブロックを前記十字形状の交叉点近傍に配置
する。
回路装置は、外部から供給される電源を自装置内部に供
給するための電源配線パターンを含む半導体集積回路装
置であって、前記電源配線パターンは十字形状部分を有
することを特徴とする。そして、前記電源配線パターン
は、互いに異なる配線層に設けられた直線配線パターン
同士がビアホールによって接続されて前記十字形状部分
を構成していることを特徴とする。また、前記供給され
る電源によって動作する複数の回路ブロックを更に含む
場合、前記複数の回路ブロックのうち、より電力を必要
とする回路ブロックを前記十字形状の交叉点近傍に配置
する。
【００１２】要するに、本集積回路装置では、電源配線
パターンをリング形状にするのではなく、十字形状にす
るのである。こうすることにより、大きく迂回せずに電
源を供給でき、電源配線パターンの占有面積を抑えるこ
とができる。この結果、集積化をより進めることができ
る。
パターンをリング形状にするのではなく、十字形状にす
るのである。こうすることにより、大きく迂回せずに電
源を供給でき、電源配線パターンの占有面積を抑えるこ
とができる。この結果、集積化をより進めることができ
る。
【００１３】
【発明の実施の形態】次に、図面を参照して本発明の実
施の形態について説明する。なお、以下の説明において
参照する各図では、他の図と同等部分は同一符号によっ
て示されている。
施の形態について説明する。なお、以下の説明において
参照する各図では、他の図と同等部分は同一符号によっ
て示されている。
【００１４】図１は本発明による半導体集積回路装置の
実施の一形態を示す構成図である。同図においても半導
体集積回路装置の構成が平面図によって示されている。
同図に示されているように、本実施形態による半導体集
積回路装置は、リング形状の電源配線パターンではな
く、十字形状の電源配線パターンＶＤＤ及びＶＳＳを有
している。電源配線パターンＶＤＤは、プラス側の電源
を供給するための配線パターンであり、電源配線パター
ンＶＳＳは、マイナス側の電源を供給するための配線パ
ターンである。電源配線パターンＶＤＤは、互いに異な
る配線層にそれぞれ設けられている２つの直線配線パタ
ーンＤ１とＤ２とがビアホールＶＨ１によって接続され
ることによって、十字形状の配線パターンを構成してい
る。同様に、電源配線パターンＶＳＳは、互いに異なる
配線層にそれぞれ設けられている２つの直線配線パター
ンＳ１とＳ２とがビアホールＶＨ２によって接続される
ことによって、十字形状の配線パターンを構成してい
る。直線配線パターン同士は同一の配線層に設けても良
い。しかし、複数種類の電源を供給する場合には、本例
のように複数の配線層に設けた直線配線パターンをビア
ホールで接続するのが配線設計上、得策である。
実施の一形態を示す構成図である。同図においても半導
体集積回路装置の構成が平面図によって示されている。
同図に示されているように、本実施形態による半導体集
積回路装置は、リング形状の電源配線パターンではな
く、十字形状の電源配線パターンＶＤＤ及びＶＳＳを有
している。電源配線パターンＶＤＤは、プラス側の電源
を供給するための配線パターンであり、電源配線パター
ンＶＳＳは、マイナス側の電源を供給するための配線パ
ターンである。電源配線パターンＶＤＤは、互いに異な
る配線層にそれぞれ設けられている２つの直線配線パタ
ーンＤ１とＤ２とがビアホールＶＨ１によって接続され
ることによって、十字形状の配線パターンを構成してい
る。同様に、電源配線パターンＶＳＳは、互いに異なる
配線層にそれぞれ設けられている２つの直線配線パター
ンＳ１とＳ２とがビアホールＶＨ２によって接続される
ことによって、十字形状の配線パターンを構成してい
る。直線配線パターン同士は同一の配線層に設けても良
い。しかし、複数種類の電源を供給する場合には、本例
のように複数の配線層に設けた直線配線パターンをビア
ホールで接続するのが配線設計上、得策である。
【００１５】このように、電源配線パターンを十字形状
にすることにより、より大きな電源電力を必要とするセ
ル領域（ハッチングが付されているセル領域）に、大き
く迂回せずに電源を供給できる。この結果、電源配線パ
ターンの占有面積を抑えることができる。同一のパター
ン幅で電源配線パターンを作成した場合、電源配線パタ
ーンの総面積は、リング形状にしたときの１／２以下の
面積で済む。よって、装置の集積化をより進めることが
できるのである。
にすることにより、より大きな電源電力を必要とするセ
ル領域（ハッチングが付されているセル領域）に、大き
く迂回せずに電源を供給できる。この結果、電源配線パ
ターンの占有面積を抑えることができる。同一のパター
ン幅で電源配線パターンを作成した場合、電源配線パタ
ーンの総面積は、リング形状にしたときの１／２以下の
面積で済む。よって、装置の集積化をより進めることが
できるのである。
【００１６】ここで、ハッチングが付されている、より
大きな電源電力を必要とする回路ブロックであるＭＳＩ
セルは、交叉点（ビアホールの設けられている部分）の
近傍（根元付近）にできるだけ接近させて設ければ良
い。このように配置すれば、配線パターンの無駄な迂回
を避けることができる。なお、ここで、交叉点の近傍と
は、例えば、図２に示されている破線３０の範囲内の領
域である。
大きな電源電力を必要とする回路ブロックであるＭＳＩ
セルは、交叉点（ビアホールの設けられている部分）の
近傍（根元付近）にできるだけ接近させて設ければ良
い。このように配置すれば、配線パターンの無駄な迂回
を避けることができる。なお、ここで、交叉点の近傍と
は、例えば、図２に示されている破線３０の範囲内の領
域である。
【００１７】本例では、図１に示されているように、互
いに電圧値の異なる電源をそれぞれ供給する電源配線パ
ターンＶＳＳ、ＶＤＤを設けている。そして、電源配線
パターンＶＳＳ、ＶＤＤについての交叉点であるビアホ
ールＶＨ１、ＶＨ２は近傍に設けられている。このよう
に、複数の電源配線パターンを接近させて設けているの
で、電源配線パターンの配線設計が容易になる。
いに電圧値の異なる電源をそれぞれ供給する電源配線パ
ターンＶＳＳ、ＶＤＤを設けている。そして、電源配線
パターンＶＳＳ、ＶＤＤについての交叉点であるビアホ
ールＶＨ１、ＶＨ２は近傍に設けられている。このよう
に、複数の電源配線パターンを接近させて設けているの
で、電源配線パターンの配線設計が容易になる。
【００１８】また本例では、電源配線パターンを十字形
状としているが、これに限らず枝となるパターンを設け
てツリー形状（木形状）としても良い。
状としているが、これに限らず枝となるパターンを設け
てツリー形状（木形状）としても良い。
【００１９】請求項の記載に関し、本発明は更に以下の
態様をとり得る。
態様をとり得る。
【００２０】（１）前記電源配線パターンを複数有し、
これら複数の電源配線パターンによって互いに電圧値の
異なる電源をそれぞれ供給するようにしたことを特徴と
する請求項１〜３のいずれかに記載の半導体集積回路装
置。
これら複数の電源配線パターンによって互いに電圧値の
異なる電源をそれぞれ供給するようにしたことを特徴と
する請求項１〜３のいずれかに記載の半導体集積回路装
置。
【００２１】（２）前記複数の電源配線パターンは、前
記十字形状の交叉点同士が互いに近傍に設けられている
ことを特徴とする（１）記載の半導体集積回路装置。
記十字形状の交叉点同士が互いに近傍に設けられている
ことを特徴とする（１）記載の半導体集積回路装置。
【００２２】
【発明の効果】以上説明したように本発明は、電源配線
パターンをリング形状とせずに十字形状にすることによ
り、大きく迂回せずに電源を供給でき、電源配線パター
ンの占有面積を抑えることができるという効果がある。
この結果、集積化をより進めることができるという効果
がある。
パターンをリング形状とせずに十字形状にすることによ
り、大きく迂回せずに電源を供給でき、電源配線パター
ンの占有面積を抑えることができるという効果がある。
この結果、集積化をより進めることができるという効果
がある。
【図１】本発明による半導体集積回路装置の実施の一形
態を示す構成図である。
態を示す構成図である。
【図２】図１の半導体集積回路装置におけるＭＳＩセル
の配置を説明するための図である。
の配置を説明するための図である。
【図３】従来の半導体集積回路装置の構成を示す図であ
る。
る。
【図４】図３の半導体集積回路装置の欠点を説明するた
めの図である。
めの図である。
【図５】図３の半導体集積回路装置の他の欠点を説明す
るための図である。
るための図である。
１ ＭＳＩセル １１，１１ａ，２０ セル領域 １００，１００ａ，１００ｂ 配線パターン Ｄ１，Ｄ２，Ｓ１，Ｓ２ 直線配線パターン ＶＤＤ，ＶＳＳ 電源配線パターン ＶＨ１，ＶＨ２ ビアホール
Claims (3)
- 【請求項１】 外部から供給される電源を自装置内部に
供給するための電源配線パターンを含む半導体集積回路
装置であって、前記電源配線パターンは十字形状部分を
有することを特徴とする半導体集積回路装置。 - 【請求項２】 前記電源配線パターンは、互いに異なる
配線層に設けられた直線配線パターン同士がビアホール
によって接続されて前記十字形状部分を構成しているこ
とを特徴とする請求項１記載の半導体集積回路装置。 - 【請求項３】 前記供給される電源によって動作する複
数の回路ブロックを更に含み、前記複数の回路ブロック
のうち、より電力を必要とする回路ブロックを前記十字
形状の交叉点近傍に配置したことを特徴とする請求項１
又は２記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000100767A JP2001284460A (ja) | 2000-04-03 | 2000-04-03 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000100767A JP2001284460A (ja) | 2000-04-03 | 2000-04-03 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001284460A true JP2001284460A (ja) | 2001-10-12 |
Family
ID=18614917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000100767A Withdrawn JP2001284460A (ja) | 2000-04-03 | 2000-04-03 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001284460A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203187A (ja) * | 2004-12-24 | 2006-08-03 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8716834B2 (en) | 2004-12-24 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including antenna |
-
2000
- 2000-04-03 JP JP2000100767A patent/JP2001284460A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203187A (ja) * | 2004-12-24 | 2006-08-03 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8716834B2 (en) | 2004-12-24 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including antenna |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6613611B1 (en) | ASIC routing architecture with variable number of custom masks | |
| JP4786836B2 (ja) | 配線接続部設計方法及び半導体装置 | |
| US6242767B1 (en) | Asic routing architecture | |
| US7755110B2 (en) | Architecture of function blocks and wirings in a structured ASIC and configurable driver cell of a logic cell zone | |
| JP2014528649A (ja) | 複数のプログラマブル領域を有するゲートアレイ構造 | |
| US7768768B2 (en) | Semiconductor device including power switch and power reinforcement cell | |
| US6294927B1 (en) | Configurable cell for customizable logic array device | |
| JP4254059B2 (ja) | 半導体集積回路の設計方法 | |
| US6885043B2 (en) | ASIC routing architecture | |
| JPH09293844A (ja) | 高密度ゲートアレイセル構造およびその製造方法 | |
| JPH0494556A (ja) | 集積回路のセルレイアウト方法 | |
| JP2005093575A (ja) | 半導体集積回路装置と配線レイアウト方法 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JP2001284460A (ja) | 半導体集積回路装置 | |
| JP3180612B2 (ja) | 半導体集積回路 | |
| US7648912B1 (en) | ASIC customization with predefined via mask | |
| EP0069762A4 (en) | UNIVERSAL INTERCONNECTION SUBSTRATE. | |
| US6323526B1 (en) | Semiconductor integrated circuit | |
| JPH10189743A (ja) | 半導体集積回路及び半導体集積回路の配線レイアウト方法 | |
| JP4279955B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH08213577A (ja) | 半導体集積回路装置 | |
| JP2003058592A (ja) | 集積回路の電源配線設計方法 | |
| JPH0475665B2 (ja) | ||
| JP2005217314A (ja) | 半導体集積回路 | |
| JPH03116868A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |