JPH09293844A - 高密度ゲートアレイセル構造およびその製造方法 - Google Patents

高密度ゲートアレイセル構造およびその製造方法

Info

Publication number
JPH09293844A
JPH09293844A JP9000167A JP16797A JPH09293844A JP H09293844 A JPH09293844 A JP H09293844A JP 9000167 A JP9000167 A JP 9000167A JP 16797 A JP16797 A JP 16797A JP H09293844 A JPH09293844 A JP H09293844A
Authority
JP
Japan
Prior art keywords
gate
array
wiring
cell
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9000167A
Other languages
English (en)
Inventor
Jonathan C Park
シー．パーク ジョナサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JPH09293844A publication Critical patent/JPH09293844A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 より高度で、Ｐ型およびＮ型デバイスの立上
り時間と立下り時間とが平衡してなり、ソース・ドレイ
ンとの多数のコンタクトを可能にすること。 【解決手段】 ゲートアレイセル構造は、種々のトラッ
クピッチで配された配線トラックを備えるようになって
おり、その構造の密度を増大させるようになっている。
ゲートセルにおいて、第２金属層に形成された配線トラ
ックに対して、デバイスを垂直な向きに配置することに
よって、その第２金属層における有孔率を増大させる。
一ゲートセルの範囲内で、Ｎ型デバイスをＰ型デバイス
よりも小さくなるように形成し、Ｎ型デバイスとＰ型デ
バイスとの立上り時間および立下り時間が平衡したデバ
イスを作製する。また、第２金属層に形成された配線ト
ラックに対して、デバイスを垂直な向きに配置すること
により、ソース・ドレインに対する接続点を増やす。デ
バイスを電源に接続する際に、多数の接続点を設け、実
行抵抗を下げるとともに、デバイスの信頼性を向上させ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ゲートアレイセル
構造の分野に関し、特に高密度ゲートアレイセル構造お
よびその製造方法に関するものである。
【０００２】
【従来の技術】ゲートアレイは、顧客の特別な機能を実
行する集積回路を作製するために広く使用されている。
ゲートアレイでできた半導体デバイスは、基本パターン
中に設計され、かつ金属領域間の相互接続が顧客の特別
な機能を果たすようにウェハ中に形成されてできてい
る。従って、集積回路の半導体デバイスは、金属領域パ
ターンを形成するために必要とされる比較的短い時間だ
けで、顧客の要求する論理機能を果たすように相互接続
され得る。
【０００３】基本パターン中に予め設けられたトランジ
スタおよび他の能動デバイスを、所望の機能を果たすよ
うな配置をなすように相互接続する金属配線工程は、通
常、１または２以上の金属層と、その金属層と半導体領
域とを接続するコンタクトパターンと、連続する金属パ
ターンを相互接続する配線パターンとを使用して行われ
る。
【０００４】消費電力がさらに少なく、さらなる高密度
化（高集積化）およびさらなる高信頼性を有するデバイ
スが要求される。しかしながら、集積回路のデザインル
ールには、トランジスタの相互接続についてのたくさん
の制約が有り、より一層の高密度化を図る設計を行う上
で妨げとなっている。例えば、ゲートアレイの設計は、
ポリシリコンの最小幅寸法、ポリシリコン間の最小距
離、金属配線の最小幅寸法、金属配線間の最小距離、コ
ンタクトに要する最小寸法、配線経路に要する最小寸
法、および種々の連続する層上における垂直方向の配置
に関する制約を満足しなければならない。ゲートアレイ
セル構造の設計者は、一アレイにおけるゲートセルを接
続する配線トラックのトラックピッチを、全ての最小間
隔のうちで最も大きいものを満たす一定の値に定める。
図４および図５について、これらの制約が理解される。
【０００５】図４は、従来のゲートアレイのセルを示す
概略図であり、従来のゲートアレイにおけるいくつかの
制約を説明するための図である。このセルは、チップ上
にタイルパターン状に何度も複製されてなるもので、ト
ランジスタのゲートアレイ電極用のポリシリコン層のパ
ターン（ゲートパターン）１０を多数備えている。Ｐ型
デバイスはＰ型拡散領域１２に形成され、またＮ型デバ
イスはＮ型拡散領域１４に形成されている。図４におい
て、領域１６はＰ型ウェルの引出領域、領域１８はＮ型
ウェルの引出領域である。
【０００６】図４に示すゲートセルの下半部には、相互
接続された複数のコンポーネントが配置されており、ナ
ンド（ＮＡＮＤ）ゲートやアンド（ＡＮＤ）ゲートやノ
ア（ＮＯＲ）ゲートやオア（ＯＲ）ゲートのようなデバ
イスをゲートセル内に構成している。ゲートセルのコン
ポーネントは、複数の金属層を介して相互に接続されて
デバイスを構成している。ゲートセルの、デバイスを構
成するコンポーネントの主要な相互接続は、第１金属層
により形成されている。しかしながら、以下に説明する
理由により、デバイスの相互接続をゲートセル内で完成
するために、第２金属層の使用が必要となることがあ
る。
【０００７】図４に示す例では、ゲートセルの下半部に
おけるコンポーネントは、第１金属層の第１金属配線に
より互いに接続されており、入力ポートＡ，Ｂおよび出
力ポートＺを有するナンド（ＮＡＮＤ）ゲートを構成し
ている。これらの相互接続線は、図４において、点（ド
ット）を付した領域で示されている。そのナンド（ＮＡ
ＮＤ）ゲートのデバイスに対するＶＳＳおよびＶＤＤの
電源バス（２０，２２）は、図４に示すように、ゲート
セルを横切って垂直に延びている。これら２つの電源バ
ス２０，２２間の水平な領域に対して、少なくとも第１
金属層によりなされるゲートセル内での相互接続の総量
は、電源バス２０，２２により制限されている。このよ
うに、電源バスの配置に起因して第１金属層における相
互接続性に限界が生じるため、ゲートセル内で相互接続
してデバイスを構成するためには、通常、第２金属層が
必要となる。デバイスを構成するために、第２金属層に
て第２金属配線を使用すると、従来のゲートアレイ構造
における“有孔率”の問題が発生する。
【０００８】図５には、配線カラム２８により分離され
たセル配置カラム２６に、複数のセル２４が並べて配置
された状態が示されている。セル２４を通る水平な配線
トラック３０（図４参照）は、第２金属層の延びる方向
に設けられている。これらの配線トラック（以降、ｍ２
配線トラックと称する）３０は、ゲートセル２４間の水
平方向の接続のために用いられている。垂直な配線トラ
ック（図４参照、以降ｍ１配線トラックと称する）３２
は、ゲートセル２４を通って配線カラム２８において垂
直な方向に延びている。これらのｍ１配線トラック３２
は、第１金属層に形成されている。
【０００９】第２金属層を使用してゲートセル内でデバ
イスを構成することにより引き起こされる問題は、図４
および図５についてなされた説明により明らかとなる。
図４に示す例では、３本のｍ２配線トラックがデバイス
を通っている。第２金属配線を用いてゲートセルのコン
ポーネントを相互接続することによりデバイスを構成す
ると、あるゲートセルのデバイスを別のゲートセルのデ
バイスに接続するために、水平に延びるｍ２配線トラッ
ク３０を有効に利用することができなくなる。換言すれ
ば、ｍ２配線トラック３０は、封鎖されてしまう。３本
のｍ２配線トラック３０がデバイスを通って延び、かつ
電源バス２０，２２間の相互接続に利用可能な総量が制
限された状況において、３本のｍ２配線トラック３０
は、デバイスの構成を完成するために必要な第２金属配
線によって封鎖されてしまう。そのようなセル内には
“通過経路”が殆どないか全くないので、このようなセ
ルは“有孔率が低い”とみなされる。
【００１０】図５の例に示すように、セルの有孔率が低
いと、デバイスどうしを接続する経路を決める際に、た
くさんの回り道を設けなければならない。図５の例で
は、ゲートセル２４Ａのデバイスをゲートセル２４Ｂの
デバイスに接続するために、セル内にデバイスが形成さ
れておらず、通過経路を設けることができるゲートセル
へ曲がりくねって配線する経路が必要となる。そして、
配線カラム２８の第１金属層へ接続され、それから第２
金属層においてゲートセル２４Ｂの第２のデバイスへ水
平に接続される。
【００１１】
【発明が解決しようとする課題】しかしながら、上述し
たゲートアレイセル構造では、Ｐ型デバイスとＮ型デバ
イスが同じサイズであるため、Ｐ型およびＮ型デバイス
の立上り時間と立下り時間が不均衡になるなど、たくさ
んの不都合が生じる。セル配線によって引き起こされる
制約のため、Ｐ型拡散領域とＮ型拡散領域の相対的なサ
イズを変えることは困難である。また、上述したゲート
アレイセル構造では、さらなる高密度化は困難である。
というのは、最小の設計規格に合わせて、垂直および水
平の両方向において、配線トラック間に一定のトラック
ピッチが設定されるからである。また、上述したゲート
アレイセル構造では、有孔率が低いため、通常、電源バ
スは個々のデバイスに一箇所でのみ接続されている。そ
のため、比較的実効抵抗が高く、また接続箇所が一箇所
であるがゆえに比較的信頼性が低い。
【００１２】本発明は、上記問題点を解決するためにな
されたもので、より高密度で、またＰ型およびＮ型デバ
イスの立上り時間と立下り時間とが平衡してなり、さら
にソース・ドレインとの多数のコンタクトが可能なゲー
トアレイセル構造を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記目的およびその他の
目的は、本発明の具体例によって達成されるものであ
り、その具体例は、複数のゲートセルよりなるアレイを
有するゲートアレイセル構造を備え、これらのゲートセ
ルには内部コンポーネントが設けられているものであ
る。第１金属層は、ゲートセル内で内部コンポーネント
どうしを相互接続して、デバイスを構成する。第１金属
層に形成された一群の第１金属配線トラックは、相互に
平行でかつゲートセルのアレイを横切って垂直な方向に
延びている。一群の第２金属配線トラックを有する第２
金属層は、相互に平行でかつゲートセルのアレイを横切
って水平に延びている。前記一群の第１金属配線トラッ
クおよび前記一群の第２金属配線トラックのうちの少な
くとも一方は、その一群の中で種々のピッチを有してい
る。
【００１４】第１の金属配線トラックおよび第２の金属
配線トラックの一方または両方においてトラックピッチ
を変えることによって可能となる利点は、さらなる高密
度化（高集積化）が達成されるであろう、ということで
ある。本発明は、個々の設計法則を満たすようにトラッ
クピッチを変えるが、しかし、最も大きなトラックピッ
チを要求する設計法則を満たすために、すべてのトラッ
クピッチを同じには設定しない。この理由は、要求され
る配線間隔がセル配置カラムのような他の領域における
配線間隔よりも狭い配線カラムのような領域では、より
密に配線することが達成されるかも知れないからであ
る。ゲートアレイセル構造をより密に形成するという点
において、全面的な配線経路の総量が減少するので、よ
り優れた性能を有し、かつより一層チップサイズを小さ
くすることが可能となる。これは、配線を行うために使
用される金属がより少なくなるため、電力消費量の減少
をもたらす。また、より小さなチップとともに、結果と
してチップ歩留りの増大を伴って、より小さなダイが使
用されるかもしれない。
【００１５】本発明のもう一つの特徴であるゲートアレ
イセル構造の製造方法は、一アレイ内に複数のゲートセ
ルが形成され、かつ第１金属層内の第１金属配線ととも
に、選択されたゲートセル群でもってデバイスが形成さ
れることによりなされる。アレイ上を垂直な方向に延び
る配線トラックに沿って配線されてなる第１金属配線で
もって、デバイスの選択されたゲートセル群が相互接続
される。第１金属層における配線トラックのトラックピ
ッチは可変である。第２金属層内の第２金属配線でもっ
て、デバイスの選択されたゲートセル群が相互接続され
る。この第２金属配線は、アレイ上を水平な方向に延び
る配線トラックに沿って配線されている。第２金属層に
おける配線トラックのトラックピッチも可変である。
【００１６】本発明のもう一つの特徴は、以前から言わ
れてきた要求を満たすものであり、複数のゲートセルを
有し、それらのうちの少なくとも幾つかはＮ型デバイス
とＰ型デバイスの両方を有しており、Ｐ型デバイスがＮ
型デバイスよりも大きくなっているゲートアレイセル構
造である。ある具体例では、Ｐ型デバイスおよびＮ型デ
バイスは、それぞれ、Ｐ型デバイスの動作時の立上り時
間がＮ型デバイスの動作時の立下り時間に略等しくなる
ような大きさである。
【００１７】ゲートアレイセル構造においてＮ型デバイ
スとＰ型デバイスを平衡にすることは、立下り時間と立
上り時間がより一層等しくなるように近づくので、性能
が改善される。
【００１８】本発明のさらなる特徴においては、以前か
ら言われてきた要求を満たすものであり、ゲートアレイ
セル構造は、複数のゲートセルよりなるアレイを有して
おり、これらのゲートセルには内部コンポーネントが設
けられているものである。第１金属層は、ゲートセル内
で内部コンポーネントどうしを相互接続して、ゲートセ
ル内でデバイスを構成する。第１金属層に形成された一
群の第１金属配線トラックは、相互に平行でかつゲート
セルのアレイを横切って垂直な方向に延びている。第２
金属層は、相互に平行でかつゲートセルのアレイを横切
って水平に延びる一群の第２金属配線トラックを有して
いる。ゲートセルは、前記一群の第２金属配線トラック
に対して垂直方向を向いている。電源バスは、第１金属
層内で垂直方向に延びている。電源接続ラインは、第２
金属層内に形成され、電源バスと、ゲートセル内のデバ
イス群のうちの電力を供給すべきあるデバイス群とに接
続されている。個々のデバイスのうちの少なくとも幾つ
かは、多数の接続点を介して電源接続ラインに接続され
ている。
【００１９】一群の第２金属配線トラックに対してゲー
トセルを垂直方向に向けることによって、本発明の具体
例において説明するように、第２金属層におけるゲート
セルの有孔率が相対的に高くなる。このことは、第２金
属層を利用して電源接続ラインを形成することを可能と
するとともに、デバイスに電力を供給するための多数の
接続点を設けることを可能とする。このように多数の接
続点を設けることによって、実効抵抗が下がり（従っ
て、チップの電力消費量が減る）、かつデバイスに対す
る電源接続の信頼性が増大する。
【００２０】ゲートセルが一群の第２金属配線トラック
に対して垂直方向に向いていることにより、たくさんの
ポートが配置され、ゲートセルにおける密集度が軽減さ
れる。
【００２１】本発明の前記並びにその他の特徴および利
点については、添附図面に関連した以下の本発明の詳細
な説明から、より明らかとなる。
【００２２】
【発明の実施の形態】以下に、本発明に係る高密度ゲー
トアレイセル構造およびその製造方法の実施の形態につ
いて図１〜図３を参照しつつ詳細に説明する。
【００２３】図１は、本発明の具体例によるゲートアレ
イセル構造の概略図である。この実施の形態では、ｍ１
配線トラック３５およびｍ２配線トラック３３は、可変
トラックピッチで設計されており、ゲートアレイセルの
異なる領域に対して異なる設計法則を適用することがで
きるようになっている（なお、図１では、図の明瞭化と
理解し易くするために、ゲートセルの１つおきの行にの
みｍ２配線トラックが示されている。しかし、より好ま
しい例では、ｍ２配線トラックは、ゲートセルの各行に
設けられている）。例えば、ある領域では、ｍ２配線ト
ラック３３に対して３．２μｍの制約が適用され、多く
のスペーシングおよび拡散スペーシング（poly to spac
ing and poly to diffusion spacing)のため要求され
る。ゲートセル４２のこれらの領域４０においては、ｍ
２配線トラック３３のトラックピッチ（以下、ｍ２トラ
ックピッチと称する）は３．２μｍである。しかし、拡
散領域に対する設計法則では、ｍ２トラックピッチは
２．８μｍである。それゆえ、本発明では、拡散領域に
おけるｍ２トラックピッチは、２．８μｍに設定され
る。ここで、図１では、拡散領域は符号４４で示されて
いる。セル内でｍ２トラックピッチを変えることによ
り、トラック数が同じであればセルの領域がより小さく
なる。
【００２４】なお、図１は、セル内でトラックピッチが
変化している様子を単に示す概略図である。正確なトラ
ックピッチの変化並びに拡散領域およびゲートセルの他
の領域の配置は、個々のゲートセル自体に依存するた
め、これ以上詳細には図示されない。
【００２５】また、垂直に延びるｍ１配線トラック３５
のトラックピッチも可変である。ｍ１配線トラック３５
は、セル配置カラム４６においては設計法則に反するこ
となく３．２μｍに設定され、かつ配線カラム４８では
この領域の設計法則に反することなく２．７μｍに設定
され得る。配線カラム４８においてｍ１配線トラック３
５のトラックピッチ（以下、ｍ１トラックピッチと称す
る）を２．７μｍに設定することによって、配線カラム
４８内にｍ１配線トラック３５が追加され、その追加さ
れたトッラックを利用できるようになる。これは、ゲー
トアレイセル構造に対して有効な接続経路を増やすこと
になる。
【００２６】図１には、ｍ２配線トラックおよびｍ１配
線トラックの両方ともトラックピッチが可変ピッチであ
る場合が示されているが、本発明の他の実施の形態で
は、ｍ１またはｍ２の何れか一方のトラックピッチのみ
変えられる。さらに、上記特定のトラックピッチは一例
であり、その他の特定のトラックピッチも可能である。
また、当業者にとって利用可能な製造工程が異なれば設
計法則も異なるため、その他の特定のトラックピッチも
必要となる。
【００２７】また、本発明の可変トラックピッチの他
に、図１に関して説明したように、本発明の他の実施の
形態では、ゲートセル内でのデバイスに対する電源接続
に関する改良がなされている。すなわち、ゲートセル内
でデバイスが多数の接続点を介して電源に接続されてい
ることにより、電源接続の改良がなされている。第２金
属層において有孔率が増大されてなるセルレイアウト
（すなわち、第２金属配線の封鎖が減少もしくは全くな
いセルレイアウト）を使用することによって、多数の接
続点を設けることが可能となる。そのようなセルレイア
ウトは、図２に示すように、第２金属配線トラックに対
してデバイスを垂直に向けて配置することによってなさ
れる。この第２金属配線トラックに対するデバイスの垂
直配置構造は、市販のゲートアレイセル構造、すなわち
アイダホ州のポカテロにあるAdvancedMicrosystems,In
c.によって作成された０．８μｍゲートアレイライブラ
リにおいて利用されている。図２に示すように、この例
では一定のトラックピッチで配設されているように見え
るｍ２配線トラック５４に対して、Ｐ型デバイス５０お
よびＮ型デバイス５２が９０°の向きをなすように配置
されているが、上述した例のように、他の実施の形態に
おいてｍ２配線トラックが可変トラックピッチで配設さ
れるようになっていてもよい。Ｐ型およびＮ型のデバイ
ス５０，５２がｍ２配線トラック５４に対して９０°の
向きをなしていることによって、たくさんの配線トラッ
クの経路とたくさんの接続可能な箇所が得られる。たく
さんのポートが配置されることによって、ゲートセルに
おける密集度が軽減される。
【００２８】周知のゲートアレイセル構造のもう一つの
特徴は、図２に示すように、ゲートアレイセルの垂直に
延びる一方の側縁に沿って電源バス５６（ＶＳＳ）が設
けられており、それに相対するもう一方の側縁に沿って
電源バス５８（ＶＤＤ）が設けられていることである。
電源バス５６，５８は、第１金属層に形成されている。
電源バス５６，５８の間には、第２金属層に形成された
電源接続ライン６０が水平に延びている。Ｐ型デバイス
５０およびＮ型デバイス５２は、この電源接続ライン６
０に第２金属配線を介して接続される。
【００２９】本発明は、図２に示すように、電源接続ラ
イン６０にＰ型およびＮ型のデバイス５０，５２をたく
さんの接続点６２を介して接続することができるように
なっている。このように接続点をたくさん設けることに
よって、拡散領域側における実効抵抗が下がるととも
に、電源ラインに対する信頼性が高まる。それゆえ、本
発明は、第２金属配線トラックに対してデバイスを垂直
な向きに配置してなるゲートアレイセル構造において、
有孔率の増大、すなわち多数のコンタクトホールを設け
ることができるという特徴を利用している。そして、有
孔率の増大により、ソース・ドレインに対してたくさん
のコンタクトを設けることができ、それによってゲート
セルの密集度を軽減することができる。
【００３０】なお、図２に示す例では、Ｐ型デバイス５
０を３箇所の接続点を介して電源に接続しているが、こ
れに限らず、本発明の趣旨および範囲内で、接続点の数
は２もしくは４以上の数であってもよい。
【００３１】図３には、本発明のもう一つの特徴であ
る、Ｐ型およびＮ型のデバイス５０，５２のサイズが異
なる例について示されている。図３に示す例では、Ｐ型
デバイス５０はＮ型デバイス５２よりも大きな領域を占
めている。図３に示すように、Ｐ型デバイス５０とＮ型
デバイス５２のチャネル幅を変えることによって、Ｐ型
デバイス５０とＮ型デバイス５２の平衡が達成される。
その平衡が達成されることにより、通常Ｐチャネル駆動
力がＮチャネル駆動力よりも弱いという事実が補償され
る。
【００３２】本発明の一具体例として、Ｐ型デバイスの
幅は１３．４μｍであり、一方、Ｎ型デバイスの幅は１
０．６μｍであるが、これに限らず、本発明の趣旨およ
び範囲内で、異なるデバイス幅であってもよい。Ｐ型お
よびＮ型のデバイス５０，５２の幅が異なることによっ
て、セルの立上り時間と立下り時間の差が最小になる。
【００３３】Ｐ型およびＮ型のデバイスの幅を変えるこ
とは、図３に示すようにデバイスをｍ２配線トラックに
対して垂直に向くように配置することによって、容易に
なされる。というのは、ゲートセルの向きが図３に示す
ような向きであると、セル配線によって生じる問題は、
従来のゲートアレイセル構造の場合よりも少ないからで
ある。しかし、ゲートアレイセル構造において、ｍ２配
線トラックに対するデバイスの向きが垂直または水平の
いずれであろうと、Ｐ型およびＮ型のデバイスの平衡を
保つことは有益である。また、図３には示されていない
が、図３に示す実施の形態においては、より高密度なゲ
ートアレイセル構造と配線能力の増大をもたらすため
に、ｍ１配線トラックが形成される第１金属層およびｍ
２配線トラックが形成される第２金属層の両方において
可変トラックピッチが適用される。
【００３４】以上、本発明を詳細に説明したが、上述し
た説明は単なる一例であって、本発明をなんら制限する
ものではない。本発明の趣旨および範囲は、特許請求の
範囲の項の記載内容によってのみ制限されるものであ
る。
【００３５】以上、説明したとおり、本発明に係る高密
度ゲートアレイセル構造およびその製造方法によれば、
より高密度で、またＰ型およびＮ型デバイスの立上り時
間と立下り時間とが平衡してなり、さらにソース・ドレ
インとの多数のコンタクトが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である可変トラックピッ
チを有するゲートアレイセル構造を示す概略図である。
【図２】本発明の一実施の形態を示し、セル内での電源
接続が多数のコンタクトによりなされているセルレイア
ウトを示す概略図である。
【図３】本発明の一実施の形態を示し、異なるサイズの
Ｐ型およびＮ型デバイスを有するセルレイアウトを示す
概略図である。
【図４】従来の技術により製造されたゲートセルの概略
図である。
【図５】従来におけるゲートアレイセル構造の概略図で
ある。
【符号の説明】
Ａ，Ｂ 入力ポート Ｚ 出力ポート １０ ゲートパターン １２ Ｐ型拡散領域 １４ Ｎ型拡散領域 １６ Ｐ型ウェルの引出領域 １８ Ｎ型ウェルの引出領域 ２０，２２，５６，５８ 電源バス ２４，２４Ａ，２４Ｂ，４２ ゲートセル ２６，４６ セル配置カラム ２８，４８ 配線カラム ３０，３３，５４ ｍ２配線トラック ３２，３５ ｍ１配線トラック ４０ 領域 ４４ 拡散領域 ５０ Ｐ型デバイス ５２ Ｎ型デバイス ６０ 電源接続ライン ６２ 接続点

Claims (33)

    【特許請求の範囲】
  1. 【請求項１】 内部コンポーネントを有する複数のゲー
    トセルよりなる一つのアレイと、 ゲートセル内でデバイスを構成するために、ゲートセル
    内で内部コンポーネントどうしを相互接続する第１金属
    層と、 該第１金属層に形成され、相互に平行でかつゲートセル
    のアレイを横切って垂直な方向に延びる一群の第１金属
    配線トラックと、 相互に平行でかつゲートセルのアレイを横切って水平に
    延びる一群の第２金属配線トラックを有する第２金属層
    とを具備し、 前記一群の第１金属配線トラックおよび前記一群の第２
    金属配線トラックのうちの少なくとも一方は、その一群
    の中で種々のピッチを有していることを特徴とする高密
    度ゲートアレイセル構造。
  2. 【請求項２】 前記一群の第１金属配線トラックおよび
    前記一群の第２金属配線トラックの両方とも、その一群
    の中で種々のピッチを有していることを特徴とする請求
    項１に記載の高密度ゲートアレイセル構造。
  3. 【請求項３】 前記一群の第１金属配線トラックの中
    で、そのピッチが約２．７μｍから約３．２μｍまで変
    わることを特徴とする請求項２に記載の高密度ゲートア
    レイセル構造。
  4. 【請求項４】 前記ゲートセルのアレイは、セル配置カ
    ラムと配線カラムを有しており、前記第１金属配線トラ
    ックのトラックピッチは、セル配置カラム内では約３．
    ２μｍであるとともに、配線カラム内では約２．７μｍ
    であることを特徴とする請求項３に記載の高密度ゲート
    アレイセル構造。
  5. 【請求項５】 前記一群の第２金属配線トラックの中
    で、そのピッチが約２．８μｍから約３．２μｍまで変
    わることを特徴とする請求項２に記載の高密度ゲートア
    レイセル構造。
  6. 【請求項６】 前記ゲートセルは、拡散領域、ポリシリ
    コン／ポリシリコンの積層界面により占められる領域お
    よびポリシリコン／拡散領域の積層界面により占められ
    る領域を有しており、前記第２金属配線トラックのトラ
    ックピッチは、拡散領域内では約２．８μｍであるとと
    もに、ポリシリコン／ポリシリコンの積層界面により占
    められる領域内およびポリシリコン／拡散領域の積層界
    面により占められる領域内では約３．２μｍであること
    を特徴とする請求項３に記載の高密度ゲートアレイセル
    構造。
  7. 【請求項７】 前記ゲートセルは、前記一群の第２金属
    配線トラックに対して垂直方向を向いていることを特徴
    とする請求項１に記載の高密度ゲートアレイセル構造。
  8. 【請求項８】 内部コンポーネントを有する複数のゲー
    トセルよりなる一つのアレイと、 ゲートセル内でデバイスを構成するために、ゲートセル
    内で内部コンポーネントどうしを相互接続する手段とを
    具備し、 内部コンポーネントどうしを相互接続する前記手段は、
    相互に平行でかつゲートセルのアレイを横切って垂直な
    方向に延びる複数の配線トラックを有しているととも
    に、第１層内に設けられており、 また、ゲートセルどうしを相互接続する手段を具備し、 ゲートセルどうしを相互接続する前記手段は、相互に平
    行でかつゲートセルのアレイを横切って水平に延びる複
    数の配線トラックを有しているとともに、第２層内に設
    けられており、 第１層における前記配線トラックおよび第２層における
    前記配線トラックのうちの少なくとも一方は、その一群
    の中で種々のピッチを有していることを特徴とする高密
    度ゲートアレイセル構造。
  9. 【請求項９】 第１層における前記配線トラックおよび
    第２層における前記配線トラックの両方とも、その一群
    の中で種々のピッチを有していることを特徴とする請求
    項８に記載の高密度ゲートアレイセル構造。
  10. 【請求項１０】 第１層における前記配線トラックの中
    で、そのピッチが約２．７μｍから約３．２μｍまで変
    わることを特徴とする請求項９に記載の高密度ゲートア
    レイセル構造。
  11. 【請求項１１】 前記ゲートセルのアレイは、セル配置
    カラムと配線カラムを有しており、第１層における前記
    配線トラックのトラックピッチは、セル配置カラム内で
    は約３．２μｍであるとともに、配線カラム内では約
    ２．７μｍであることを特徴とする請求項１０に記載の
    高密度ゲートアレイセル構造。
  12. 【請求項１２】 第２層の前記配線トラックの中で、そ
    のピッチが約２．８μｍから約３．２μｍまで変わるこ
    とを特徴とする請求項９に記載の高密度ゲートアレイセ
    ル構造。
  13. 【請求項１３】 前記ゲートセルは、拡散領域、ポリシ
    リコン／ポリシリコンの積層界面により占められる領域
    およびポリシリコン／拡散領域の積層界面により占めら
    れる領域を有しており、第２層における前記配線トラッ
    クのトラックピッチは、拡散領域内では約２．８μｍで
    あるとともに、ポリシリコン／ポリシリコンの積層界面
    により占められる領域内およびポリシリコン／拡散領域
    の積層界面により占められる領域内では約３．２μｍで
    あることを特徴とする請求項１０に記載の高密度ゲート
    アレイセル構造。
  14. 【請求項１４】 前記ゲートセルは、第２層の前記配線
    トラックに対して垂直方向を向いていることを特徴とす
    る請求項８に記載の高密度ゲートアレイセル構造。
  15. 【請求項１５】 一アレイ内に複数のゲートセルを形成
    する工程と、 第１金属層内の第１金属配線とともに、選択されたゲー
    トセル群でもってデバイスを形成する工程と、 アレイ上を垂直な方向に延び、かつ第１金属層における
    配線トラックのトラックピッチが可変である配線トラッ
    クに沿って配線されてなる第１金属配線でもって、デバ
    イスの選択されたゲートセル群を相互接続する工程と、 アレイ上を水平な方向に延び、かつ第２金属層における
    配線トラックのトラックピッチが可変である配線トラッ
    クに沿って配線されてなる、第２金属層内の第２金属配
    線でもって、デバイスの選択されたゲートセル群を相互
    接続する工程と、 を含むことを特徴とする高密度ゲートアレイセル構造の
    製造方法。
  16. 【請求項１６】 第１金属層内の配線トラックのトラッ
    クピッチを変えるステップでは、トラックピッチを約
    ２．７μｍから約３．２μｍまで変えることを特徴とす
    る請求項１５に記載の高密度ゲートアレイセル構造の製
    造方法。
  17. 【請求項１７】 一アレイ内に複数のゲートセルを形成
    するステップでは、セル配置カラムと配線カラムを形成
    し、第１金属層内の配線トラックのトラックピッチを、
    セル配置カラム内では約３．２μｍとし、かつ配線カラ
    ム内では約２．７μｍとすることを特徴とする請求項１
    ６に記載の高密度ゲートアレイセル構造の製造方法。
  18. 【請求項１８】 第２金属層内の配線トラックのトラッ
    クピッチを変えるステップでは、トラックピッチを約
    ２．８μｍから約３．２μｍまで変えることを特徴とす
    る請求項１５に記載の高密度ゲートアレイセル構造の製
    造方法。
  19. 【請求項１９】 ゲートセルを形成するステップでは、
    拡散領域、ポリシリコン／ポリシリコンの積層界面によ
    り占められる領域およびポリシリコン／拡散領域の積層
    界面により占められる領域を形成し、第２層内の配線ト
    ラックのトラックピッチを、拡散領域内では約２．８μ
    ｍとし、かつポリシリコン／ポリシリコンの積層界面に
    より占められる領域内およびポリシリコン／拡散領域の
    積層界面により占められる領域内では約３．２μｍとす
    ることを特徴とする請求項１８に記載の高密度ゲートア
    レイセル構造の製造方法。
  20. 【請求項２０】 第２層の配線トラックに対してゲート
    セルを垂直方向を向けることを特徴とする請求項１５に
    記載の高密度ゲートアレイセル構造の製造方法。
  21. 【請求項２１】 複数のゲートセルのうちの少なくとも
    幾つかはＮ型デバイスとＰ型デバイスを有しており、Ｐ
    型デバイスがＮ型デバイスよりも大きいことを特徴とす
    る高密度ゲートアレイセル構造。
  22. 【請求項２２】 Ｐ型デバイスおよびＮ型デバイスは、
    それぞれ、Ｐ型デバイスの動作時の立上り時間がＮ型デ
    バイスの動作時の立下り時間に略等しくなるような大き
    さであることを特徴とする請求項２１に記載の高密度ゲ
    ートアレイセル構造。
  23. 【請求項２３】 ゲートセル内でデバイスを構成するた
    めに、ゲートセル内でＰ型デバイスとＮ型デバイスを相
    互接続する第１金属層と、 該第１金属層に形成され、相互に平行でかつゲートセル
    のアレイを横切って垂直な方向に延びる一群の第１金属
    配線トラックと、 相互に平行でかつゲートセルのアレイを横切って水平に
    延びる一群の第２金属配線トラックを有する第２金属層
    とを具備し、 ゲートセルは、前記一群の第２金属配線トラックに対し
    て垂直方向を向いていることを特徴とする請求項２２に
    記載の高密度ゲートアレイセル構造。
  24. 【請求項２４】 前記一群の第１金属配線トラックおよ
    び前記一群の第２金属配線トラックのうちの少なくとも
    一方は、その一群の中で種々のピッチを有していること
    を特徴とする請求項２３に記載の高密度ゲートアレイセ
    ル構造。
  25. 【請求項２５】 少なくとも幾つかのゲートセルがＮ型
    デバイスと該Ｎ型デバイスよりも大きいＰ型デバイスの
    両方を備えた複数のゲートセルを一アレイ内に形成する
    工程を含むことを特徴とする高密度ゲートアレイセル構
    造の製造方法。
  26. 【請求項２６】 Ｐ型デバイスおよびＮ型デバイスは、
    それぞれ、Ｐ型デバイスの動作時の立上り時間がＮ型デ
    バイスの動作時の立下り時間に略等しくなるような大き
    さに形成されることを特徴とする請求項２５に記載の高
    密度ゲートアレイセル構造の製造方法。
  27. 【請求項２７】 ゲートセル内でデバイスを構成するた
    めに、ゲートセル内でＰ型デバイスとＮ型デバイスを第
    １金属層でもって相互接続する工程と、 アレイ上を垂直な方向に延び、かつ第１金属層における
    配線トラックのトラックピッチが可変である配線トラッ
    クに沿って配線されてなる第１金属配線でもって、デバ
    イスの選択されたゲートセル群を相互接続する工程と、 アレイ上を水平な方向に延び、かつ第２金属層における
    配線トラックのトラックピッチが可変である配線トラッ
    クに沿って配線されてなる、第２金属層内の第２金属配
    線でもって、デバイスの選択されたゲートセル群を相互
    接続する工程と、 を含むことを特徴とする請求項２６に記載の高密度ゲー
    トアレイセル構造の製造方法。
  28. 【請求項２８】 第２金属配線トラックの一群に対して
    ゲートセルを垂直方向を向けることを特徴とする請求項
    ２７に記載の高密度ゲートアレイセル構造の製造方法。
  29. 【請求項２９】 内部コンポーネントを有する複数のゲ
    ートセルよりなる一つのアレイと、 ゲートセル内でデバイスを構成するために、ゲートセル
    内で内部コンポーネントどうしを相互接続する第１金属
    層と、 該第１金属層に形成され、相互に平行でかつゲートセル
    のアレイを横切って垂直な方向に延びる一群の第１金属
    配線トラックと、 相互に平行でかつゲートセルのアレイを横切って水平に
    延びる一群の第２金属配線トラックを有する第２金属層
    とを具備し、第２金属配線トラックの一群に対してゲー
    トセルが垂直方向を向いているとともに、 第１金属層内で垂直方向に延びる電源バスと、 第２金属層内で、電源バスと、ゲートセル内のデバイス
    群のうちの電力を供給すべきあるデバイス群とに接続さ
    れる電源接続ラインとを具備し、個々のデバイスのうち
    の少なくとも幾つかは、多数の接続点を介して電源接続
    ラインに接続されていることを特徴とする高密度ゲート
    アレイセル構造。
  30. 【請求項３０】 デバイスを形成するためのすべての相
    互接続ラインは第１金属層内に形成されており、第２金
    属層は、電源接続ラインに接続するための多数の接続点
    を備えているために高い有孔率を有していることを特徴
    とする請求項２９に記載の高密度ゲートアレイセル構
    造。
  31. 【請求項３１】 内部コンポーネントを有する複数のゲ
    ートセルよりなる一つのアレイと、 ゲートセル内でデバイスを構成するために、ゲートセル
    内で内部コンポーネントどうしを相互接続する手段とを
    具備し、内部コンポーネントどうしを相互接続する前記
    手段は、相互に平行でかつゲートセルのアレイを横切っ
    て垂直な方向に延びる複数の配線トラックを有している
    とともに、第１層内に設けられており、また、ゲートセ
    ルどうしを相互接続する手段を具備し、ゲートセルどう
    しを相互接続する前記手段は、相互に平行でかつゲート
    セルのアレイを横切って水平に延びる複数の配線トラッ
    クを有しているとともに、第２層内に設けられており、
    さらに、ゲートセルは、一群の第２金属配線トラックに
    対して垂直方向を向いており、 ゲートセル内のデバイスに電力を供給する手段を具備
    し、その電力供給手段は、少なくとも幾つかのデバイス
    に多数の接続点を介して接続されていることを特徴とす
    る高密度ゲートアレイセル構造。
  32. 【請求項３２】 前記電力供給手段は、第１層内で垂直
    方向に延びる電源バスと、第２層内で、電源バスと、多
    数の接続点を介してゲートセル内のデバイス群のうちの
    あるデバイス群に接続される電源接続ラインとを具備す
    ることを特徴とする請求項３１に記載の高密度ゲートア
    レイセル構造。
  33. 【請求項３３】 一アレイ内に複数のゲートセルを形成
    する工程と、 第１金属層内の第１金属配線とともに、選択されたゲー
    トセル群でもってデバイスを形成する工程と、 アレイ上を垂直な方向に延びる配線トラックに沿って配
    線されてなる第１金属配線でもって、デバイスの選択さ
    れたゲートセル群を相互接続する工程と、 アレイ上を水平な方向に延びる配線トラックに沿って配
    線されてなる、第２金属層内の第２金属配線でもって、
    第２金属配線トラックの一群に対して垂直方向を向けて
    配置された、デバイスの選択されたゲートセル群を相互
    接続する工程と、 第１金属層内に垂直方向に延びる電源バスを形成する工
    程と、 第２金属層内に、電源バスと、ゲートセル内のデバイス
    群のうちの電力を供給すべきあるデバイス群とに接続さ
    れ、かつ個々のデバイスのうちの少なくとも幾つかに
    は、多数の接続点を介して接続されてなる電源接続ライ
    ンを形成する工程と、 を含むことを特徴とする高密度ゲートアレイセル構造の
    製造方法。
JP9000167A 1995-12-29 1997-01-06 高密度ゲートアレイセル構造およびその製造方法 Withdrawn JPH09293844A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/580908 1995-12-29
US08/580,908 US5990502A (en) 1995-12-29 1995-12-29 High density gate array cell architecture with metallization routing tracks having a variable pitch

Publications (1)

Publication Number Publication Date
JPH09293844A true JPH09293844A (ja) 1997-11-11

Family

ID=24323086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9000167A Withdrawn JPH09293844A (ja) 1995-12-29 1997-01-06 高密度ゲートアレイセル構造およびその製造方法

Country Status (3)

Country Link
US (1) US5990502A (ja)
EP (1) EP0782188A2 (ja)
JP (1) JPH09293844A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990502A (en) * 1995-12-29 1999-11-23 Lsi Logic Corporation High density gate array cell architecture with metallization routing tracks having a variable pitch
JPH1056162A (ja) * 1996-05-24 1998-02-24 Toshiba Corp 半導体集積回路およびその設計方法
US5977574A (en) * 1997-03-28 1999-11-02 Lsi Logic Corporation High density gate array cell architecture with sharing of well taps between cells
JP3152642B2 (ja) 1998-01-29 2001-04-03 三洋電機株式会社 半導体集積回路装置
US6601224B1 (en) * 1999-08-30 2003-07-29 Intel Corporation Layout to minimize gate orientation related skew effects
JP4521088B2 (ja) * 2000-03-27 2010-08-11 株式会社東芝 半導体装置
US6624056B2 (en) * 2000-12-04 2003-09-23 Pts Corporation Methods and apparatus for providing improved physical designs and routing with reduced capacitive power dissipation
US7036101B2 (en) * 2001-02-26 2006-04-25 Cadence Design Systems, Inc. Method and apparatus for scalable interconnect solution
US7012020B2 (en) * 2003-09-12 2006-03-14 Taiwan Semiconductor Manufacturing Co. Ltd. Multi-layered metal routing technique
US7105385B2 (en) * 2003-12-09 2006-09-12 International Business Machines Corporation FPGA blocks with adjustable porosity pass thru
KR100823706B1 (ko) * 2006-07-21 2008-04-21 삼성전자주식회사 반도체 장치의 신호 라인 구조물 및 이를 제조하는 방법
JP5372578B2 (ja) 2009-04-09 2013-12-18 ルネサスエレクトロニクス株式会社 半導体装置
US9292649B2 (en) * 2013-11-18 2016-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Different scaling ratio in FEOL / MOL/ BEOL
US9627529B1 (en) * 2015-05-21 2017-04-18 Altera Corporation Well-tap structures for analog matching transistor arrays
US11538757B2 (en) * 2019-10-29 2022-12-27 Qualcomm Incorporated Integrated circuit with circuit cells having lower intercell routing metal layers

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727493A (en) * 1984-05-04 1988-02-23 Integrated Logic Systems, Inc. Integrated circuit architecture and fabrication method therefor
US4701860A (en) * 1985-03-07 1987-10-20 Harris Corporation Integrated circuit architecture formed of parametric macro-cells
US4742019A (en) * 1985-10-30 1988-05-03 International Business Machines Corporation Method for forming aligned interconnections between logic stages
US4864381A (en) * 1986-06-23 1989-09-05 Harris Corporation Hierarchical variable die size gate array architecture
US5309091A (en) * 1986-09-19 1994-05-03 Actel Corporation Testability architecture and techniques for programmable interconnect architecture
US4745084A (en) * 1986-11-12 1988-05-17 Vlsi Technology, Inc. Method of making a customized semiconductor integrated device
US4786904A (en) * 1986-12-15 1988-11-22 Zoran Corporation Electronically programmable gate array having programmable interconnect lines
US4928160A (en) * 1989-01-17 1990-05-22 Ncr Corporation Gate isolated base cell structure with off-grid gate polysilicon pattern
US4975758A (en) * 1989-06-02 1990-12-04 Ncr Corporation Gate isolated I.O cell architecture for diverse pad and drive configurations
US5260881A (en) * 1989-10-30 1993-11-09 Advanced Micro Devices, Inc. Programmable gate array with improved configurable logic block
US5212652A (en) * 1989-08-15 1993-05-18 Advanced Micro Devices, Inc. Programmable gate array with improved interconnect structure
US4978633A (en) * 1989-08-22 1990-12-18 Harris Corporation Hierarchical variable die size gate array architecture
US5214299A (en) * 1989-09-22 1993-05-25 Unisys Corporation Fast change standard cell digital logic chip
US5298774A (en) * 1990-01-11 1994-03-29 Mitsubishi Denki Kabushiki Kaisha Gate array system semiconductor integrated circuit device
US5068548A (en) * 1990-05-15 1991-11-26 Siarc Bicmos logic circuit for basic applications
US5055716A (en) * 1990-05-15 1991-10-08 Siarc Basic cell for bicmos gate array
US5289021A (en) * 1990-05-15 1994-02-22 Siarc Basic cell architecture for mask programmable gate array with 3 or more size transistors
US5087839A (en) * 1990-10-05 1992-02-11 Unisys Corporation Method of providing flexibility and alterability in VLSI gate array chips
US5399517A (en) * 1992-02-19 1995-03-21 Vlsi Technology, Inc. Method of routing three layer metal gate arrays using a channel router
US5384472A (en) * 1992-06-10 1995-01-24 Aspec Technology, Inc. Symmetrical multi-layer metal logic array with continuous substrate taps and extension portions for increased gate density
JPH06509911A (ja) * 1992-06-10 1994-11-02 アスペック　テクノロジー　インコーポレイテッド 連続基板タップを備えた対称な多層金属論理アレイ
JP2826446B2 (ja) * 1992-12-18 1998-11-18 三菱電機株式会社 半導体集積回路装置及びその設計方法
US5420447A (en) * 1993-01-29 1995-05-30 Sgs-Thomson Microelectronics, Inc. Double buffer base gate array cell
JP2674462B2 (ja) * 1993-04-13 1997-11-12 日本電気株式会社 半導体装置
US5452245A (en) * 1993-09-07 1995-09-19 Motorola, Inc. Memory efficient gate array cell
JP3144967B2 (ja) * 1993-11-08 2001-03-12 株式会社日立製作所 半導体集積回路およびその製造方法
JP2919257B2 (ja) * 1993-12-15 1999-07-12 日本電気株式会社 多層配線半導体装置
JP3286470B2 (ja) * 1994-08-09 2002-05-27 三菱電機株式会社 半導体集積回路、半導体集積回路の製造方法及びセルの配置方法
US5990502A (en) * 1995-12-29 1999-11-23 Lsi Logic Corporation High density gate array cell architecture with metallization routing tracks having a variable pitch

Also Published As

Publication number Publication date
EP0782188A2 (en) 1997-07-02
US5990502A (en) 1999-11-23

Similar Documents

Publication Publication Date Title
US5977574A (en) High density gate array cell architecture with sharing of well taps between cells
US5384472A (en) Symmetrical multi-layer metal logic array with continuous substrate taps and extension portions for increased gate density
US6838713B1 (en) Dual-height cell with variable width power rail architecture
EP0469728B1 (en) Programmable interconnect architecture
US5191241A (en) Programmable interconnect architecture
US6271548B1 (en) Master slice LSI and layout method for the same
JP3154411B2 (ja) Ｃａｄによってレイアウトされた２金属層集積回路ゲート・アレイ
US20030178648A1 (en) Gate array core cell for VLSI ASIC devices
US6269466B1 (en) Method of constructing an integrated circuit utilizing multiple layers of interconnect
US6977399B2 (en) Sea-of-cells array of transistors
JPH09293844A (ja) 高密度ゲートアレイセル構造およびその製造方法
US20080256380A1 (en) Semiconductor integrated circuit and layout method for the same
US6885043B2 (en) ASIC routing architecture
US5793068A (en) Compact gate array
US4910574A (en) Porous circuit macro for semiconductor integrated circuits
JPS61292341A (ja) 半導体集積回路
JP2000068383A (ja) 半導体集積回路装置の設計方法および半導体集積回路装置
JPH06140505A (ja) 半導体集積回路装置
WO1993026044A1 (en) Symmetrical multi-layer metal logic array with continuous substrate taps
JPH09134967A (ja) 半導体集積回路装置及びその製造方法
JP3353397B2 (ja) 半導体集積回路
EP0288688A2 (en) Porous circuit macro for semiconductor integrated circuits
JPH0786414A (ja) 半導体装置
WO1994029902A1 (en) Flexcell gate array
JPH04124872A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040106

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060519