DE1764281A1 - Verfahren zur Herstellung einer Halbleitervorrichtung und durch dieses Verfahren hergestellte Vorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung und durch dieses Verfahren hergestellte Vorrichtung

Info

Publication number
DE1764281A1
DE1764281A1 DE19681764281 DE1764281A DE1764281A1 DE 1764281 A1 DE1764281 A1 DE 1764281A1 DE 19681764281 DE19681764281 DE 19681764281 DE 1764281 A DE1764281 A DE 1764281A DE 1764281 A1 DE1764281 A1 DE 1764281A1
Authority
DE
Germany
Prior art keywords
attached
layer
silicon
carrier
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681764281
Other languages
English (en)
Other versions
DE1764281C3 (de
DE1764281B2 (de
Inventor
Else Kooi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1764281A1 publication Critical patent/DE1764281A1/de
Publication of DE1764281B2 publication Critical patent/DE1764281B2/de
Application granted granted Critical
Publication of DE1764281C3 publication Critical patent/DE1764281C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/031—Diffusion at an edge
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Description

ρ 1 - FHN. 24^0.
dJo/J:-
176428
V&riahren zur herstellung einer Hi.Ibleitervcrrichtur.k' und durch dieses Verfahren h'.;r£ee toil to Vorrichtung.
Die Erfindung betriiit ein Verfuhren zur Herstellung F-ir.ei· halbleitervorrichtung mit einen: Halbleiterkörper mit mindt;;; ter.fj exnuii Halbloi tcrbuut-1 emcnt, wobei ein praktisch i'luchea, £:chichtöri6*rtitjes Mu:: tor uuk oiliciuiiioxyd über t;enigetene einen Ttii teinor ticke m eixie lub Liiicium bestehende Oberflächenschicht dep Kör j. ei-c durch eine üxyGationi.tehunülurifc, versenkt iut, wobäi die Liiliciu.T.obbj ililche örtlich vor atr j^^dution mfiekitrt wiru, und eine rturch diusee Verfahrt-ii litrütt.'llLure lialbleitervorrichtung.
IU lbleitervori ichtungen der bfcßtiu iäbenen *rt »erden unter f.r.:ifeit-i.i in integrier ten !.-cht.1 tunken des toKenunnter. Planarr> verwendet, wobei Lilit iuagebie te enthuitende Iiaibleiterbauelee oder 'lYiifc reicher Lilicium^ebiete «lektrinch voneinander getrennt werden acll^n. Bt^u i-iiiiciui:.ox,/d kann dübel ou*ohl air.
1*0 9825/1646
BAD ORIGINAL
- 2 - PHft. 2450.
triechcB Isoliermaterial zwischen den zu trennenden üilicxumgebieten als auch zur Stabilisierung von pn-Ubergängen dienen, die an aer Gien^flHche zwischen dem bilicium und dem Siliciumoxid an die Oberfläche treten.
Kin Verfahren dieser Art iet in der älteren belgischen Patentschrift No. 7^4·674 beschrieben, i.s wird dabei von einer auf einem Träger angebrachten Siliciumschicht ausgegangen, wobei während der Anbringung, oes vereenkten Siliciumoxydmustere. die Oxidationsbehandlung so lange fortgesetzt wird bis das Muster sich Über die ganze Dicke der Siliciumschicht erstreckt und die Siliciunechieht in eine Anzahl von Teilen geteilt ist, die durch das fcueter voneinander getrennt sind. In dieser Schicht lessen sich darauf Bauelemente anbringen, die durch Metullbahnen miteinander verbunden werden können.
Obgleich dieses Verfahren die Herstellung* der Halbleiteretruktüren und/oder Schal tunken ermöglicht, lassen sich bestimmte andere, wichtice Strukturen in der Praxis nicht oder nur sehr schwer auf diesem *ege herstellen. Dies trifft insbesondere bei denjenigen Strukturen oder Schaltungen zu, bei denen auf beiden Seiten der Schicht, also auch zwitcher uer Sctlcht und dem Trauer elektrische Verbindungen z.B. in Form von «letallbuhnen angebracht werden sollen. Auseerdem iet es in der Praxis sehr schwierig, auf einem isolierenden Trfiger eine EinKrietalleiliciumechicht anzubringen.
Die Erfindung bezweckt« ein Verfahren zu schaffen, bei dem die erwähnten Naohteile ganz oder doch in erheblichem fclaeee behoben werden, während z.B. auch Strukturen mit einer auf einem
109825/1646 BAD ORlGiNAL
- 5 - phi.. 2450.
isolierenden Träger angebrachten Schicht mit einerri Oxydmuster und Linkristallsiliciumgebieten, welche Schicht auf beiden Seiten ir.it Kontakten versehen werden soll, in einfacher Vieise hergestellt werden können.
Ein Verfahren eingangs erwähnter Art nach der Erfindung ist dadurch gekennzeichnet, dass der Körper auf die Oberflächenschicht, in die und über deren ganze lücke das Muster versenkt fcird, dadurch tescla-Ur.kt wird, dass eier Körper auf der der Kusterseite gegenüber liegenden Seite einer Materialentfernungsbehandlung unterworfen wira und dass in dieser Oberflächenschicht das Halbleiterbauelement untergebracht wird.
Das Verfahren nach der Lrfindung hat unter anderem den Vorteil, dass nach der Uxydutiombehandlung beide Seiten der Oberflächenschicht behandelt werden können z.B. zum hinciuifundieren von Verunreinigungen und zum Anbringen von Leitern, wodurch eine grosee Freiheit bei der Vithl der herzustellenden Strukturen erzielt wird.
In einer bevorzugten AuefUhrungFform wird zunächrt dae kutter angebracht, worauf die Katerialentfernungsbehandlung ausgeführt wird. Die anzubringenden Bauelemente können auch ganz oder teilweise vor dem tntfernen des Materials angebracht werden. In andern Fällen kann es jedoch vorteilhafter sein, das Joieter erst nach dem Lntfrrnen des Materials anzubringen.
Grundsätzlich ist es durch Anwendung des Verfahrens nach der Lrfindung möglich, eine frei tragende Schicht zu erhalten. Ua jedoch bei Verwendung geeigneter oxydationssseiten meistens i.ur Oberflächenschichten mit einer Dicke von weniger alt: $ um erhalten werden können, v<ird im allgemeinen vorzugewtiee vor dem Lntfernen
109825/1646
BAD ORfQINAL'
- 4 - PHK. 2450.
dee Materiell·; uer Körper mit der mit dem Muster zu versehenden Seite au!" einem Triller z.B. einem elektrisch isolierenden -ra'ger angebracht.
In einer »eiteren, wichtigen, bevorzugten iiusiührungsform dee Verfahrens nach der hrfindung bildet die Oberflächenschicht einen Teil einer epitaktischen bchicht, die auf einer Unterlage eines Halbleitern^ teriale z.B. aus Linkrit ta ι leilicium angebracht ist. i-s kann dabei in einfacher weite eine b'ilioiuniechicht auf einer Unterlage mit einer von der Schicht abweichenden, z.h. höheren Dotierung angebracht werden, wodurch bestimmte, weiter unten näher zu erörternde, günetige Materialentfernungebehandlungen fcrmüglicht «erden.
Das Material lirf et eich in vielerlei \reise entfernen, z.B. durch abreiben, Schleifen, uxydieren und/oder itsen, Besondern vorteilhaft ißt es jedoch, dts Mate-rial wenigstens teilv.eire durch i*n»endurf: einee elektrolytinchen Stzverfahiene zu entfernen, wodurch unter ai.öerem eine \ eeonders Tei.i:lmhvai£G bntfernung des Materials erreicht wird, deren Geschwindigkeit in sehr einfacher ..eise durch Strom- und äput:nunf;sre^elung eingcftell t-»erden kann.
Line sehr wichtige AuBführuntjBforu doe Verfahrei.s nuch der Erfindung iit dadurch gekennzeichnet, daes eine eiektaulytieche Jitzmethoae arii5ewhi1dt »ird, wobei vor dem Lrreichei: dt;s CxydmuEters der iit2Vorgang bei einer iia Körner vorhtindeneji Orenü» ci.icht zniechen Gtbieten verschiedener Uo tie runt, ei· sell st ti" tig endet, he kann z.ß. von eintr Untorla^e uue hochdotierten ]>-'iyj;> iiliciuri aut werden, aul der eine η-Typ bilicii.n.Lc} itht r..it einer l).t.ck«.' v dei; ift, die etwiir {rör»eer ir. ta Ir die Dicke rief versenkten
10^825/1646
BAD
- 5 - FHK. 2450.
176428
musters. Üurci· elektrolytisches 3ti.en ζ.is. in einer Fluorwasserstoff lösung w-rd das p-Vyp leitende Silicium, daß alj Anode benutzt wird entfernt, wobei beim Erreichen der η-Typ leitenden Schicht die ützfoeechwinditkeit praktisch auf iiuj.1 herabsinkt. Daß verbleibende, dünne Liliciumgebiet wird dann durch chemischen litzen oder duich Schleifen weiter entfernt, bis das Oxydauerter uufgeaackt ist. ^s lL'ßßt fich aabei auch eine Unterlage aus sehr hoch üotierterr η-Typ leitendem bilicium anwenden, dats sich uuch sehr bequem elektrolytisch Ätzen lt'sst, während im tt-lle einer p-'i'yp leitenden epitfcktiechen !schicht, z.B. die p-Typ Unterlage verwendet werden kann, die dermasFen höher dotiert ist als die darauf vorhandene Schicht, dapE beim Erreichen der bchicht eine hinreichend prosse änderung des i'tzßtroins auftritt, um den Etzvorgang rechtzeitig beenden zu kennen. Der elektrische Anschluss der in der Überflächenschicht angebrachten Bauelemente kann durch uuf mindestens einer Brite der Schicht angebracht Metallbahnen erfolgen. Unter Umstanden kann der AriBchluBB auch cuich hochdotierte, leitende, z.B. diffundierte Oberfllichenzonen oder insbesondere im tulle eines Anschlusses für hoch frefiUenzs ti Urne oder -spannungen auf kapazitivem nege hergestellt werden. In einer wichtigen, bevorzugten Autführun^Bforin wird nach oer Lrfindunji vor dem Anbringen dee isolierenaen Trillers auf der üLerflächenßci.icht ciindeetene eine metallbahn angebracht, nie mit einem Bauelement in Verbindung f:teht.
Line weitere, bevorzugt» Aueiuhrunguform iot dadurch gehAet, daee auf leiden weiten uer OberflUchenechicht mindestens
\ fine k.rtallbahn angebracht wird, die einen Kontakt mit einem Bfauele-
/ ment herstellt.
109825/1646
BAD ORIGINAL
- 6 - PHH. 2450.
Kin wesentlicher Vorteil dee Verfahrene nach der Erfindung besteht in der Möglichkeit, im Falle verwickelter Schaltungen, bei denen oich kreuzende Verbindungen auftreten, die an '-der stelle der Kreuzungen auftretenden Kapazitäten und die Gefahr eines Kurzschlusses sehr niedrig zu halten. In dieter Beziehung ist eine weitere, bevorzugte iiutf Uhr unge form dadurch gekennzeichnet, dass zwei auf je einer Seite der Oberflächenschicht angebrachte Metallbahnen sich auf beiden Seiten des Oxydnmstere kreuzen. Die an der Lteile der Kreuzung auftretende Kapazität ist dabei bedeutend geringer als beim üblichen Anbringen der beiden sich kreuzenden Verbindungen auf der gleichen Überfläche, die dann nur durch eine dünne Isolierschicht voneinander getrennt sind. Auch die Gefahr eines Kurzschlusses zwischen den beiden Leitungen an der Kreuzung wird dabei praktisch behoben.
Mach einer weiteren, bevorzugten Auafuhrungsform werden auf beiden !Seiten der Oberflächenschicht liegende inetallbahnen mit -je einer Metallschicht verbunden, wobei die ttetallschichten einander gegenüber liegen und mit dem zwischenliegenden Teil des Oxydmuetere ein Bauelement in Form eines Kondensators bilden.
In einer weiteren, wichtigen Ausführung»form wird auf beiden Seiten der Oberflächenschicht je eine Gruppe zueinander praktisch paralleler Metallbahnen engebracht, wobei die Gruppen eich kreuzen und an mindestens einem Kreuzungepunkt ein inselförmigee Öiiiciuragebiet vorhanden ist, das ein Bauelement enthält, das mit den beiden eich kreuzenden Metallbahnen In Verbindung steht. Solche Strukturen sind unter der Bezeichnung "Kreusstangenevetem·" bekannt! ·!· «erden unter anderes al« feste Speichertnutriae verwendet.
109825/1646.
BADORKSiMAL
- 7 - ΓΗΚ. 24ί;0.
Die zwischen den. isolierencen 'Iraker und der Oberflächenschicht angel rächt en ketal Ibühnen Bussen im aj-lgeueinen an eine Strom- eier bpar.nun£,Ei.uelle oder auch an eine J..eas- oder Hefe !vorrichtung angeechloeßen werden. Zu άίεεεη ^>.eck kann dem Träger eine grössere Cberfl^chenabmestiung trteilt meiden als eier Oberflächenschicht, εο daee die zwischen dem Trüger und aer Lchicht vorhandenen Metallbahnen ausserhalb der Schicht kontai.tieit meiden können, hach der Erfindung ißt es jeaoch vorteilhaft, in das Oxydmucter eine Öffnung zu ätzen, »ofcci auf cltr von deu Träger abge- »andten l'eite ein AnrchlucBleiter angebracht wird, der durch diese Öffnung it it einer auf der Tra'geiraeite angebrachten Letal Hahn in Verbindung steht.
Der iru{.;er kann aus verschiedenartigen iviaterialien bestehen, z.B. aus kerar.icchem Material *ie Al2O^, dafc mit einem Kitt an der Gberflächenecnicht befestigt *ird. Voiteilhaiter*4iee wird ein Trllger aus Polyvinylacetat angtbracht. In einer anderen, bevorzugten Ausführungefora wird ein irL'ger angebracht, der aue rolikriatallsilicium beeteht, daß auf der Oberflächenschicht r.iv.öergeschlager. wird, z.B. aurch i6ersetzunb flüchtiger, cheir.ieeher Verbindungen. i.e ergibt sich dann ein Träger mit einem an die Oberilächfcr.fcl icht sehr gut angepaeeten, tberraischen üUßdehnungskoeffizienten. IJa das polykristallinieche katerial bei verhältniemäFBig hoher Temperatur angebracht »erden Bull, soll diet bei der Wahl ■dee Materials vorher auf der Tra'g«vrpeite auf der Oberflächenschicht anzubringender h!etallbahnen borüc^ oichtigt werden. i,t5 »irn ?.P. oder ein anderes hochechmelzendes Uetall benutzt.
109825/1646
BAD
- β - PKN. 2450.
Die Erfindung betrifft weiterhin eine Halbleitervorrichtung, die durch das Vtrfchren ruich der Erfindung hergestellt ifctt und eine halbleitervorrichtung mit einem l'.alblei trr^Hrjer mit einer Siliciumechieit, die insel artige Siliciumgebiete und ein über die ganze Dicke der Schicht angebrachtes Munter eue Siliciumoxyd besitzt, »oV-ei ouf beiden leiten dieeer Schicht eine Gruppe zueinander praktisch paralleler Metallbah:;en angebracht ietf welche üiuppen fach kreuzen, iohei an mindeetene einen Kreuzungspunkt ein ir.it beiden eich kreuzenden Metallbahnen in Verbindung stehendes Bauelement vorhanden ist.
Die Erfindung wird nachstehend en Hand einiger Aus-ίührungßbeiepiele und der Zeichnung näher erläutert, üb zeigern
Fig. 1 eine Irauieicht &ul eine Iu Jbleitt-rvorricht jng, die durch ein Vm!uhren nach der iriindung hergestellt ist,
die Fig. 2 und J echeur.tiech in. t,.ucreohiiilt li'nge der Linien 11-11 hzv. lil-111 eic Vuirichtung nuch Fig. 1,
die Fit· 4 biß 7 echeiiictisch im Schnitt liin«.e der Linie 11-11 die Verrichtung ncch 1 igi * in tuf ι inarderfolt'enäen herstellung 8 ßtui'en,
} if-, t eine Γ-raufrieht t.ui' eine andere lir.ltlt-i tervcrrichtung, die durch den Verfahren n»ch der Erfindung
Fit':· 9 Bchenm tiich einen Schnitt l.'intis der Linie IX-IX der Vorrichtung imch l'ig. 8,
die ;■ ig. IC Vis 1J rcher.u ti; ch in «vueri'c> ni 1 t lär.(TP
■ ' ■ ■ ■
i\ur Linie 1λ-Ιλ ri^ Vorrii h tune .-.iah ;-i..;. !· ir. i-uOir.undiTfcj Irrenden hcrotel
- 9 - PKl.. 24ί?ϋ·
Fig. 14 schematifch irr. Q/aerechnitt eine «ritte Vorrichtung, die durch ein Verfuhren nach der ^rfindung hergestellt ist,
Fig. 15 eine Draufsicht auf einen hinz.el teil einer weiteren Kalbleziervorrichtung, die durch das Verfahren nach der Erfindung hergestellt ist und
Fig. 16 einen querschnitt längs der Linie XVI-XVI in Fig. 15-
Deutlichkeitshalber £iind die Figuren, vur allec. in ■fcezuf; auI die vertikalen Abmessungen, nicht narr.tätlich.
In Fig. 1 if-t ir. üir.t-r Draufsicht und in dtn Fig. 2 und 5 ist scheuatii-ch im Schratt eine Halbleitervorrichtung dargestellt, die duich daß Verfahren nach der Erfindung hergestellt ist. Diese Hi.ll leitt rvon ichtung enthält einen Halbleiterkörper iuit einer biliciuntßcrächt 1 (biehe die Fig. 1f t, 5;, in die und über deren ganze Dicke ein Muster 2 aus biliciumoxyd versenkt iet. Die tifihicht 1 entrißIt inselartige Siliciumgebiete $ aus η-Typ biliciuia. Auf beiden Seiten der Schicht 1 ist eine uruppe praktisch parallel zuein&r.der verlaufender ketallbahnen (4» b) angebracht. Diese Metallbahnen Bind in Draufsicht (Pig. 1) gestrichelt angedeutet. Die Gruppen 4 und 5 kreuzen fich un bestimmten Stellen beiderseits dee üxydEUttere 2 und an einer Anzahl finderer hreuzungepunkte Bind Eiliciumineeln 3 vorhanden. Diese LiLiciuminseln haben eine diffundiert*;, Kochdotierte, n-lyj< Obei iiächenHchicht 6 (aithe die l· ig. 2, 3}. Di« ke tal lbfthnen 4 b».ftfcher. uut: iiluminium und bilden einen ohn.Bchftn Kontakt n.it der Ohι rflachennchicht 6.
109825/1646
BAD ORIQfNAi
- 10 - PHN. 2450.
Auf der gegenüber liegenden S-ite Bind, auf dun Silicium insein Go 1 dt-chiehten 16 angebracht, über die Aluminiumbahnen 5 t'e~ legt Bind. Die üoldscLichten 16 bilden mit den iiilioiuminseln 5 eine Schottky-Sperre, so aaee tri einer anzahl von Kreuzun^rspunkten Moden vomünden sind, die mit den beiden eich kreuztnuen fcetallbahnen ei:< r. Kontakt herstellen.
Die Siliciuraschicht 1 mit ihren Metallspuren befindet eich auf einem Trüger 7 aus Polyvinylacetat, der an eich auf einer Glasplatte b angebracht ist.
tine eolche Vorrichtung kann ale fee te liedtlchtnieepeicherechaltuntt dienen. An Hand der Fig. 4 bis 7 wird nacl utehtr.d berchrieben, wie diese Vorrichtung nach Erfindung htrgestellt werden kann,
Eb wird (siehe Fig. 4) von einer Unterlage 9 aus Einkrie tall-n-Typ, areendotierten Silicium mit einem spezif ir.chen Widerstand von 0,01 Ohm. cm auBgeganf;en. Durch übliche Techniken wird darauf tine epitaktieche Schicht 10 cat einer Dicke von ] ω und mit einem epezifischen niderettnd von 0,5 0hm.om. angewachsen.
jiuf dieser epitaktischen ochicht 1ü wird dann in bekannter i.eiee eine Schicht 11 aus Siliciumnitrid duich Überleitet: von bil&n una ^muonia bei einer Temperatur von et** 1ülü 0 während einer tu lanzen Zeit angebracht, dune eine äitria-bchicht ir.it einer Dicke von 0,4 um erhalten wird. Ditru Mtria-ijcl.icht ».iiu d^r.n duich photo-litho^raphicche Ät2techniken und durch Anwendung von
PhoßphorBäurt bit Ätzmittel in die Form von Inueln mit
2 von 20 χ 20 Aim gebraoht.
109825/1646 BAD ORIGINAL
- 11 - H.H. 2450.
Der nicht vuii Nitrid abgedeckt«; Teil dor Lei icl.t 1Ü »ird über eine ^Liefe von etv,a 1,5 tfn wet^eützt gestrichelte Linaenkungen 12 in Fig. A) um die Vcluxenzunuhme bei der darauf erfolgenden üxyaation tußzutle^chen.
Die εο erht.ltene Struktur v.iid di.rauf einer C*ydationsbeh^i.dlunt, durch überleiten von Dampf bei 1000 C während 36 Stunden unterworfen, ^r entcteht dann (,cit-he Fig. 5J auf den nicht von Kitrid abgedeckten Tillen der Schicht 1ü eine Oxydechicht 2 mit einer Dicke von J um, während das unter dem Kitriri liegende Silicium voi' der Oxydation ubticschirmt wird, rie Lincenkunger. 1*-. werden dabei auepefüilt, ßo dass v.ieder eine nahezu flache Oberfläche m.ch dem Entfernen der Uitrid-Üchicht 11 erhalten vird. V/ilhrend diener üxydi.tion verschiebt eich autserden, die Grer.zschicht zwischen der Unterlage 9 und der.epitaktischen Lei icht 10 durch Diffusion vcn I v+i erun£iaelemeriten aut- der Untcrlt. ge in Licht ^ntj aaf dio oberfläche un etwa 1 bis 2 *in.
Kach dec we^iltzen des Litiiäe v. ird aie uburilüche der Lciicht in üblicher »-eise einer ihüt-pherdiffusion unter*orfen, wodurch ^siehe Fig. 5) i*1 i!tn biliciumcebieten J eine hochdotierte, η-Typ Obc-rflilchenechicht 6 mit einer T.icku von etv»a C,1 um entsteht
Darauf »einen durch Aufdiuu^fen und durch «nwendune belunrter photo-lithographircher iitzungetechniken auf dtr Oberfläche J.luiiiiriur.;t:trcifen 4 (flieht' I'itj. 6; an^frbj acht, die nit den lujohdotii-iten Sei achten 6 e-inen ohmrchen Kontakt heretelltn.
Dann wird auf der Schicht ein elektrisch isolierender Ti ."(/tr ant'ebracht. Zu diceen Ζτ/eck wird eine Glt.t;platte B auf et* a 2Gj bie 2$0 C ervlirmt, worauf PoI1; viivlacetet-Fulver aui die G
109825/1646
BAD ORIGINAL
- 12 - PHIi. 2450.
platte gebracht wird, das schCiilzt und eine flüssige Schicht 7 bildet, (au' der der Halbleiterkörper «it der ii· ite des üueters 2 angebracht wird. lurch anodircheo Xtzen in I'lucrwareeret.i f s&ure lät einer Konzentration von etwa 3 Gewichtsprozent (wolei der positive lul z.B. an tu dieser; Zv.eck frei liegende Teile der iietalltahnen 4 an&epchloseen werden kann) wird darauf die hochdotierte
Unterluge 9 entfernt. Der Etzetrom betrügt etwa Q,b A/cn . Bein Lrreichen der Grenzschicht zwischen Unterlage und epitaktir,cher L-chieht beendet ßich das Ätzen praktisch vollkommen.
Dtr verlleibende Teil 1J (eiehe Fig. 6) dei epitakti« echen Schicht wird darauf durch chemisches Ätzen z.B. in einem EF-IIhO- Gemisch oder durch Schleifen entfernt. lies ergibt die Struktur ntich Fig. 7·
Darauf wird auf die durch diese Material en tferr.ungebehc.rölungen aufgedeckte Oberflfiche eine Goldschicht 16 aufgadür.pft, die durch bekannte Xtz- und UuBkierun^stechniken praktisch auf die uiliciuminseln berchiänkt wird. Diese Goldrchicht bildet nit dem Silicium einen gleichrichtenden Kontakt. Durauf worden durch Aufdampfen und Jitzert die i»luniir.iumiipurei. l) angebracht, die Über die
^oldechicht 16 mit «<-;m bilicium verbunden sind. Kontaktieren der zwischen dem Trüger 7 un<i der ülerflilchfcnFChicl.t (,2, 3) litfeenüeri /-luminiu&bahnen 4 (liehe die Fit« 1| 5) werdeti in den; £urter 2 Öffnungen 14 {.eiitzt uno aul der von dem TiL'per rbfjewandten Ueite Alurainium-AnechluKKleiter 1i? angebracht, die durch die Cffnunpen 14 t>n die iluminiun.behritüi 4 iin^ercyiloBfen werden·
Statt einee Trillere tup Folyvinylacettst kann manchmal ein Triifjfci aut Jd1, l.ri ttalliniechei:; i.ilicium \oi -t«il nt.ft im^el rocht
109P25/ 16A'G
BAD OÄÄ ' '
- 13 - IHK. 245O.
werden. Ltatt illumining v,ird dann uiit iiückoicht uui lu.nperatarbef t'Ir.d i£)kfci t a.ri. ■■ el fr an verwundet.
In dicaer.1 Beispiel wird zunäcnet dae Oxj^tuuamx 2 ahijebriiCfit, worauf «lie '. uterialentlernun^sbühundlung ttuugefunrt wird. M=un kann uuch erat riiu 1,'aterialentfurnungsbehandlunfe durchlünren ur.d ChT\n duich örtliche Oxydation der erhaltenen bchicnt über die ganze Lx t ic) tdicke d&e Oxydmuster anbringen. In d^et'en Fallt» wird pin Träger, der dci Gxyciationstei.tperatur «ideratanaefänig ist, i'-.B. auc j.ülykria tcllinischei.; E'ilicium verwendet, v.änrend auch die zwischen Träger und Schicht Vüih;-...denen leitenden L-puren aus tem-.-erf tür- und oxydatitni beständigen Materialien beutehen soiien.
Fi^. B ζt.·i^ t t?ire j-nuicht in hichtung des Pfeiles ir· Fif. ;'* und fig. 9 ^ei<:;t in Schnitt liln^a der Linie lX-Ιλ in fit', β einen Teil einer iiitt-^rifii ten Lchaltuiij;, iiu auich em Vtr-ίί-hren r.uci. der i.rf induiif; ht-ryei.: uell t iüt. ζ*ε btfincidt Bi.i.n dabei (siehe die Fi^. ί und '-)) i~ul einem Träger k1 uua rolyvinylacetfat, der an sich auf t-intr -.latplatte i:2 angebracht iut, eix^e bchicht i-UE Liiicium{,ebifc ten 2J und 24, in denen ein Trunt-iutor bzw. eine Iuote angebracht eind. li^.r Traneifctor h^t ein n-lyp hui iteifcebiet ?5» <iiil p-'j-^i Bacißijibiet 2S und ein n-1yp Kullek.toröebiet «:"/· ^ie L:ode enthält tin ρ-i'yp (/(.litt 2L· und ein η-Typ d·..biet ^y. Lie £»i-I ic i^riiffchi fc1 te 2lj und 24 v. ei den νυη einem uAydmut-ter 'jj umgeben, dae tuch über die i,i nzc Lickt der Lchicht eratreckt. Lcr jaaitttr 25 iet '.'i.xch eine Alurainiuinbahn >1 zAischen Tiüger und üxyti mit eiern p-'iyp üfcbiet 2t am Liede verbunden. Mb Aluminiumbahn ,51 ist durch eine in dun Li 1 . eiu:;ioxyd ^eTtzte Öffnung ^2 mit öinem auf der anderen ;>tutH ati- Erficht anfH'brncht t-n i.ntichluh» Ie l tor 53 verbunden. Kon-
1D9B2 5/1646
BAD ORIGINAL
- 14 - HIK. 2450.
taktfeneter und Ketallnchichteii sind in Fig. f> durch geetricfctlte Linien angegeben. Daß η-Typ Uebiot 2<) uer Diude ist :4t einer AIuminiunibuhn 34 u^d ti us Kollektorfcebict ?7 dee Trunsieture ist mit einer *luminiunbahn 35 verbunden, wahrend da» Baeie&ebiet 26 ~it einer i»lum-iniumbahn 36 verbuncen ist, die in einer Auenehraung 37 der Schicht auf dem Träger 21 liegt und dort mit der Ar.schlusckontaktEchicht Jt verbunden ist.
Die Herstellung eint-r aolchen integrierten Schaltung ist in den Fit· 10 ^ίε 13 besctjrLnkt im Schnitt dorget tullt. Auf einer Unterlage 39 ζ·3# v-n 0,02 Ohn.cm p-Typ Silicium xli ühnlich wie in dem vorhergehenden Beispiel eine epituktitsche bciicht ^Q un^ebi£»oht| die an der Ltollu der zu bildenden Siliciumgebiete 2' und 24 mittels Siliciumnitrid 4I cafkiert wird. Durch üxjoi.'tiün *irü dünn daß Mueter 3Ü (siehe lit'· 10) gebildet. Kacl; uam i~.ntffcinen de-s Nitride wird eine p-T^-p lfeiteiide i-ci.icht· fcindiffu..uxtrt zur Bildung cee BaEisgeticte 26 und des Diodengtibieta ί.6. Ijcraui' *iid pyrolytiech über dtr ganzen OberflL'cle eine Oxydschicht 42 »ngebrtcht, 2.B. durch Lert et^ung von Oxyeilunen. In der Schicht 42 wild ein Iei.eter zum iüii diffundieren des Laittergbbiete 2^ gctltzt, worauf Fentiter zum Kontaktieren der verschiedenen ionen geätzt werden, (tiehe Fig. 11). Darauf worden durch Aufdampfen und Xtzen (tiehe Fig. 12) die AluminiumV.&hnen 31 und 36 angebracht, worauf des Grnze (ciehe Fig. 13) auf ühnliche Weipo wie in dem vorhergehenden Beispiel mittels ainer rulyvinylaoetat-iOhichl 21 auf einer Glasplatte 22 angebri-cht \ ird.
Darauf wird auch wie in den vorhergehenden EHiapiel die Unterlage 39 eltktrolytidch weggutltat, woratf der vurMtsiben-lt ΊνχΙ der üchicht duz oh Schleifen oder St;.en entfernt wird, bis dae Oxyd»
109825/1646 BAD OI
- 15 - PHH. 245Ü.
JO erreicht ißt. l»ach dem Ätzen der Kontakt"fi'nung 32 und äer Ausnehmung 37 entsteht die Struktur nach Fig. 1^. Suhliet werden die Aluminiumluhnen 33, 34 und 35 angebracht, wodurch die endgültige Struktur der Fig. t* und 9 erhalten wird. Zum iitrs teilen eineB guten ohmirchen Kontaktes zv.iechen dem Aluminium und den n-Typ Lcnen 27 und 29 werden z.E. durch Ioneneinführung hochdotierte η-Typ Gberflächenechichten 43 gebildet.
Ls wird einleuchten, dass in dem SiI iciumf-eblet mehr ει It ein Bauelement ur.d unter Unetünden eine vollFti'ndif-e Schaltung uuf; mehreren Transistoren, Dioder., widerstanden, ubw. angebracht werden kann. Ls kann bei Duichführung des Verfahrens nach der Erfindung eine Anzahl durch elektrisch isolierende Gebiete voneinander getrennter, integrierter Schaltungen zusu&ciengebaut *v«erden.
Fi{-.. 14 verfanfchi-ulioht, väe durch anwendung deB Verlahrent nt-ch der Erfindung in einfacher «eise in einer einzigen iichichienBtruktür n>n- und ρη^-ΤΓ^ηείεΐοΓειι daduifch integriert werdei. können, dass auf beiden Seiten di.-r Schicht Oberflüchenzonen eindiffundiert werden. Auf einem !rager $0 auf polykristallinirchem Silicium χεt eine Schicht aus Liliciumgebieten angebracht, in denen Trar.t! i stören 5I ur*d 5«^ und ein über die ganze licl.fc dfcr L-chicht versenktes Auster 53 aue Siliciumoxyd angebracht sind. Der Transistor 51 hat eine p-Typ Emitterzone 54, eine η-Typ basiszone 55 und eine p-Typ Kollektorzone 5^· Vht Traneistor 52 hat eine η-Typ Emitterzone 57 > eine p-Typ Basiszone 50 und eine n-'iyp Kollektor zone 59« Die beiden Kollektorzoner. $6 und 59 Bind durch Violframbahnen kontaktiert, die auf den aupscihalb der Schicht (511 5?, 53) herausragenden 'α* ilen r'ei·. Träge τ f 50 frei litgen und mit /.nschlusnlei tern Vi-.ifti':. . --den t.cnrif.-n. Die Li.: i tter-Annchlunelci t»r 6? und C4 n
1JD_98 2 5/1 tiA6
BAD ORlGINAl.
- 16 - PHIi. i?45O.
der ünfcMufF leiter 6>, der die beiden Bariszonen verbindet, b( : tehtn i.uK jiluminiumtahner. Zum Erzielen eine« guten ohmachen Kontakten aul aiii Basifzone 55 if;t eine hochdotierte η-Typ Zone 65 eindiff lic α · r t. Dieee integrierte Struktur IiIt-st pich aui ähnliche Vvc-iet, wie vorstehend beschrieben herstellen, ^s wird dabt'i zunäcfyt in einer epitaktischen η-Typ leitenden Schicht mit der gleichen Dotierung v; ie dio Zonen 55 und 59 du8 Oxydmueter 5.5 arifjetracht. Dan-.uf. mird selektiv in eines eier Silicium^cbiftte <iie p-Typ Zone :jt in üblicher Weise eindili ur.dic-r t, vorauf mit den nol franibul.ner, 60 und 61 durch ZeriitSubung und f-iaskierunfj in bekannter «oieu ohmsche Kortukte Eiit aen Zener. 56 UJd 59 hergestellt werden. Lüi-aui1 wird aui oieeer üt-ite der Schicht unter iinviendung ailgenein bekannter Techniken z.B. aurch ^ersi-t'^ung von biliciuiatetxacJ loi ic eine .jchicht 50 autJ folykrictallirirchetn Ljiliciam angebracht. i<achdeai uaruuf dii Schicht (51» 5^» 53; durch Stzen una/oder Schleifen aui dir dem i.ufcti-r 55 gegenüber lit.-fcenden b^.ite bis tu di'r über!l"thunschicht beschränkt wird, in die und Über deren ganze Dicke dac Luster ljl vereenkt iet, T>ird auf der den Träger 5-; ge«onüter li(-g«inaen iioite der UjJ icht wieder aui pyrolytiechem V.tge eine Oxycipc: acht ar.f.-ebracl t» Durch in dieser üxydpchicht f;ea"tzte FeJi8tt--r v. eider, nacheinander die p-V;yp Zonen 54 und 5'; und dann die n-'iyp Eonen 57 un<i 65 eindiH'undiert. In der nach die ten Diffusionen auf der Obcri ii.'chc vurh.si.denen üxydFcl.icht 66 werden in üblicher Wit;*; Kontakt'jfίnunpen get>t;*t, worauf die i.luminiumnpuron 62, 6j unu 6«^ durch bekannte iiufrtampf- und ί tztfc-chniken angebrtcht werden. Zum aufdecken dt;r >.öl i'rai; ;mpchl uteleiter 6ü unt4. 61 werden schließlich Teile ('', ('.eis l xvdn.ue 1 erfl 53 unter üuetiounc1 ül lic her liaekierune.''- und it;'veri'ahi «n v.A fcrnt.
109825/1646 BAD ORIGINAL
- 17 - PKiN. 2450.
Die struktur nach Fig. 14 kann dadurch erzielt werden, duöB i.ui' beiden Leiten der Lcnicht (51» 'J1- > 5-',· Dii'i'ußijnen duichgefiihrt v.erdei, kür.nen um dass Kontakte hergestellt werden können, was dui ch das Vrrii-hren nach der Erfindung ermöglicht v.ird.
leicht nur in den bilicium^ebi ten sondern peftan^chteni'al*3 auch in oder auf neu; üxydmuts tür können h.-Ptimnte Hi uelemtn tu an; ebraciit «erden. Ti?". T5 zoißt in einer Uraufaiei.t and Fif". 16 in eiir.eK ,,uerschni 1 t län^c der Liniü XVI-XVl «inen I'>:il t;iner iialbleitt-rvurrichturi{; ntch der Lrfindun£:, wobei auf t.-iner Uchicht nit sinfcffi üjij dü.uatör b3 uul oii.em iüoliei enden Träger B4 t.eidereuita dee Lj.j dmUEters LJ ;«e tall bahnen 01 und 62 angebracht tind, die mit !•.stallt chicl.ten C. und C, verbunden Kind, die mit ce»i zwiacnt-nliet,er:dfen T il des Plustere L'$ einen konceneator bilden.
La *ird einleuchten, dassb die i-irfindun^ :^h nicht aui die bf.tcrx iebfcnen ijuefiihruntßt'eisi'ieie bt-fchränkt und df· se i.n liöhrr.tn der Erfindung 'ium Ptchmann vi( Ie Abarten zur Veriügung stehtr.. Lp kam ι.ϊ. die epitakt if ehe tiüciuriBchiclit, von der ausgegangen #ird, aui" ein^r nicht aus Silicium bestehenden Unterlage z.B. einer UI-V Verbindung angebracht »erden, weiterhin können auaeer dem erwähnten üxydmußter noch andere von Liilicium abweichend· Materiellien in der Oberflächenschicht vorhanden sein. Ke können auch in demselben, ununterbrochenen ί-'il iciumgebi'it mehrere Bauelemente untergebracht werden, die auiserdem untereinander integriert pein könm-n. Zum Durci ί'ihren der atlektivon LifiuBionen können weiter au.iaer den «ir*'t"hnt'in pyiolyti.'.chen Üxj<iixhichten aiuleru hiaBkifiruni'i.iuct.ichten z.B. h L ti i^HCt ichtUli v»:r*er.tl L-1 worden. Lb lunaon sich auch andere aln ü^ö erwähnten B.iueiemtr;to tonbrmtiöri, wie «idan tülndö, F>jid-
109825/1646
BAD ORIGINAL1
- 18 - ΓΗΝ. 2450.
effekt-Transistorer», lichteiupiindliche Elemente wie Photowiderstlinde, bonnenaellen, Fiototransistortn, upto-elcktrc-niacne UIemente oaer Detektieren für elektro-magneticehe und/oder korpuskulare i-trahlun6, usw. uchiies&lich kam es unter w'u tiir.ttn aucn vort^-i.-hal t eein, ar.dere alt' die erwähnten Trägermaterialien anzulanden, z.B. statt elektrisch isolierender Träger metallische Träger *ie Wolytdi"n, woVei eine fvute Kühlung unci niedrige Reihenv. iotrfc t"r:de erhalten werden können, wenn die angewandte Schaltur.^ ei« Verwendung· eines metallischen Trägers erlaubt.
109825/1646 BAD ORiaiNAL

Claims (16)

-19- r-HI«, lly;. ία t,ehtariatrüchfc ;
1. Vtrfthrei. zur Hort-· teilung fir.er Haltlaittivon .chtunt r.iit t in em Hall It iterkVxi.tr nit n;ir.ue stent eine::: I.ullleiterbbuel*·- lieri, wobei ein prtktii-ch Ilt-cl.eE, PChicLtenartit;tt3 iuuttrr aue i:ia^ciur:iüxyd angebracht wild, dat. liktr v.cni^Btfei.c einen Ti il eeiner Dicke in eine uxiu biliciux 1·(.-εtt-hexi^t Cl.erflächeiitci.icht dtp »." dui ch fine 0>.j-dation^tehtj.dlunc versenKt iet, Y.cbei die Lii oVerfli'.cht örtlich vor der Oxidation i.u-rkit.rt wird, dadurch zeichr.et, dat:s dtr Körper tir zu dtr üb· riiächer.ft Licht, in die ur.d über deren ganze Dicke das Muster versenkt wird, daduich beechrär.kt wird, da^ß der Korper auf der dem Mut-1er ce<rer'iiber liegercen Seite einer L.aterialentff.-rnujijTShehundlung unterworfen v.ird and dace in diecor ÜberfIL'chenechicht dac HalbleiterVauelemt;nt angebracht v.ird.
2. Verfahren nach *inrpruch 1, dadui ch cekennzeichiiet, da.'ss zur.'ichßt dal·: Muster angebracht wird, worauf die Latei-ialentfernungbehandiun; durgeifilhrt τ. ird.
3. V.riahren n;.ch Anspruch 1, dadurch gekennzeichnet, dasr nach der aiaterialentiernungsbehandluni; daß Idutttr angebracht wird.
4. Vtriahren ni-ch einem uder mehreren dtr vorhergehen! en /.HP] rüohe, cadurch fekei.n'^e^chnet, dasr vor der Duj-chiährung der katf rialeiitfernun^Bbehandlui^ dei- körper ir.it tier Lurterneite aul ei ι. era Träger z.b. einem elektrirch ipolierenccn Träger angebracht ν. i r ri.
5· Verialiren nach t-inera oder i:.threren df r V(,rh';rt;ehfci.deii
/■.ru { rüchc , dadurch gekennzeichnet, dart- .-,ii; GIn-: ί l"t ht:i»i < Licht tir.e liicie von »iiximal
5 M""· hat.
10 9825/1-6 4 6
BAD
- JO - PHK. 245ü.
6. Verfahren nuch einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, aaee oie Gbtri lä'chenfcicht einen Teil einer auf einer Unterl&gfc uut Halbleitermaterial z.B. aus Linkrietallßilicmo angebracht en epitaktiechen Schicht bildet.
7. Verfahren ni.ch einem oder mehreren der vorhergehenden Ansprüche, dadurch gekexinzeichnet, dues die fclaterielertfernung »enigetene teilweise duich Anwendung einer ulektrclytiechen Etzmethode erfolgt.
6. Verfahren nach Anspruch 7» dadurch gekennzeichnet, dass eine elektrolytische Jttzmethode angewandt wird, wobei vor dem Erreichen dee Mustere der itzvorgang sich eelbsttütig bei einer im Körpet vorhandenen Cren^echicht zwiecKen unterEchiedlich dotierten Gebieter, beendet.
9· Verfahren nach Ansprüchen 2 und 4» dadurch gekennzeichnet, daee vor dem Anbringen des TrL'gere auf der Oberfllichenschicht mindestens eine Metallbahn angebracht wird, die Kit einem Bauelement verbunden ist.
10. Verfahren nach einen, oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf beiden leiten der Ober· flächenschicht mindestens eine Metallbaln angebracht *ird, die mit einem Bauelement einen Kontakt here teilt· 11« Verfahren nach Anej>ruch 10, dadurch gekennzeichnet, dees auf beiden Si i ten der Oberflächenschicht Me te 11 be line η ari(-et recht werden, die eich auf beiden Seiten des Üxvd-tiuctere kreuzen. 12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dace die lietallbahnen mit je einer hietullnchlcht verbunden werden, wobei die ttetallechichtei einander f-eßenUher liegen und mit dem zwißchenliegenden Teil dee Oxyd-itueters einen Kondensator bilden.
109825/1G46 BADORlQIfWL
- 21 - PHI». 2450.
1J. Verfahren nt-ch einen oder mehreren der Ansprüche 10 bis 12 dadurch gekennzeichnet, daee auf beiden beiteii der Oberflächen- act icht eine Gruppe zueinander pruktiBch paralleler Metallbahnen angebracht wird, wobei die Lruppen eich kreuzen und dass an mindestens einem Kreuzungapunkt ein inaelurtiges üiliciurugebiet mit einem Bauelement vorhanden ist, das einen Kontakt mit nen beiden Bich kreuzenden Mbtc-lllahnen heratellt.
14· Verfahren nach nn&piuch 9 dadurch gekennzeichnet, dass in dem »uater «ine Öffnung ^eiltfct wird und daao auf der von aem Träger abgesandten texte ein iiiischlusslei ter anfcebracht wixd, der Eich durch diese Ci'lnurig an eine aul' der 'xrägerueite angebrachte i«etallbahri anechlieest.
15. Veriahren nach Anspruch 4 dadurch gekuiinzu-ichriet, dass ein 'i'iilger t-uo polykristalliniechem silicium angebracht xird,
16. Veriahren nach Anspruch 4 dauurch gekennzeichnet, dasa ein Träger aas Polyvinylacetat angebracht wird.
17· Halbleitervorrichtung mit einem Halbleiterkörper mit einer HlaCiuinscLich t in die und Über deren ganze Lic)· β ein Muster &ut: iJiliciuii.oxyd versenkt it<tf die durch ein Verfahren nach einem oder mehreren der vorhergehenden «neprüche hergestellt iet. 1b. liilblei tervurrichtung mit einem H&lbl&i terkörper mit einer Lilaciumechicht, die inaelartif.e üiliciumgebiete und ein über die ganze lacke der Lchacht versenktes Luuter aus oiliciumoxyd entha'lt, wobei auf beiden Lleitth dieter L^hicht eine üruppu zueinander praktisch paralleler kotallbuhnen angebracht ist, welche üruppen ßict. kreuzer:, wobei uu niindt-ctwnt; einem Kreuzungepunkt ein mit den beiden eich kreuzenden kttallbahnen einen kontakt herstellendes vorgesehen ist.
1.098 25/1646 BAD te
DE1764281A 1967-05-13 1968-05-08 Verfahren zum Herstellen einer Halbleitervorrichtung Expired DE1764281C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL6706735A NL6706735A (de) 1967-05-13 1967-05-13

Publications (3)

Publication Number Publication Date
DE1764281A1 true DE1764281A1 (de) 1971-06-16
DE1764281B2 DE1764281B2 (de) 1977-11-03
DE1764281C3 DE1764281C3 (de) 1978-06-29

Family

ID=19800123

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1764281A Expired DE1764281C3 (de) 1967-05-13 1968-05-08 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (12)

Country Link
US (1) US3602982A (de)
AT (1) AT318001B (de)
BE (1) BE715099A (de)
BR (1) BR6898980D0 (de)
CH (1) CH500591A (de)
DE (1) DE1764281C3 (de)
DK (1) DK119934B (de)
ES (1) ES353793A1 (de)
FR (1) FR1571529A (de)
GB (1) GB1222898A (de)
NL (1) NL6706735A (de)
SE (1) SE350152B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0006003A1 (de) * 1978-05-31 1979-12-12 The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Feldeffekt-Bauelemente und Verfahren zu ihrer Herstellung

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789276A (en) * 1968-07-15 1974-01-29 Texas Instruments Inc Multilayer microelectronic circuitry techniques
NL6910274A (de) * 1969-07-04 1971-01-06
US3701696A (en) * 1969-08-20 1972-10-31 Gen Electric Process for simultaneously gettering,passivating and locating a junction within a silicon crystal
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US3944447A (en) * 1973-03-12 1976-03-16 Ibm Corporation Method for fabrication of integrated circuit structure with full dielectric isolation utilizing selective oxidation
US3904450A (en) * 1974-04-26 1975-09-09 Bell Telephone Labor Inc Method of fabricating injection logic integrated circuits using oxide isolation
DE2432544C3 (de) * 1974-07-04 1978-11-23 Siemens Ag, 1000 Berlin Und 8000 Muenchen Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung
US3954523A (en) * 1975-04-14 1976-05-04 International Business Machines Corporation Process for fabricating devices having dielectric isolation utilizing anodic treatment and selective oxidation
JPS5247686A (en) * 1975-10-15 1977-04-15 Toshiba Corp Semiconductor device and process for production of same
US4384299A (en) * 1976-10-29 1983-05-17 Massachusetts Institute Of Technology Capacitor memory and methods for reading, writing, and fabricating capacitor memories
US4261003A (en) * 1979-03-09 1981-04-07 International Business Machines Corporation Integrated circuit structures with full dielectric isolation and a novel method for fabrication thereof
US4510516A (en) * 1982-02-01 1985-04-09 Bartelink Dirk J Three-electrode MOS electron device
US4599792A (en) * 1984-06-15 1986-07-15 International Business Machines Corporation Buried field shield for an integrated circuit
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5280194A (en) * 1988-11-21 1994-01-18 Micro Technology Partners Electrical apparatus with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device
US6714625B1 (en) 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
US5403729A (en) * 1992-05-27 1995-04-04 Micro Technology Partners Fabricating a semiconductor with an insulative coating
US5521420A (en) * 1992-05-27 1996-05-28 Micro Technology Partners Fabricating a semiconductor with an insulative coating
US5488012A (en) * 1993-10-18 1996-01-30 The Regents Of The University Of California Silicon on insulator with active buried regions
US5656547A (en) * 1994-05-11 1997-08-12 Chipscale, Inc. Method for making a leadless surface mounted device with wrap-around flange interface contacts
JPH10508430A (ja) * 1994-06-09 1998-08-18 チップスケール・インコーポレーテッド 抵抗器の製造
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6748994B2 (en) 2001-04-11 2004-06-15 Avery Dennison Corporation Label applicator, method and label therefor
US8294172B2 (en) 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
WO2004015764A2 (en) 2002-08-08 2004-02-19 Leedy Glenn J Vertical system integration

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3150299A (en) * 1959-09-11 1964-09-22 Fairchild Camera Instr Co Semiconductor circuit complex having isolation means
US3158788A (en) * 1960-08-15 1964-11-24 Fairchild Camera Instr Co Solid-state circuitry having discrete regions of semi-conductor material isolated by an insulating material
NL297601A (de) * 1962-09-07 Rca Corp
US3290753A (en) * 1963-08-19 1966-12-13 Bell Telephone Labor Inc Method of making semiconductor integrated circuit elements
US3477886A (en) * 1964-12-07 1969-11-11 Motorola Inc Controlled diffusions in semiconductive materials
US3442011A (en) * 1965-06-30 1969-05-06 Texas Instruments Inc Method for isolating individual devices in an integrated circuit monolithic bar
US3377513A (en) * 1966-05-02 1968-04-09 North American Rockwell Integrated circuit diode matrix

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0006003A1 (de) * 1978-05-31 1979-12-12 The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Feldeffekt-Bauelemente und Verfahren zu ihrer Herstellung
FR2427686A1 (fr) * 1978-05-31 1979-12-28 United Kingdom Government Procede de fabrication de transistors a effet de champ et transistors ainsi obtenus

Also Published As

Publication number Publication date
BR6898980D0 (pt) 1973-01-11
BE715099A (de) 1968-11-13
DE1764281C3 (de) 1978-06-29
SE350152B (de) 1972-10-16
CH500591A (de) 1970-12-15
NL6706735A (de) 1968-11-14
DE1764281B2 (de) 1977-11-03
DK119934B (da) 1971-03-15
ES353793A1 (es) 1970-03-01
GB1222898A (en) 1971-02-17
AT318001B (de) 1974-09-25
US3602982A (en) 1971-09-07
FR1571529A (de) 1969-06-20

Similar Documents

Publication Publication Date Title
DE1764281A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und durch dieses Verfahren hergestellte Vorrichtung
DE3226555C2 (de)
DE2745857C2 (de)
DE1696092A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen unter Anwendung eines selektiven elektrolytischen AEtzverfahrens
DE112005001578T5 (de) Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur
DE102012105177B4 (de) Induktionsspule für Post Passivation Interconnect
DE1614393A1 (de) Halbleiteranordnung
DE2004576A1 (de) Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE1930669A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1954694A1 (de) Aufnahmeroehre,photoempfindliche Prallplatte zur Anwendung in dieser Roehre und Verfahren zur Herstellung der Prallplatte
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE2033532A1 (de) Kontaktsystem fur Halbleiteranordnungen
DE2265257A1 (de) Verfahren zum herstellen von inselartigen einkristallbereichen fuer integrierte halbleiterschaltungen
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE1764180A1 (de) Verfahren zur oertlichen Steuerung der Ladungstraeger-Lebensdauer in Halbleiterbauelementen und integrierten Schaltungen mit PN-UEbergaengen
DE2040929A1 (de) Ohmsche Kontaktanordnung fuer Halbleitervorrichtungen
DE2033419A1 (de) Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren
DE3002741A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE4228679A1 (de) Kontaktstruktur und verfahren zu deren herstellung sowie halbleiterspeichereinrichtung und verfahren zu deren herstellung
DE1812130B2 (de) Verfahren zum herstellen einer halbleiter- oder dickfilmanordnung
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE1546014A1 (de) Verfahren zum AEtzen von Metallschichten mit laengs der Schichtdicke unterschiedlicher Zusammensetzung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee