DE1288197B - - Google Patents

Info

Publication number
DE1288197B
DE1288197B DE1965J0028540 DEJ0028540A DE1288197B DE 1288197 B DE1288197 B DE 1288197B DE 1965J0028540 DE1965J0028540 DE 1965J0028540 DE J0028540 A DEJ0028540 A DE J0028540A DE 1288197 B DE1288197 B DE 1288197B
Authority
DE
Germany
Prior art keywords
layer
silicon
control gate
photoresist
epitaxially
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1965J0028540
Other languages
English (en)
Other versions
DE1288197C2 (de
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Application granted granted Critical
Publication of DE1288197C2 publication Critical patent/DE1288197C2/de
Publication of DE1288197B publication Critical patent/DE1288197B/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von isolierten NPN- oder PNP-Feldeffekttransistoren in großer Stückzahl mit einem extrem schmalen Steuertorspalt zwischen den Hauptelektroden. Das Verfahren nach der vorliegenden Erfindung ermöglicht die reproduzierbare Herstellung einer Vielzahl derartiger Verstärkerelemente aus einem einzigen einkristallinen Plättchen aus Silizium, wobei der auf Grund von elektrischen Kurzschlüssen zwischen Quelle und Senke auftretende Fabrikationsausschuß fast völlig verschwindet.
Unter der Bezeichnung P-MOST wurden Feldeffekttransistoren bekannt, deren Leitungsmechanismus auf Defektelektronen beruht und die sich gut zur Einfügung in integrierte Schaltungen eignen.
Bei den bisher bekannten Verfahren zum Herstellen beispielsweise einer NPN-Struktur eines derartigen Verstärkerelementes beginnt man gewöhnlich mit der Herstellung eines einkristallinen Substratplättchens aus Silizium. Siliziumdioxid wird danach auf die Oberfläche dieses Plättchens durch Aufdampfen von Siliziumdioxid oder durch thermische Oxydation des Siliziums in einer Sauerstoffatmosphäre oder in einem Gemenge von Sauerstoff und Wasserdampf aufgebracht, wobei beispielsweise eine Maskierung z. B. as aus einem lichtempfindlichen Lack (Photolack) in Form eines Musters über der Siliziumdioxidschicht angebracht werden kann. Diese Maske weist eine solche Gestalt auf, daß diejenigen Flächenbereiche, welche den Hauptelektroden des isolierten Feldeffekttransistors entsprechen, von dem Photolack unbedeckt bleiben. Das Siliziumdioxid wird an den freigelegten Stellen mit Fluorwasserstoffsäure von dem Siliziumsubstrat weggeätzt. Es wird dann eine N-Leitfähigkeit erzeugende Diffusion mit Phosphor, Arsen oder Antimon ausgeführt, wodurch die Gebiete der Hauptelektroden mit einem dazwischenliegenden P-Ieitenden Gebiet entstehen. Dieses P-Ieitende Gebiet wird später die Funktion der Steuerelektrode des Feldeffekttransistors übernehmen. Das soeben beschriebene Verfahren leidet unter drei verschiedenen Nachteilen:
a) Da innerhalb der Maske zwei Durchbrüche offen gelassen werden, existieren vier Kanten, die das Auflösungsvermögen und damit die zu definie- 4g rende Breite der Hauptelektroden beeinträchtigen und auch die Breite des Steuertorspaltes, welche zwischen den Hauptelektroden liegt, Undefiniert lassen.
b) ; Da während des zuni Erzeugen der Hauptelek-
troden erforderlichen Diffusionsprozesses zwei getrennte Diffusionsgebiete entstehen, die die Tendenz aufweisen, sich im Grundkörper Silizium auszubreiten, besteht die Möglichkeit, daß die beiden durch Diffusion erzeugten Gebiete kurzgeschlossen werden.
Besonders wenn sehr enge Steuertorspalten erreicht werden sollen, wird die Wahrscheinlichkeit für das Eintreten eines Kurzschlusses besonders groß sein. Da es für Feldeffekttransistoren außerordentlich günstig ist, über schmale Breiten der Steuertorspalte zu verfügen, und da bei der Benutzung derartiger Verstärkerelemente für Zwecke der integrierten Schaltungstechnik auf der Grundlage eines einkristallinen Substrates geringe Fertigungsausschüsse erstrebt werden, stellt die Wahrscheinlichkeit eines Kurzschlusses zwischen den Hauptelektroden ein ernsthaftes Problem dar.
c) Da bei der Fabrikation eine maximale elektrische Isolation der einzelnen Bauelemente erzielt werden soll, die sich auf dem gleichen Substrat befinden, ist es nötig, die verschiedenen Bauelemente voneinander durch eine Siliziumschicht mit möglichst hohem spezifischem Widerstand zu isolieren. Oft wäre es vorteilhafter, Silizium von relativ niedrigem spezifischem Widerstand als Substrat zu verwenden; in diesen Fällen ist jedoch die Isolation zwischen den einzelnen Bauelementen nicht ausreichend. Zum Herstellen von Feldeffekttransistoren geht man gewöhnlich von einem Siliziumplättchen vom P-Leitungstyp mit einer spezifischen Leitfähigkeit von 0,5 bis 10 Ω · cm aus, weil dieses leichter verfügbar ist als Material mit hohem spezifischem Widerstand. Infolgedessen ist die Isolation zwischen den einzelnen Bauelementen im allgemeinen gering. Fernerhin wird eine möglichst hohe Reproduzierbarkeit der Eigenschaften des Substratmaterials angestrebt, wodurch beträchtliche Kosten bei der Qualitätskontrolle dieses Materials entstehen.
Die vorliegende Erfindung setzt sich zur Aufgabe, ein Verfahren zum Herstellen von isolierten Feldeffekttransistoren aufzuzeigen, welches die obengenannten Nachteile vermeidet.
Diese Aufgabe wird bei dem eingangs genannten Verfahren dadurch gelöst, daß
auf der Oberfläche eines Halbleitersubstrates eine Schicht von entgegengesetzter Leitfähigkeit epitaktisch niedergeschlagen wird,
auf dieser Schicht eine erste dielektrische Oxydschicht aufgebracht wird,
diese Schicht mit einer ersten Maske mit engen geradlinigen Öffnungen überdeckt und die erste dielektrische Oxydschicht im Bereich dieser öffnungen entfernt wird,
durch die so offen gelegten Bereiche zur Erzeugung der Steuertorspalte vom Leitfähigkeitstyp des Halbleitersubstrates eine Dotierungssubstanz in die epitaktisch niedergeschlagene Schicht eindiffundiert wird,
eine zweite dielektrische Oxydschicht durch die erste Maske hindurch auf die erste dielektrische und auf die epitaktisch niedergeschlagene Schicht aufgebracht wird,
mittels einer zweiten Maskenanordnung mit engen geradlinigen Öffnungen zu beiden Seiten der Steuertorgebiete die dielektrische Oxydschicht bis auf die die Hauptelektroden lokalisierenden Teile der epitaktisch niedergeschlagenen Schicht durch Ätzen entfernt wird,
Aluminium auf die dielektrischen Schichtbereiche und auf die die Hauptelektroden lokalisierenden Teile der epitaktisch niedergeschlagenen Schicht aufgedampft wird,
schließlich durch Öffnungen in einer dritten Maske Steuerelektroden sowie Hauptelektroden auf der Oberfläche des verbliebenen Teiles der zweiten dielektrischen Schicht lokalisiert werden, nachdem die diesen Maskenöffhungen entsprechenden Bereiche der Aluminiumschicht durch Ätzen entfernt wurden.
Das Verfahren gemäß der Erfindung liefert eine Methode zum Herstellen von isolierten Feldeffekttransistoren für die Verwendung in integrierten oder nichtintegrierten Schaltungen, welche es gestattet,
Steuertore mit Spaltbreiten zu erzeugen, die lediglich durch das Auflösungsvermögen eines einzigen linearen Durchbruches in der Maske begrenzt ist, wodurch jede Möglichkeit eines Kurzschlusses zwischen den Hauptelektroden weitgehend vermieden wird. Die Qualität des Substrates braucht nicht sehr gut oder reproduzierbar zu sein, da die Steuercharakteristik während des Herstellungsprozesses festgelegt wird.
Nachstehend wird die Erfindung an Hand zweier Ausführungsbeispiele sowie der Figuren beschrieben. Es zeigen
F i g. 1 bis 14 verschiedene Verfahrensschritte bei der Herstellung von Feldeffekttransistoren entsprechend dem Verfahren gemäß der Erfindung. Zur Vereinfachung sind nur drei Feldeffekttransistoren dargestellt.
Als Ausgangspunkt des vorliegenden Herstellungsverfahrens benötigt man ein Siliziumsubstrat 1 vom P-Leitfähigkeitstyp (F i g. 1), auf welches, wie in F i g. 2 gezeigt, epitaktisch eine Siliziumschicht 2 niedergeschlagen wird. Die epitaktische Schicht kann durch ein konventionelles Dampfzüchtungsverfahren erzeugt werden, z. B. durch die Reduktion von Siliziumtetrachlorid durch Wasserstoff bei 1200 bis 1250°C. Das die N-Leitfähigkeit erzeugende Dotierungsmaterial wird während des Dampfzüchtungsprozesses in Form von Phosphin oder Arsenwasserstoff in ausreichenden Mengen zugesetzt, um eine Ladungsträgerkonzentration innerhalb der epitaktischen Schicht von etwa 5 · 1017 Elektronen pro Kubikzentimeter zu gewährleisten. Die epitaktische Schicht wird bis zu einer Dicke von 3 bis 5 μπι gezüchtet. Die Benutzung einer aufgedampften Deckschicht aus epitaktischem N-Ieitendem Material auf das P-Ieitende Substrat bringt es mit sich, daß der Wert des spezifischen Widerstandes bzw. die Beweglichkeit der Ladungsträger innerhalb des Substratmaterials im Gegensatz zu den konventionellen Verfahren zur Herstellung von Feldeffekttransistoren bedeutungslos wird.
Die bisher benutzten Verfahren erforderten eine sehr genaue Kontrolle der Substrateigenschaften. Das hier beschriebene Verfahren eröffnet die Möglichkeit, die Kennlinie des Feldeffekttransistors festzulegen, ohne auf die Eigenschaften des Substratmaterials vom P-Leitfähigkeitstyp Rücksicht nehmen zu müssen. Weiterhin werden bei der Herstellung der Steuertorelektroden nach dem Verfahren der vorliegenden Erfindung die erhaltenen Durchbruchsspannungen im Zenergebiet sehr viel größer sein, als dies mit einem der konventionellen Verfahren erreichbar ist. Nach der epitaktischen Herstellung der Deckschicht auf dem Siliziumkristall wird diese mit Hilfe eines bekannten Oxydationsprozesses oxydiert, wodurch sich eine Siliziumdioxidschicht 3 in F i g. 3 ergibt. Dies geschieht vorzugsweise durch Erhitzen in Sauerstoffbei 1050 °C, welcher eine Flußgeschwindigkeit von 21/Min. über eine Zeitdauer von 16 Stunden besitzt. Wie F i g. 4 zeigt, wird weiterhin ein Photolackmuster 4 auf diese Siliziumdioxidschicht 3 aufgebracht. Ein wichtiges Merkmal besteht darin, daß die Steuerzone durch eine einzige schmale Linie mit der Bezeichnung 5 innerhalb des Photolackmusters repräsentiert wird. Hierdurch entfällt die Notwendigkeit der Kontrolle der Steuertorbreite, wobei jedoch deren Genauigkeit davon ab- hängt, mit welcher Präzision die den Hauptelektroden entsprechenden linearen Öffnungen im Muster hergestellt werden können.
Diese bisher allgemein angewandte Maßnahme verhindert aus zwei Gründen eine weitere Verringerung der Steuertorspaltbreite:
1. Wegen der bei jedem photolithographischen Verfahren vorhandenen Beschränkung des Auflösungsvermögens ist der Abstand zweier paralleler bzw. konzentrischer Linien infolge von »Unterschneiden« und wegen der Körnung des Materials auf einen unteren Wert von etwa 2 bis 3 μιη begrenzt, wenn auch die Liniendicke selbst sehr viel schmaler als dieser Wert gemacht werden kann.
2. Soll durch zwei eng beieinanderliegende lineare Öffnungen einer Maske ein Dotierungsmaterial diffundiert werden, so muß der Abstand zwischen den Linien derart sein, daß die Diffusionsfronten der Dotierungsmaterialien aus der Umgebung einer jeder dieser Linien sich nicht überlappen, was einen Kurzschluß zwischen beiden Gebieten zur Folge hat.
Da beim Verfahren nach der vorliegenden Erfindung lediglich der Steuertorspalt durch Diffusion erzeugt wird, so ist die Spaltbreite des Steuertores lediglich durch das optische Auflösungsvermögen bestimmt, mit welcher eine Linie im photographischen Prozeß abgebildet werden kann, und nicht durch den minimalen Abstand, welcher zwischen zwei Linien eingehalten werden kann. Da weiterhin nur eine einzige Diffusionsfront erzeugt wird, kann der obengenannte Kurzschluß nicht eintreten. Bezüglich der F i g. 4 sei noch bemerkt, daß zusätzlich ein breites Isolationslinienmuster auf der Fläche gebildet wird, auf der der Feldeffekttransistor entstehen soll. Dieses Linienmuster ist nicht kritisch bezüglich seiner Dimensionen, da es z. B. bei der Herstellung integrierter Schaltungen lediglich dazu dient, eine Diffusion zum Zwecke der Isolation der benachbarten Elemente zu ermöglichen. Das breite Linienmuster 6 beeinflußt in keiner Weise die Breite des Steuertorspaltes. Da weiter auch die Breite der Hauptelektroden die Arbeitsweise der Vorrichtung nicht beeinflussen, ist eine höhere Genauigkeit des genannten zweiten Linienmusters nicht erforderlich. Für den Fall, daß man lediglich ein einzelnes, in konventionellen Schaltungen anzuwendendes Steuerelement benötigt, braucht man das zweite Linienmuster überhaupt nicht herzustellen.
In F i g. 5 wird das Siliziumdioxid innerhalb der Zonen 5 und 6 des Linienmusters mit gepufferter Fluorwasserstoffsäure weggeätzt und die Photolackschicht mittels bekannter Verfahren entfernt. Nunmehr wird Bor in den Halbleiterkörper (F i g. 7) eindiffundiert. Dieser Schritt wird in der Weise durchgeführt, daß sowohl der Steuertorspalt 5 als auch der isolierende Kanal 6 (wenn dieser erforderlich ist) die N-Ieitende epitaktische Schicht völlig unterbricht.
Nach Erzeugung der Hauptelektroden sowie des Steuertorgebietes 9 (F i g. 7) wird eine zweite Siliziumdioxidschicht 3 a mit einer Dicke von 0,1 bis 0,5 μπι auf die Oberfläche aufgebracht, wodurch sich die Konfiguration von F i g. 8 ergibt. Aus Gründen der Kontinuität der Beschreibung wird hier ein Unterschied zwischen den beiden Siliziumdioxidschichten gemacht, obwohl sie in Wirklichkeit stetig ineinander übergehen. Ein Photolackmuster 4 wird dann auf der

Claims (3)

5 6 Oberfläche der Siliziumdioxidschicht in der Weise benutzt wird. Das käuflich erhältliche Siliziumtetraerzeugt, wie es in F i g. 9 gezeigt ist, und das Silizium- chlorid enthält eine geeignete Menge von N-Dotiedioxid in den offenen Teilen des Musters wird mit ge- rungsmaterial in Form von Arsentrichlorid, um eine pufferter Fluorwasserstoffsäure weggeätzt, was zu einer Ladungsträgerdichte von 3 · IO17 Elektronen pro Ku-Konfiguration entsprechend F i g. 4 führt. Hier ist das S bikzentimeter in der epitaktisch aufgewachsenen Gebiet der Hauptelektroden 7 und 8 freigelegt, das Schicht zu erzielen. Die Oberfläche des Siliziums wird Gebiet der Steuerelektrode 9 jedoch mit einer Schicht dann bei 1050° C in einem Sauerstoffstrom mit der aus Siliziumdioxid überlagert. Der Photolack 4a wird Flußrate 21/Min. über 16 Stunden oxydiert, wodurch dann entfernt, wodurch sich eine Struktur gemäß man eine Siliziumdioxidschicht nach F i g. 3 erhält. F i g. 11 ergibt. Dann wird Aluminium 10 auf die ge- ίο Ein Photolackmuster wird auf die Siliziumdioxidsamte Oberfläche aufgedampft, wodurch man die schicht aufgebracht, wie es in der Schnittdarstellung Struktur von F i g. 12 erhält. Ein weiteres Muster 4b von F i g. 4 gezeigt ist. Das schmale Linienmuster 5, aus Photolack4 in der Art, wie es Fig. 13 zeigt, welches dem Steuertorspalt entspricht, besitzt die wird dann aufgebracht. Das Aluminium in den offen- Weite von 2 μπι. Das dem isolierenden Kanal 6 entliegenden Teilen dieses Photolackmusters wird dann 15 sprechende Muster besitzt eine Weite von etwa 800 μηι. mit einer Natriumhydroxidlösung weggeätzt, wonach Beide werden mit Fluorwasserstoffsäure, die mit der Photolack entfernt wird und die endgültige Struk- Ammoniumfiuorid gepuffert ist, ausgeätzt. Das Phototur nach F i g. 14 zum Vorschein kommt. Es sei an- lackmuster wird entfernt und danach eine Diffusion gemerkt, daß das Aluminium einen direkten Kontakt von Bor bei 1200°C über eine Zeit von 4 Stunden zu den Hauptelektroden bildet, daß es jedoch wie bei 20 durchgeführt, worauf eine zweite Siliziumoxydation konventionellen Strukturen von Feldeffekttransistoren bei 970 ° C über eine Zeitdauer von 165 Minuten ausdurch eine Siliziumdioxidschicht von dem Steuertor- geführt wird. Ein zweites Photolackmuster 4 a wird spalt isoliert ist. Diese Anordnung wird allgemein als dann entsprechend der F i g. 9 mit den DurchFeldeffekttransistor mit isoliertem Steuertorgitter brüchen 11 und 12 mit der Breite von 50 μπι auf-(T.G.-FET) bezeichnet. Solche Strukturen sind vorteil- 25 gebracht. Diese Musterdurchbrüche werden mit einer haft als Einzelvorrichtungen, welche in Schaltungen gepufferten Fluorwasserstoffsäure wie oben beschrieeingefügt oder aber als Vorrichtungen innerhalb von ben ausgeätzt und der Photolack entfernt. Aluminium integrierten Schaltungen in Schaltungen von elektro- 10 wird dann auf die Oberfläche bis zu einer Dicke nischen Rechnern und logischen Schaltungen ver- von 1 μιη aufgedampft. Zuletzt wird ein Photolackwendet werden. 30 linienmuster 4b nach Fig. 13 mit den Durchbrüchen 13 und 14 aufgebracht, welche wiederum Breiten von BeispielI 50 μπι besitzen und einen Abstand 15 zwischen beiden Durchbrüchen von 4 μπι aufweisen, wobei der AbEin Plättchen von 10 μπι Dicke und einem Durch- stand 16 zwischen den Einzelvorrichtungen 500 μπι messer von 200 μιη mit einem spezifischen Widerstand 35 beträgt. Das Aluminium wird nun in allen offenen von 1Ω · cm aus P-Ieitendem Silizium wird mit Alu- Stellen des Linienmusters 13, 14 und 16 mit einer miniumoxid geläppt und mit einer Mischung von Sal- 20gewichtsprozentigen Natriumhydroxidlösung wegpetersäure, Essigsäure und Fluorwasserstoffsäure che- geätzt. Der Photolack wird entfernt; die fertiggestellten misch poliert. Eine 3 μπι dicke epitaktisch aufge- Vorrichtungen 17 sind in F i g. 14 dargestellt, brachte Siliziumschicht wird auf der polierten Ober- 40 Derart hergestellte isolierte Feldeffekttransistoren fläche des Substrats bei 1200° C gezüchtet, wozu Sili- weisen eine Durchbruchsspannung von 100 Volt soziumtetrachlorid bei Anwesenheit von Wasserstoff wie eine Steilheit mA Änderung des Stromes zwischen den Hauptelektroden von 5 Änderung der Steuerspannung entsprechend 5 mA bei einem Verhältnis von Kanal- vermeiden elektrische Kurzschlüsse zwischen den länge zu Kanalbreite von 50 auf. Hauptelektroden, wodurch der Ausschuß bei einer ^ . . , „ 50 Massenfabrikation wesentlich gesenkt werden kann. Beispiel II Das Verfahren entsprechend dem BeispielI wird wiederholt mit dem Unterschied, daß die epitaktisch aufzubringende Schicht vom P-Leitfähigkeitstyp ist, wobei die Aufzüchtung wiederum mittels Silizium- 55 tetrachlorid und Wasserstoff mit Borchlorid als Dotierungssubstanz auf ein N-Ieitendes Siliziumsubstrat durchgeführt wird, und daß Phosphor zur Erzeugung eines N-Leitfähigkeitstyps in der Gegend des Steuertorspaltes bei 1050° C über die Zeitdauer 60 von 1 Stunde eindiffundiert wird. Alle übrigen Verfahrensschritte werden entsprechend denjenigen im Beispiel I durchgeführt. Das so erzeugte Bauelement zeigt wiederum eine Durchbruchsspannung von 100 V und eine Steilheit 65 von S = 5 mA/V. Die nach dem vorstehenden Verfahren hergestellten Feldeffekttransistoren mit isolierter Steuertorelektrode Patentansprüche:
1. Verfahren zum Herstellen von isolierten Feldeffekttransistoren in großer Stückzahl mit einem extrem schmalen Steuertorspalt zwischen den Hauptelektroden, dadurchgekennzeicfane t, daß
auf der Oberfläche eines Halbleitersubstrates eine Schicht von entgegengesetzter Leitfähigkeit epitaktisch niedergeschlagen wird,
auf dieser Schicht eine erste dielektrische Oxydschicht aufgebracht wird,
diese Schicht mit einer ersten Maske mit engen geradlinigen Öffnungen überdeckt und die erste dielektrische Oxydschicht im Bereich dieser öffnungen entfernt wird,
durch die so offen gelegten Bereiche zur Er-
zeugung der Steuertorspalte vom Leitfähigkeitstyp des Halbleitersubstrates eine Dotierungssubstanz in die epitaktisch niedergeschlagene Schicht eindiffundiert wird,
eine zweite dielektrische Oxydschicht durch die erste Maske hindurch auf die erste dielektrische und auf die epitaktisch niedergeschlagene Schicht aufgebracht wird,
mittels einer zweiten Maskenanordnung mit engen geradlinigen Öffnungen zu beiden Seiten der Steuertorgebiete die dielektrische Oxydschicht bis auf die die Hauptelektroden lokalisierenden Teile der epitaktisch niedergeschlagenen Schicht durch Ätzen entfernt wird,
Aluminium auf die dielektrischen Schichtbereiche und auf die die Hauptelektroden lokalisierenden Teile der epitaktisch niedergeschlagenen Schicht aufgedampft wird,
schließlich durch Öffnungen in einer dritten Maske Steuerelektroden sowie Hauptelektro-
den auf der Oberfläche des verbliebenen Teiles der zweiten dielektrischen Schicht lokalisiert werden, nachdem die diesen Maskenöffnungen entsprechenden Bereiche der Aluminiumschicht durch Ätzen entfernt wurden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat aus P-Ieitendem Silizium mit der spezifischen Leitfähigkeit von etwa 1Ω · cm besteht, die epitaktisch aufgewachsene Schicht N-Ieitend ist und die dielektrischen Schichten durch Oxydation des Siliziums zu Siliziumdioxid gewonnen werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat aus N-Ieitendem Silizium mit der spezifischen Leitfähigkeit von etwa 1Ω · cm besteht, die epitaktisch aufgewachsene Schicht P-Ieitend ist und die dielektrischen Schichten durch Oxydation des Siliziums zu Siliziumdioxid gewonnen werden.
Hierzu 1 Blatt Zeichnungen 909505/1409
DE1965J0028540 1964-07-08 1965-07-08 Verfahren zum herstellen einer grossen stueckzahl von gegeneinander isolierten feldeffekt-transistoren Expired DE1288197C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US381190A US3341375A (en) 1964-07-08 1964-07-08 Fabrication technique

Publications (2)

Publication Number Publication Date
DE1288197C2 DE1288197C2 (de) 1975-08-28
DE1288197B true DE1288197B (de) 1975-08-28

Family

ID=23504057

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1965J0028540 Expired DE1288197C2 (de) 1964-07-08 1965-07-08 Verfahren zum herstellen einer grossen stueckzahl von gegeneinander isolierten feldeffekt-transistoren

Country Status (4)

Country Link
US (1) US3341375A (de)
DE (1) DE1288197C2 (de)
FR (1) FR1441042A (de)
GB (1) GB1094693A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1564608B2 (de) * 1966-05-23 1976-11-18 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen eines transistors
US3633269A (en) * 1969-06-24 1972-01-11 Telefunken Patent Method of making contact to semiconductor devices
US3776786A (en) * 1971-03-18 1973-12-04 Motorola Inc Method of producing high speed transistors and resistors simultaneously
JP2002049161A (ja) * 2000-08-04 2002-02-15 Clariant (Japan) Kk 被覆層現像用界面活性剤水溶液

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2815462A (en) * 1953-05-19 1957-12-03 Electronique Sa Soc Gen Method of forming a film supported a short distance from a surface and cathode-ray tube incorporating such film
US2970896A (en) * 1958-04-25 1961-02-07 Texas Instruments Inc Method for making semiconductor devices
NL258408A (de) * 1960-06-10
US3193418A (en) * 1960-10-27 1965-07-06 Fairchild Camera Instr Co Semiconductor device fabrication
US3121808A (en) * 1961-09-14 1964-02-18 Bell Telephone Labor Inc Low temperature negative resistance device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
DE1288197C2 (de) 1975-08-28
US3341375A (en) 1967-09-12
GB1094693A (en) 1967-12-13
FR1441042A (fr) 1966-06-03

Similar Documents

Publication Publication Date Title
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1283399B (de) Feldeffekt-Transistor mit zwei ohmschen Elektroden und mit einer isolierten Steuerelektrode
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1614852C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1948921A1 (de) Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung
DE1259469B (de) Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE1564151C3 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE1464395B2 (de) Feldeffekt-Transistor
DE2533460A1 (de) Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren
DE1077788B (de) Halbleiteranordnung mit mindestens einem PN-UEbergang und einem Driftfeld
DE1288197B (de)
DE1564170C3 (de) Halbleiterbauelement hoher Schaltgeschwindigkeit und Verfahren zu seiner Herstellung
DE1802849A1 (de) Verfahren zur Herstellung von monolithischen Schaltungen
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2106540A1 (de) Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2657822C2 (de)
DE1614435B2 (de) Verfahren zum Herstellen von aus Germanium bestehenden, doppeldiffundierten Halbleiteranordnungen
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C2 Grant after previous publication (2nd publication)