DE1614852C3 - Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen - Google Patents

Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen

Info

Publication number
DE1614852C3
DE1614852C3 DE1614852A DE1614852A DE1614852C3 DE 1614852 C3 DE1614852 C3 DE 1614852C3 DE 1614852 A DE1614852 A DE 1614852A DE 1614852 A DE1614852 A DE 1614852A DE 1614852 C3 DE1614852 C3 DE 1614852C3
Authority
DE
Germany
Prior art keywords
diffusion
conductive
zone
diffusion step
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1614852A
Other languages
English (en)
Other versions
DE1614852A1 (de
DE1614852B2 (de
Inventor
John William Richardson Tex. Kronlage (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1614852A1 publication Critical patent/DE1614852A1/de
Publication of DE1614852B2 publication Critical patent/DE1614852B2/de
Application granted granted Critical
Publication of DE1614852C3 publication Critical patent/DE1614852C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor und einem PNP-Transistor auf einem schwach dotierten Siliziumsubstrat mit N-Leitung, wobei in einem ersten Diffusionsschritt in einer Substratfläche eine erste P-leitende Diffusionszone gebildet wird, deren Dotierungsgrad zur Erzeugung der Kollektorzone des PNP-Transistors geeignet ist, und auf dieser Substratfläche eine Siliziumschicht epitaktisch abgeschieden wird.
Bei einem bekannten Verfahren dieser Art sind zur Fertigstellung der komplementären Transistoren im Anschluß an den ersten Diffusionsschritt und an die Abscheidung der epitaktischen Siliziumschicht noch vier bzw. fünf weitere Diffusionsschritte notwendig. Es hat sich gezeigt, daß sich die unter der epitaktischen Schicht »begrabenen«, P-lcitenden
Zonen während der bei den nachfolgenden Diffusionsschritten auftretenden Temperaturen verbreitern. Wenn nun bei dem bekannten Verfahren auf die Herstellung der »begrabenen« Zonen noch vier weitere Diffusionsschritte folgen, dann tritt auch eine entsprechend starke Verbreiterung dieser Zonen auf. Außerdem erfolgt während der Abscheidung der epitaktischen Schicht und der anschließenden Diffusionsschritte eine Diffusion der Störstellen aus der stark dotierten P-leitenden Schicht in die epitaktische Schicht. Diese Diffusion macht sich um so stärker bemerkbar, je mehr Diffusionsschritte folgen. Mit dem bekannten Verfahren ist es daher nicht möglich, komplementäre Transistoren mit gleich guten Eigenschaften, insbesondere mit einer gleich hohen Durchbruchspannung, herzustellen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs angegebenen Art anzugeben, bei dem komplementäre Transistoren unter Anwen-* dung einer möglichst geringen Zahl von Diffusionsschritten mit möglichst gleich guten elektrischen Eigenschaften hergestellt werden können. Außerdem sollen in vorteilhafter Weiterbildung des Verfahrens gleichzeitig weitere Schaltungselemente erzeugt werden.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß mit dem ersten Diffusionsschritt in dieser Substratfläche auch eine zweite unter dem Flächenbereich des zu erzeugenden NPN-Transistors liegende P-leitende Diffusionszone gebildet wird, daß die epitaktisch abgeschiedene Siliziumschicht mit N-Leitung gebildet wird, daß in einem zweiten Diflusionsschritt in der epitaktischen Siliziumschicht stark dotierte Bereiche mit P-Leitung derart gebildet werden, daß einerseits eine sich durch die epitaktische Schicht bis zur ersten P-leitenden Diffusionszone des PNP-Transistors erstreckende Kontaktzone und andererseits ein einen N-leitenden Bereich der epitaktischen Schicht umschließender, durch die epitaktische Schicht die darunterliegende zweite P-leitende Diffusionszone berührender Isolationsring entstehen, daß in einem dritten Diffusionsschritt die P-leitende Basiszone des NPN-Transistors, die den von dem Isolationsring umschlossenen N-leitenden Bereich teilweise überdeckt, sowie die P-leitende Emitterzone des PNP-Transistors, die über der die Kollektorzone des PNP-Transistors bildenden ersten Diffusionszone mit P-Leitung liegt, erzeugt werden und daß in einem vierten Diffusionsschritt die N-leitende Emitterzone und ein N-leitender Kollektorkontakt des NPN-Transistors gebildet werden.
Bei der Anwendung des erfindungsgemäßen Verfahrens sind zur Herstellung der komplementären Transistoren außer dem ersten Diffusionsschritt zur Herstellung der P-leitenden Zonen noch drei weitere Diffusionsschritte erforderlich. Somit erfolgt keine so wesentliche Verbreiterung der P-leitenden Zonen, daß die Eigenschaften der erzeugten Transistoren zu stark beeinträchtigt würden. Außerdem sind die nach dem erfindungsgemäßen Verfahren erzeugten P-leitenden Zonen nicht als großflächige Diffusionszonen, sondern zum Teil nur als Diffusionsringe ausgebildet, was die Eigenschaften der Transistoren noch weniger beeinträchtigt.
Eine vorteilhafte Weiterbildung des erfindungsgemäßen Verfahrens besteht darin, daß zur Ausbildung eines ohmschen Widerstandes mit dem ersten Diflusionsschritt ein P-leitender Widerstandsbereich in derselben Substratfläche erzeugt und mit dem zweiten Diffusionsschritt zwei Kontaktbereiche gebildet werden, die durch die epitaktische Schicht verlaufen und mit auseinanderliegenden Teilen des Widerstandsbereiches in Verbindung stehen. Bei dieser vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrens kann neben den beiden komplementären Transistoren in der herzustellenden Halbleiteranordnung auch ein ohmscher Widerstand gebildet v/erden.
Eine weitere Ausgestaltung des erfindungsgemäßen Verfahrens besteht darin, daß zur Ausbildung eines Feldeffektransistors mit N-leitendem Kanal mit dem ersten Diffusionsschritt eine erste P-leitende Gatezone in dem Substrat, mit dem zweiten Diffusionsschritt ein P-leitender Kontaktbereich für die erste Gatezone, mit dem dritten Diffusionsschritt eine zweite P-leitende Gatezone und mit dem vierten Diffusionsschritt N-leitende Bereiche für den Source- und Drain-Anschluß gebildet werden.
Eine weitere vorteilhafte Ausgestaltung des erfingungsgemäßen Verfahrens besteht darin, daß zur Ausbildung eines Feldeffekttransistors mit P-leitendem Kanal mit dem ersten Diffusionsschritt ein isolierter, P-leitender Bereich, mit dem zweiten Diffusionsschritt ein Isolationsring, welcher durch die epitaktische Schicht verläuft und in Oberflächenkontakt mit dem isolierten P-leitenden Bereich steht, mit dem dritten Diffusionsschritt innerhalb des diffundierten Isolationsringes ein P-leitender Bereich für den Kanal und mit dem vierten Diffusionsschritt in dem P-leitenden Bereich für den Kanal ein N-leitender Bereich für die Gatezone gebildet wird.
Ferner kann mit dem erfindungsgemäßen Verfahren beim dritten Diffusionsschritt in der Oberfläche der epitaktischen Schicht ein P-leitender Widerstandsbereich gebildet werden.
Es ist zu erkennen, daß bei Anwendung der Weiterbildungen des erfindungsgemäßen Verfahrens neben den komplementären Transistoren auch Widerstände und Feldeffekttransistoren mit P-leitendem Kanal und mit N-leitendem Kanal gebildet werden können, ohne daß zusätzliche Diffusionsschritte erforderlich sind.
Ein Ausführungsbeispiel des Verfahrens nach der Erfindung ist in der Zeichnung dargestellt: Es zeigen
F i g. 1 a und 1 b zwei zusammengehörige Teile eines Substrats nach der Durchführung des ersten Diffusionsschritts des erfindungsgemäßen Verfahrens zur Erzeugung einer P-leitenden Diffusionszone,
Fig. 2a und 2b zwei zusammengehörige Teile des Substrats von Fig. la und 1 b nach der Durchführung des vor dem Aufbau einer epitaktischen Schicht stattfindenden Diffusionsschritts zur Erzeugung einer N-leitenden Diffusionszone,
F i g. 3 a und 3 b die zusammengehörigen Teile eines Substrats von F i g. 2 a und 2 b nach dem Aufbau der epitaktischen Schicht,
Fig. 4a und 4b die zusammengehörigen Teile des Substrats von F i g. 3 a und 3 b nach dem zweiten Diffusionsschritt, mit dem P-leitende Isolationsringe und Kollektorkontakte hergestellt werden,
Fig. 5a und 5b die zusammengehörigen Teile des Substrats von Fig.4a und 4b nach der Durchführung des dritten Diffusionsschritts zur Erzeugung weiterer P-leitender Diffusionszonen und
Fig. 6a und 6b die zusammengehörigen Teile des Substrats von Fig. 5a und 5b nach der Durchfüh-
rung des vierten Diffusionsschritts zur Erzeugung weiterer N-leitender Diffusionszonen.
Als Ausgangsmaterial zur Herstellung integrierter Halbleiterschaltungen wird ein Substrat 10 aus einkristallinem, N-leitendem Silizium verwendet, das eine polierte Oberfläche aufweist, die etwa drei bis fünf Grad gegen die 111-Kristallebene geneigt ist. Das Silizium kann mit Phosphor dotiert sein, und es hat einen typischen spezifischen Widerstand von ungefähr 10 bis 20 Ohm · cm. Die nachfolgend beschriebenen Diffusionsschritte werden in der in der Halbleitertechnik allgemein üblichen Weise ausgeführt, die hier im einzelnen nicht näher beschrieben wird. Der erste Diffusionsschritt wird durch Öffnungen 14 in einer Siliziumdioxidschicht oder einer anderen üblichen Maskierungsschicht 12 vorgenommen, die auf der Oberfläche des Substrats 10 angebracht ist. Durch die Öffnungen 14 werden Fremdatome, vorzugsweise Boratome, eindiffundiert, damit P^leitende Diffusionszonen 16a bis 16/ entstehen. Dieser Diffusionsschritt ist nicht kritisch; er wird beispielsweise bis zu einer Tiefe von ungefähr 0,0175 mm durchgeführt, und er bewirkt eineOberfiächenkonzentration von ungefähr 5 · 1013 Atomen/cm3. Die P-leitende Diffusionszone 16 b wird nach der Fertigstellung der integrierten Halbleiterschaltung die Kollektorzone eines PNP-Transistors. Die Diffusionszone 16 c wird ein unterhalb der epitaktischen Schicht liegender Widerstandsbereich, und die Diffusionszone 16 e wird die rückwärtige Gatezone eines Feldeffekttransistors mit N-leitendem Kanal. Die Diffusionszonen 16a, 16if und 16/ stellen Isolationsrir.ge für einen NPN-Transistor, einen oberflächendiffundierten Widerstand bzw. für einen Feldeffekttransistor mit P-leitendem Kanal dar.
Beim nächsten Diffusionsschritt wird über der P-leitenden Diffusionszone 16 α eine Öffnung 20 in der Oxidschicht 18 gebildet, wie dies in F i g. 2 a und 2 b dargestellt ist. Darauf werden Fremdatome, z. B. Antimon oder Arsen, durch die Öffnung 20 in herkömmlicher Weise eindiffundiert, damit ein relativ stark dotierter N-leitender Bereich 22 entsteht. Vorzugsweise wird Antimon verwendet. Die Diffusion wird bis zu einer Tiefe von ungefähr 0,0075 mm mit einer Oberflächenkonzentration von ungefähr 1019 Atomen/cm3 durchgeführt. Der Bereich 22 stellt einen niederohrnigen unter der Oberfläche liegenden Strompfad zum Kollektorbereich des NPN-Transistors dar.
Nachdem die Oxidschicht entfernt wurde, wird eine leicht N-dotierte epitaktische Schicht 24 auf dem Substrat gemäß F i g. 3 a und 3 b aufgebaut. Hierfür kann jedes geeignete epitaktische Verfahren Verwendung finden. Bei einem hierfür geeigneten Verfahren wird Siliziumtetrachlorid (SiCl1) mit Hilfe von Wasserstoffgas eingeführt und Silizium thermisch auf dem auf etwa 1250° C erhitzten Substrat abgelagert, indem das gasförmige Gemisch etwa fünf Minuten lang über das Substrat hinweggeleitet wird. Die epitaktische Schicht wird vorzugsweise in einer Antimonatmosphäre gebildet, welche die Fremdatome liefert, die zur Bildung der relativ leicht dotierten, N-leitenden Schicht 24 führen. Die epitaktische Schicht kann ungefähr 0.125 mm dick sein; sie hat einen spezifischen Widerstand von ungefähr 2 Ohm · cm.
Als nächster Schritt werden Fremdatome, vorzugsweise Bor, in die epitaktische Schicht 24 zur Bildung der Bereiche 26 a bis 26/ eindiffundiert. Bei einer Dicke der epitaktischen Schicht von ungefähr 0,125 mm wird diese Diffusion z. B. ungefähr 0,125 bis 0,15 mm tief ausgeführt, so daß sie sich durch die epitaktische Schicht erstreckt und eine relativ hohe Oberflächenkonzentration von ungefähr 1020 Atomen/cm3 ergibt. Bei der beschriebenen Ausführungsform stellt der diffundierte Bereich 26 b eine niederohmige Strombahn zu dem darunterliegenden ίο Kollektorbereich 16 b des PNP-Transistors dar. Der Bereich 26 c ist in zwei Teile unterteilt, die an den beiden gegenüberliegenden Enden eines unterhalb der epitaktischen Schicht verlaufenden Widerstandes 16 c angeordnet sind und die Oberflächenkontakte für den darunterliegenden Widerstand darstellen. Der Bereich 26 e stellt die ohmsche Verbindung mit dem diffundierten Bereich 16 e dar, welcher die rückwärtige Gatezone eines Feldeffekttransistors mit N-leitendem Kanal darstellt. Die Bereiche 26«, 26 d und 26/ verlaufen längs des Umfangs der Bereiche 16 et, 16 d und 16/ und bilden bekannte Isolationsringe.
Wie aus den F i g. 5 a und 5 b hervorgeht, werden mit dem nächsten Diffusionsschritt, bei dem vorzugsweise Bor verwendet wird, die Zonen 28 a, 28 b und 28/ gebildet, damit die epitaktische Schicht 24 an diesen Stellen vom N-leitenden Zustand in den P-leitenden Zustand übergeführt wird. Die Diffusionstiefe beträgt beispielsweise ungefähr 0,00625 mm mit einer Oberflächenkonzentration von ungefähr 1018 Atomen/cm:i. Die Zone 28 a stellt die Basiszone des NPN-Transistors dar; die Zone 28/; ist die Emitterzone des PNP-Transistors; die Zone 28 d bildet den diffundierten Oberflächenwiderstand; die Zone 28 e bildet eine diffundierte Gatezone für den Feldeffekttransistor mit N-leitendem Kanal, und die Zone 28/ stellt den P-leitenden Kanal eines Feldeffekttransistors dar.
Abschließend wird eine Diffusion mit N-Leitung erzeugenden Fremdatomen, vorzugsweise Phosphor, durchgeführt, so daß die N-leitenden Bereiche 30 bis 36 gemäß Fig. 6a und 6b entstehen. Die Tiefe dieser Diffusion beträgt beispielsweise ungefähr 0,0045 mm bei einer Oberflächenkonzentration von ungefähr 1021 Atomen/cm3. Der diffundierte Bereich 30 stellt die Emitterzone des NPN-Transistors dar. Der Bereich 31 ermöglicht die Herstellung eines ohmschen Kontakts mit dem N-leitenden Bereich 22 und hoher Leitfähigkeit, der eine niederohmige Verbindung zur Kollektorzone des NPN-Transistors bildet. Die diffundierten Zonen 32 können um ein oder mehrere Schaltungselemente herum verlaufen, und sie bilden einen Schutzring, der die Oberflächeninversion verhindert. Die Bereiche 33 und 34 stellen die Drain- bzw. die Sourcezone des Feldeffekttransistors mit N-leitendem Kanal dar, und der Bereich 35 bildet die diffundierte Gatezone des Feldeffekttransistors mit P-leitendem Kanal.
Aus den Fig. 6a und 6b kann entnommen werden, daß das beschriebene Verfahren zur gleichzeitigen Herstellung von NPN- und PNP-Transistören, unter einer epitaktischen Schicht liegenden Widerständen, diffundierten Oberflächenwiderständen, Feldeffekttransistoren mit N-leitendem Kanal und mit P-leitendem Kanal verwendet werden kann. Der unter dem NPN-Transistor und unter der epitaktischen Schicht liegende N-leitende Bereich liefert einen Kollektorsättigungswiderstand, der etwa 50
bis 100 mal größer ist, als der gegenwärtig mit Oberflächenkontaktelementen bei komplementären monolithischen Bauelementen erzielbare Widerstand. Außerdem ist die Kollektor-Basisdurchbruchsspannung bei den PNP- und NPN-Transistoren im wesentlichen gleich. Zusätzlich zu diesen Vorteilen ermöglicht das Verfahren den Aufbau von PNP-Transistoren mit einer extrem hohen Emitter-Basisdurchbruchsspannung in der Größenordnung von ungefähr 100 Volt.
Der diffundierte, unter der epitaktischen. Schicht liegende Widerstand, wie er nach dem beschriebenen Verfahren hergestellt werden kann, ermöglicht das Arbeiten der Schaltung mit hohen Spannungen, ohne daß die bekannten Probleme hinsichtlich der Durchbruchsspannung auftreten, die bei nach bekannten Verfahren hergestellten Oberfiächenwiderständen unvermeidlich sind. Das Anbringen einer leicht dotierten, P-leitenden Zone unterhalb der epitaktischen Schicht schaltet die durch Inversion auftretenden Schwierigkeiten aus und verringert Durchbrüche auf Grund von Defektstellen in der Oberfläche des ursprünglichen Materials und auf Grund von Defektstellen, die während der Diffusionsschritte entstehen.
Die Oberflächeninversion ist nicht mehr problematisch, da der Widerstand ausreichend tief unter der Oberfläche liegt. Eine Verschlechterung infolge von Defektstellen im Ausgangsmaterial wird deshalb verringert, da die Häufigkeit derartiger Defektstellen mit zunehmender Tiefe abnimmt. Da die Oberflächeninversion kein Problem mehr darstellt, kann der Schichtwiderstand des unter der epitaktischen Schicht liegenden Widerstandes bis zum fünffachen des Schichtwiderstandes eines mit üblicher Oberflächendiffusion erzeugten Widerstandes erhöht werden. Zum Beispiel liegen die Werte eines mit Oberflächendiffusion hergestellten Widerstandes bei ungefähr 150 Ohm/Quadrat im Gegensatz zu 750 Ohm/Quadrat für einen unter der epitaktischen Schicht liegenden Widerstand, der nach dem hier beschriebenen Verfahren hergestellt ist. Somit sind nicht nur höhere Widerstandswerte bei kleineren Abmessungen erhältlich, sondern derartige unter der Oberfläche liegende Widerstände erlauben die Herstellung sehr viel komplizierterer Schaltungsverbindungen, da die Widerstände in einer Ebene liegen, die unter den auf der Oberfläche befindlichen Schaltungselementen und Leitungen verläuft.
Hierzu 1 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor und einem PNP-Transisior auf einem schwach dotierten Siliziumsubstrat mit N-Leitung, wobei in einem ersten Diffusionsschritt in einer Substratfläche eine erste P-leitende Diffusionszone gebildet wird, deren Dotierungsgrad zur Erzeugung der Kollektorzone des PNP-Transistors geeignet ist, und auf dieser Substratfläche eine Silizumschicht epitaktisch abgeschieden wird, dadurch gekennzeichnet, daß mit dem ersten Diifusionsschritt in dieser Substratfläche auch eine zweite unter dem Flächenbereich, des zu erzeugenden NPN-Transistors liegende P-leitende Diffusionszone (16«) gebildet wird, daß die epitaktisch abgeschiedene Siliziumschicht (24) mit N-Leitung gebildet wird, daß in einem zweiten Diffusionsschritt in der epitaktischen Siliziumschicht (24) stark dotierte Bereiche (2(5« bis 26/) mit P-Leitung derart gebildet werden, daß einerseits eine sich durch die epitakiische Schicht (24) bis zur ersten P-leitenden Diffusionszone (16 b) des PNP-Transislors erstreckende Kontaktzone (26 b) und andererseits ein einen N-leitenden Bereich der epitaktischen Schicht (24) umschließender, durch die epitaktische Schicht (24) die darunterliegende zweite P-Ieitende Diffusionszone (16a) berührender Isolationsring (26a) entstehen, daß in einem dritten Diffusionsschritt die P-leitende Basiszone (28 a) des NPN-Transistors, die den von dem Isolationsring (26 a) umschlossenen N-Ieitenden Bereich teilweise überdeckt, sowie die P-leitende Emitterzone (28 6) des PNP-Transistors, die über der die Kollektorzone des PNP-Transistors bildenden ersten Diffusionszone (16 b) mit P-Leitung liegt, erzeugt werde und daß in einem vierten Diffusionsschritt die N-leitende Emitterzone (30) und ein N-leitender Kollektorkontakt (31) des NPN-Transistors gebildet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Ausbildung eines ohmschen Widerstandes mit dem ersten Diffusionsschritt ein P-leitender Widerstandsbereich (16 c) in derselben Substratfläche erzeugt und mit dem zweiten Diffusionsschritt zwei Kontaktbereiche (26 c) gebildet werden, die durch die epitaktische Schicht (24) verlaufen und mit auseinanderliegenden Teilen des Widerstandsbereiches (16 c) in Verbindung stehen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Ausbildung eines Feldeffekttransistors mit N-leitendem Kanal mit dem ersten Diffusionsschritt eine erste P-leitende Gatezone (16 e) in dem Substrat (10), mit dem zweiten Diffusionsschritt ein P-leitender Kontaktbereich (26e) für die erste Gatezone (16 e), mit dem dritten Diffusionsschritt eine zweite P-leitende Gatezone (2Se) und mit dem vierten Diffusionsschritt N-leitende Bereiche (33, 34) für den Source- und Drain-Anschluß gebildet werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zur Ausbildung eines Feldeffekttransistors mit P-leitendem Kanal mit dem ersten Diffusionsschritt ein isolierter, P-leilcnder Bereich (16/). mit dem zweiten Diffusionsschritt ein Isolationsring (26/), welcher durch die epitaktische Schicht (24) verläuft und in Oberflächenkontakt mit dem isolierten P-leitenden Bereich (16/) steht, mit dem dritten Diffusionsschritt innerhalb des diffundierten Isolationsringes (26/) ein P-leitender Bereich (28/) für den Kanal und mit dem vierten Diffusionsschritt in dem P-leitenden Bereich (28/) für den Kanal ein N-leitender Bereich (35) für die Gatezone gebildet wird.
5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß mit dem dritten Diffusionsschritt in der Oberfläche der epitaktischen Schicht (24) ein P-leitender Widerstandsbereich (2Sd) gebildet wird.
6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß für jeden der P-Leitung erzeugenden Diffusionsschritte Bor als Fremdatom Verwendung findet, daß der erste Diffusionsschritt eine Oberflächenkonzentration von ungefähr 5 · 1015 Atomen/cnV5, der zweite Diffusionsschritt eine Obcrflächenkonzentration von ungefähr 1020 Atomcn/cm:! und der dritte P-Diffusionsschritt eine Oberflächenkonzentration von ungefähr 1018AtO-men/cm3 hervorruft und daß durch die Verwendung von Antimon für den vierten, N-Leitung erzeugenden Diffusionsschritt eine Oberflächenkonzentration von ungefähr 10I!) A.tomen/cm:|· hervorgerufen wird.
7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß vor dem Aufbringen der epitaktischen Schicht (24) eine N-Leitung erzeugende Diffusion in die zweite P-leitende Diffusionszone (16 a) in der Substratoberfläche durchgeführt wird, um eine Strombahn (22) niedrigen Widerstandes zur Kollektorzone des NPN-Transistors zu schaffen.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß für die N-Leitung erzeugende Diffusion in die zweite P-leitende Diffusionszone (16α) Phosphor Verwendung findet und dadurch eine Oberflächenkonzentration von ungefähr 1021 Atomen/cm·"1 erzeugt wird.
DE1614852A 1966-12-13 1967-08-09 Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen Expired DE1614852C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US60139666A 1966-12-13 1966-12-13

Publications (3)

Publication Number Publication Date
DE1614852A1 DE1614852A1 (de) 1970-12-23
DE1614852B2 DE1614852B2 (de) 1974-01-03
DE1614852C3 true DE1614852C3 (de) 1974-07-25

Family

ID=24407325

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1614852A Expired DE1614852C3 (de) 1966-12-13 1967-08-09 Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen

Country Status (3)

Country Link
US (1) US3474308A (de)
DE (1) DE1614852C3 (de)
GB (2) GB1193692A (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3930909A (en) * 1966-10-21 1976-01-06 U.S. Philips Corporation Method of manufacturing a semiconductor device utilizing simultaneous outdiffusion during epitaxial growth
US3648128A (en) * 1968-05-25 1972-03-07 Sony Corp An integrated complementary transistor circuit chip with polycrystalline contact to buried collector regions
DE1764398B1 (de) * 1968-05-30 1971-02-04 Itt Ind Gmbh Deutsche Sperrschichtkondensator
US3576475A (en) * 1968-08-29 1971-04-27 Texas Instruments Inc Field effect transistors for integrated circuits and methods of manufacture
GB1280022A (en) * 1968-08-30 1972-07-05 Mullard Ltd Improvements in and relating to semiconductor devices
US3659675A (en) * 1969-06-30 1972-05-02 Transportation Specialists Inc Lubrication system and reservoir therefor
US3734787A (en) * 1970-01-09 1973-05-22 Ibm Fabrication of diffused junction capacitor by simultaneous outdiffusion
US3638079A (en) * 1970-01-28 1972-01-25 Sylvania Electric Prod Complementary semiconductor devices in monolithic integrated circuits
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US3909318A (en) * 1971-04-14 1975-09-30 Philips Corp Method of forming complementary devices utilizing outdiffusion and selective oxidation
US3953255A (en) * 1971-12-06 1976-04-27 Harris Corporation Fabrication of matched complementary transistors in integrated circuits
US3865648A (en) * 1972-01-07 1975-02-11 Ibm Method of making a common emitter transistor integrated circuit structure
US3999215A (en) * 1972-05-31 1976-12-21 U.S. Philips Corporation Integrated semiconductor device comprising multi-layer circuit element and short-circuit means
US3969750A (en) * 1974-02-12 1976-07-13 International Business Machines Corporation Diffused junction capacitor and process for producing the same
JPS5140887A (de) * 1974-10-04 1976-04-06 Hitachi Ltd
GB1558281A (en) * 1975-07-31 1979-12-19 Tokyo Shibaura Electric Co Semiconductor device and logic circuit constituted by the semiconductor device
IT1218230B (it) * 1988-04-28 1990-04-12 Sgs Thomson Microelectronics Procedimento per la formazione di un circuito integrato su un substrato di tipo n,comprendente transistori pnp e npn verticali e isolati fra loro

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404321A (en) * 1963-01-29 1968-10-01 Nippon Electric Co Transistor body enclosing a submerged integrated resistor
BE650116A (de) * 1963-07-05 1900-01-01
US3278853A (en) * 1963-11-21 1966-10-11 Westinghouse Electric Corp Integrated circuits with field effect transistors and diode bias means
US3327182A (en) * 1965-06-14 1967-06-20 Westinghouse Electric Corp Semiconductor integrated circuit structure and method of making the same
US3370995A (en) * 1965-08-02 1968-02-27 Texas Instruments Inc Method for fabricating electrically isolated semiconductor devices in integrated circuits
US3423653A (en) * 1965-09-14 1969-01-21 Westinghouse Electric Corp Integrated complementary transistor structure with equivalent performance characteristics
US3380153A (en) * 1965-09-30 1968-04-30 Westinghouse Electric Corp Method of forming a semiconductor integrated circuit that includes a fast switching transistor
US3404450A (en) * 1966-01-26 1968-10-08 Westinghouse Electric Corp Method of fabricating an integrated circuit structure including unipolar transistor and bipolar transistor portions
US3414783A (en) * 1966-03-14 1968-12-03 Westinghouse Electric Corp Electronic apparatus for high speed transistor switching
US3387193A (en) * 1966-03-24 1968-06-04 Mallory & Co Inc P R Diffused resistor for an integrated circuit
US3423650A (en) * 1966-07-01 1969-01-21 Rca Corp Monolithic semiconductor microcircuits with improved means for connecting points of common potential

Also Published As

Publication number Publication date
DE1614852A1 (de) 1970-12-23
GB1193692A (en) 1970-06-03
GB1193693A (en) 1970-06-03
DE1614852B2 (de) 1974-01-03
US3474308A (en) 1969-10-21

Similar Documents

Publication Publication Date Title
DE1614852C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE2242026A1 (de) Mis-feldeffekttransistor
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE68928087T2 (de) Substratsstruktur für zusammengesetztes Halbleiterbauelement
DE2946963A1 (de) Schnelle bipolare transistoren
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
DE2542153A1 (de) Halbleiterbaustein und verfahren zur herstellung desselben
DE1564735A1 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2621791A1 (de) Integrierter transistor mit saettigungsverhindernder schottky- diode
DE1259469B (de) Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE69024420T2 (de) Prozess zur Herstellung eines integrierten Leistungstransistor/Logik-Schaltkreises mit einer Diode.
DE3039009A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2246147C3 (de) Verfahren zur Herstellung integrierter Halbleiteranordnungen
DE2039091A1 (de) Transistor mit minimaler Seiteninjektion in einem monolithischen Halbleiterkoerper und Verfahren zur Herstellung dieses Transistors
DE1813130B2 (de) Verfahren zur Herstellung einer Zenerdiode
DE2207654B2 (de) Verfahren zum Herstellen einer Zenerdiode
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren
EP0179099B1 (de) Monolithisch integrierte planare halbleiteranordnung und verfahren zu deren herstellung
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2454561A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee