DE1789146B2 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
DE1789146B2
DE1789146B2 DE19671789146 DE1789146A DE1789146B2 DE 1789146 B2 DE1789146 B2 DE 1789146B2 DE 19671789146 DE19671789146 DE 19671789146 DE 1789146 A DE1789146 A DE 1789146A DE 1789146 B2 DE1789146 B2 DE 1789146B2
Authority
DE
Germany
Prior art keywords
pattern
layer
silicon
junction
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19671789146
Other languages
English (en)
Other versions
DE1789146A1 (de
Inventor
Else Eindhoven Kooi (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL666614016A external-priority patent/NL153374B/xx
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Priority to DE19671789146 priority Critical patent/DE1789146B2/de
Publication of DE1789146A1 publication Critical patent/DE1789146A1/de
Publication of DE1789146B2 publication Critical patent/DE1789146B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung mit einem Halbleiterkörper aus Silizium mit mindestens einem Halbleiterschaltungselement, bei dem der Halbleiterkörper mit Hilfe einer Oxydationsbehandlung einer Oberfläche mit einem flachen Siliziumoxidschichtmuster versehen wird.
Verfahren narh dieser Art werden unter anderem zum Herstellen pjafiarer HaU5r&iteranordnungen verwendet. . " J0
Die vorgesehene Oberfläche erfüllt eine wesentliche Funktion in bezug auf das Schahungselement. Dice Oxidschicht kann ζ. Β. als elektrische Isolierung zwischen einer auf der Oxidschicht angebrachten elektrischen Leitung, die mit einer Zone des Schaitungselements verbunden ist, und dem Siliziumkörper dienen. Weiter kann die Oxidschicht zur Verbesserung der Oberflächeneigenschaften dc-s Siliziumkörpers und somit zur Verbesserung der elektrischen Eigenschaften des Schaltungselements an^ebracht werden, wobei die Oxidschicht wenigstens diejenigen Teile der Oberfläche des Siliziumkörpers hedeckt, wo mindestens eine der PN-Übergangsflächen des Schaltungselemtnts die Siliziumoberfläche schneidet. Weiterhin kann die Oxidschicht bei der Her- 2S stellung noch als Diffusionsmaske dienen.
Bei den bekannten Verfahren dieser Art wird die Oxidschicht nach dem Anbringen örtlich entfernt, so daß ein Siliziumoxidschichtmuster erhalten wird. Darauf wird der nicht von dem Muster abgedeckte Teil der Siliziumfläche den in der Halbleitertechnik üblichen Bearbeitungen, z. B. Diffusionsbehandlungen und Behandlungen zum Anbringen elektrischer Kontakte, unterworfen, um das Schaltungselement zu erhalten. ,.
Bei den bekannten Verfahren treten bei verschiedenen Anwendungen verschiedene Schwierigkeiten auf. In einer Oxidschicht kann man durch Ätzen mit verhältnismäßig großer Genauigkeit Fenster anbringen. Diese Genauigkeit nimmt jedoch in dem Maße ab, in dem dickere Oxidschichten verwendet werden, da beim Ätzen nicht nur in der dicken Richtung der Oxidschicht, sondern auch in seitlichen Richtungen Oxid weggeätzt wird; dieses seitliche Wegätzen beschränkt außerdem die kleinsten erzielbaren Abmessungen eines in der Oxidschicht vorzusehenden Fensters. Mit Rücksicht auf die genaue Ausbildung eines Musters ist somit eine möglichst dünne Oxidschicht erwünscht.
Aus anderen Gründen jedoch ist oft eine dickere Oxidschicht erwünscht, z. B. um eine gute Isolierung zwischen einer an der Oxidschicht anzubringenden Leitung und dem Siliziumkörper und/oder eine geringe Kapazität zwischen dieser Leitung und dem Siliziumkörper zu erreichen. Weiterhin wird eine dünne Oxidschicht leicht beschädigt, wenn eine Anschlußleitung an einer auf der Oxidschicht angebrachten Metallschicht befestigt wird.
Die Oberfläche einer planaren Halbleiteranordnung mit einem Siliziumkörper, der mit einer Oxidschicht versehen ist, auf der Metallschichtcn angebracht sind, soll möglichst flach sein. Unregelmäßigkeiten entstehen unter anderem durch in der Oxidschicht vorgesehene Öffnungen, durch weiche die Metallschichten mit dem Siliziumkörper verbunden sind. An den Rändern dieser Öffnungen können UnrcgCiriiauigKCiicn uriu ucscnuuigürigcr! der IN^etsllschichten entstehen, und zwar um so leichter, je dicker die Oxidschicht ist, in der diese Öffnungen vorgesehen sind.
Bei den Verfahren der erwähnten Art wird gewöhnlich mindestens ein PN-Übergang des Scha!- lungselements dadurch erhalten, daß" durch eine Öffnung in der Oxidschicht cine Verunreinigung in den Siliziumkörper diffundiert wird. Es entsteht dabei eine muldenförmige PN-Übergangsfläcrie. die an den Rändern stark gekrümmt ist und die bei dieser. Rändern annähernd quer zur Oberfläche des Siliziumkörpers und der Oxidschicht verläuft. Dies hat zwei Nachteile. Die starke Krümmung der PN-Übergangsflächt. hat einen ungünstigen Einfluß auf die Durchschlagsspannung des "N-Cbcrgangs. Da die PN-Ubergangsflächc nahe den Rändern annähernd quer zui Oxidschicht verläuft, kann im Betrieb des Schaltungselements eine Drift von an der Oberfläche dei Oxidschicht vorhandenen, praktisch unvermeidlichen Ionen auftreten, wodurch das Schaltungselement unstabil wird. Es ist daher oft ein flacher PN-übergans erwünscht.
Der Erfindung liegl die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art anzugeben, das die Herstellung eines in den Halbleiterkörper versenkten Siliziumoxidschichtmusters gestattet.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zunächst die eine Oberfläche örtlich mil einer vor Oxydation schützenden Maskierungssehich! bedeckt wird, wonach das Muster durch eine Oxydationsbehandlung angebracht wird und daß zum Versenken dieses Musters über wenigstens einen großen Teil seiner Dicke in den Siliziumkörper voi dem Anbringen des Musters der Siliziumkörper einei Atzbehandlung an den für das Muster beabsichtigten Stellen unterworfen wird und/oder die Oxy dationsbehandlung mindestens einmal unterbrochen wird und die bereits erhaltene Oxidschicht währenc der Unterbrechung über mindestens einen Teil ihrei Dicke wieder entfernt wird.
Dieses Verfahren weist mindestens einen der folgenden Vorteile auf:
1. Es ist auch bei einem dicken Siliziumoxidschichtmuster eine flache Oberfläche der herzustellenden Halbleiteranordnung erreichbar.
2. Es sind Fenster in dicken Siliziumoxidschich ten mit einer größeren Genauigkeit und eventuell geringeren Abmessungen herstellbar, ah dies mit den üblichen Maskierungs- und Ätzverfahren möglich ist.
3. Es ist ein flacher PN-Übergang herstellbar.
Da das Siliziumoxidschichtmuster über wenigsten:
einen Teil seiner Dicke in den Halbleiterkörper ver senkt ist, können durch das Verfahren nach der Er findung flachere Halbleiteranordnungen erhalten wer den. als bei der Anwendung bekannter Verfahren sogar im Falle einer dicken Oxidschicht. Weiterhir wird die Siliziumoxidschicht direkt als ein Mustei angebracht, so daß die Oxidschicht nicht geätzt zi werden braucht, was insbesondere bei einer dicker Oxidschicht vorteilhaft ist.
Wird örtlich auf einer Oberfläche eines Silizium körpers durch Oxydation eine Siliziumoxidschicht an gebracht, so ist das erhaltene Siliziumoxidschicht muster über einen Teil seiner Dicke in den Halbleiter körper versenkt. Die Oxydationsbehandlung wird vor zugsweise mindestens einmal unterbrochen, wöbe während der Unterbrechung die schon entstanden! Oxidschicht wenigstens zu einem Teil ihrer Dickt
wieder entfernt wird, z. B. durch Ätzen. Auf diese Weise bekommt man ein über einen größeren Teil seiner Dicke oder sogar über seine ganze Dicke in den Halbleiterkörper versenktes Muster. Weiterhin kann vor dem Anbringen des Musters der Siliziumkörper bereits einer Ätzbehandlung an den für das Muster beabsichtigten Stellen unterworfen werden.
Das Oxydationsinaskieningsmaterial hat vorzugsweise eine Dicke, die geringer ist als die des anzubringenden Musters von Siliziumoxid. Eine solche Maskierungsschicht läßt sich genauer zu einem erwünschten Muster durch Ätzen oder Zerstäuben ausbilden als eine dickere Schicht. Es ist vorteilhaft, den Siliziumkörper örtlich vor Oxydation zu schützen, indem eine
Befestigung einer Anschlußleitung an der Metallschicht die Gefahr einer Beschädigung der Oxidschicht sehr gering ist.
Eine sehr wichtige Ausführungsform des Verfahrcns nach der Erfindung ist dadurch gekennzeichnet.
daß nach dem Entfernen wenigstens eines Teils der Maskierung der Oberfläche des Siliziumkörpers in der Öffnung durch Diffusion einer Verunreinigung
in die frei gemachte Oberfläche mindestens ein PN-Übergang in dem Siliziumkörper angebracht wird. Dieser Übergang liegt vorzugsweise in einer geringeren Tiefe von der Oberfläche her als die Versenkungstiefc des Musters in dem Körper. Auf diese Weise kann man einen praktisch flachen PN-Übergang erSchicht aus Siliziumnitrid angebracht wird. Andere "5 halten, dessen PN-Übergangsfläche annähernd paral-Maskicrungsmaterialien sind möglich, z. B. gewisse IeI zur Oberfläche der Siliziumoxidschicht läuft und Metalle wie Platin und Rhodium. Diese Maskierungs- die doch am Rande durch die Oxidschicht begrenzt metalle sind jedoch den hohen Temperaturen, z. B. wird. Dabei werden die vorerwähnte lonendrift und von 1000° C oder mehr, der üblichen Oxydations- die Verringerung der Durchschlagspannung durch behandlungcn, bei welchen z. B. nasser Sauerstoff 20 starke Krümmung der PN-Übergangsfläche beuntcr etwa atmosphärischem Druck über den SiIi- schränkt.
ziumkörper geführt wird, bedeutend weniger wider- Bevor die Verunreinigung cindirTundicrt wird, kann
standsfähig. die ganze Maskierung entfernt werden, während nach
Wiesich aus Vorstehendem ergibt, ist die Erfindung dem Anbringen des PN-Übergangs mittels einer Difinsbesondere von Bedeutung zum Anbringen eines 25 fusionsmaske in einen Teil der Oberfläche des SiIidicken Musters z. B. mit einer Dicke von mindestens ziurnkörpers in der Öffnung des Musters eine Ver-0.5 (im. Vorzugsweise wird ein über mindestens unreinigung cindiffundiert werden kann, um einen 0,5 (im seiner Dicke in den Siliziumkörper versenk- zweiten PN-Übergang in einer geringeren Tiefe von tes Muster angebracht. der Oberfläche her als der bereits vorhandene
Wesentlich ist eine Ausführungsform des Ver- 30 PN-Übergang zu erhalten. Es entsteht dann eine fahrens nach der Erfindung, bei dem mittels der Mas- planare NPN- oder PNP-Transistorstruktur, wobei kicrung ein Muster aus einer Siliziumoxidschicht mit einer der PN-Übergänge praktisch flach ist.
mindestens einer Öffnung angebracht wird. Auch bei Bei einer weiteren wichtigen Ausführungsform des
einer dieken Oxidschicht kann die öffnung sehr klein Verfahrens gemäß der Erfindung wird vor der Diffusein, da im Gegensatz zu den bekannten Verfahren 35 sion die Maskierung nur teilweise entfernt, während die öffnung nicht durch Ätzen in der Oxid- nach der Diffusion und nach dem Anbringen durch schicht angebracht zu werden braucht. Die Mas- Oxydation einer Siliziumoxidschicht in der öffnung kierung, die z. B. aus einer dünnen Siliziumnitrid- nn der nicht durch die Maskierung abgedeckten Oberschicht bestehen kann, kann durch photolithogra- fläche, wobei die Oxidschicht dünner ist als die des phische Prozesse genau in Form eines oder mehrerer 40 Musters und über wenigstens einen Teil ihrer Dicke kleiner Flecken angebracht werden. Weiter wird an in den Siliziumkörper versenkt ist, der verbleibende
Teil der Maskierung wird entfernt, und in die frei gewordene Oberfläche eine Verunreinigung diffundiert um einen PN-Übergang ?u erhalten, der sich an den bereits vorhandenen PN-Übergang anschließt, sowie eine Verunreinigung zum Erzielen eines zweiten PN-Übergangs. der in einer kleineren Tiefe in dem Siiiziumkörper liegt als die erwähnten anschließender PN-Übergänge und als die Tiefe der Versenkung dei
Diode erhalten wird (Diode mit einem Metall-Halb- 50 dünneren Siliziumoxidschicht in den Siliziumkörper leiter-Übergang), wobei, um das Anbringen eines Es kann auf diese Weise eine Transistorstruktur mi elektrischen Anschlusses zu ermöglichen, diese Me- einem praktisch flachen Emitter-Übergang und eine tallschicht sich bis über die Siliziumoxidschicht er- Basiszone erhalten werden, deren unter der Emitter streckt. zone liegender Teil dünner ist als der verblcibendi
Weiterhin kann die Markierung der Oberfläche 55 Teii der Basiszone.
des Siliziumkörpers in der Öffnung entfernt und Vorzugsweise wird auf dem Siliziurr.oxidschicht
durch Diffusion einer Verunreinigung in diese Ober- muster mindestens eine Metallschicht angebracht. di< fläche ein PN-Übergang in dem Siüziumkörper an- in einer in der Halbleitertechnik üblichen Weise mi gebracht werden und eine Metallschicht mit letzterer einer durch Diffusion einer Verunreinigung erhalte Oberfläche in Berührung gebracht werden, die sich 60 rten diffundierten Zone verbunden wird, wahrem
eine Anschlußleitung mit dieser Metallschicht ver buüden wird.
Gemäß einer weiteren sehr wichtigen, bevorzugte Ausführungsform des Verfahrens nach der Erfindun
Da die Oxidschicht ohne Bedenken dick sein kann, 65 wird zur Herstellung einer monolithischen Halblei'ct kann eine gute Isolierung zwischen einer auf der schaltung der Siüziumkörper mit einer Tsolicrschicr
versehen, die aus dem versenkten Muster und einer daran anschließenden dünnen Teil besteht. wob<
dem Ort der Öffnung nicht ein kleines tiefes Loch erhalten, das die Anbringung eines Kontaktes erschweren würde, da das Muster in den Siliziumkörper versenkt ist.
Vorteilhaft kann die Maskierung in der öffnung ganz von der Oberfläche des Siliziumkörpers entfernt und auf der Oberfläche in dieser öffnung eine Metallschicht angebracht werden, so daß eine Schottky-
bis über die Siliziumoxidschicht erstreckt, um einen elektrischen Anschluß anborgen zu können. Auf diese Weise kann z. B. eine sehr kleine PN-Diodc erhalten werden.
Oxidschicht angebrachten Metallschicht und dem Halbleiterkörper erhalten werden, während bei der
(ο
Schaltungselemente angebracht werden, von denen Halbleitcrzonen an den dünnen Teil grenzen und auf der Isolierschicht eine Leiterbahnen bildende Metallschicht angebracht, die sich über das versenkte Muster erstreckt.
Bei der Herstellung monolithischer Halbleiterschaltungen ist es oft erwünscht, eine dünne Isolierschicht, /. B. aus Siliziumoxid oder Siliziumnitrid, anzuwenden, wobei jedoch während der Verbindung einer Anschlußleitung mit einer Anschlußfläche der Leiterbahnen auf der Isolierschicht diese dünne Isolierschicht beschädigt werden kann, so daß Kurzschluß zwischen der Anschlußleitung und diesem Siliziumkörper auftreten kann. Die Isolierschicht kann auch beschädigt werden beim Prüfen der hergestellten Halbleiteranordnung, wobei Kontaktstifte gegen die Anschlußstellen gedrückt werden. Dies führt in. der Praxis zu einem großen Anschluß. Indem nach der Erfindung ein Muster verwendet wird, mittels dessen eine Isolierschicht erhalten wird, die an der Stelle des Musters eine Verdickung aufweist und die Anschlußflächen auf dem Muster angebracht werden, läßt sich der erwähnte Anschluß praktisch vollständig vermeiden.
Mehrere Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen
F i g. 1 bis 3 schematische Querschnitte durch einen Halbleiterkörper in aufeinanderfolgenden Stufen der Herstellung eines versenkten Siliziumoxidmusters,
F i g. 4 einen schematischen Querschnitt durch eine nach dem Verfahren nach der Erfindung hergestellte Schottky-Diode,
F i g. 5 einen schematischen Querschnitt durch eine nach dem Verfahren nach der Erfindung hergestellte PN-Diodc,
Fig. 6 einen schematischen Querschnitt durch einen nach dem Verfahren nach der Erfindung hergestellten PNP- bzw. NPN-Transistor.
Fig. 7 bis 9 schematische Querschnitte durch Teile des Halbleiterkörpers in verschiedenen Herstellungsstufen eines nach dem Verfahren nach der Erfindung hergestellten NPN- bzw. PNP-Transistors mit Stufenbasis,
Fig. 10 eine schematische Draufsicht auf eine Halbleiteranordnung mit zwei Halbleiterschaltungselementen, die nach dem Verfahren nach der Erfindung hergestellt ist,
Fi g. 11 einen Querschnitt entlang der Linie XI-XI in Fig. 10,
Fig. 12 schematisch einen Querschnitt entlang der Linie XII-XII in Fig. 10.
Bei den einzelnen, unten beschriebenen Ausführungsbeispielen wird unter anderem der Unterschied in der Ätzgeschwindigkeit von Siliziumnitrid, Siliziumoxid und einem gemischten Oxid von Blei und Silizium (Bleiglas) in den nachfolgenden Ätzflüssigkeiten benutzt:
Fluorwasserstoffsäure (50 °/o), Ätzgeschwindigkeit von Siliziumnitrid (angebracht auf einem Siliziumkörper durch erhitzung dieses Körpers auf etwa 1000° C. in einem Gasgemisch aus SiH4 und NH3) etwa 0.3 A/sec. Ätzgeschwindigkeit von Siliziumoxid etwa 300 A/sec.
In starker, verdünnter Fluorwasserstoffsäure nehmen die Ätzgeschwindigkeiten ab.
P-Ätzmittel. eine Flüssigkeit aus 15 Teilen Fluorwasserstoffsäure (50 1Vo), 10 Teilen HNO-, (70 n/n) und 300 Teilen Wasser. Älzgcschwindiekeit von Siliziumoxid etwa 2 Ä/scc.
Ätzgeschwindigkeit von Bleiglas etwa 300 ä/scc.
Beispiel 1
Dieses Beispiel betrifft ein Verfahren zum Herstel-
!« len einer Halbleiteranordnung mit einer Schottky-Diode (s. Fig. 4). Diese Halbleiteranordnung 20 besteht aus einem Siliziumkörper 1 mit einem die Schottky-Diode bildenden Metall-Halbleiterübergang 11. 13 an der Oberfläche 10 des Siliziumkörpers 1, auf der eine Siliziumoxidschicht angebracht ist. Die praktisch flache Siliziumoxidschicht wird durch eine Oxydationsbehandlung der Oberfläche des Körpers 1 erzeugt und in Form eines Siliziumoxidschichtmusters 8 angebracht, worauf der nicht von dem Muster 8 bedeckte Oberflächenteil 10 einer in der Halbieitertechnik üblichen Behandlung unterworfen wird, um das Schaltungselement, hier die Schottky-Diode, herzustellen. Dies bedeutet in dem vorliegenden Ausführungsbeispiel das Anbringen einer Metallschicht 11.
Bei den bekannten Verfahren wird die gesamte Oberfläche des Siliziumkörpers mit Siliziumoxid bedeckt, worauf, um das Muster zu erzeugen, in die Oxidschicht, z. B. durch Ätzen, eine öffnung eingebracht wird und dann in dieser öffnung der Metall-Hafbleiterübergang hergestellt wird. Gemäß der Erfindung wird ein Siliziumoxidschichtmuster direkt angebracht, das wenigstens über einen Teil seiner Dicke in den Siliziumkörper 1 versenkt ist, da während der Oxydationsbehandlung die Oberfläche des Siliziumkörpers örtlich vor Oxydation geschützt wird.
Es wird dazu von einem Siliziumkörper 1 (Fi g. 1) ausgegangen, der aus einer Siliziumscheibe 2 vom N-Typ mit einem spezifischen Widerstand von etwa 0,01 ficm und einer Dicke von etwa 200 um besteht. Auf diese Siliziumscheibe wird durch epitaxiales Anwachsen eine Siliziumschicht 3 vom N-Typ mit einem spezifischen Widerstand von etwa 1 Qcm und einer Dicke von etwa 4 um angebracht. Die weiteren Abmessungen des Siliziumkörpers sind weniger kritisch. Gewöhnlich wird der Siliziumkörper 1 hinreichend groß gewählt, um eine größere Anzahl vor Schaltungselementen gleichzeitig nebeneinander an· bringen zu können, der Körper wird dann anschließend in die einzelnen Schaltungselemente auf geteilt. Nachstehend wird einfachheitshalber nur di< Herstellung eines Schaltungselements beschrieben. Auf der Schicht 3 wird eine Maskierung ange bracht, die aus einer Schicht 4. 5 aus vor Oxydatioi schützendem Material mit einer Dicke besteht, di kleiner ist als die des anzubringenden Musters 8 Vorzugsweise wird eine Schicht 4, S aus Siliziumnitrii angebracht. Die Siliziumnitridschicht 4, 5 kann nacl
einem in der Halbleitertechnik üblichen Verfahre angebracht werden, in dem der Körper 1 in einer Gasgemisch aus SiH4 und NH3 auf etwa 1000° < erhitzt wird. Die Schicht 4, 5 hat z. B. eine Dicke vo 0,1 um.
Nach einem bekannten Verfahren, z. B. mitte! eines photolithographischen Verfahrens, wird dan die Schicht 4, 5 teilweise entfernt, so daß eine rund Scheibe F mit einem Durchmesser von 5 um zurüct
509 524/1 (
9 10
bleibt. Da die Schicht 4, 5 dünn ist, könnten die ge- Die Tiefe des PN-Überuangs 25 ist. von der Obei-
ringen Abmessungen dieser Scheibe sehr genau ein- Hache her gesehen, geringer als die Tiefe, über die das gehalten werden. Indem dann Wasserdampf mit Muster 8 in den Siliziumkörper 1 versenkt ist. Der einem Druck von 1 at bei etwa 11000C über den PN-Übergang 25 wird z.B. in einer Tiefe von Körper 1 geleitet wird, wird ein Muster aus Silizium- 5 0.7 um durch die übliche Phosphordiffusion angeoxid angebracht. Diese Oxydationsbehandlung wird bracht, wobei die N-leitende Zone 28 entstellt. Es nach 2 Stunden unterbrochen; dann ist bereits eine ergibt sich dann ein praktisch flacher PN-Übergang Oxidschicht 6 mit einer Stärke von 1 um vorhanden. 25, Hessen Rand üuizdeni an die Oxidschicht giciizi. die über etwa 0.5 |im in den Körperl versenkt ist Nach Reinigung der Oberfläche 10 wird auf übliche
(Fig. 2). 10 Weise, z.B. durch Aufdampfen, eine Aluminium-
Während der Unterbrechung der Oxydations- kontaktschicht 11 angebracht. Dadurch läßt sich ein behandlung wird die erhaltene Oxidschicht 6 über praktisch ohmscher Kontakt erreichen. Der Haibihre gesamte Dicke durch Ätzen mit Fluorwasser- leiterkörper wird dann auf übliche Weise auf einer stoffsäure wieder entfernt. Anschließend wird die Metallplatte 13 befestigt, die ebenfalls einen Kontakt Oxydationsbehandlung wiederholt, so daß das 1 (im 15 bildet. An der Kontaktschicht 11 kann noch ein Andicke Muster aus Siliziumoxid 8 (Fig. 3). das mit Schlußleiter befestigt werden. Die so hergestellte einer Öffnung 7 versehen ist, entsteht, das praktisch Halbleiteranordnung bildet also eine PN-Diode. Die über seine gesamte Dicke in den Siliziumkörper 1 durch dieses Verfahren hergestellten Dioden zeigten versenkt ist. eine Durchschlagspannung von eiwa 200 V, während
Darauf wird der Körper 1 in Anwesenheit einer 20 die nach dem bisher üblichen Verfahren aus dem Bleioxidplatte, die nahe der Maskierungsscheibe 5, gleichen Material hergestellten Dioden, die den z. B. in einem Abstand von 0,3 mm, gehalten wird. gleichen Tempernturbeliandlungen (Oxydationen, während etwa 5 Minuten auf 700° C erhitzt. Dadurch Diffusionen) unterworfen wurden, eine Durchschlagwird das Siliziumnitrid der Scheibe 5 in Bleiglas um- spannung von nicht mehr als 100 V aufwiesen, gewandelt. Dieses Bleiglas kann durch Erhitzen in 25 Der Unterschied in der Durchschlagspannung wird dem oben erwähnten P-Ätzmittel in etwa 1 Minute dadurch verursacht, daß die nach dem Verfahren gelöst werden. Die Maskierung 5 ist dann vollständig nach der Erfindung hergestellten Dioden einen prakvon der Oberfläche 10 des Siliziumkörpers 1 in der tisch flachen PN-Übergang aufweisen, während die Öffnung 7 entfernt. Auf dieser Oberfläche 10 wird durch das übliche Planarverfahren hergestellten dann eine Goldschicht 11 angebracht, die mit dem 30 Dioden einen gekrümmten PN-Übergang haben. Halbleiterkörper einen Schottky-Kontakt bildet, wobei sich zur Herstellung eines elektrischen Anschlus- Beispiel 3 ses diese Goldschicht 11 über die Oxidschicht 8 hin Eine Halbleiteranordnung mit einer NPN- oder erstreckt. Die Goldschicht 5 hat z. B. einen Durch- PNP-Transistorstruktur kann wie folgt hergestellt messer von 20 um und kann nach einem bekannten 35 werden:
Verfahren, z. B. durch Aufdampfen, angebracht wer- Nachdem die Maskierungsschicht von der Ober-
den. Der elektrische Anschluß wird in üblicher Weise fläche 10 (F i g. 6) des Siliziumkörpers in der öffdadurch hergestellt, daß eine Anschlußleitung 12 an nung 7 des versenkten Musters 8 entfernt ist. und der Goldschicht 11 befestigt wird. Diese Befestigung ein praktisch flacher PN-Übergang 25 auf die im wird dadurch erleichtert, daß die Goldschicht 11 40 Beispiel 2 beschriebene Art und Weise angebracht praktisch flach ist. da das Muster 8 in den Körper worden ist. wird die Oberfläche 10 mit einer Diffuversenkt ist. Monsmaske versehen. Diese Diffusionsmaske ist z. B.
Der Körper 1 kann in üblicher Weise, ζ B. durch eine Siliziumoxidschicht 41 mit einer Dicke von etwa Löten oder Legieren, an einer metallenen Träger- 0,3 um mit einer Öffnung 37. Diese Diffusionsmaske platte 13 befestigt werden, die als zweiter elektrischer 45 kann auf eine in der Halbleitertechnik übliche Art Anschluß der Schottky-Diode dient. und Weise angebracht werden. Anschließend wird
Beispiel 2 durch Diffusion einer Verunreinigung durch die Öff
nung 37 ein zweiter PN-Übergang 36 in einer gerin-
Ein SiliziumVörper vom P-Typ, mit einem spezifi- geren Tiefe als der bereits vorhandene PN-Übergang sehen Widerstand von 25 Ωαη und einer Dicke von 5" 35 angebracht, so daß sich eine PNP- oder NFN-200 um, wird, wie im Beispiel 1 beschrieben, mit Struktur ergibt
einem praktisch über seine gesamte Dicke in den Wie in der Planartechnik üblich werden dann au!
Siliziumkörper 1 (Fig. 5) versenkten Muster ver- der Oxidschicht 32 Metallschichten 4ö und 39 angesehen, das aus einer mit einer Öffnung 7 versehenen bracht, die durch Öffnungen 38 und 37 mit den durch flachen Siliziumoxidschicht 8 mit einer Dicke von 55 die PN-Übergänge 35 und 36 begrenzten diffundieretwa 1 (im besteht. Die Öffnung hat einen Durch- ien Λοηεη 45 und 28 verbunden sfnd Mit den Metallmesser von 100 μτη. schichten 40 und 39 werden dann Anschlußleiter <M Die Maskicrungsschicht wird auf die in Beispiel 1 und 43 verbunden. Schließlich wird der Halbleiter beschriebene Weise von der Oberfläche 10 des SiIi- körper 1 an einer ebenfalls als Kontakt dienender ziumkörpers 1 in der Öffnung 7 entfernt. Dann wird 60 Metallplatte 13 befestigt
durch Eindiffusion in die Oberfläche 10 im Körper 1 Die so hergestellten ' Transistorstrukturen habe,
ein PN-Übergang 25 erzeugt und auder^ Oberfläche einen praktisch flachen PN-Übergang 25. der al: 10 eine einen guten Kontakt bildende Meta.Ischicht Kollektor- oder Emitterübercang dienen kann, wan U angebracht. Ist die Öffnung 7 klein, so kann die rend der PN-Übergang 36 afs Emitter- oder Kollck Metallschicht 11, wie bei dem oben beschriebenen 65 lorübergang dient
Ausführungsbeispiel sich bis über die Oxidschicht 8 Der die Übergänge 25 und 36 enthaltende Teil de
erstrecken, um emc hinreichend große Oberfläche zur Halbleiterkörper* 1 kann eine epitaktisch angewach Befestigung eines Anschlußleiters zu erhalten. sene Siliziumschicht sein wobei ich das Muster!
über die gesamte Dicke dieser Schicht erstrecken kann. Es ist dann eine Struktur möglich, die einer epitaktischen Mcsa-Transistorstruktur entspricht.
Das Siliziumoxidmuster 8 kann bei einem Transistor vorteilhafterweise eine größere Dicke (z. B. 2 um) haben als bei einer Diode, wodurch der flache Übergang tiefer angebracht werden kann und mehr Raum zum Unterbringen des zwciien PN-Obergangs vorhanden ist.
Da sich die Metallschichten 39 und 40 im wesentlichen über das dicke Muster 8 erstrecken, ist die Kapazität zwischen diesen Metallschichten und dem Körper 1 gering.
Beispiel 4
An Hand dieses Ausführungsbeispiels wird kurz beschrieben, wie ein Transistor mit einem praktisch flachen Emitterübergang und einer Basiszone hergestellt werden kann, deren unter der Emitterzone liegender Teil dünner ist als der übrige Teil der B
Ähnlich wie bei den bereits beschriebenen Ausführungsbeispielen wird ein Siliziumkörper 1 (Fig. 7) mit einem versenkten Muster versehen, das aus einer Siliziumoxidschicht 8 mit einer öffnung 7 besteht. Die Maskierungsschicht 4,5 besteht aus Siliziumnitrid. Die Maskierungsschicht wird anschließend teilweise entfernt, so daß ein scheibenartiger Teil 5 der Maskierungsschicht zurückbleibt.
Dies kann folgendermaßen erreicht werden. Der Teil 5 der Maskierungsschicht wird auf übliche Art und Weise mit einer Aluminiumschicht mit einer Dicke von etwa 0,1 (im überzogen. Anschließend wird der Teil 4 der Schicht durch einen Zerstäubungsvorgang im Hochvakuum entfernt. Das Muster 8 wird dabei' etwas dünner. Schließlich wird durch Ätzen in Salpetersäure das Aluminium vom Teil 5 der Maskierungsschicht entfernt.
Das MusterS hat z. B. eine Dicke von etwa 2 um. Indem auf an sich bekannte Weise eine Verunreinigung in den Siliziumkörper eindiffundiert wird, entsteht der PN-Übergang 54 in einer Tiefe von z.B. 1.5 um. Durch Oxydation, während der die verbleibende Maskierungsschicht schützend wirkt, wird eine Siliziumoxidschicht 55 (s. auch Fig. 8) in der Öffnung 7 auf den nicht von der Maskierungsschicht 5 abgedeckten Oberflächen teil angebracht. Die Oxidschicht 55 ist dünner als das Muster 8 und hat z. B. eine Dicke von 1 [tm und ist über etwa 0,5 iim in den Siliziumkörper 1 versenkt. Die Oxidschicht 55 bildet somit ein über seine halbe Dicke versenktes Muster mit einer Öffnung 56.
Die Maskierungsschicht 5 wird, wie oben beschrieben, entfernt und in die frei gewordene Oberfläche 57 wird zum Herstellen eines PN-Übcrgangs 58, der sich an dem bereits vorhandenen Übergang 54 anschließt, eine Verunreinigung eindiffundiert. Der PN-Übergang 58 liegt z.B. in einer Tiefe von etwa 0,6 -,im. Weiter wird zum Herstellen des zweiten PN-Übcrgangs 59 in einer geringeren Tiefe als der PN-Übergang 58 und der anschließende. Übergang 54, z. B. in einer Tiefe von etwa 0,3 pm, eine weitere Verunreinigung eindiffundiert. Die Tiefe dieses zweiten PN-übergangs 59 ist auch geringer als die Versenkungstiefc der dünneren Siliziumoxidschicht 55 im Körper 1.
Nach dem Reinigen der öffnung 56 und dem Herstellen einer öffnung60 (Fig. 9) werden die Emiiterkontaktschicht 61 und die Basiskontaktschicht 62, /.. B. durch Aufdampfen von Aluminium, angebracht. An der Unterseite des Körpers 1 kann ein Kollektorkontakl 13 angebracht werden. Weiter können Leiterbahiien mit sich über das dicke Muster 8 erstreckenden Teilen angebracht werden.
Fs ergibt sich so ein Transistor mit einem praktisch flächen Emitierubergang und einer Basiszone 63, die einen unter der Emitterzone 64 liegenden dünnen
ι» Teil aufweist.
Nach dem beschriebenen Verfahren können Transistoren für hohe Frequenzen mit einem niedrigen Basisbahnwiderstand hergestellt werden, die zudem, da sich Kontaktschichten 61 und 62 über das dicke Muster 8 erstrecken, eine geringe Kapazität zwischen diesen Kontaktschichten und dem Körper 1 aufweisen.
Beispiel 5
ao Dies ist ein Beispiel eines Verfahrens zur Herstellung einer monolithischen Halbleiterschaltung mit einem Siiiziumkörper 1 (Fig. 10, 11 und 12), von dem eine Oberfläche mit einer isolierenden Schicht 71,8 überzogen ist, auf der Leiterbahnen 72 bis 75 angebracht sind, die durch öffnungen 76 bis 80 in der Isolierschicht 71 mit an die Schicht 71 angrenzenden Zonen 81 bis 84 von zwei Schaltungselementcn Kontakt herstellen, nämlich bei einem Transistor mit den Emitter-, Basis- und Kollektorzonen 81, 82 und 83 und bei einem Widerslandselement mit einer Zone 84. Die Zone 85 ist in üblicher Weise nur für Isolierzwecke vorgesehen. Leiterbahnen 72 bis 75 umfassen Kontaktflächen 86 bis 89. an denen Anschlußleitungen mit den Leiterbahnen verbunden werden. Deutlichkeitshalber ist nur in Fig. 12 eine Anschlußleitung 91 dargestellt, die mit der Kontaktfläche 87 verbunden ist.
Es wird zunächst die Oberfläche des Siliziumkörpers 1 mit einem Siliziumoxidschichtmuster 8 verschen, das vorzugsweise praktisch über seine ganze Dicke in den Körper 1 versenkt ist. Das Mustcr8. das streifenförmig ausgebildet ist. hat z. B. eine Dicke von mindestens 1 um.
Darauf wird in einer in der Planartechnik üblichen Weise mit Hilfe einer Isolierschicht 71, die dünner ist als das Muster 8 und die sich an das Muster 8 anschließt, der genannte Transistor und das Widerstandselemcnt angebracht. Die Zonen 83 und 85 können bereits vor dem Anbringen der Isolierschich-
bu lcn 7i. 8 erzeugt werden, während die Zonen 81. 82 und 84 nach dem Anbringen der Schicht 71, 8 erzeugt werden. Die dünne Tsolierschicht 71 hat z. B. eine Dicke von etwa 0,4 (im. Eine Tsolierschicht solcher Dicke wird in der üblichen Planartechnik häufig verwendet.
Darauf werden die Leiterbahnen 72 bis 75 in üblicher Weise angebracht, wobei die Kontaktflächen 86 bis 89 auf dem dicken Muster 8 angebracht werden. Die Leiterbahnen und die Kontaktflächen bestehen aus Aluminium, wobei es unvermeidlich ist. daß sich eine dünne Aluminiumoxidschicht auf dem Aluminium bildet.
In einem üblichen Herstellungsvorgang wird die hergestellte Halbleiteranordnung geprüft, wobei Kontaktstifte gegen die Kontaktflächen 86 bis 89 mit hinreichender Kraft gedrückt werden, um die Aluminiumoxidschicht zu durchdringen. Dabei wird eine unter den Kontaktflächen liegende Isolierschicht mit
der üblichen Dicke von z. B. 0,4 μΐη leicht beschädigt. Das dicke Muster 8 verringert die Möglichkeit einer solchen Beschädigung wesentlich. Weiter ist die Möglichkeit einer Beschädigung auch bei der Befestigung von Anschlußleitungen 91 an den Kontaktflächen 87 geringer. Für eine Anzahl von Schaltungsanordnungen ist es weiter ein wesentlicher Vorteil, daß die Kapazität zwischen dem Siliziumkörper 1 und den Kontaktflächen 86 bis 89 wegen der Dicke des Musters 8 gering ist.
Die dünne Isolierschicht 71 besteht aus Siliziumoxid und kann in üblicher Weise angebracht werden, nachdem die Maskierungsschicht entfernt worden ist. die beim Anbringen des Musters 8 in vorstehend beschriebener Weise verwendet wird,- um die Siliziumfläche örtlich vor der Oxydation zu schützen. Die dünne Isolierschicht 71 kann auch aus diesem Mas kierungsmaterial bestehen, z. B. wenn dieses durch Siliziumnitrid gebildet wird.
Es wird einleuchten, daß mehr und/oder andere »0 Schaltungselemente wie Dioden und Feldeffekt-Transistoren in dem Siliziumkörper untergebracht werden können. Das Muster 8 kann ganz anders gestaltet sein und z. B. durch einen die dünne Isolierschicht umgebenden Ring gebildet werden, über den die Kontaktflächen verteilt sind. Weiter kann das
Muster sich unter einer Leiterbahn erstrecken, was z. B. nützlich ist, wenn die Kapazität zwischen der Leiterbahn und dem Siliziumkörper gering sein soll. Das Siliziumoxidschichtmuster braucht nicht über seine ganze Dicke in den Siliziumkörper versenkt zu sein. Bei einer Anzahl von Anwendungen genügt es. wenn das Muster über mindestens seine halbe Dicke in den Körper versenkt ist. Die PN-Übergänge von z. B. einem Hochfrequenztransistor können in einer größeren Tiefe angebracht werden als die Tiefe der Versenkung des Musters. Es ergeben sich dann keine flachen PN-Ubergänge. aber es brauchen keine Öffnungen in einer dicken Oxidschicht vorgesehen zu werden, während Metallschichten, mit denen Anschlußleitungen verbunden werden müssen, im wesentlichen auf einer dicken Oxidschicht (Master^ liegen können, wodurch die Kapazität zwischen diesen Metallschichten und dem Körper gering ist. Um ein über praktisch seine ganze Dicke in den Körper versenktes Muster zu erhalten, kann die Oxydationsbehandlung mehr als einmal unterbrochen werden, um die erhaltene Oxidschicht über wenigstens einen Teil ihrer Dicke wieder zu entfernen. Weiterhin kann vor dem Anbringen des Musters der Siliziumkörper bereits einer Ätzbehandlung an den für das Muster beabsichtigten Stellen unterworfen werden.
Hierzu 3 Blatt Zeichnungen

Claims (21)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung mit einem Halbleiterkörper aus Silizium mit mindestens einem Halbleiterschaltungselement, bei dem der Halbleiterkörper mit Hilfe einer Oxydationsbehandlung einer Oberfläche mit einem flachen Siliziumoxidschichtmuster versehen wird, dadurch gekennzeichnet, daß zunächst die eine Oberfläche örtlich mit einer vor Oxydation schützenden, ein anderes maskierendes Material als Siliziumoxid enthaltenden Maskierungsschicht bedeckt wird, wonach das Muster durch eine Oxydationsbqhandlung angebracht wird und daß zum Versenken dieses Musters über wenigstens einen großen Teil seiner Dicke in den Siliziumkörper vor dem Anbringen des Musters der Siliziumkörper einer Ätzbehandlung an den für das Muster beabsichtigten Stellen unterworfen wird und/oder die Oxydationsbchandlung mindestens einmal unterbrochen wird und die bereits erhaltene Oxidschicht während der Unterbrechung über mindestens einen Teil ihrer Dicke wieder entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Siliziumnitrid enthaltende Schicht als die Oxydation des Siliziums verhindernde Maskierungsschicht dient.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Maskierungsschicht ver- jo wendet wird, deren Dicke geringer ist als die Dicke des Musters.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Muster über mindestens 0,5 μΐη seiner Dicke in den Siliziumkörper versenkt wird.
5. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß das Muster über etwa seine gesamte Dicke im Siliziumkörper versenkt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5. dadurch gekennzeichnet, daß nach dem Anbringen des Musters die Maskierungsschicht teilweise entfernt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6. dadurch gekennzeichnet, daß nach dem Anbringen des Musters die Maskierungsschicht völlig entfernt wird.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß ein an das Muster grenzender Teil der Maskierungsschicht entfernt wird. 5r>
9. Verfahren nach einem der Ansprüche 1 bis 8. dadurch gekennzeichnet, daß die Maskierungsschicht bzw. das Muster aus Siliziumoxid durch die Anwendung eines oder mehrerer chemischer Verfahrensschritte wenigstens teilweise entfernt wird, wobei das Muster bzw. die Maskierungsschicht weniger schnell angegriffen wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß ein Muster mi. mindestens einer Öffnung erzeugt wird.
I I. Verfahren nach einem der Ansprüche 1 bis
10, dadurch gekennzeichnet, daß der Halbleiterkörper mit einer epitaktisch angewachsenen Siliziumschicht versehen wird und das Muster über die ganze Dicke dieser Schicht versenkt wird.
12. Verfahren nach einem der Ansprüche 1 bis
11, dadurch gekennzeichnet, daß nach dem Anbringen des Musters die Maskierungsschicht von der Oberfläche des Siliziumkörpers wenigstens teilweise entfernt wird und in die so freigelegte Oberfläche des Siliziumkörpers mindestens eine Verunreinigung eindilfundiert wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß durch die Verunreinigungsdifl'usion mindestens ein PN-Übergang erzeigt wird.
14. Verfahren n.ich Anspruch 13, dadurch gekennzeichnet, daß ein PN-Übergang erzeugt wird, dessen Tiefe, von dei Oberfläche her gesehen, geringer ist als die Versenkungstiefe des Musters.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß mittels einer DilTusionsmaske in einen Teil der Siliziumuuciilädic in der Öffnung des Musters eine Verunreinigung diffundiert wird zur Erzeugung eines PN-Übergangs in einer ücringeren Tiefe als der bereits vorhandene PN-Übergang.
16. Verfahren nach einem der Ansprüche !2 bis 14, dadurch gekennzeichnet, daß der für die Diffusion von der Maskierungsschicht freigelegte Teil der Oberfläche des Halbleiterkörpers mittels einer Oxydationsbehandlung mit einer, wenigstens über einen Teil ihrer Dicke versenkten Siliziumoxidschicht versehen wird, die dünner ist als das Muster.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß der nach dem Anbringen der dünnen Siliziumoxidschicht verbleibende Teil der Maskierungsschicht entfernt wird und in die dadurch freigelegte Oberfläche des Siliziumkörpers eine Verunreinigung eindiffundiert wird, um einen PN-Übergang zu erzeugen, der sich an den bereite erzeugten PN-Übergang anschließt, sowie eine Verunreinigung, um einen zweiten PN-Übergang zu erzeugen, der in einer geringeren Tiefe liegt als die genannten anschließenden PN-Übergänge und als die Versenkungsliefe der dünneren Siliziumoxidschicht.
18. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß wenigstens ein Teil der Maskierungsschicht entfernt wird und daß dann eine Metallschicht angebracht wird, die eine elektrische Verbindung mit wenigstens einem Teil der so freigelegten Oberfläche bildet und die sich auch über das versenkte Muster erstreckt.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß die elektrische Verbindung einen Schottky-Kontakt bildet.
20. Verfahren zur Herstellung einer monolithischen Halbleiterschaltung nach Anspruch 18, dadurch gekennzeichnet, daß der Siliziumkörper mil einer Isolierschicht versehen wird, die aus dem versenkten Muster und einem daran anschließenden dünnen Teil besteht, daß Schaltungselemente angebracht werden, von denen Halbleiterzoner an den dünnen Teil grenzen, und daß auf dei Isolierschicht eine Leiterbahnen bildende Metall schicht angebracht wird, die sich auch über da: versenkte Muster erstreckt.
21. Verfahren nach einem der Ansprüche If bis 20. dauuich gekennzeichnet, daß die Metall schicht mindestens eine Kontalufläche bildet, mi der ein Anschlußleiter verbunden werden kanr und die auf der nhorfläche des versenktei Musters liegt.
DE19671789146 1966-10-05 1967-09-29 Verfahren zum Herstellen einer Halbleiteranordnung Withdrawn DE1789146B2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19671789146 DE1789146B2 (de) 1966-10-05 1967-09-29 Verfahren zum Herstellen einer Halbleiteranordnung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL666614016A NL153374B (nl) 1966-10-05 1966-10-05 Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.
DE19671789146 DE1789146B2 (de) 1966-10-05 1967-09-29 Verfahren zum Herstellen einer Halbleiteranordnung

Publications (2)

Publication Number Publication Date
DE1789146A1 DE1789146A1 (de) 1973-07-05
DE1789146B2 true DE1789146B2 (de) 1975-06-12

Family

ID=25755990

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671789146 Withdrawn DE1789146B2 (de) 1966-10-05 1967-09-29 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (1)

Country Link
DE (1) DE1789146B2 (de)

Also Published As

Publication number Publication date
DE1789146A1 (de) 1973-07-05

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2916364C2 (de)
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE7233274U (de) Polykristalline siliciumelektrode fuer halbleiteranordnungen
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2149766A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2103468C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2930460C2 (de) Verfahren zum Herstellen hochspannungsfester Mesadioden
DE1229650B (de) Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik
DE2058442C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2107671A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2152057A1 (de) Verfahren zur Herstellung eines Halbleiteraufbaus
DE1789146B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
8235 Patent refused
8280 Miscellaneous part ii

Free format text: KURZFRISTIGE WIEDEREINSETZUNG WEGEN FALSCH VEROEFFENTLICHTEM ERLEDIGUNGSGRUND. DIE VEROEFFFENTLICHUNG DES ZUTREFFENDEN ERLEDIGUNGSGRUNDES ERFOLGT IM NAECHSTEN PATENTBLATT.

8230 Patent withdrawn