DE1789146A1 - Verfahren zum herstellen einer halbleiteranordnung - Google Patents

Verfahren zum herstellen einer halbleiteranordnung

Info

Publication number
DE1789146A1
DE1789146A1 DE19671789146 DE1789146A DE1789146A1 DE 1789146 A1 DE1789146 A1 DE 1789146A1 DE 19671789146 DE19671789146 DE 19671789146 DE 1789146 A DE1789146 A DE 1789146A DE 1789146 A1 DE1789146 A1 DE 1789146A1
Authority
DE
Germany
Prior art keywords
pattern
silicon
layer
junction
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19671789146
Other languages
English (en)
Other versions
DE1789146B2 (de
Inventor
Else Kooi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL666614016A external-priority patent/NL153374B/xx
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Priority to DE19671789146 priority Critical patent/DE1789146B2/de
Publication of DE1789146A1 publication Critical patent/DE1789146A1/de
Publication of DE1789146B2 publication Critical patent/DE1789146B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

K.V. Philips1 Gloeilampenfabrieken, Eindhoven/Holland
Verfahren ,
zum. Herstellen einer Halbleiteranordnung
Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung mit einem Halbleiterkörper aus Silizium mit mindestens einem Halbleiterschaltungselement, bei dem eine Halbleiteroberfläche jnit Hilfe einer 'Oxidationsbehandlung "'dieser Oberfläche mit einer flachen Siliziuraoxiclsehicht in form eines scMeigenartigen Musters aus Siliciumoxid,, die die eine Oberfläche nur teilweise bedeckt, versehen wird.."'." -.;.'.
Verfahren.nach dieser Art werden u.a. sum Herstellen planarer"-Halbleiteranordnungen Terwendet.
Die vorgesehene Oberfläche erfüllt eine wesentliehe .Funktion in bezug auf das Schaltungselement* Diese Oxidschicht kann-ζ«B« ■ als elektrische Isolierung siidLschsn. einer auf der oxidschicht angebra.chtea elektrischen Jj©itungf die mit einex-Zoixe öes Schaltunght^lm<&mk&% veyte\jnö.en ist, und äem Sillsitua-'
PHH' 197DX""
körper dienen. Weiter kann die Oxidschicht zur Verbesserung der Oberflächeneigenschaften des Siliziumkörpers und somit zur Verbesserung der elektrischen Eigenschaften des Schaltungselementes angebracht werden, wobei die Oxidschicht wenigstens diejenigen Teile der Oberfläche des Siliziumkörpers bedeckt, wo1 mindestens eine der pn-Übergangsflächen des Schaltungselementes die Siliziumoberfläche schneidet. Weiterhin kann die Oxidschicht bei der Herstellung noch als Diffusionsmaske dienen.
Bei bekannten Verfahren dieser Art wird die Oxidschicht nach dem Anbringen örtlich entfernt, so daß ein schichtenartiges Muster von Siliziumoxid erhalten wird. Darauf wird der nicht von dem Muster abgedeckte Seil der Siliziumflächo den in der Halbleitertechnik üblichen Bearbeitungen, z.B. Diffusionsbehandlungen und Behandlungen zum Anbringen elektrischer Kontakte, unterworfen, um das Schaltungselement zu erhalten.
Bei den bekannten Verfahren treten bei verschiedenen Anwendungen verschiedene Schwierigkeiten auf. In einer Oxidschicht kann man durch Itzen mit verhältnismäßig großer Genauigkeit Fenster anbringen. Diese Genauigkeit.nimmt jedoch in dem Maße afc, in dem dickere Oxidschichten verwendet werden, da beim Ätzen nicht nur in der dicken Richtung der Oxidschicht, sondern auch in seitlichen Richtungen Oxid weggeätzt wird; dieses seitliche Wegätzen beschränkt außerdem die -kleinsten erzielbaren Abmessungen eines in der Oxidschicht vorzusehenden Fensters. Mit Rücksicht auf die genaue Ausbildung eines Musters ist somit eine mögliehst dünne Oxidschicht erwünscht.
Aus anderen Gründen jedoch ist oft eine dickere Oxidschicht erwünscht, z.B. um eine gute Isolierung zwischen einer an der Oxidschicht anzubringenden Iieitung und dem Siliziumkörper und/oäer eine geringe Kapazität zwischen dieser Leitung und. dem Siliziumkörper zu erreichen. Weiterhin wird eine dünne Oxidschicht leicht beschädigt f wenn eine Anschlußloitung an
389822/GSO2 - 3 -
■ r
BAD ORIGINAL
■1783146 ' -
einer auf der Oxidschicht angebrachten Metallschicht befestigt wird. . ■ -
Die Oberfläche einer planaren Halbleiteranordnung mit einem Siliziumkörper, der mit einer Oxidschicht versehen ist, auf der Metallschichten angebracht sind, soll möglichst flach sein. Unregelmäßigkeiten entstehen u.a. durch in der Oxidschicht vorgesehene Öffnungen, durch welche die Metallschichten mit dem Siliziumkörper verbunden sind. An den Rändern dieser Öffnungen können Unregelmäßigkeiten und Beschädigungen der Metallschichten entstehen, und zwar umso leichter, je dicker die Oxidschicht ist, in der diese Öffnungen vorgesehen sind. ■
Die beschriebenen. Vor- und Nachteile sowohl von dünnen als auch von dicken Oxidschichten machen in der Praxis oft ein Kompromiß in bezug auf die Dicke der Oxidschicht notwendig, aber dabei wird keine der Schwierigkeiten zufriedenstellend behoben. .
Bei den Verfahren der erwähnten Art wird gewöhnlich mindestens ein pn-übergang des Schaltungselementes dadurch erhalten, daß durch eine öffnung in der Oxidschicht eine Verunreinigung in den Siliziumkörper diffundiert wird. Es entsteht dabei eine muldenförmige pn-Übergangsflache, die an den Rändern stark gekrümmt ist und die bei diesen Rändern annähernd quer &ur Oberfläche des Siliziumkörpers und der Oxidschicht verläuft. Dies hat zwei Nachteile. Die starke Krümmung der pn-Übergangsflache hat einen ungünstigen Einfluß auf die Durchsehlagspannung des pn-Überganges. Da die pn-Übergangsflache nahe den Rändern annähernd quer zur Oxidschicht verläuft, kann im Betrieb des Schaltungselementes eine Trift von an der Oberfläche der Oxidschicht vorhandenen, praktisch unvermeidlichen Ionen auftreten, wodurch das Schaltungselement unstabil wird. Es ist daher oft ein flacher pn-übergang erwünscht.
309827/0S02
1789H6
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu schaffen, bei dem die oben geschilderten Nachteile der bekannten Verfahren weitgehend vermieden werden.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zunächst die eine Oberfläche Örtlich mit einer vor Oxidation schützenden Maskierungsschicht bedeckt wird, wonach das Muster durch eine Oxidationsbehandlung angebracht wird und daß zum Versenken dieses Musters über wenigstens einen großen !Teil seiner Dicke in den Siliziumkörper vor dem Anbringen des Musters der Siliziumkörper einer Ätzbehandlung an den für das Muster beabsichtigten Stellen unterworfen wird und/oder die Oxidationsbehandlung mindestens einmal unterbrochen wird und die bereits erhaltene Oxidschicht während der Unterbrechung über mindestens einen Teil ihrer Dicke wieder entfernt wird.
Da das schichtenartige Muster aus Silizium über wenigstens einen Teil seiner Dicke in den Halbleiterkörper versenkt ist, können durch das Verfahren nach der Erfindung flachere Halbleiteranordnungen erhalten werden, als bei Anwendung bekannter verfahren, sogar im lalle einer dicken Oxidschicht. Weiterhin wird die Siliziumoxidschicht direkt als ein schichtenartiges Muster angebracht, so daß die Oxidschicht nicht geätzt zu werden braucht, was insbesondere bei einer dicken Oxidschicht vorteilhaft ist.
Wird örtlich auf einer Oberfläche eines Siliziumkörpers durch Oxidation eine Siliziumoxidschicht angebracht, so ist das erhaltene schichtenartige Muster aus Siliziumoxid über einen Teil seiner Dicke in den Halbleiterkörper versenkt. Erfindungsgemäß wird die Oxidationsbehandlung mindestens einmal unterbrochen, wobei während der Unterbrechung die schon entstandene Oxidschicht wenigstens zu einem Teil ihrer Dicke wieder entfernt wird» z.B. durch Ätzen. Auf diese Weise bekommt man ein über einen größeren Teil seiner Dicke oder
309827/0502
mm ·Λ i-xti
BAD ORIOiNAL
1789U6 ' ;v
sogar über seine ganze Dicke in den Halbleiterkörper versenktes, schichtenartiges Muster. Weiterhin kann vor dem Anbringen des Musters der Siliziumkörper bereits einer Ätzbehandlung an den für das Muster beabsichtigten Stellen unterworfen werden»
Das Qxidationsmaskierungsmaterial hat vorzugsweise eine Dicke, die geringer ist als die des anzubringenden Musters von Siliziumoxid. Eine solche Maskierungsschicht läßt sich genauer zu einem erwünschten Muster durch Ätzen oder Zerstäuben ausbilden als eine dickere Schicht. Es ist vorteilhaft, den Siliziumkörper örtlich vor Oxidation zu schützen, indem eine Schicht aus Siliziumnitrid angebracht wird. Andere Maskierungsmaterialien sind möglich, z.B. gewisse Metalle wie Platin und Rhodium. Diese Maskierungsmetalle sind jedoch den hohen Temperaturen, z.B. von 1000 0C oder mehr,
Oxidations-
der üblichenybehandlungen, bei welchen z.B. nasser Sauerstoff unter etwa atmosphärischem Druck über den Siliziumkörper geführt wird, bedeutend weniger widerstandsfähig.
Wie sich aus Vorstehendem ergibt, ist die Erfindung insbesondere von Bedeutung zum Anbringen eines dicken, schichtenartigen Musters z.B. mit einer Dicke von mindestens 0,5 /um. Vorzugsweise wird ein über mindestens 0,5 /um seiner Dicke in den Siliziumkörper versenktes, schichtenartiges Muster angebracht.
Wesentlich ist eine Äusführungsform des Verfahrens nach der Erfindung, bei dem mittels der Maskierung ein Muster aus einer Silizlumoxidsehicht mit mindestens einer Öffnung angebracht wird. Auch bei einer dicken Oxidschicht kann die Öffnung sehr klein sein, da im Gegensatz zu den bekannten Verfahren die Öffnung nicht durch Ätzen in der Oxidschicht angebracht zu werden braucht. Die Maskierung, die z.B. aus einer dünnen Siliziumnitridschicht bestehen kann, kann durch photolithographische Prozesse genau in Form eines oder mehrerer kleiner Flecken angebracht werden. Weiter wird an dem
309827/0502 _ 5a _
1783146
Ort der Öffnung nicht ein kleines tiefes loch erhalten, das die Anbringung eines Kontaktes erschweren würde, da das Muster in den Siliziumkörper versenkt ist.
Vorteilhaft kann die Maskierung in der Öffnung ganz von der Oberfläche des Siliziumkörpers entfernt und auf der Oberfläche in dieser Öffnung eine Metallschicht angebracht werden, so daß eine Schottky-Diode erhalten wird (Diode mit einem Metall-Halbleiter-Übergang), wobei, um das Anbringen eines elektrischen Anschlusses zu ermöglichen, diese Metallschicht sich bis über die Siliziumoxidschicht erstreckt,
Weiterhin kann die Maskierung der Oberfläche des Siliziumkörpers in der Öffnung entfernt und durch Diffusion einer
■"■ O ■"·
309827/0502
Verunreinigung in diese Oberfläche ein pn-übergang in dem Siliziumkörper angebracht werden und eine Metallschicht mit letzterer Oberfläche in Berührung gebracht ■wird, die sich bis über die Siliziumoxidschicht erstreckt, um einen elektrischen Anschluß anbringen zu können. Auf diese Weise kann z.B. eine sehr kleine pn-Diode erhalten werden.
Da die Oxidschicht ohne Bedenken dick sein kann, kann eine gute Isolierung zwischen einer auf der Oxidschicht angebrachten Metallschicht und dem Halbleiterkörper erhalten werden, während bei der Befestigung einer Anschlußleitung an der Metallschicht die Gefahr einer Beschädigung der Oxidschicht sehr gering ist.
Eine sehr wichtige Ausführungsform des Verfahrens nach der Erfindung ist dadurch gekennzeichnet, daß nach dem Entfernen wenigstens eines Heiles der Maskierung der Oberfläche des Siliziumkörpers in der Öffmmg durch Diffusion einer Verunreinigung in die frei gemachte Oberfläche mindestens ein pn-übergang in dem Siliziumkörper angebracht wird. Dieser Übergang liegt vorzugsweise in einer geringeren Tiefe von der Oberfläche her als die Versenkungstiefe des Musters in dem Körper. Auf diese Weise kann man einen praktisch flachen pn-übergang erhalten, dessen pn-Übergangsfläche annähernd parallel zur Oberfläche der Siliziumoxidschicht läuft und die doch am Rande durch die Oxidschicht begrenzt wird. Dabei werden die vorerwähnte Ionentrift und die Verringerung der Durchschlagspannung durch starke Krümmung der pn-Übergangsfläche beschränkt.
Bevor die Verunreinigung eindiffundiert wird, kann die ganze Maskierung entfernt werden, während nach dem Anbringen des pn-Überganges mittels einer Diffusionsmaske in einen Teil der Oberfläche des Siliziumkörpers in der Öffnung des Musters eine Verunreinigung eindiffundiert werden kann, um einen zweiten pn-übergang in einer geringeren Tiefe von der Oberfläche her als der bereits vorhandene pn-übergang
309827/0502
-S - t -
1783146
zu erhalten. Es entsteht dann eine planare npn- oder pnp-Transistorstruktur, wobei einer der pn-Übergänge praktisch flach ist.
Bei einer weiterwn wichtigen Ausführungsform des Yerfahrens gemäß der Erfindung wird vor der Diffusion die Maskierung nur teilweise entfernt, während nach der Diffusion und nach dem Anbringen durch Oxidation einer SiIisiumoxidschicht in der Öffnung an der nicht durch die Maskierung abgedeckten Oberfläche, wobei die Oxidschicht dünner ist als die des Musters und über wenigstens einen Seil ihrer Dicke in den Siliziumkörper versenkt ist, der verbleibende Teil der Maskierung wird entfernt, und in die frei gewordene Oberfläche eine'Verunreinigung diffundiert, um einen pn-übergang zu erhalten, der sich an den bereits vorhandenen pn-übergang anschließt, sowie eine Verunreinigung zum Erzielen eines zweiten pn-Überganges, der in einer kleineren Tiefe in dem SiIiziumkörper liegt als die erwähnten anschließenden pn-Übergänge und als die Tiefe der Versenkung der dünneren Siliziumoxidschicht in den Siliziumkörper. Es kann auf diese Weise eine Transistorstruktur mit einem praktisch flachen Emitter-Übergang und einer Basiszone erhalten werden, deren unter der Emitterzone liegender Teil dünner ist als der verbleibende Teil der Basiszone ist.
Vorzugsweise wird auf dem schichtenartigen Muster von Siliziumoxid mindestens eine Metallschicht angebracht, die in einer in der Halbleitertechnik üblichen Weise mit einer durch Diffusion einer Verunreinigung, erhaltenen diffundierten Zone verbunden wird, während eine Anschlußleitung mit dieser Metallschicht verbunden wird.
Gemäß einer weiteren sehr wichtigen, bevorzugten Ausführungsform des Verfahrens nach der Erfindung wird zur Herstellung einer monolithischen Halbleiterschaltung der Siliziumkörper mit einer Isolierschicht versehen, die aus dem
309827/0502 n
■*-■»-
1783146
versenkten Muster und einem daran anschließenden dünnen Teil besteht, wobei Schaltungselemente angebracht.werden, von denen Halbleiterzonen an den dünnen Teil grenzen und auf der Isolierschicht eine Leiterbahnen bildende Metall-, schientangebracht, die sich über das versenkte Muster erstreckt.
Bei der Herstellung monolithischer Halbleiterschaltungen ist es oft erwünscht t eine dünne Isolierschicht z.B. aus Siliziumoxid oder Siliziumnitrid anzuwenden, wobei jedoch während der Verbindung einer Anschlußleitung mit einer An-.schlußfläche der Leiterbahnen auf der Tsolierschicht diese dünne Isolierschicht beschädigt werden kann, so daß Kurzschluß zwischen der Anschlußleitung und diesem Siliziumkörper auftreten kann. Die Isolierschicht kann auch beschädigt werden beim Prüfen.der hergestellten Halbleiteranordnung, wobei Kontaktstifte gegen die Anschlußstellen gedrückt werden, iies führt in der Praxis zu einem großen Anschluß, Indem nach der Erfindung ein Muster verwendet wird, mittels dessen eine Isolierschicht erhalten wird, die an der Stelle des Musters eine Verdickung aufweist und die Anschlußflächen auf dem Muster angebracht werden, läßt sich der erwähnte Anschluß praktisch vollständig vermeiden.
Die Erfindung ist weiter von Bedeutung für die Herstellung von Halbleiteranordnungen, bei denen ein Siliziumkörper in Form einer auf einem Träger angebrachten Siliziumschicht verwendet wird. Häufig werden in einer solchen Siliziumschicht eine Anzahl von Schaltungselementen gebildet, um eine integrierte Schaltung zu erhalten. Ist es notwendig, die Schaltungselemente gegeneinander zu isolieren, so werden oft quer durch die Siliziumschicht und zwischen den Sehaltungselementen Pd.llen vorgesehen, so daß die Silizitun,-schicht in Teile aufgeteilt wird. Dies hat einen wesentlichen Nachteil darin, daß die Rillen Unebenheiten in der Oberfläche der herzustellenden Anordnungen einführen. Es kann weiter eine· Isolierung dadurch erhalten werden, daß zwei pn-Über--
30982770502 ' _
1783146
gänge zwischen den Schaltungselementen angebracht werden. Es können dabei jedoch parasitäre Transistorwirkungen eintreten. Bei einer weiteren wichtigen, diesen Nachteil vermeidenden Ausführungsform des Verfahrens nach der Erfindung wird von einem Siliziumkörper ausgegangen, der aus einer auf einem Träger angebrachten Siliziumschicht besteht, während bei der Anbringung des schichtenartigen Musters aus Siliziumoxid die Oxidationsbehandlung solange fortgesetzt wird, bis das Muster sich über die ganze Dicke der Isolierschicht erstreckt, wobei die Siliziumschicht in eine Anzahl von Teilen eingeteilt ist, die durch das Muster voneinander getrennt sind. In den Teilen können darauf Schaltungselemente untergebracht werden, die durch das Muster elektrisch gegeneinander isoliert sind.
Mehrere Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen
3?ig. 1 bis 3 schematische Querschnitte durch einen
Halbleiterkörper in aufeinanderfolgenden Stufen der Herstellung eines versenkten Siliziumoxid-Musters
Fig. 4 einen schematischen Querschnitt durch eine
nach dem Verfahren nach der Erfindung hergestellte Schottky-Diode
Fig. 5 einen schematischen Querschnitt durch eine
nach dem Verfahren nach der Erfindung hergestellte pn-Diode
3?ig. 6 einen schematischen Querschnitt durch einen
nach dem Verfahren nach der Erfindung hergestellten pnp- bzw,' npn-Transistor
309827/0602 - i0 -
BAD ORIGINAL
;1789HS
Pig. 7 Ms 9 schematische Querschnitte durch Teile
des Halbleiterkörpers in verschiedenen Herstellungsstufen eines nach dem Verfahren nach der Erfindung hergestellten pnp- bzw. pnp-Transistors mit Stufen~ basis '
Pig. 10 eine schematisehe Draufsicht auf eine
Halbleiteranordnung mit zwei Halbleiterschaltungselementen, die nach dem Verfahren nach der Erfindung hergestellt ist
Hg., 11 einen Querschnitt entlang der Linie XI-XI
in Pig. 10
Pig, 12 schematisch einen Querschnitt entlang der
linie XII-XII in Pig. 10 und
Pig. 13 einen schematischen Querschnitt durch einen . Trägerkörper, auf dem eine Siliziumschicht angebracht ist, die mit dem Verfahren nach der Erfindung mit einem Siliziumoxid-Muster versehen ist.
Bei den einzelnen, unten boöehriebenen Ausführungsbeispielen wird u.a. der unterschied in der Ätzgeschwindigkeit von Siliziumnitrid, Siliziumoxid und einem gemischten Oxid von Blei und Silizium (Bleiglas) in den nachfolgenden Ätzflüssigkeiten benutzt:
Pluorwasserstoffsäure (50 %)
Ätzgeschwindigkeit von Siliziumnitrid (angebracht auf einem Siliziumkörper durch Erhitzung dieses Körpers auf etwa 1000° C in einem Gasgemisch aus SiH. und ML,) etwa 0,3 2,/sec
Ätzgeschwindigkeit von Siliziumoxid etwa 300 S/sec.
309827/0502
In starker, verdünnter Fluorwasserstoffsäure nehmen die Ätzgeschwindigkeiten ab.
P-Ätzmittel, eine Flüssigkeit aus 15 !Peilen Fluorwasserstoffsäure (50' $>), 10 Teilen HNO3 (70 ?S) und 300 Teilen Wasser.
Ätzgeschwindigkeit von Siliziumoxid etwa 2 S/sec.
Ätzgeschwindigkeit von Bleiglas etwa 300 S/sec.
Beispiel 1
Dieses Beispiel betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung mit einer Schottky-Diode "(siehe Fig. 4). Diese Halbleiteranordnung 20 besteht aus einem Siliziuinkörper 1 mit einem die Schottky-Diode bildenden Metall-Halbleiterübergang 11, 13 an der Oberfläche 10 des Siliziumkörpers 1, auf der eine Siliziümoxidschicht angebracht ist. Die praktisch flache Siliziumoxidschicht wird durch eine Oxidationsbehandlung der Oberfläche des Körpers 1 erzeugt und in Form eines schichtenartigen Musters von Siliziumoxid 8 angebracht, .worauf der nicht von dem Muster 8 bedeckte Oberflächenteil 10 einer in der Halbleitertechnik üblichen Behandlung unterworfen wird, um das Schaltungselement, hier die Schottky-Diode, herzustellen. Dies bedeutet in dem vorliegenden Ausführungsbeispiel das Anbringen einer Metallschicht 11.
Bei den bekannten Verfahren wird die gesamte Oberfläche des Siliziumkörpers mit Siliziumoxid bedeckt, worauf, um das Muster zu erzeugen, in die Oxidschicht z.B. durch Ätzen eine Öffnung eingebracht'wird und dann in dieser Öffnung der Metall-Halbleiter-Übergang hergestellt wird. Gemäß der Erfindung wird ein schichtenartiges Muster aus Siliziumoxid direkt angebracht, das wenigstens über einen Teil seiner Dicke in den Siliziumkörper 1 versenkt ist, da während der Oxidationsbehandlung die Oberfläche des Siliziumkörpers örtlich vor Oxidation geschützt wird.
3 0 9827/0502
Es wird dazu von einem Siliziumkörper 1 (Mg. 1) ausgegangen, der aus einer Siliziumscheibe 2 vom η-Typ mit einem spezifischen Widerstand von etwa 0,01 -Ω-cm und einer Dicke von etwa 200 /um besteht. Auf diese Siliziumscheibe wird durch epitaxisXes Anwachsen eine Siliziumschicht 3 vom n-iyp mit einem spezifischen Widerstand von etwa 1 XIcm und einer Dicke von etwa 4 /um angebracht. Die weiteren Abmessungen des Siliziumkörpers sind weniger kritisch. Gewöhnlich wird der Siliziumkörper 1 hinreichend groß gewählt, um eine größere Anzahl von Schaltungselementen gleichzeitig nebeneinander anbringen zu können, der Körper wird dann anschließend in die einzelnen Schaltungselemente aufgeteilt. ÜFachstehend wird einfachheitshalber nur die Herstellung eines Schaltungselementes beschrieben.
Auf der Schicht 3 wird eine Maskierung angebracht, die aus einer Schicht 4, 5 aus vor Oxidation schützendem Material mit einer Dicke besteht, die kleiner ist als die des anzubringenden Musters 8. Vorzugsweise wird eine Schicht 4, 5 aus Siliziumnitrid angebracht. Die Siliziumnitridschicht 4» 5 kann nach einem in der Halbleitertechnik üblichen Verfahren angebracht werden, in dem der Körper 1 in einem Gasgemisch aus SiH. und NH, auf etwa 1000° G erhitzt wird. Die Schicht 4, 5 hat z.B. eine Dicke von 0,1 /um,
Fach einem bekannten Verfahren, z.B. mittels eines photolithographischen Verfahrens, wird dann die Schicht 4, 5 teilweise entfernt, so daß eine runde Scheibe 5 mit einem Durchmesser von etwa 5 /um zurückbleibt. Da die Schicht 4> 5 dünn ist, können die geringen Abmessungen dieser Scheibe sehr genau eingehalten werden. Indem dann Wasserdampf mit einem Druck von 1 Atmosphäre bei etwa 1100° C über den Körper 1 geleitet wird, wird ein Muster aus Siliziumoxid angebracht. Diese Oxidationsbehandlung wird nach 2 Stunden unterbrochen j ist dann bereits eine Oxidschicht 6 mit einer Stärke von etwa 1 vum vorhanden, die über etwa 0,5 /um in den Körper 1 versenkt ist (Pig. 2).
3 0982770502
Während der Unterbrechung der Oxidationsbehandlung v/ird die erhaltene Oxidschicht 6 über ihre gesamte Dicke durch Ätzen mit Fluorwasserstoffsäure wieder entfernt. Ansehliessend wird die Oxidationsbehandlung wiederholt, so daß das 1 /Um dicke Muster aus Siliziumoxid 8 (Pig. 3), das mit einer öffnung 7 versehen ist, entsteht, das praktisch über seine gesamte Dicke in den Siliziumkörper versenkt ist.
Darauf wird der Körper 1 in Anwesenheit einer Bleioxidplatte, die nahe der Maskierungsscheibe 5» z.B. in einem Abstand von 0,3 mm, gehalten wird, während etwa 5 Minuten auf 700° C erhitzt. Dadurch wird das Siliziumnitrid der Scheibe 5 in Bleiglas umgewandelt. Dieses Bleiglas kann durch Erhitzen in dem oben erwähnten P-Ätzmittel in etwa 1 Minute gelöst werden.
Die Maskierung 5 ist dann vollständig von der Oberfläche 10 des Siliziumkörpers 1 in der Öffnung 7 entfernt. Auf dieser Oberfläche 10 wird dann eine Goldschicht 11 angebracht, die mit dem Halbleiterkörper einen Schottky-Kontakt bildet, wobei sich zur Herstellung eines elektrischen Anschlusses diese Goldschicht 11 über die Oxidschicht 8 hin erstreckt. Die Goldschicht 5 hat z.B. einen Durchmesser von 20 /im und kann nach eignem bekannten Verfahren, z.B. durch Aufdampfen angebracht werden. Der elektrische Anschluß wird in üblicher Weise dadurch hergestellt, daß eine Anschlußleitung 12 an der Goldschicht 11 befestigt wird. Diese Befestigung wird dadurch erleichtert, daß die Goldschicht praktisch flach ist, da das Muster 8 in den Körper versenkt ist.
Der Körper 1 kann in üblicher Weise, z.B. durch Löten oder Legieren, an einer metallenen Trägerplatte 13 befestigt werden, die als zweiter elektrischer Anschluß der Schottky-Diode dient.
309827/0502 '" . _. u _.
_ -- bad original
Beispiel 2
Ein Siliziiimkörper vom p-Typ 0^ einem spezifischen Widerstand von 25 Xlcm und einer Dicke von 200 /um wird, wie im Beispiel 1 beschrieben, mit einem praktisch über seine gesamte Dicke in den Siliziumkörper 21 (Fig. 5) versenkten Muster versehen, das aus einer mit einer Öffnung 22 versehenen flachen Siliziumoxidschicht 23 mit einer Dicke von etwa 1 /um besteht. Die Öffnung hat einen Durchmesser von 100 /um.
Die Maskierungsschicht wird auf die in Beispiel 1 beschriebene Weise von der Oberfläche 24 des Siliziumkörpers 21 in der Öffnung 22 entfernt. Dann wird durch Eindiffusion in die Oberfläche 24 im Körper -1 ein pn-übergang 25 erzeugt und auf der Oberfläche 24 eine einen Kontakt bildenden Metallschicht 26 angebracht/Ist die Öffnung 22 klein, so kann die Metallschicht 26, wie bei dem oben beschriebenen Ausführungsbeispiel, sieh bis über die Oxidschicht 23 erstrecken, um eine hinreichend große Oberfläche zur Befestigung eines Anschlußleiters zu erhalten.
Die Tiefe des pn-Überganges 23 ist von der Oberfläche her gesehen geringer als die liefe, über die das Muster .23 in den Siliziumkörper 21 versenkt ist. Der pn-übergang 25 wird z.B. in einer iDiefe von 0,7 /um durch die übliche Phosphordiffusion angebracht, wobei die η-leitende Zone 28 entsteht. Es ergibt sich dann ein praktisch flacher pn-übergang 25, dessen Rand trotzdem an die Oxidschicht 23 grenzt.
Nach Reinigung der Oberfläche 24 wird auf übliche Weise, z.B. durch Aufdampfen, eine Aluminiumkontaktschicht 26 angebracht. Dadurch läßt sich ein praktisch ohmscher Kontakt erreichen. Der Halbleiterkörper wird dann auf übliche Weise auf einer Metallplatte 27 befestigt, die ebenfalls einen Kontakt bildet. An der kontaktschicht 26 kann noch ein Anschlußleiter befestigt werden. Die so hergestellte Halbleiter-
309827/0502
- -15 -
A- m -
anordnung bildet also eine pn-Diode. Die durch dieses Verfahren nach der Erfindung hergestellten Dioden zeigten eine Durchschlagspannung von etwa 200 Y, während die nach dem "bisher üblichen Verfahren aus dem gleichen Material hergestellten Dioden, die den gleichen Temperatur-?· behandlungen (Oxidationen, Diffusionen) unterworfen wurden, eine Durchschlagspannung von nicht mehr als 100 V aufv/iesen.
Der Unterschied in der Durchschlagspannung wird dadurch verursacht, daß die nach dem Verfahren nach der Erfindung hergestellten Dioden einen praktisch flachen pn-übergang aufweisen, während die durch das übliche Planarverfahren hergestellten Dioden einen gekrümmten, ultra pn-übergang haben.
Beispiel 3
Eine Halbleiteranordnung mit einer npn- oder pnp-Transistorstruktur kann nach dem Verfahren nach der Erfindung wie folgt hergestellt werden.
Nachdem die Maskierungsschicht von der Oberfläche 34 (Fig. 6) des Siliziumkörpers 31 in der Öffnung 33 des versenkten Musters 32 entfernt ist, und ein praktisch flacher pn-übergang 35 auf die im Beispiel 2 beschriebene Art und Weise angebracht worden ist, wird die Oberfläche 34 mit einer Diffusionsmaske versehen. Diese Diffusionsmaske ist z.B. eine Siliziumoxidsehicht 41 mit einer Dicke von etv/a 0,3 /um mit seiner Öffnung 37. Diese Diffusionsmaske kann auf eine in der Halbleitertechnik übliche Art und Weise angebracht werden. Anschließend wird auf übliche Weise durch Diffusion einer Verunreinigung durch die Öffnung 37 ein zweiter pnübergang 36 in einer geringeren Tiefe als der bereits vorhandene pn-übergang 35 angebracht, so daß sich eine pnp- oder npn-Struktur ergibt.
3Q9827/0S02
-. 16 -
? BAD
1789U.6 '■
Wie in der Planartechnik üblich, werden dann auf der Oxidschicht 32 Metallschichten 40 und 39 angebracht, die durch Öffnungen 38 und 37 mit den durch die pnp-Übergänge 35 und 36 begrenzten diffundierten Zonen 45 und 44 verbunden sind. Mit den Metallschichten 40 und 39 werden dann Ansehlußleiter 44 und 43 verbunden. Schließlich wird der Halbleiterkörper 31 an einer ebenfalls als Kontakt dienenden Metallplatte 42 befestigt.
Die so hergestellten !Dransi stör struktur en haben einen praktisch flachen pn-übergang 35, der als Kollektor- oder Emitterübergang dienen kann, während der pn-Übergang 36 als Emitter oder Kollektorübergang dient. '
Der die Übergänge 35 und 36 enthaltende !Teil des Halbleiterkörpers 31 kann eine epitaktisch angewachsene Siliziumschicht sein, wobei sich das Muster 32 über die gesamte Dicke dieser Schicht erstrecken kann. Es ist dann eine Struktur möglich, die einer epitaktischen Mesa-Transistorstruktur entspricht.
Das Siliziumoxidmuster 32 kann bei einem (transistor vorteilhafterweise eine größere Dicke (z.B. 2 /um) haben als bei einer Diode, wodurch der flache Übergang tiefer angebracht werden kann und mehr Raum zum Unterbringen des »weiten pn-Üb er ganges vorhanden ist.
Da sich die Metallschichten 39 und 40 im wesentlichen über das dicke Muster 32 erstrecken, ist die Kapazität zwischen diesen Metallschienten und dem Körper 31 gering.
Beispiel 4
An Hand dieses Ausführungsbeispieles wird kurz beschrieben, wie durch das Verfahren nach der Erfindung ein !Transistor mit einem praktisch flachen Emitter-Übergang und einer Basiszone hergestellt werden kann, deren unter der Emitterzone liegender Teil dünner ist als der übrige Seil der Basiszone.
309827/0502
At- M -
■ 1783146
Ähnlich wie bei den bereits beschriebenen Ausführungsbeispielen wird ein Siliziumkörper 50 (Fig. 7) mit einem versenkten Muster versehen, das aus einer Siliziumoxidschicht
51 mit einer Öffnung 52 besteht. Die Maskierungsschicht 49»
52 besteht aus Siliziumnitrid. Die Maskierungsschicht wird anschließend teilweise entfernt, so daß ein scheibenartiger Teil 53 der Maskierungsschicht 49, 53 zurückbleibt.
Dies kann folgendermaßen erreicht werden. Der Teil 53 der Maskierungsschicht wird auf übliche Art und Weise mit einer Aluminiumschicht mit einer Dicke von etwa 0,1 /um überzogen. Anschließend wird der Teil 59 der Schicht 53 durch einen Zerstäubungsvorgang im Hochvakuum entfernt. Das Muster 51 wird dabei etwas dünner. Schließlich wird durch Ätzen in Salpetersäure das Aluminium vom Teil 53 der Maskierungsschicht entfernt.
Das Muster 51 hat z.B. eine Dicke von etwa 2 /um. Indem auf an sich bekannte Weise eine Verunreinigung in den Siliziumkörper eindiffundiert wird, entsteht der pn-übergang 54 in einer Tiefe von z.B. 1,5' /um. Durch Oxidation, während der die verbleibende Maskierungsschi clit schützend wirkt, wird eine Siliziumschicht 55 (siehe auch Pig. 8) in der Öffnung 52 auf den nicht von der Maskierungsschicht 53 abgedeckten Oberflächenteil angebracht. Die Oxidschicht 55 ist dünner als das Muster 51 und hat z.B. eine Dicke von 1 /um und ist über etwa 0,5 /um in den Siliziumkörper 50 versenkt. Die Oxidschicht 55 bildet somit ein über seine halbe Dicke versenktes Muster mit einer Öffnung 56.
Die Maskierungsschicht 53 wird wie oben beschrieben entfernt und in die frei gewordene Oberfläche 57 wird zum Herstellen eines pn-Überganges 58, der sich an dem bereits vorhandenen Übergang 54 ansehließt, eine Verunreinigung eindiffundiert. Der pn-übergang 58 liegt z.B. in einer Tiefe von etwa 0,6 /um. Weiter wird zum Herstellen des zweiten pn-Übergänges 59 in einer geringeren Tiefe als der anschliessende-.pn-übergang 54 und der Übergang 58, z.B. in einer Tiefe ^1- 309827/0502
BAD OflKllNAi.
von etwa 0,3 /am, eine weitere Verunreinigung eindiffundiert. Die Tiefe dieses zweiten pn-Überganges 59 ist auch , geringer als die Versenkungstiefe der dünneren Siliziumoxids chi cht 55 im Körper 50.
Nach dem Reinigen der Öffnung 56 und dem Herstellen einer Öffnung 60 (Pig. 9) werden die Emitter-Kontaktschicht 51 und die Basis-Kontaktschicht 62, z.B. durch Aufdampfen von Aluminium, angebracht. An der Unterseite des Körpers 50 kann ein Kollektor-Kontakt 66 angebracht v/erden. Weiter können Leiterbahnen 61 und 62 mit sich über das dicke Muster 51 erstreckenden Teilen angebracht werden.
Es ergibt sich so ein Transistor mit einem praktisch flachen Emitter-Übergang 59 und einer Basiszone 63, die einen unter der Emitterzone 64 liegenden dünnen Teil aufweist.
Fach dem beschriebenen Verfahren können Transistoren für hohe !Frequenzen mit einem niedrigen Basiswiderstand hergestellt werden, die zudem, da sich Kontaktschichten 61 und 62 über das dicke Muster 51 erstrecken, eine geringe Kapazität zwischen diesen Kontaktschichten und dem Körper 50 aufweisen.
Beispiel 5
Dies ist ein Beispiel eines Verfahrens zur Herstellung einer monolithischen Halbleiterschaltung mit einem Siliziumkörper 70 (Pig. 10, 11 und 12), von dem eine Oberfläche mit einer isolierenden Schicht 71> 90 überzogen ist, auf der Leiterbahnen 72 bis 75 angebracht sind, die durch die öffnungen 76 bis 80 in der Isolierschicht 71 mit an die Schicht 71 angrenzenden Zonen 81 bis 84 von zwei Schaltungselementen Kontakt herstellen, nämlich bei einem Transistor mit einem Transistor mit den Emitter-, Basis- und Kollektorzonen 81, 8? und 83imd bei einem Widerstandselement mit einer Zone 84. Die Zone 85 ist in Üblicher Weise nur für
309827/0502 - 19 -
17831-46 :K-
Isolierzwecke vorgesehen. Leiterbahnen 72 bis 75 "umfassen Kontaktflächen 86 bis 89, an denen Anschlußleitungen mit den Leiterbahnen verbunden werden. Deutlichkeitshalber ist nur in Pig. 12 eine Anschlußleitung 91 dargestellt, die mit der Kontaktfläche 87 verbunden ist.
Gemäß der Erfindung wird zunächst die Oberfläche des Siliziumkörpers 70 mit einem schichtenartigen Muster aus Siliciumoxid 90 versehen, das vorzugsweise praktisch über seine ganze Dicke in den Körper 70 versenkt ist. Das Muster 90, das streifenartig ausgebildet ist, hat z.B. eine Dicke von mindestens 1 /um.
Darauf wird in einer in der Planarteehnik üblichen Weise mit Hilfe einer Isolierschicht 71, die dünner ist als das Muster 90 und die sich an das Muster 90 anschließt, der genannte Transistor und das Widerstandselement angebracht. Die Zonen 85 und 85 können bereits vor dem Anbringen der Isolierschichten 71, 90 erzeugt werden, während die Zonen 81, 82 und 84 nach dem Anbringen der Schicht 71, 90 erzeugt werden. Die dünne Isolierschicht 71 hat z.B. eine Dicke von etwa 0,4 /um. Eine Isolierschicht solcher Dicke wird in der üblichen Planartechnik häufig verwendet.
Darauf werden die Leiterbahnen 72 bis 75 in üblicher Weise angebracht, wobei die Kontaktflächen 86 bis 89 auf dem dicken Muster 90 angebracht werden. Die Leiterbahnen und die Kontaktflächen bestehen aus Aluminium, wobei es unvermeidlich ist, daß sich eine dünne Aluminiumoxidschicht auf dem Aluminium bildet.
In einem üblichen Herstellungsvorgang wird die hergestellte Halbleiteranordnung geprüft, wobei Kontaktstifte gegen die Kontaktflächen 86 bis 89 mit hinreichender Kraft gedrückt werden, um die Aluminiumschicht zu durchdringen. Dabei wird eine unter den Kontaktflächen liegende Isolierschicht mit' der üblichen Dicke von z.B. 0,4 /um leicht beschädigt. Das
30 9827/050 2 - 20 "
■:-. . BAD ORlQtNAL
dicke Muster 90 verringert die Möglichkeit einer solchen Beschädigung wesentIieh. Weiter ist die Möglichkeit einer Beschädigung auch bei der Befestigung von Anschlußleitungen 88 an den Kontaktflächen 87 geringer. Pur eine Anzahl von'Schaltungsanordnungen ist es weiter ein wesentlicher Vorteil, daß die Kapazität zwischen dem Siliziumkörper 70 -und den Kontaktflächen 86 bis 89 wegen der Dicke des Musters 90 gering ist.
Die dünne Isolierschicht 71 besteht aus Siliziumoxid und kann in üblicher Weise angebracht werden, nachdem die*Kas~ kierungsschicht entfernt worden ist, die beim Anbringen des Musters 90 in vorstehend beschriebener Weise verwendet wird, um die SiIiziumflache örtlich vor der Oxidation zu schützen. Die dünne Isolierschicht 71 kann'auch aus diesem Maskierungsmaterial bestehen, z.B. ivenn dieses durch SiIiziumnitrid gebildet wird.
Es wird einleuchten, daß mehr und/oder andere Schaltungselemente wie Diode und Feldeffekt-fransistoren in dem Siliziumkörper untergebracht werden können. Das Muster 90 kann ganz anders gestaltet sein und z.B. durch einen die dünne Isolierschicht umgebenden Hing gebildet werden, über den die Kontaktflächen verteilt sind. Weiter kann das Muster sich unter einer Leiterbahn erstrecken, was z.B. nützlich ist, wenn die Kapazität zwischen der Leiterbahn und dem Siliziumkörper gering sein soll.
Beispiel 6
Es werden heutzutage häufig Halbleiteranordnungen hergestellt, wobei von einem Siliziumkörper in form einer auf einem träger angebrachten Siliziumschicht ausgegangen wird. Der Träger besteht gewöhnlich aus einem Isoliermaterial wie Al2O^. Die Siliziumschicht, die polykristallin oder praktisch luonokristallin sein kann, kann durch Niederschlagen von Silizium auf dem Träger angebracht werden.
309827/0502 ~ 21
- Ί789146 -■■:;
In der Siliziumschicht werden dann eine Anzahl-Von Schaltungselement en wie Dioden,, Peldeffekt-Cransistoren mit, isolierten !Porelektroden und Widerständen angebracht. Auf der Siliziumschicht kann eine Isolierschicht z.B. aus Siliziumoxid angebracht werden, auf der Leiterbahnen angebracht werden, die mit den Schaltungselementen in ähnlicher Weise verbunden sind, v/ie im Beispiel 5 beschrieben worden ist.
Die Schaltungselemente in der Siliziumsehicht können durch Ätzung eines Musters von Rillen in die Schicht elektrisch voneinander isoliert werden, wobei die Schicht in eine Anzahl von Abschnitten geteilt wird, die z.B. je ein Schaltungselement enthalten. Dies hat den Nachteil, daß wegen der Rillen die Oberfläche nicht mehr glatt ist, und die Rillen elektrische Kriechwege hervorrufen können.
Bei einer Schicht eines leitfähigkeitstyps kann die Isolierung dadurch erhalten werden, daß ein Muster von Zonen des entgegengesetzten leitfähigkeitstyps angebracht wird, welche Zonen sieh über die ganze Dicke der Schicht erstrekken, wobei die Schicht in eine Anzahl von Abschnitten des einen Leitfähigkeitstyps geteilt wird, die je ein Schaltungselement enthalten können und voneinander durch die Zonen des entgegengesetzten Leitfähigkeitstyps getrennt sind. Dabei können die Zonen des entgegengesetzten Leitfähigkeitstyps jedoch Sransistorstreuwirkungen hervorrufen.
Mittels des Verfahrens nach der Erfindung wird eine elektrische Isolierung erreicht, die die erwähnten Nachteile vermeidet. Dabei wird die auf einem Träger angebrachte Siliziumsehicht mit einem schichtenartigen Muster von Siliziumoxid in der bei den vorhergehenden Beispielen beschriebenen Weise versehen, wobei beim Anbringen des Musters die Oxidationsbehandlung solange fortgesetzt wird, bis sich das Muster über die ganze Dicke der Siliziumschicht erstreckt, wodurch die Siliziumsehicht in eine Anzahl von Abschnitten geteilt ist, die durch das Muster voneinander getrennt sind.
309827/0502
In Pig. 13 ist das Huster aus Siliciumoxid mit 100, die durch dieses Muster voneinander getrennten !Teile der Siliziumschicht mit 101 und der !Träger mit 102 bezeichnet.
In den Teilen 101 können in üblicher Weise Schaltungselemente untergebracht werden und das Ganze kann mit einer Isolierschicht und mit Leiterbahnen überzogen werden.
Selbstverständlich ist die Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt, und innerhalb des Rahmens der Erfindung sind dem Fachmann viele Abarten möglich*
Das schichtenartige Muster aus Siliziumoxid braucht z.B, nicht über seine, ganze Dicke in den Siliziumkörper versenkt zu sein. Bei einer Anzahl von Anwendungen genügt es, wenn das Muster über mindestens seine halbe Dicke in den Körper versenkt ist. Die pn-Übergänge von z.B. einem Hochfrequenztransistor können in einer größeren !Tiefe angebracht werden als die liefe der Versenkung des Musters. Es ergeben sich dann keine flachen pn-Übergänge, aber es brauchen keine Öffnungen in einer dicken Oxidschicht vorgesehen zu werden, während Metallschichten, mit denen Anschlußleitungen verbunden werden müssen, im wesentlichen auf einer dicken Oxidschicht (Muster) liegen können, wodurch die Kapazität zwischen diesen Metallschichten und dem Körper gering ist. Um ein über praktisch seine ganze Dicke in den Körper versenktes Muster zu erhalten, kann die Oxidationsbehandlung mehr als einmal unterbrochen werden, um die erhaltene Oxidschicht über wenigstens einen Teil ihrer Dicke wieder zu entfernen.
Weiterhin kann vor dem Anbringen des Musters der Siliziumkörper bereits einer Ätzbehandlung an den für das Muster beabsichtigten Stellen unterworfen werden.
Patentansprüche: 3G9827/05Q2

Claims (22)

Tatentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung mit einem Halbleiterkörper aus Silizium mit mindestens einem Halbleiterschaltungselement, bei dem die eine Halbleiteroberfläche mit Hilfe einer Oxidationsbehandlung dieser Oberfläche mit einer flachen Siliziumoxidschicht in form eines schichtenartigen Musters aus Siliciumoxid, die die eine Oberfläche teilweise bedeckt, versehen wird, dadurch gekennzeichnet, daß zunächst die eine Oberfläche örtlich mit einer vor Oxidation schützenden Maskierungsschicht bedeckt wird, wonach das Muster durch eine Oxidationsbehandlung angebracht wird und d;aß zum Versenken dieses Musters über wenigstens einen großen Teil seiner Dicke in den Siliziumkörper vor dem Anbringen des Musters der Siliziumkörper einer Itzbehandlung an den für das Muster beabsichtigten Stellen unterworfen wird und/oder die Oxidationsbehandlung mindestens einmal unterbrochm wird und die bereits erhaltene Oxidschicht während der Unterbrechung über mindestens einen Teil ihrer Dicke wieder entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Silizium-Nitrid als die Oxidation des Siliziums verhinderndes Material verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet t daß eine Maskierungsschicht verwendet wird, deren Dicke geringer ist als die Dicke des Musters/ ,
A. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Muster über mindestens 0,5 /um seiner Dicke in den Siliziumkörper versenkt wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß daa Muster über etwa seine gesamte Dicke im Siliziumkörper versenkt wird.
~ 24 3 0 9827/0502
% m -■ ;χ.
Τ789Η6 -ν
6. Verfahren nach mindestens, einem der vorhergehenden Ansprüche, • dadurch gekennzeichnet, daß nach dem Anbringen deö Musters die Maskierungsschicht teilweise entfernt wird.
7. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Maskierungsschicht völlig entfernt wird.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß ein an das Muster grenzender Seil der Maskierungsschicht entfernt wird.
9. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Maskierungsschicht "bzw. das Muster aus Siliziumoxid durch die Anwendung eines oder mehrerer chemischer Verfahrensschritte wenigstens teilweise
• entfernt wird, wobei das Muster, bzw. die Maskierungsschicht weniger schnell angegriffen wird.
10. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Muster mit mindestens einer Öffnung erzeugt wird. .-.."..
11. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Halbleiterkörper mit einer epitaktisch angewachsenen Siliziumschicht versehen wird und das Muster über die ganze Dicke dieser Schicht versenkt wird.
12. Verfahren nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß nach dem Anbringen des Musters die Maskierungsschicht von der Oberfläche des Siliziumkörpers wenigstens teilweise entfernt wird und in die so freigelegte Oberfläche des Siliziumkörpers mindestens eine Verunreinigung eindiffundiert wird.
- 25 -3GS827/0S02
1783146 V-;
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß nach dem Anbringen des Musters die Maskierungsschicht von der Oberfläche des Siliziumkörpers wenigstens teilweise entfernt wird und durch Verunreinigungsdiffusion durch die so freigelegte Oberfläche im Siliziumkörper mindestens ein pn-übergang erzeugt wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß ein pn-übergang erzeugt wird, dessen Tiefe, von der Oberfläche her gesehen, geringer ist als die Versenkungstiefe des Musters.
15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß nach dem Anbringen des Musters die gesamte Maskierungsschicht in der Öffnung des Musters entfernt wird, durch Diffusion in die so freigelegte Siliziumoberfläche in der Öffnung ein pn-übergang erzeugt wird, dessen Tiefe, von der Oberfläche her gesehen, geringer ist als die Versenkungstiefe des Musters und mittels einer Diffusionsmaske in einen Teil der Siliziumoberfläche in der Öffnung des Musters eine Verunreinigung diffundiert wird zur Erzeugung eines pn-Überganges in einer geringeren Tiefe als der bereits vorhandene pn-übergang.
16. Verfahren nach Anspruch 6 und mindestens einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß der für die Diffusion von der Maskierungsschicht freigelegte Teil der Oberfläche des Halbleiterkörpers mittels einer Oxidationsbehandlung mit einer, wenigstens über einen Teil ihrer Dicke versenkten Siliziumoxidschicht versehen wird, die dünner ist als das Muster.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß der nach dem Anbringen der dünnen Siliziumoxidschicht verbleibende Teil der Maskierungsschicht entfernt wird und in die dadurch freigelegte Oberfläche des Siliziumkörpers eine Verunreinigung eindiffundiert wird, um einen pn-übergang zu erzeugen, der sich an den bereits erzeugten pn-übergang
M:m^. . 309*27/0502 - 26 -
-It- m -
■ 1789U6
anschließt, sowie eine Verunreinigung, um einen zweiten pn-übergang zu erzeugen, der in einer' geringeren Tiefe liegt als die genannten anschließenden pn-Übergänge und als die Versenkungstiefe der dünneren Siliziumoxidschicht.
18. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet t daß wenigstens ein Teil der MaB-kierungsschicht entfernt wird und daß dann eine Metallschicht angebracht wird, die eine elektrische Verbindung mit wenigstens einem Teil der so freigelegten Oberfläche bildet und die sich auch über das versenkte Muster erstreckt.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet» daß die elektrische Verbindung einen Schottky-Kontakt Mldet.
20. Verfahren zur Herstellung einer monolithischen Halbleiterschaltung nach Anspruch 18, dadurch gekennzeichnet, daß der Siliziuinkörper mit einer Isolierschicht versehen wird, die aus dem versenkten Muster und einem daran anschließenden dünnen Teil besteht, daß Schaltungselemente angebracht werden, von denen Halbleiterzonen an den dünnen Teil grenzen, und daß auf der Isolierschicht eine Leiterbahnen bildende Metallschicht angebracht wird, die sich auch über das ver~ senkte Muster erstreckt.
21. Verfahren nach mindestens einem der Ansprüche 18 bis 20, dadurch gekennzeichnet, daß die Metallschicht mindestens eine Kontaktfläche bildet, mit der ein Anschlußleiter verbunden werden kann und die auf der Oberfläche des versenkten Musters liegt.
22. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf einem Träger eine Siliziumschicht angebracht wird und während der Erzeugung des Musters auf dieser Schicht die Oxidationsbehandlung solange fortgesetzt wird, bis sich das Muster über die ganze Dicke der Silizii"tmsohic}.rb erstreckt und diese in eine Anzahl von Teile·: aufteilt, die durch das Miister voneinander getrennt sind.
309827/0502
Leer s eit e
DE19671789146 1966-10-05 1967-09-29 Verfahren zum Herstellen einer Halbleiteranordnung Withdrawn DE1789146B2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19671789146 DE1789146B2 (de) 1966-10-05 1967-09-29 Verfahren zum Herstellen einer Halbleiteranordnung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL666614016A NL153374B (nl) 1966-10-05 1966-10-05 Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.
DE19671789146 DE1789146B2 (de) 1966-10-05 1967-09-29 Verfahren zum Herstellen einer Halbleiteranordnung

Publications (2)

Publication Number Publication Date
DE1789146A1 true DE1789146A1 (de) 1973-07-05
DE1789146B2 DE1789146B2 (de) 1975-06-12

Family

ID=25755990

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671789146 Withdrawn DE1789146B2 (de) 1966-10-05 1967-09-29 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (1)

Country Link
DE (1) DE1789146B2 (de)

Also Published As

Publication number Publication date
DE1789146B2 (de) 1975-06-12

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1514818C3 (de)
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1764155B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE1924712B2 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE2133977C3 (de) Halbleiterbauelement
DE1789146A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2952318C2 (de) Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung
DE1789171C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2104776A1 (de) Halbleitervorrichtung mit einem Halb leiterbauelement in einer isolierten Halb leiterzone
DE2011630C3 (de) Integrierte Halbleiterschaltung
DE1789145A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1789144A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1769271A1 (de) Verfahren zum Herstellen einer Festkoerperschaltung
DE1639342C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8235 Patent refused
8280 Miscellaneous part ii

Free format text: KURZFRISTIGE WIEDEREINSETZUNG WEGEN FALSCH VEROEFFENTLICHTEM ERLEDIGUNGSGRUND. DIE VEROEFFFENTLICHUNG DES ZUTREFFENDEN ERLEDIGUNGSGRUNDES ERFOLGT IM NAECHSTEN PATENTBLATT.

8230 Patent withdrawn