-
Hochspannungs-Leistungstransistor und Verfahren zu dessen Herstellung
Die vorliegende Erfindung betrifft Leistungstransistoren der passivierten Mesa-Art
für. Hochspannung sowie ein Verfahren zur Herstellung solcher Leistungstransistoren.
-
Obwohl es bereits bekannt war, Halbleiterelemente mit P/N-Übergangsbereichen
herzustellen, die hohe Spannungen von 1400 Volt oder mehr sperren können, schließen
die bekannten Verfahren Jedoch üblicherweise eine individuelle Behandlung der Übergänge
und ein getrenntes Bearbeiten und Handhaben der einzelnen
Elemente
in einem Ausmaß ein, das mit Sparsamkeit und dem extremen Kostenwettbewerb bei Leistungstransistoren
für hohe Spannung für moderne Verbraucher und industrielle Anwendungen nicht vereinbar
ist. Die vorliegende Erfindung ermöglicht die gleichzeitige Herstellung vieler Leistungstransistoren
aus einer einzigen Halbleiterscheibe bei gleichzeitigem Erreichen hervorragender
Sperrspannungseigenschaften. Zu diesem Zweck schafft die vorliegende Erfindung nach
einer Ausführungsform eine Halbleiterverbundstruktur, die eine Vielzahl von Leistungstransistoren
bildet und eine Übergangsscheibe aus einkristallinem Silizium umfaßt, die übereinander
angeordnet, eine äußere Kollektorschicht relativ geringen spezifischen Widerstandes,
die die untere Hauptfläche der genannten Übergangsscheibe definiert, eine innere
Kollektorschicht mit relativ hohem spezifischen Widerstand, die auf der äußeren
Kollektorschicht liegt, eine Basisschicht, die auf der inneren Kollektorschicht
liegt, und dazwischen einen Basis-Kollektor-P/N-übergangsbereich definiert und eine
Anordnung im Abstand voneinander befindlicher Emitterbereiche auf der genannten
Basisschicht enthält, die mit der äußeren Oberfläche der Basisschicht die obere
Hauptfläche der Übergangsscheibe bilden, ferner umfaßt die Verbundstruktur eine
Silizium-Trägerscheibe zum Abstützen und Verstärken der Ubergangsscheibe, eine metallische
Legierungsbindung zwischen der unteren Hauptfläche der Übergangsscheibe und der
oberen Hauptfläche der Trägerscheibe, eine Vielzahl von Rillen in der oberen Hauptfläche
der Übergangsschebe zwischen deren Emitterbereichen, die eine Tiefe haben, die sich
bis in die äußere Kollektorschicht hinein erstreckt, wobei die Rillen Mesas in der
genannten Übergangsscheibe definieren, und Jeder der Mesas einen Teil der äußeren
Kollektorschicht einschließt, der bedeckt ist von einem Teil der inneren Kollektorschicht
und daran einen Teil der Basisschicht und einen Emitterbereich aufweist.
-
Nachfolgend wird die Erfindung unter Bezugnahme auf die Zeichnung
näher erläutert. Im einzelnen zeigen: Fig. 1 einen vergrößerten Teilquerschnitt
einer Form einer Halbleiterscheibe,
die als Ausgangsmaterial für
die Herstellung von Transistoren nach der vorliegenden Erfindung geeignet ist, Fig.
2, 3, 4 Ansichten ähnlich der Fig. 1, mit aufeinanderfolgenden Zwischenstufen des
Verfahrens zur Herstellung von Transistoren nach der vorliegenden Erfindung, Fig.
5 eine Ansicht ähnlich Fig. 4, mit einer noch späteren Zwischenstufe bei der Herstellung
von Transistoren nach der vorliegenden Erfindung und Fig. 6, 7, 8 Ansichten ähnlich
der Figur 5 mit aufeinanderfolgenden weiteren Stufen des Herstellungsverfahrens
der vorliegenden Erfindung.
-
In Fig. 1 ist ein für Leistungstransistoren nach der vorliegenden
erfindung geeignetes Ausgangsmaterial in Form einer Scheibe 2 aus Halbleitermaterial,
wie einkristallinem Silizium, gezeigt, das entweder nach dem Schwebezonenverfahren
oder nach dem Czochralski-Verfahren erhalten wurde und entweder eine N-Verunreinigung
für die Herstellung von NPN-Transistoren oder eine P-Verunreinigung für die Herstellung
von PNP-Transistoren enthält. Die nachfolgende detaillierte Beschreibung bezieht
sich beispielsweise auf die Herstellung von Transistoren des NPN-Typs und daher
enthält die gezeigte Scheibe 2 eine N-Verunreinigung.
-
Die Scheibe 2 kann z. B. eine Dicke von etwa 0,25 mm (entsprechend
10 mils) und einen Durchmesser von z. B. etwa 5 - 7,5 cm (entsprechend 2 - 3 Zoll)
haben. Diese Ausgangsscheibe 2 wird in dieser Anmeldung gelegentlich als Übergangsscheibe
bezeichnet, da es beabsichtigt ist, daß sie schließlich die entsprechenden * -Ubergangsbereiche
einer Vielzahl einzelner Transistoren, die darin geformt und daraus durch Zerteilen
hergestellt werden sollen, enthält. Die Übergangsscheibe 2 kann einen spezifischen
Ausgangswiderstand von z. B. vorzugsweise 50 - 100 Ohm-cm haben. Bei der Herstellung
von- Transistoren nach der vorliegenden Erfindung
wird in die Scheibe
2 nach dem Läppen und Reinigen nach bekannten Techniken eine geeignete, N-LeitfShigkeit
verursachende Verunreinigung, wie Phosphor, eindiffundiert, um eine äußere Kollektorschicht
4 mit N+-LeitfShigkeit an einer ihrer Haupt flächen zu bilden. Während der Bildung
der N+-Schicht 4 kann die Scheibe mit einer dünnen Siliziumdio.yd-Schicht bedeckt
werden, wie sie in der Zeichnung als Schicht 6 gezeigt ist.
-
Um eine unerwünschte Verformung der Scheibe 2 durch Verwerfen oder
ähnlichem auszuschließen, kann eine symmetrische zweite N+-Schicht, die nicht dargestellt
ist, äquivalent zur Schicht 4 gleichzeitig in der Hauptfläche der Scheibe, die von
der Schicht 4 abgewandt ist, gebiet werden und danach kann diese zweite N+-Sc-hicht
z. B. durch Läppen, unter Zurücklassen der N+-Schicht 4 entfernt werden. Wie im
nachfolgenden noch klarer wird, soll die N+-Schicht 4 einen Bereich relativ geringen
spezifischen Widerstandes schaffen, nur einen Teil der Gesamtdicke des Kollektorteils
Jedes fertigen Transistors bildet, der schließlich durch Unterteilung der Scheibe
2 daraus gebildet wird. Die obere Grenze für die Dicke der Schicht 4 ist bestimmt
durch das Ausmaß, in dem sie in unerwünschter Weise die Sättigungsspannung des Kollektors
des Transistors erhöht, sowie dadurch, wie tief sie diffundiert werden kann, was
nach praktischen Gesichtspunkten nicht mehr als etwa 0,1 mm (entsprechend 4 mils)
beträgt. -Die Schicht 4 hat daher vorzugsweise eine Dicke von etwa 0,05 bis 0,075
mm (entsprechend 2 - 3 mils) und eine Netto-Verunreinigungskonzentration an ihrer
unbedeckten Oberfläche, welche die untere Hauptfläche der Scheibe 2 ist, von etwa
1019 1019 Verunreinigungsatomen/cm3.
-
Um den Basisbereich für Jeden der schließlich aus der-Scheibe 2 zu
bildenden Transistoren zu schaffen, wird als nächstes eine Schicht 10 relativ hoher
Verunreinigungskonzentration und mit zu dem der Scheibe 2 entgegengesetzten Leitfähigkeitstyp
in der Hauptfläche der Scheibe 2 geschaffen, die von der Schicht 4 abgewandt ist.
Weist die Scheibe 2, wie die gezeigte, eine N-Leitfähigkeit
auf,
dann kann.die Schicht 10 z. B. durch Eindiffundieren einer geeigneten, P-Leitfähigkeit
bedingenden Verunreinigung wie Bor in die freigelegte Fläche der Scheibe 2 gebildet
werden. Die P+-Schicht 10 hat eine Dicke von vorzugsweise etwa 0,025 - 0>037
mm (entsprechend 1 - 1,5 mils) und eine Netto-Verunreinigungskonzentration an der
Oberfläche von etwa 1018 Verunreinigungsatomen/cm³. Der Teil der Schicht 2 zwischen
der äußeren Kollektorschicht 4 und der Basisschicht 10 bildet eine innere Kollektorschicht
12 und zusammen mit der Basis schicht 10 einen Kollektor-Basis-P/N-Übergangsbereich
14. Der Abstand zwischen der äußeren Kollektorschicht 4 und der Basisschicht 10
ist so eingestellt, daß die innere Kollektorschicht 12 gerade dick genug ist, um
die erforderliche Kollektorspannung und die erforderliche Ausbreitung der Raumladung
darin, zu tragen, während sie sowohl einen unerwünschten Anstieg der Transistor-VcE
und einen nach-SAT teiligen Abfall der Stromhandhabungsfähigkeit der aus der Scheibe
2 zu bildenden Transistoren vermeidet.
-
Geeignete Emitterbereiche 16 von entgegengesetztem Leitfähigkeitstyp
zur Basisschicht 10 für die entsprechenden Transistoren, die die Emitter-Basis-P/N-übergangsbereiche/bilden,
werden dann in den unbedeckten Oberflächenteil der Schicht 10 eingebracht, z. B.
-
durch Aufbringen einer üblichen Oxydmaske 20, wie sie am besten in
Fig. 4 gezeigt ist, gefolgt von einer fotolithografischen Bildung der der Verunreinigung
auszusetzenden Fenster 22 in der Maske 20 und der Diffusion der Verunreinigungssubstanz
durch die Fenster der Maske, wobei all dies nach bekannten Verfahren stattfindet.
Die Dicke, d. h die Tiefe der Emitterbereiche 16 beträgt vorzugsweise etwa 0,015
mm (entsprechend 0,6 mil), während der Abstand von Emitterzentrum zu Emitterzentrum
in der Scheibe 2 von der Größe und der Stromnennleistung der aus der Scheibe 2 herzustellenden
Transistoren abhängt, und dieser Abstand kann z. B. 4,564 mm (entsprechend 180 mils)
für Transistoren mit 5 Amp-ere Kollektorstrom und 1400 Volt VcBO-Nennspannung betragen.
-
Obwohl dies aus den Vertikalschnitten der Zeichnung nicht klar
hervorgeht,
sind die Emitterbereiche 16 vorzugsweise so gestaltet, daß sie in Draufsicht die
übliche ineinandergreifende (interdigitated) oder äquivalente Emitter- und Basis-Außenlinie
ergeben.
-
Die Netto-Oberflächenverunreinigungskonzentration der Emitter 16 beträgt
vorzugsweise etwa 7 x 1019 Verunreinigungsatome/cm3.
-
Nach der Bildung der äußeren N+-Kollektorschicht 4, der P+-Basisschicht
10 und der verschiedenes ++-Emitterbereiche 16 in der oben Desonrlebenen Weise in
der Scheioe 2 hat die Struktur das in Fig. 4 gezeigte Aussehen. Nach der vorliegenden
Erfindung wird die Übergangsscheibe 2 dann speziell verstärkt, um die weitere bearbeitung
und Handhabung zu erleichtern, indem man die Übergangsschicht 2 auf ein Halbleitersubstrat
oder eine Trägerscheibe 24 aufbringt, die vorzugsweise einkristallines Halbleitermaterial
der gleichen chemischen Zusammensetzung wie die Scheibe 2 ist.
-
Die Trägerscheibe 24 hat vorzugsweise eine der ursprünglichen Dicke
der Scheibe 2 etwa gleiche Dicke und sie dient sowohl als mechanische Stütze für
die Übergangsscheibe 2, als auch um sie für die weitere Bearbeitung und Handhabung
mit minimaler Beschädigung oder Verlusten, wie nachfolgend näher beschrieben wird,
zu verstärken. Da die verschiedenen Teile der Trägerscheibe 24 dafür vorgesehen
sind, auf Dauer physisch mit den unteren Teilen der Kollektorbereiche der einzelnen
Transistoren der Scheibe 2 verbunden zu sein, um ein unerwünschtes Ansteigen der
Kollektor-Sättigungsspannung auszuschließen, hat die Trägerscheibe 24 vorzugsweise
einen sehr geringen spezifischen Widerstand von z. B. 0,001 Ohm-cm, und diese Trägerscheibe
kann N- oder P-Verunreinigung aufweisen.
-
Um das Anbringen der Trägerscheibe 24 an der Übergangsscheibe 2 zu
erreichen, ist die eine Haupt fläche der Trägerscheibe 24 mit einer metallischen
Bindebeschichtung 26 aus einem Metall oder einer Metallmischung versehen, die leicht
mit dem Halbleitermaterial sowohl der Trägerscheibe 24 als auch der Obergangsscheibe
2
legiert oder verschmolzen werden kann. Die Auswahl eines geeigneten Bindemetalles
wird dadurch bestimmt, daß die eutektische Temperatur des Bindemetalles 26 und des
Halbleitermaterials der Scheiben 2 und 4 die Diffusionstemperatur der die Leitfähigkeit
bestimmenden Verunreinigungen in den Schichten 4 und 10 nicht überst-eigen und auch
nicht beträchtlich geringer sein darf, als die Temperaturen, die bei den im nachfolgenden
näher zu beschreibenden Schritten zum Aufbringen einer Passivierung nötig sind.
Wenn das Halbleitermaterial der Scheiben 2 und 14 Silizium ist, dann schließen geeignete
Bindemetalle für die Schicht 26 Silber, Palladium, Aluminium und Legierungen oder
Mischungen mit solchen Metallen ein, und ein bevorzugtes Metall für diesen Zweck
ist Aluminium. Die Schicht 26 kann in Jeder gewünschten Weise auf die Trägerscheibe
24 aufgebracht werden, wie durch Bedampfen, und sie sollte vorzugsweise wie in Fig.
5, eine Dicke von etwa 0,010 mm (entsprechend 0,4 mils) haben. Wenn gewünscht, obwohl
dies nicht notwendig ist, kann eine ähnliche Schicht auf die untere Fläche der Scheibe
2 aufgebracht sein, die durch Entfernung der Oxydschicht 6 freigelegt wurde.
-
Beim Verbinden der Scheibe 2 mit der Scheibe 24 wird die Scheibe 2
auf der mit Bindemetall beschichteten Haupt fläche der Trägerscheibe 24 angeordnet,
wobei die Schicht 4 benachbart der Beschichtung 26 liegt, und die Scheiben werden
vorzugsweise durch ein Gewicht oder etwas Ahnliches zusammengepreßt, das einen Druck
von etwa 0,07 kp/cm2 (entsprechend 1 US-Pfund/Zoll2) ausübt. Die übereinander angeordneten
Scheiben werden dann für eine Dauer von etwa 20 Minuten einer Wärmebehandlung bei
einer Temperatur von etwa 700°C unterworfen, z. B. in einem Tunnelofen. Die Wärmebehandlung
schmilzt die Beschichtung 26 und bildet zwischen den einander gegenüberliegenden
Hauptflächen der Scheiben 2 und 24 einen Legierungsbereich 28, der im wesentlichen
aus einer geschmolzenen Mischung des Halbleitermaterials und des oder der Metalle
der Beschichtung 26 besteht. In Abhängigkeit vom Ausmaß, in dem die Beschichtung
26 die Scheiben 2 und 24 während
dieser Wärmeschmelzbehandlung auflöst,
kann ein Teil der Dicke der ursprünglichen Beschichtung 26 zwischen getrennten entsprechenden
begierungsschichten 28' und 28" in den Scheiben 2 und 24 zurückbleiben, wie in Fig.
6 gezeigt, oder es kann die gesamte Beschichtung 26 in dem Halbleitermaterial unter
Bildung nur eines einschichtigen oder einheitlichen Legierungsbereiches 28 aufgelöst
werden, In jedem Falle verbindet der Legierungsbereich 28 die beiden Siliziumscheiben
2 und 24 dauerhaft und gleichmäßig über die Fläche ihrer einander gegenüberstehenden
Hauptflächen durch eine Bindung mit gewünscht geringem elektrischem und thermischem
Widerstand.
-
Im Anschluß an das Aufbringen der Übergangsscheibe 2 an der Trägerscheibe
24 wird die erhaltene Schichtstruktur zur teilweisen Unterteilung der Scheibe 2
in einzelne Transistorbereiche in der im folgenden beschriebenen Art behandelt.
Zu diesem Zweck wird, wie in den Figuren 6 und 7 gezeigt, die unbedeckte Hauptfläche
der Diffusionsscheibe 2 mit einer geeigneten, dem Ätzen widerstehenden Schicht (etch
resist) 32> wie einer Maske aus Apiezon oder einem anderen geeigneten Wachs,
beschichtet, die ein solches Muster hat, daß Straßen 34 gebildet werden, die die
Siliziumoxydmaske 20 an Stellen zwischen benachbarten Emitterbereichen 16 unbedeckt
lassen. Die unbedeckten Teile des Oxyds 20 und die darunterliegenden Teile der Scheibe
2 werden dann unter Bildung von Rillen 36 geätzt. Geeignete Atzmittel für das Oxyd
und das darunterliegende Halbleitermaterial sind bekannt. Zum Beispiel ist verdünnte
Fluorwasserstoffsäure geeignet für das Ätzen durch das Oxyd 20, und wenn das darunterliegende
Material Silizium ist, dann ist ein Standardansatz, wie CP6, oder eine andere übliche
Siliziumätzmischung aus Fluorwasserstoff und Salpetersäure zufriedenstellend. Als
Ergebnis ihrer Bildung durch Ätzen sind die Rillen 36 im Querschnitt etwa zugespitzt
und sie weisen nach außen und leicht nach oben konkave Seitenwände auf, wie am besten
in Fig. 7 ersichtlich. Gemäß der vorliegenden Erfindung werden die Rillen 36 bis
zu einer Tiefe geätzt, die sich fast über den
ganzen Weg durch
die Übergangsscheibe 2 erstreckt, so daß der Boden Jeder Rille 36 auf einem Teil
des Weges durch die Schicht 4 liegt und nur einen Teil der Schicht 4 in einer'Dicke
von etwa 0,025 bis 0,050 mm (entsprechend 1 - 2 mils) ungeätzt läßt, der ausreicht,
die Rillenböden von dem Legierungsbereichtzu trennen und leicht gegen ihn zu isolieren.
Obwohl die Rillen 36 fast den gesamten Weg durch die Scheibe 2 geätzt sind, so daß
die ungeätzten Teile der Scheibe 2 unterhalb der Rillen 36 allein nicht in der Lage
wären, die Scheibe 2 bei der weiteren Bearbeitung und Handhabung zusammenzuhalten,
bietet Jedoch die Trägerscheibe 24 eine wirksame Abstützung für die Scheibe 2 und
die gesamte Verbundstruktur und hält die verbleibenden Teile der Scheibe 2 in der
gewünschten Relation für die weitere nachfolgend beschriebene Behandlung.
-
Die Rillen 36 legen Seitenwände der entsprechenden, mesagestalteten
Bereiche 40 in der Übergangsscheibe 2 frei, wobei Jeder dieser Mesabereiche 40 schließlich
einen Teil eines einzelnen Transistors bilden soll, wenn dersiLchtartige Verbund
der Scheiben 2 und 24 in der nachfolgend beschriebenen Weise vollständig unterteilt
ist. Die Rillen 36 legen in Jedem solchen Mesa 40 sowohl die Peripherie der Grenzfläche
zwischen der inneren Kollektorschicht 12 und der äußeren Kollektorschicht 4 als
auch die Peripherie des P/N-übergangsbereiches zwischen der Basisschicht 10 und
der Schicht 2 frei. Der Abstand zwischen dem Boden Jeder Rille 36 und dem Legierungsbereich
28 hindert das Ätzmittel, die Mesa-Seitenwände während der Bildung der Rillen wieder
zu plattieren (back-plating) oder in anderer unerwünschter Weise zu verunreinigen.
-
Ein dauerhafter Schutz, eine Abdichtung und Passivierung der Seitenwände
der einzelnen Mesas 40 einschließlich der freigelegten Peripherie jedes einzelnen
Kollektor-Basis-Übergangsbereiches 14 und der Peripherie der freigelegten Grenzfläche
zwischen Schicht 2 und Schicht 4 in Jedem Mesa wird dann durch das Aufbringen einer
relativ dicken Beschichtung oder Schicht 44 aus
aus einem Glas-Passivierungsmittel
auf Jede Mesa-Seitenwand geschaffen. Nach der vorliegenden Erfindung werden zum
Zwecke der optimalen Gleichförmigkeit und Wirtschaftlichkeit alle Mesas gleichzeitig
mit dem Passivierungsmittel 44 beschichtet, bevor die Unterteilung der Scheibe erfolgt.
Ein beispielhaftes Verfahren zum Aufbringen des Gias-Passivierungsittels, das geeignet
ist zum gleichzeitigen Aufbringen einer passivierenden Glasschicht auf alle einzelnen
Mesas einer Sc eibe, ist das elektrophoretische Verfahren zum Aufbringen von Glas,
das in der eigenen US-PS 3 642 597 beschrieben ist. Kurz gesagt ist in dieser PS
ein Verfahren beschrieben, in dem ein passivierendes Glas geeigneter Zusammensetzung
mit einer dielektrischen Festigkeit von mindestens 100 - 500 Volt pro 0,025 mm (entsprechend
1 mil) und darüber und mit einem Isolationswiderstand von mindestens 1010 Ohm-cm
sowie einem geeigneten thermischen Koeffizienten in Form feiner Teilchen in einem
Flüssigkeitsbad suspendiert und elektrophoretisch auf ausgewählte Zieloberflächen
eines in das Bad eingetauchten Substrates aufgebracht wird. Nachdem die elektrophoretische
Glasbeschichtung niedergeschlagen ist, wird sie luftgetrocknet und geglüht, um die
Teilchen zu einer aneinander haftenden, nichtteilchenförmigen Masse. zu verschmelzen,
wie dies im einzelnen in der US-PS 3 642 597 beschrieben ist.
-
Nach dem Beschichten der Seitenwände der Rillen 36 mit dem Glas-Passivierungsmittel
44 werden die Fenster für Emitter- und Basis-Kontaktifotolithografisch in die Siliziumoxyd-Maskierungsschicht
20 auf Jeden einzelnen Transistor-Mesabereich eingestrahlt und ein Emitterkontakt
50 und ein Basiskontakt 52 werden nach bekannten Verfahren auf Jedem Mesabereich
angebracht. Wenn das Halbleitermaterial der Scheibe 2 Silizium ist, können solche
Emitter- und Basiskontakte z. B. aus Aluminium bestehen, das aufgedanipft oder in
anderer Weise bis zu einer Dicke von etwa 0,01 mm (entsprechend 0,2 mils) aufgebracht
ist. Die äußere Hauptfläche der Trägerscheibe 24 wird dann mit einer geeigneten
Kollektorkontakt-Metallisierung 56 verstehen, die z. B. aus Silber über Nickel über
Chrom
bestehen kann und z. B. nach bekannten Verdampfungsverfahren aufgebracht sein kann.
Die erhaltene Verbundstruktur, die am besten in Fig. 8 gezeigt ist, wird dann entlang
den Trennflächen 62 in die einzelnen Leistungstransistor-Pellets unterteilt, z.
B. durch Sägen unter Verwendung einer Luftschlämmung (slurry sawing) durch den Glasbereich
44, benachbart dem Boden Jeder Rille 36 und den darunterliegenden Teil der Trägerscheibe
24.
-
Die einzelnen Transistor -Pellets können dann, wenn es gewünscht ist,
mit geeigneten äußeren Zuleitungen, die nicht dargestellt sind, versehen und in
ein Schutzgehäuse eingeschlossen werden, wie in konventionelle hermetische Metallverpackungen
mit relativ steifen äußeren Zuleitungen oder eine Kunststoffverkapselung oder eine
andere Schutzverkleidung, Je nach Wunsch.
-
Die Transistoren sowie deren Herstellung nach der vorliegenden Erfindung
haben eine Reihe von Vorteilen. Wie aus der obigen Beschreibung ersichtlich, dient
die Trägerscheibe 24 dazu, die einzelnen Transistor-Mesabereiche 50 während und
nach dem Atzen der Rillen 36 zusammenzuhalten, obwohl die Rillen so tief in die
Übergangsscheibe 2 eingeätzt sind, daß der verbleibende ungeätzte Teil der Schicht
4 der Scheibe 2 zu dünn und zu zerbrechlich wäre, um ein Handhaben und Bearbeiten
der Scheibe 2 allein zu gestatten.
-
Die Schicht 4 mit einer relativ hohen Verunreinigungskonzentration
schließt Jede Möglichkeit aus, daß das Bindemetall 26 oder der Legierungsbereich
28 in unerwünschter Weise den Leitfähigkeitstyp der Kollektorbereiche des Transistors
modifizieren. Die Trägerschicht 24, obwohl von geringem elektrischem spezifischem
Widerstand, damit sie nur einen unbedeutenden Einfluß auf VCESAT hat, bildet eine
gute thermische Angleichung mit der Übergangsscheibe 2, so daß nur minimale thermisch
bedingte Belastungen während des Bearbeitens auftreten und wirkt auch als Belastungspuffer
zwischen der Übergangsscheibe 2 und irgendeinem metallischen Teil, an-dem die untere
Fläche der Scheibe 24 schließlich montiert wird. Obwohl die Trägerscheibe 24 während
der Unterteilung leicht -entlang den Stellen 62 aufgeteilt werden kann,
erleichtert
die Verstärkung und Stützung, die sie für die über gangsscheibe 2 darstellt, die
gleichzeitige Bad-Passivierung aller esabereiche 40 der einzelnen Transistoren vor
der Unterteilung und bietet damit die Vorteile der gleichmäßigen Bearbeitung, hoher
Ausbeuten und minimaler Kosten. Darüber hinaus können die einzelnen Transistoren
vor der Unterteilung der zusammengesetzten Scheibenstruktur oder der Einkapselung
einzeln elektrisch getestet werden. Durch die vorliegende Erfindung wird daher ein
verbessertes Herstellungsverfahren für Leistungstransistoren geschaffen, und das
erhaltene Produkt, in dem dauerhaft glaspassivierte Übergangsbereiche hervorragender
Sperrspannungseigenschaften (Kollektor-Bast-Durchbruchsspannungen von bis zu 1400
Volt ode. mehr) leicht erhalten werden, weist die ökonomischen und kostenverringernden
Vorteile der vollständigen Herstellung und Bearbeitung der Transistoren in Scheibenform
auf. Das Ergebnis ist ein Leistungstransistor hervorragender Leistungsfähigkeit,
dessen Kosten den Erfordernissen des Verbrauchers und der industriellen Anwender
angemessen sind.