DE10042931A1 - Verfahren zum Befestigen eines Halbleiterchips auf einem Substrat und entsprechende Vorrichtung - Google Patents

Verfahren zum Befestigen eines Halbleiterchips auf einem Substrat und entsprechende Vorrichtung

Info

Publication number
DE10042931A1
DE10042931A1 DE10042931A DE10042931A DE10042931A1 DE 10042931 A1 DE10042931 A1 DE 10042931A1 DE 10042931 A DE10042931 A DE 10042931A DE 10042931 A DE10042931 A DE 10042931A DE 10042931 A1 DE10042931 A1 DE 10042931A1
Authority
DE
Germany
Prior art keywords
substrate
semiconductor chip
chip
edge
underside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10042931A
Other languages
English (en)
Inventor
Franco Mariani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10042931A priority Critical patent/DE10042931A1/de
Publication of DE10042931A1 publication Critical patent/DE10042931A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Befestigen eines Halbleiterchips (1) auf einem Substrat (10) mit den Schritten: Bereitstellen des Substrats (10); Vorsehen von einem oder mehreren erhöhten Kontaktierungsflecken (25) auf dem Substrat (10) oder auf dem Halbleiterchip (1); Kontaktieren des Halbleiterchips (1) auf dem Substrat (10) mittels dem einen oder den mehreren erhöhten Kontaktierungsflecken (25); und Einbringen einer Unterfüllschicht (15) zwischen der Unterseite des Halbleiterchips (1) und dem Substrat (10). An der Kante an der Unterseite des Halbleiterchips (1) wird zumindest bereichsweise ein Profil vorgesehen, welches eine Vergrößerung des Abstandes zwischen der Unterseite des Halbleiterchips (1) und dem Substrat (10) nach außen hin schafft. Die Erfindung schafft auch eine entsprechende Vorrichtung.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Befesti­ gen eines Halbleiterchips auf einem Substrat und eine ent­ sprechende Vorrichtung.
Obwohl prinzipiell auf beliebige Halbleiterchips und Substra­ te anwendbar, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik in bezug auf Silizium-Halblei­ terchips und Epoxiharzsubstrate erläutert.
Generell ist im Stand der Technik zur Montage von solchen Si­ liziumchips in Miniaturgehäusen folgendes Verfahren bekannt, das mit Bezug auf Fig. 2 erläutert wird.
In Fig. 2 bezeichnen 1 einen Chip, 10 ein Substrat, 15 eine Unterfüllschicht, 25 erhöhte Lotflecken, B eine Unterfüllau­ ßenfläche und A eine Unterfüllhöhe.
Bei der in Fig. 2 gezeigten bekannten Montageform werden zu­ nächst die erhöhten Lotflecken 25 auf das Substrat 1 aus Epo­ xiharz (oder auf dem Chip 1) aufgebracht und darauf der Sili­ zium-Halbleiterchip 1 aufgebracht. Der Halbleiterchip 1 hat eine im wesentlichen quaderförmige Form gemäß einem üblichen Sägeprozeß. Danach wird die Unterfüllschicht 15 mittels einer entsprechenden Nadel eingespritzt. Solch ein Verfahren ist z. B. aus der US-A-5,834,339 bekannt.
Die der vorliegenden Erfindung zugrunde liegende allgemeine Problematik besteht allgemein darin, dass sich das Trägersub­ strat, zum Beispiel eine Leiterplatte, stark im Vergleich zum Chip ausdehnt. Um daraus resultierende thermomechanische Spannungen des gesamten Gehäuses zu minimieren, sind relativ dicke Unterfüllschichten, üblicherweise Elastomere, die gleichzeitig zur Chipbefestigung dienen, notwendig. Besonders störend sind Spannungen im Randbreich des Chips.
Die der vorliegenden Erfindung zugrunde liegende Aufgabe steht darin, ein verbessertes Verfahren zum Befestigen eines Halbleiterchips auf einem Substrat und eine entsprechende Vorrichtung zu schaffen, welches Spannungen im Randbereich des Chips minimiert.
Diese Aufgabe wird durch das in Anspruch 1 angegebene Verfah­ ren und die Vorrichtung nach Anspruch 6 gelöst. Bevorzugte Weiterbildungen sind Gegenstand der Unteransprüche.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, daß an der Kante an der Unterseite des Halbleiterchips zumindest bereichsweise ein Profil vorgesehen wird, welches eine Vergrößerung des Abstandes zwischen der Unterseite des Halbleiterchips und dem Substrat nach außen hin schafft.
Das erfindungsgemäße Verfahren ermöglicht hat den Vorteil, daß die Spannungen im Randbereich minimiert werden und das Einspritzen der Unterfüllschicht erleichtert wird.
Gemäß einer bevorzugten Weiterbildung weist der Halbleiter­ chip eine im wesentlichen quaderförmige Form auf, wobei die Kante an der Unterseite des Halbleiterchips angeschrägt wird.
Gemäß einer weiteren bevorzugten Weiterbildung wird das An­ schrägen durch einen Sägeprozeß durchgeführt, mittels dem der entsprechende Wafer in Halbleiterchips vereinzelt wird.
Gemäß einer weiteren bevorzugten Weiterbildung ist das Sub­ strat ein Epoxiharzsubstrat.
Gemäß einer weiteren bevorzugten Weiterbildung sind die Kon­ taktierungflecken Lotflecken.
Im folgenden wird die vorliegende Erfindung anhand eines be­ vorzugten Ausführungsbeispiels unter Bezugnahme auf die be­ gleitenden Zeichnungen erläutert.
Es zeigen:
Fig. 1 eine Darstellung eines gemäß einer Ausführungsform der Erfindung montierten Siliziumchips; und
Fig. 2 ein bekanntes Verfahren zur Montage von Silizium­ chips in auf einem Substrat.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.
Fig. 1 zeigt eine Darstellung eines gemäß einer Ausführungs­ form der Erfindung montierten Siliziumchips.
Bei der in Fig. 1 gezeigten ersten Ausführungsform werden zunächst erhöhte Lotflecken 25 auf ein Substrat 1 aus Epoxi­ harz aufgebracht und darauf der Silizium-Halbleiterchip 1 aufgebracht. Danach wird die Unterfüllschicht 15 mittels ei­ ner entsprechenden Nadel eingespritzt.
Der Halbleiterchip 1 hat die bekannte im wesentlichen quader­ förmige Form, wobei abweichend vom Bekannten die Kante an der Unterseite des Halbleiterchips angeschrägt ist. Dieses An­ schrägen wird durch einen Sägeprozeß mit einem speziellen Sä­ geblatt durchgeführt, mittels dem der entsprechende auf eine Sägefolie geklebte Wafer in Halbleiterchips vereinzelt wird.
An der Kante an der Unterseite des Halbleiterchips ist so ein Profil vorgesehen, welches eine Vergrößerung des Abstandes zwischen der Unterseite des Halbleiterchips und dem Substrat nach außen hin schafft.
Durch dieses besondere Profil wird im Vergleich zum Stand der Technik nach Fig. 2 an der Kante eine kleinere Unterfüllau­ ßenfläche B' und eine zusätzliche Unterfüllhöhe dA erreicht. Dies hat ein verbessertes Lotkugelverhalten und Spannungsver­ halten an der Kante zur Folge. Die hermetische Abdichtung wird verbessert. Weiterhin ergibt sich eine größere Taktrate beim Unterfüllprozeß, da die Unterfüllernadel besser an die Chipkante herangefahren werden kann.
Obwohl die vorliegende Erfindung anhand bevorzugter Ausfüh­ rungsbeispiele vorstehend beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizier­ bar.
Insbesondere ist die Erfindung auf beliebige Substrate, Un­ terfüllstoffe und Chips anwendbar.
Auch ist die gezeigte Anschrägung nur beispielhaft und kom­ pliziertere Profile sind selbstverständlich möglich, z. B. mehrere Anschrägungen o. ä.
Selbstverständlich können die Kontaktierungsflecken auch auf dem Chip angebracht werden. Auch kann die Funktion der Kon­ taktierungsflecken elektrisch und/oder mechanisch sein.
Bezugszeichenliste
1
Chip
10
Substrat
15
Unterfüllschicht
25
erhöhte Lotflecken
P Profil
B, B' Unterfüllaußenfläche
A Unterfüllhöhe
dA zusätzliche Unterfüllhöhe

Claims (9)

1. Verfahren zum Befestigen eines Halbleiterchips (1) auf ei­ nem Substrat (10) mit den Schritten:
Bereitstellen des Substrats (10);
Vorsehen von einem oder mehreren erhöhten Kontaktierungsfle­ cken (25) auf dem Substrat (10) oder auf dem Halbleiterchip (1);
Kontaktieren des Halbleiterchips (1) auf dem Substrat mittels dem einen oder den mehreren erhöhten Kontaktierungsflecken (25); und
Einbringen einer Unterfüllschicht (15) zwischen der Untersei­ te des Halbleiterchips (1) und dem Substrat (10);
dadurch gekennzeichnet,
dass an der Kante an der Unterseite des Halbleiterchips (1) zumindest bereichsweise ein Profil vorgesehen wird, welches eine Vergrößerung des Abstandes zwischen der Unterseite des Halbleiterchips (1) und dem Substrat (10) nach außen hin schafft.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiterchip (1) eine im wesentlichen quaderförmi­ ge Form aufweist, wobei die Kante an der Unterseite des Halb­ leiterchips (1) angeschrägt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Anschrägen durch einen Sägeprozeß durchgeführt wird, mittels dem der entsprechende Wafer in Halbleiterchips ver­ einzelt wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (10) ein Epoxiharzsubstrat ist.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktierungflecken (25) Lotflecken sind.
6. Vorrichtung mit einem auf einem Substrat (10) befestigten Halbleiterchip (1) mit:
einem oder mehreren erhöhten Kontaktierungsflecken (25) auf dem Substrat (10) oder auf dem Halbleiterchip (1);
wobei der Halbleiterchip (1) auf dem Substrat (10) mittels dem einen oder den mehreren erhöhten Kontaktierungsflecken (25) kontaktiert ist; und
einer Unterfüllschicht (15) zwischen der Unterseite des Halb­ leiterchips (1) und dem Substrat (10);
dadurch gekennzeichnet,
dass an der Kante an der Unterseite des Halbleiterchips (1) zumindest bereichsweise ein Profil vorgesehen ist, welches eine Vergrößerung des Abstandes zwischen der Unterseite des Halbleiterchips (1) und dem Substrat (10) nach außen hin schafft; und
das Profil von der Unterfüllschicht (15) unterfüllt ist.
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass der Halbleiterchip (1) eine im wesentlichen quaderförmi­ ge Form aufweist, wobei die Kante an der Unterseite des Halb­ leiterchips (1) angeschrägt ist.
8. Verfahren nach einem der vorhergehenden Ansprüche 6 oder dadurch gekennzeichnet, dass das Substrat (10) ein Epoxiharzsubstrat ist.
9. Verfahren nach einem der vorhergehenden Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die Kontaktierungflecken (25) Lotflecken sind.
DE10042931A 2000-08-31 2000-08-31 Verfahren zum Befestigen eines Halbleiterchips auf einem Substrat und entsprechende Vorrichtung Ceased DE10042931A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10042931A DE10042931A1 (de) 2000-08-31 2000-08-31 Verfahren zum Befestigen eines Halbleiterchips auf einem Substrat und entsprechende Vorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10042931A DE10042931A1 (de) 2000-08-31 2000-08-31 Verfahren zum Befestigen eines Halbleiterchips auf einem Substrat und entsprechende Vorrichtung

Publications (1)

Publication Number Publication Date
DE10042931A1 true DE10042931A1 (de) 2002-03-28

Family

ID=7654514

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10042931A Ceased DE10042931A1 (de) 2000-08-31 2000-08-31 Verfahren zum Befestigen eines Halbleiterchips auf einem Substrat und entsprechende Vorrichtung

Country Status (1)

Country Link
DE (1) DE10042931A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006075197A1 (en) * 2005-01-12 2006-07-20 Infineon Technologies Ag Flip-chip semiconductor packages and methods for their production
WO2013034628A1 (de) * 2011-09-06 2013-03-14 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches bauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD205293A1 (de) * 1982-05-10 1983-12-21 Horst Ahlers Befestigung thermisch belasteter bauelemente
JPH0210714A (ja) * 1988-06-29 1990-01-16 Fujitsu Ltd 半導体装置
US5656547A (en) * 1994-05-11 1997-08-12 Chipscale, Inc. Method for making a leadless surface mounted device with wrap-around flange interface contacts

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD205293A1 (de) * 1982-05-10 1983-12-21 Horst Ahlers Befestigung thermisch belasteter bauelemente
JPH0210714A (ja) * 1988-06-29 1990-01-16 Fujitsu Ltd 半導体装置
US5656547A (en) * 1994-05-11 1997-08-12 Chipscale, Inc. Method for making a leadless surface mounted device with wrap-around flange interface contacts

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BADIHI, A.: Ultrathin Wafer Level Chip Size Package, In: IEEE Transactions on Advanched Packaging, Vol. 23, No. 2, Mai 2000, S. 212-214 *
GARROU P.: Wafer Level Chip Scale Packing (WL-CSP)An Overview, In: IEEE Transactions on Advanched Packaging, Vol. 23, No. 2, Mai 2000, S. 198-205 *
MORRISON, D.: Wafer-Level Processing Cuts Chip-Scale Packaging Cost, In: Electronic Design, Oktober 1999, No. 18, S. 29 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006075197A1 (en) * 2005-01-12 2006-07-20 Infineon Technologies Ag Flip-chip semiconductor packages and methods for their production
WO2013034628A1 (de) * 2011-09-06 2013-03-14 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches bauelement
US20140346642A1 (en) * 2011-09-06 2014-11-27 Vishay Semiconductor Gmbh Surface mountable electronic component
US10629485B2 (en) * 2011-09-06 2020-04-21 Vishay Semiconductor Gmbh Surface mountable electronic component

Similar Documents

Publication Publication Date Title
DE102005053842B4 (de) Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
DE60309422T2 (de) Multichip-modul und Herstellungsverfahren
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE102008013180A1 (de) Struktur einer Halbleiterbausteinpackung und deren Verfahren
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102008003160A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102007063341A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
EP0860876A2 (de) Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
DE102019103729A1 (de) Halbleiter-package und verfahren
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
DE102008014736A1 (de) Halbleiterbausteinpackung mit Multi-Chips in einer Seite-an-Seite-Anordnung und das dazugehörige Verfahren
DE102019117892A1 (de) Cowos-strukturen und verfahren zu deren herstellung
DE10022982A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10223738A1 (de) Verfahren zur Verbindung integrierter Schaltungen und entsprechender Verbund integrierter Schaltungen
DE19820319A1 (de) Halbleiterbaustein und Verfahren zu seiner Herstellung
DE102005036646B4 (de) Halbleiterchip und Herstellungsverfahren
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE10042931A1 (de) Verfahren zum Befestigen eines Halbleiterchips auf einem Substrat und entsprechende Vorrichtung
DE10141571A1 (de) Verfahren zur Herstellung von dreidimensional aufgebauten integrierten Schaltungen und mehrschichtige Schaltungsanordnung
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10302022A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
WO1998013863A1 (de) Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl
DE102020200817B3 (de) Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection