DE102020133672A1 - Halbleiterbaugruppe mit leitendem rahmen für e/a-abstand und thermische dissipation - Google Patents

Halbleiterbaugruppe mit leitendem rahmen für e/a-abstand und thermische dissipation Download PDF

Info

Publication number
DE102020133672A1
DE102020133672A1 DE102020133672.1A DE102020133672A DE102020133672A1 DE 102020133672 A1 DE102020133672 A1 DE 102020133672A1 DE 102020133672 A DE102020133672 A DE 102020133672A DE 102020133672 A1 DE102020133672 A1 DE 102020133672A1
Authority
DE
Germany
Prior art keywords
die
semiconductor
semiconductor die
frame
conductive contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020133672.1A
Other languages
English (en)
Inventor
Stuart Cardwell
Josef Maerz
Chee Yang Ng
Clive O Dell
Mark Pavier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102020133672A1 publication Critical patent/DE102020133672A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13616—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2956—Disposition
    • H01L2224/29562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2957—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29616—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Halbleiterbauelement mit einem leitenden Rahmen, der eine Die-Befestigungsfläche aufweist, die im wesentlichen planar ist, einem Halbleiterdie mit einem ersten Anschluss auf einer Rückseite und einem zweiten Anschluss, der auf einer Hauptoberfläche angeordnet ist, einer ersten leitenden Kontaktstruktur, die auf der Die-Befestigungsfläche angeordnet ist, und einer zweiten leitenden Kontaktstruktur auf der Hauptoberfläche. Die erste leitende Kontaktstruktur erstreckt sich vertikal über eine Ebene der Hauptoberfläche des Halbleiterdies hinaus. Die erste leitende Kontaktstruktur ist von der Hauptoberfläche des Halbleiterdies durch eine elektrische Isolationsstruktur elektrisch isoliert. Eine obere Oberfläche der elektrischen Isolationsstruktur befindet sich unterhalb der Hauptoberfläche des Halbleiterdies.

Description

  • TECHNISCHER BEREICH
  • Die vorliegende Anmeldung bezieht sich auf Halbleiterbauelemente, insbesondere auf Baugruppen zur Verbindung von Halbleiterdies mit Leiterplatten.
  • HINTERGRUND
  • Leiterplatten werden häufig verwendet, um mehrere elektronische Komponenten, z. B. Halbleiterdies, Induktivitäten, Kondensatoren usw., physikalisch unterzubringen und elektrisch miteinander zu verbinden. Typischerweise wird ein Mechanismus benötigt, um die E/A-Anschlüsse (Eingabe-Ausgabe) jedes Bauelements mit den entsprechenden E/A-Anschlüssen der Leiterplatte zu verbinden. Halbleiterpakete, -packages oder -gehäuse stellen einen gemeinsamen Mechanismus zur elektrischen Verbindung der E/A-Anschlüsse eines Halbleiterdies mit den Schnittstellen-E/A-Anschlüssen der Leiterplatte dar. Halbleiterpakete enthalten eine Anzahl elektrisch leitender Leitungen, die elektrisch mit den Anschlüssen des Halbleiterdies verbunden und so ausgelegt sind, dass sie mit den E/A-Anschlüssen der Leiterplatte verbunden werden können. Zusätzlich enthalten Halbleiterpakete ein elektrisch isolierendes Material, das den Halbleiterdie schützt und eine elektrische Isolierung zwischen den verschiedenen Anschlüssen bietet. Mit abnehmender Die-Größe und zunehmender Leistungsdichte können diese Halbleitergehäusedesigns in bestimmten Anwendungen ineffektiv oder suboptimal sein.
  • Die Oberflächenmontagetechnik bezieht sich auf eine Technik, bei der der Halbleiterdie direkt auf einer Leiterplatte platziert wird, wobei die E/A-Anschlüsse des Halbleiterdies den E/A-Anschlüssen der Leiterplatte gegenüberliegen und elektrisch mit diesen verbunden werden. Im Vergleich zu einem herkömmlichen diskreten Halbleitergehäusedesign kann die Oberflächenmontagetechnik dichtere elektrische E/A-Verbindungen und einen geringeren elektrischen Widerstand ermöglichen. Bei der Oberflächenmontagetechnik wird ein leitender Klebstoff, z.B. Lot, Sinter usw., verwendet, um die E/A-Anschlüsse des Halbleiterdies mit den E/A-Anschlüssen der Leiterplatte zu verbinden. Designer stellen Abstandsanforderungen auf, um einen elektrischen Kurzschluss des Leitklebers zwischen verschiedenen Anschlüssen zu verhindern. Seitliche Abstandsanforderungen definieren einen Mindestabstand zwischen unmittelbar benachbarten E/A-Anschlüssen, um Bewegungen und Ungenauigkeiten bei der Bildung des leitfähigen Klebstoffs zu berücksichtigen. Vertikale Abstandsanforderungen definieren einen vertikalen Mindestabstand zwischen dem Halbleiterdie und der Leiterplatte, um z.B. Probleme wie Quetschung des Klebstoffs und Ausgasung zu berücksichtigen.
  • Es ist wünschenswert, einen kostengünstigen und zuverlässigen Mechanismus für die Montage und Verbindung eines Halbleiterdies mit einer Leiterplatte mit den erforderlichen E/A-Anschlüssen bereitzustellen.
  • ZUSAMMENFASSUNG
  • Eine Halbleitervorrichtung wird offenbart. Gemäß einer Ausführungsform enthält die Halbleitervorrichtung einen leitenden Rahmen mit einer Die-Befestigungsfläche, die im wesentlichen planar ist, einen Halbleiterdie mit einem ersten Anschluss, der auf einer Rückseite des Halbleiterdies angeordnet ist, und einem zweiten Anschluss, der auf einer Hauptoberfläche des Halbleiterdies angeordnet ist, die der rückseitigen Oberfläche gegenüberliegt, eine erste leitende Kontaktstruktur, die auf der Die-Befestigungsfläche mit einer seitlichen Trennung zwischen der ersten leitenden Kontaktstruktur und dem Halbleiterdie angeordnet ist, und eine zweite leitende Kontaktstruktur auf der Hauptoberfläche des Halbleiterdies. Der Halbleiter ist auf der Die-Befestigungsfläche so montiert, dass der erste Anschluss dem leitenden Rahmen zugewandt und elektrisch mit diesem verbunden ist. Die erste leitende Kontaktstruktur ist als ein elektrischer Kontaktpunkt zum ersten Anschluss über den Rahmen konfiguriert. Die zweite leitende Kontaktstruktur ist als elektrischer Kontaktpunkt mit dem zweiten Anschluss konfiguriert. Die erste leitende Kontaktstruktur erstreckt sich vertikal über eine Ebene der Hauptoberfläche des Halbleiterdies hinaus. Die erste leitende Kontaktstruktur ist von der Hauptoberfläche des Halbleiterdies durch eine elektrische Isolationsstruktur, die auf der Die-Befestigungsfläche ausgebildet ist, elektrisch isoliert. Eine obere Oberfläche der elektrischen Isolationsstruktur befindet sich unterhalb der Hauptoberfläche des Halbleiterdies.
  • Getrennt oder in Kombination hat die Die-Befestigungsfläche eine größere Fläche als eine flächige Grundfläche des Halbleiterdies, und der Halbleiterdie wird so an der Die-Befestigungsfläche befestigt, dass sich die Die-Befestigungsfläche seitlich in jeder Richtung über den Halbleiterdie hinaus erstreckt.
  • Getrennt oder in Kombination umfasst das Halbleiterbauelement ferner eine Vielzahl der ersten leitenden Kontaktstrukturen, die jeweils auf der Die-Befestigungsfläche ausgebildet und jeweils als ein elektrischer Kontaktpunkt zum ersten Anschluss konfiguriert sind.
  • Getrennt oder in Kombination hat der Rahmen eine im Wesentlichen gleichmäßige Dicke über einen gesamten Bereich des Rahmens.
  • Getrennt oder in Kombination hat der Rahmen einen zentralen Die-Befestigungsabschnitt und einen Endverbindungsabschnitt, wobei der zentrale Die-Befestigungsabschnitt die Die-Befestigungsfläche umfasst und wobei der Endverbindungsabschnitt sich vom zentralen Die-Befestigungsabschnitt weg biegt.
  • Getrennt oder in Kombination ist eine Dicke der elektrischen Isolationsstruktur kleiner als eine Dicke des Halbleiterdies.
  • Getrennt oder in Kombination umfasst die elektrische Isolationsstruktur eine lötbeständige Schicht, die direkt auf der Die-Befestigungsfläche in einem seitlichen Bereich zwischen der ersten Kontaktstruktur und dem Halbleiterdie ausgebildet ist.
  • Getrennt oder in Kombination kapselt die lötbeständige Schicht den Halbleiterdie konform ein.
  • Getrennt oder in Kombination bedeckt die lötbeständige Schicht eine obere Fläche des Rahmens, der die Die-Befestigungsfläche umfasst, vollständig.
  • Getrennt oder in Kombination umfasst die erste leitende Kontaktstruktur eine metallhaltige Höcker-, Bolzen- oder Kugelstruktur, die direkt auf der Die-Befestigungsfläche ausgebildet ist, und ein schmelzbares leitendes Klebematerial, das um die metallhaltige Höcker-, Bolzen- oder Kugelstruktur herum ausgebildet ist.
  • Getrennt oder in Kombination umfasst die Halbleitervorrichtung ferner einen Turm aus elektrisch isolierendem Material, der auf der Die-Befestigungsfläche zwischen der ersten leitenden Kontaktstruktur und dem Halbleiterdie angeordnet ist, und der Turm erstreckt sich vertikal über die Ebene der Hauptoberfläche des Halbleiterdies hinaus.
  • Getrennt oder in Kombination erreichen die erste und die zweite Kontaktstruktur eine zweite Ebene, die von der Ebene der Hauptoberfläche des Halbleiterdies versetzt ist, und ein oberes Ende des Turms ist zumindest im wesentlichen koplanar mit der zweiten Ebene.
  • Nach einer anderen Ausführungsform enthält die Halbleitervorrichtung einen Metallrahmen mit einem zentralen Die-Befestigungsabschnitt und einem Endverbindungsabschnitt, wobei der zentrale Die-Befestigungsabschnitt eine im wesentlichen planare Die-Befestigungsfläche aufweist und der Endverbindungsabschnitt von der zentralen Die-Befestigungsfläche weggebogen ist, und einen Halbleiterdie mit einem ersten Anschluss, der auf einer hinteren Fläche des Halbleiterdies angeordnet ist, und einem zweiten Anschluss, der auf einer der hinteren Fläche gegenüberliegenden Hauptfläche des Halbleiterdies angeordnet ist, eine erste leitende Kontaktfläche im Endverbindungsabschnitt des Rahmens, und der Halbleiterdie ist an der Die-Befestigungsfläche befestigt, wobei die hintere Fläche des Halbleiterdies dem Metallrahmen zugewandt ist und der erste Anschluss elektrisch mit dem Metallrahmen verbunden ist, die erste leitende Kontaktfläche über den Metallrahmen leitend mit dem ersten Anschluss verbunden ist und die erste leitende Kontaktfläche auf oder über einer Ebene der Hauptoberfläche des Halbleiterdies angeordnet ist.
  • Getrennt oder in Kombination wird die erste leitende Kontaktfläche durch ein schmelzbares leitendes Klebstoffmaterial bereitgestellt, das auf einer oberen Fläche des Endverbindungsabschnitts gebildet wird, und die obere Fläche des Endverbindungsabschnitts ist im Wesentlichen koplanar mit der Ebene der Hauptoberfläche des Halbleiterdies.
  • Getrennt oder in Kombination umfasst die Halbleitervorrichtung ferner eine zweite leitende Kontaktstruktur, die auf der Hauptoberfläche des Halbleiterdies ausgebildet ist und ein schmelzbares leitendes Klebematerial umfasst, wobei die zweite leitende Kontaktstruktur direkt elektrisch mit dem zweiten Anschluss verbunden ist, die Halbleitervorrichtung ferner eine elektrisch isolierende Überzugsschicht umfasst, die auf dem Metallrahmen und dem Halbleiterdie ausgebildet ist, und das schmelzbare leitende Klebematerial der ersten und der zweiten leitenden Kontaktstruktur aus der elektrisch isolierenden Überzugsschicht hervorsteht.
  • Gemäß einer Ausführungsform enthält die Halbleitervorrichtung einen leitfähigen Rahmen, der eine im Wesentlichen gleichmäßige Dicke über den gesamten Rahmen aufweist und eine Die-Befestigungsfläche umfasst, die im Wesentlichen planar ist, wobei ein Halbleiterdie einen ersten Anschluss, der auf einer rückseitigen Oberfläche des Halbleiterdies angeordnet ist, und einen zweiten Anschluss umfasst, der auf einer Hauptoberfläche des Halbleiterdies angeordnet ist, die der rückseitigen Oberfläche gegenüberliegt, eine erste leitende Kontaktstruktur, die auf der Die-Befestigungsfläche mit einer lateralen Trennung zwischen der ersten leitenden Kontaktstruktur und dem Halbleiterdie angeordnet ist, eine zweite leitende Kontaktstruktur auf dem zweiten Anschluss des Halbleiterdies und einen elektrisch isolierenden Verkapselungskörper, der auf der Die-Befestigungsfläche angeordnet ist, wobei der Verkapselungskörper den Halbleiterdie einkapselt und die erste und zweite leitende Kontaktstruktur umgibt. Die erste und die zweite leitende Kontaktstruktur umfassen jeweils ein schmelzbares leitendes Klebematerial. Der Verkapselungskörper umfasst eine im Wesentlichen ebene obere Fläche, die der Die-Befestigungsfläche gegenüberliegt. Die erste und die zweite leitende Kontaktstruktur sind jeweils von der oberen Oberfläche des Verkapselungskörpers freiliegend, und die freiliegenden Abschnitte der ersten und der zweiten leitenden Kontaktstruktur sind von einer Randseite des Verkapselungskörpers durch einen Bereich der planaren oberen Oberfläche beabstandet.
  • Getrennt oder in Kombination hat die Die-Befestigungsfläche eine größere Fläche als eine flächige Grundfläche des Halbleiterdies, und der Halbleiterdie ist so an der Die-Befestigungsfläche befestigt, dass sich die Die-Befestigungsfläche in jeder Richtung seitlich über den Halbleiterdie hinaus erstreckt.
  • Getrennt oder in Kombination umfasst die Halbleitervorrichtung ferner eine Vielzahl der ersten leitenden Kontaktstrukturen, die jeweils auf der Die-Befestigungsfläche ausgebildet sind und eine oder mehrere Seiten des Halbleiterdies umgeben, und jede der ersten leitenden Kontaktstrukturen bildet diskrete Punkte des elektrischen Kontakts mit dem ersten Anschluss.
  • Getrennt oder in Kombination umfasst die Halbleitervorrichtung ferner eine elektrisch leitende Leiterrahmenstruktur, die erste und zweite Anschlussflächen umfasst, die voneinander beabstandet sind, wobei die erste Anschlussfläche an die erste leitende Kontaktstruktur geklebt und elektrisch mit ihr verbunden ist und die zweite Anschlussfläche an die zweite leitende Kontaktstruktur geklebt und elektrisch mit ihr verbunden ist.
  • Getrennt oder in Kombination umfasst die Halbleitervorrichtung ferner eine Leiterplatte, die ein elektrisch isolierendes Substrat und erste und zweite Anschlusspads umfasst, die durch das Substrat elektrisch voneinander isoliert sind, und das erste Anschlusspad ist an die erste leitende Kontaktstruktur geklebt und elektrisch mit ihr verbunden, das zweite Anschlusspad ist an die zweite leitende Kontaktstruktur geklebt und elektrisch mit ihr verbunden.
  • Diejenigen, die sich auf diesem Gebiet auskennen, werden zusätzliche Merkmale und Vorteile erkennen, wenn sie die folgende detaillierte Beschreibung lesen und die beigefügten Zeichnungen betrachten.
  • Figurenliste
  • Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu relativ zueinander. Gleiche Referenzziffern bezeichnen entsprechende gleiche oder ähnliche Teile. Die Merkmale der verschiedenen abgebildeten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsbeispiele sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung detailliert beschrieben.
    • In den 1 und 2 ist eine schematische Darstellung einer rahmenmontierten Halbleiterdie-Baugruppe entsprechend einer Ausführungsform dargestellt.
    • 3, die die 3A und 3B enthält, zeigt eine Seitenansicht einer rahmenmontierten Halbleiterdie-Baugruppe entsprechend einer Ausführungsform. 3A zeigt die rahmenmontierte Halbleiterdie-Baugruppe als eigenständige Komponente und 3B zeigt die rahmenmontierte Halbleiterdie-Baugruppe, die mit einer Leiterplatte verbunden ist.
    • 4, die die 4A und 4B enthält, zeigt Ansichten der rahmenmontierten Halbleiterdie-Baugruppe gemäß einer Ausführungsform. 4A zeigt eine Draufsicht auf eine Schnittstellenseite der Baugruppe und 4B eine Draufsicht auf eine Außenseite der Baugruppe.
    • 5 zeigt ausgewählte Verfahrensschritte in einem Verfahren zur Herstellung einer rahmenmontierten Halbleiterdie-Baugruppe gemäß einer Ausführungsform.
    • 6 zeigt ausgewählte Verfahrensschritte in einem Verfahren zur Herstellung einer rahmenmontierten Halbleiterdie-Baugruppe gemäß einer Ausführungsform.
    • 7 zeigt eine planare Ansicht der Lötschritte, die bei einem Verfahren zur Herstellung einer rahmenmontierten Halbleiterdie-Baugruppe durchgeführt werden, entsprechend einer Ausführungsform.
    • In 8, die die 8A und 8B enthält, sind Techniken zur Herstellung von Kontaktstrukturen für eine rahmenmontierte Halbleiterdie-Baugruppe gemäß einer Ausführungsform dargestellt.
    • In 9, die die 9A und 9B enthält, ist eine rahmenmontierte Halbleiterdie-Baugruppe dargestellt, die mit verschiedenen Komponenten entsprechend den Ausführungsformen gepaart ist. In 9A ist die rahmenmontierte Halbleiterdie-Baugruppe dargestellt, die mit einer Leadframe- oder Leiterrahmen-Struktur verbunden ist. 9B zeigt eine rahmenmontierte Halbleiter-Die-Baugruppe, die mit einer Leiterplatte verbunden ist.
    • 10 zeigt ausgewählte Verfahrensschritte in einem Verfahren zur Herstellung einer rahmenmontierten Halbleiter-Die-Baugruppe aus 9B gemäß einer Ausführungsform.
    • 11 zeigt ausgewählte Verfahrensschritte zum Anbringen eines zusätzlichen elektronischen Bauteils an einer rahmenmontierten Halbleiterdie-Baugruppe gemäß einer Ausführungsform.
    • 12, die die 12A und 12B enthält, zeigt eine Seitenansicht einer rahmenmontierten Halbleiterdie-Baugruppe gemäß einer Ausführungsform. 12A zeigt die rahmenmontierte Halbleiterdie-Baugruppe als eigenständiges Bauteil und 12B zeigt die rahmenmontierte Halbleiterdie-Baugruppe, die mit einer Leiterplatte verbunden ist.
    • 13 zeigt ausgewählte Verfahrensschritte in einem Verfahren zur Herstellung einer rahmenmontierten Halbleiterdie-Baugruppe gemäß einer Ausführungsform.
    • 14 zeigt ausgewählte Verfahrensschritte in einem Verfahren zur Herstellung einer rahmenmontierten Halbleiterdie-Baugruppe gemäß einer Ausführungsform.
    • 15 zeigt ausgewählte Verfahrensschritte in einem Verfahren zur Herstellung einer rahmenmontierten Halbleiterdie-Anordnung gemäß einer Ausführungsform.
    • 16 zeigt ausgewählte Verfahrensschritte in einem Verfahren zur Herstellung einer rahmenmontierten Halbleiterdie-Anordnung gemäß einer Ausführungsform.
    • 17 zeigt ausgewählte Verfahrensschritte bei einem Verfahren zur Herstellung einer rahmenmontierten Halbleiterdie-Anordnung gemäß einer Ausführungsform.
    • 18, die die 18A und 18B enthält, zeigt eine Seitenansicht einer rahmenmontierten Halbleiterdie-Baugruppe gemäß einer Ausführungsform. 18A zeigt die rahmenmontierte Halbleiterdie-Baugruppe als eigenständiges Bauteil und 18B zeigt die rahmenmontierte Halbleiterdie-Baugruppe, die mit einer Leiterplatte verbunden ist.
    • 19 zeigt eine Draufsicht auf eine rahmenmontierte Halbleiterdie-Baugruppe entsprechend einer Ausführungsform.
    • 20 zeigt ausgewählte Verfahrensschritte in einem Verfahren zur Herstellung einer rahmenmontierten Halbleiterdie-Baugruppe gemäß einer Ausführungsform.
    • 21 zeigt ausgewählte Verfahrensschritte in einem Verfahren zur Herstellung einer rahmenmontierten Halbleiterdie-Baugruppe gemäß einer Ausführungsform.
    • 22 zeigt ausgewählte Verfahrensschritte in einem Verfahren zur Herstellung einer rahmenmontierten Halbleiterdie-Anordnung gemäß einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen einer rahmenmontierten Halbleiterdie-Baugruppe werden hier beschrieben. In den Ausführungsformen umfasst die rahmenmontierte Halbleiterdie-Baugruppe einen leitenden Rahmen und einen Leistungshalbleiterdie. Der leitende Rahmen kann ein Stück Blech von im Wesentlichen gleichmäßiger Dicke mit einer planaren Die-Befestigungsfläche sein. Der leitende Rahmen ist montiert und elektrisch mit einem ersten Anschluss des Halbleiterdies verbunden. Der Rahmen kann größer als der Halbleiterdie sein, so dass sich ein äußerer Bereich der Die-Befestigungsfläche in jeder Richtung vollständig über den Halbleiterdie hinaus erstreckt. In diesem äußeren Bereich der Die-Befestigungsfläche und an einem zweiten Anschluss des Halbleiterdies werden leitende Kontaktstrukturen gebildet. Diese leitfähigen Kontaktstrukturen bieten Schnittstellenpunkte für den elektrischen Kontakt zu den E/A-Anschlüssen des Halbleiterdies. Die rahmenmontierte Halbleiterdie-Baugruppe enthält zusätzlich eine elektrische Isolationsstruktur, die diese Schnittstellenpunkte des elektrischen Kontakts elektrisch voneinander isoliert. In verschiedenen Ausführungsformen kann die rahmenmontierte Halbleiterdie-Baugruppe Strukturen enthalten, die dazu dienen, einen festen vertikalen Abstand zwischen der Baugruppe und einer externen Leiterplatte aufrechtzuerhalten. Ein erhöhter vertikaler Abstand ermöglicht ein verbessertes Ausgasen der im Flussmittel enthaltenen flüchtigen Stoffe während des Aufschmelzens des zwischen dem Halbleiterdie und dem Rahmen angeordneten Lötmaterials. Darüber hinaus verbessert ein erhöhter vertikaler Abstand auch die Zuverlässigkeit der Lötstellenverbindungen während der Temperaturzyklen, indem der Abstand zwischen dem Die und der Leiterplatte vergrößert wird.
  • Die hier beschriebenen Ausführungen bieten eine kostengünstige Lösung für die Montage eines Halbleiterdies auf einer Leiterplatte mit großem seitlichen Abstand zwischen den E/A-Anschlüssen, einem festen vertikalen Trennungsabstand zwischen Die und Leiterplatte und einem niedrigen thermischen und elektrischen Widerstand in den Anschlussverbindungen. Dies ist zumindest teilweise auf die Tatsache zurückzuführen, dass der Rahmen eine große Fläche zur Ausbreitung der E/A-Kontaktpunkte bietet und dadurch eine geringere Anschlussdichte ermöglicht. Dies ermöglicht die Kompatibilität mit den Leitungs- und Platzverhältnissen auf der Leiterplatte des Endkunden. Der Rahmen bietet auch einen niederohmigen Verbindungsweg für diese E/A-Verbindungen. Darüber hinaus kann der Rahmen einfach und kostengünstig aus einem ebenen Blech hergestellt werden. Eine wirksame elektrische Isolationsstruktur kann einfach und kostengünstig durch Besprühen oder Beschichten der Baugruppe mit z.B. einem Lötstopplackmaterial hergestellt werden. Zusätzlich bietet der Rahmen vorteilhaft eine große leitende Oberfläche, die mit einer Kühlkörperstruktur auf der Oberseite kompatibel ist. Darüber hinaus erlaubt das Rahmenkonzept die freie Gestaltung der E/A-Anordnung und lässt sich leicht auf verschiedene Größen skalieren, indem ein Metallblech auf die gewünschte Größe zugeschnitten wird.
  • Die hier beschriebenen Ausführungsformen eignen sich vorteilhaft für die Stapelverarbeitung, bei der mehrere Bauelemente gleichzeitig geformt werden. Dies ist zumindest teilweise auf die Tatsache zurückzuführen, dass der leitende Rahmen durch ein gro-ßes Metallblech, wie z.B. eine flache, ungestörte Metallplatte oder einen strukturierten Leadframe oder Leiterrahmen, gebildet werden kann. Diese großen Metallbleche können mehrere Halbleiterdies aufnehmen. Darüber hinaus können die hier beschriebenen Verarbeitungstechniken, z.B. Lotkugelbildung, Lötstopplackbildung usw., im Batch-Format durchgeführt werden. Außerdem können verschiedene Bauelemente mit unterschiedlichen Die-Größen auf einem einzigen Metallblech bereitgestellt werden, und die Größe des Leiterrahmens für jedes Bauelement kann durch den Schneideschritt leicht angepasst werden. Dementsprechend ermöglicht die Technik eine effiziente Stapelverarbeitung verschiedener Bauelementtypen und die Verwendung gemeinsamer Verarbeitungsschritte. Schließlich können diese geformten Mehrfachbauelemente durch Vereinzelungsprozesse als mehrere Einzelbauelemente getrennt werden.
  • Unter Bezugnahme auf 1 ist eine rahmenmontierte Halbleiterdie-Baugruppe 100 entsprechend einer Ausführungsform dargestellt. Die rahmenmontierte Halbleiterdie-Baugruppe 100 umfasst einen Rahmen 102, einen Halbleiterdie 104, eine oder mehrere erste Kontaktstrukturen 106, eine oder mehrere zweite Kontaktstrukturen 108 und eine elektrische Isolationsstruktur 110.
  • Der Rahmen 102 ist eine elektrisch und thermisch leitende Struktur, die so konfiguriert ist, dass sie Betriebsströme vom Halbleiterdie 104 ableitet und die thermische Ableitung der vom Halbleiterdie 104 während des Betriebs erzeugten Wärme ermöglicht. Zu den beispielhaften Materialien des Rahmens 102 gehören leitende Metalle wie Kupfer, Aluminium, Nickel, Eisen, Zink usw. und deren Legierungen.
  • Der Rahmen 102 umfasst eine Die-Befestigungsfläche 112, die so konfiguriert ist, dass sie mit einem Halbleiterdie 104 zusammenpasst und eine Reihe von Kontaktstrukturen um den Halbleiterdie 104 herum aufnimmt. Gemäß einer Ausführungsform ist die Die-Befestigungsfläche 112 eine im Wesentlichen planare Oberfläche. Insbesondere ist die Die-Befestigungsfläche 112 eine im Wesentlichen planare Oberfläche mit einer größeren Fläche als der räumliche Fußabdruck des Halbleiterdies 104. Wenn der Halbleiterdie 104 in der dargestellten Weise auf die Die-Befestigungsfläche 112 montiert wird, bietet die Die-Befestigungsfläche 112 eine laterale Plattform, die koplanar mit der Grenzfläche des Halbleiterdies 104 ist und den Halbleiterdie 104 in jeder Richtung vollständig umgibt, z.B. wie in 2 dargestellt. Gemäß einer Ausführungsform ist der Rahmen 102 eine Struktur mit im Wesentlichen gleichmäßiger Dicke. Dies bedeutet, dass ein Abstand zwischen den gegenüberliegenden Ober- und Unterseiten des Rahmens 102 über eine gesamte Fläche des Rahmens 102 im Wesentlichen konstant bleibt. Einer Darstellung zufolge ist der Rahmen 102 eine im Wesentlichen flache Struktur. Das bedeutet, dass die Die-Befestigungsfläche 112 und eine rückseitige Fläche 113, die der Die-Befestigungsfläche 112 gegenüberliegt, im Wesentlichen ebene Flächen sind, die über einen gesamten Bereich des Rahmens 102 parallel zueinander verlaufen. In einer anderen Ausführungsform kann der Rahmen 102 Kurven oder Biegungen enthalten.
  • Der Halbleiterdie 104 enthält einen ersten Anschluss 114, der auf einer Rückfläche 116 des Halbleiterdies 104 angeordnet ist, und einen zweiten Anschluss 118, der auf einer Hauptfläche 120 des Halbleiterdies 104 angeordnet ist, die der Rückfläche 116 gegenüberliegt. Jeder der ersten und zweiten Anschlüsse 114, 118 kann durch elektrisch leitende Bondkontaktstellen realisiert werden, die jeweils koplanar oder im Wesentlichen nahezu koplanar mit der Haupt- bzw. Rückfläche 120, 116 sind.
  • Der Halbleiterdie 104 wird so auf der Die-Befestigungsfläche 112 montiert, dass der erste Anschluss 118 dem leitenden Rahmen 102 zugewandt und elektrisch mit diesem verbunden ist. Diese elektrische Verbindung kann durch ein leitfähiges Die-Befestigungsmaterial wie Lot, Sinter, leitfähiger Klebstoff usw. hergestellt werden, das zwischen dem zweiten Anschluss 118 und der Die-Befestigungsfläche 112 vorgesehen ist.
  • Im Allgemeinen kann der Halbleiterdie 104 eine Vielzahl von Bauelement-Konfigurationen aufweisen. Zu diesen Konfigurationen gehören diskrete Bauelement-Konfigurationen wie z.B. ein MOSFET (Metal Oxide Semiconductor Field Effect Transistor), ein IGBT (Insulated Gate Bipolar Transistor), ein JFET (Junction Field Effect Transistor), eine Diode usw. Diese Konfigurationen umfassen zusätzlich integrierte Schaltungskonfigurationen wie Verstärker, Controller, Prozessoren usw. Darüber hinaus kann der Halbleiterdie 104 aus einer Vielzahl von Halbleitermaterialien bestehen. Zu diesen Halbleitermaterialien gehören Typ-IV-Halbleiter, z.B. Silizium, Siliziumgermanium, Siliziumkarbid usw., und Typ-III-V-Halbleiter, z.B. Galliumnitrid, Galliumarsenid usw. Der Halbleiterdie 104 kann als vertikales Bauelement konfiguriert werden, das so konfiguriert ist, dass es einen Stromfluss zwischen einander gegenüberliegenden oberen und unteren Oberflächen steuert, oder als laterales Bauelement, das so konfiguriert ist, dass es einen Stromfluss parallel zu einer oberen Hauptfläche steuert.
  • Gemäß einer Ausführungsform ist der Halbleiterdie 104 als ein diskretes Leistungsbauelement konfiguriert, das so konfiguriert ist, dass es eine wesentlich große Spannung (z.B. eine Spannung im Bereich von 100V, 500V, 1000V oder mehr) blockiert und/oder einen wesentlich großen Strom (z.B. einen Strom im Bereich von 1A, 2A, 5A oder mehr) zwischen dem ersten und dem zweiten Anschluss 114, 118 steuert. Zum Beispiel kann der Halbleiterdie 104 als Leistungs-MOSFET-Bauelement konfiguriert werden, wobei der erste und der zweite Anschluss 114, 118 jeweils dem Drain- und dem Source-Anschluss des Bauelements entsprechen oder umgekehrt. In einem anderen Beispiel ist der Halbleiterdie 104 als Leistungsdiode konfiguriert, wobei der erste und der zweite Anschluss 114 bzw. 118 den Kathoden- bzw. Anodenanschlüssen der Vorrichtung entsprechen oder umgekehrt. Wie gezeigt, kann der Halbleiterdie 104 optional einen dritten Anschluss 122 auf der Hauptoberfläche 120 enthalten. Der dritte Anschluss 122 kann einem Steueranschluss der Vorrichtung entsprechen, z.B. einem Gate-Anschluss im Falle eines MOSFET.
  • Die erste Kontaktstruktur 106 ist eine elektrisch leitende Struktur, die vom Rahmen 102 getrennt ist. Die erste Kontaktstruktur 106 ist als ein elektrischer Kontaktpunkt zum ersten Anschluss 114 über den Rahmen konfiguriert. Das heißt, der Rahmen stellt eine elektrische Verbindung zwischen dem ersten Anschluss 114 und der ersten Kontaktstruktur 106 her. Gemäß einer Ausführungsform erstreckt sich die erste Kontaktstruktur 106 vertikal bis zu einer Ebene 124 der Hauptfläche 120 des Halbleiterdies 104. Das heißt, die erste Kontaktstruktur 106 erstreckt sich vom Rahmen 102 bis zur Ebene 124 der Hauptoberfläche 120 des Halbleiterdies 104 oder darüber hinaus. Die Ebene 124 der Hauptoberfläche 120 des Halbleiterdies 104 ist eine imaginäre Ebene, die koplanar mit der Hauptoberfläche 120 des Halbleiterdies 104 ist. Indem sich die erste Kontaktstruktur 106 vertikal bis zur Ebene 124 der Hauptoberfläche 120 oder darüber hinaus erstreckt, ist sie so konfiguriert, dass sie einen elektrischen Kontaktpunkt mit den Anschlüssen einer Leiterplatte bildet, wenn die Baugruppe mit der Leiterplatte zusammengesteckt wird.
  • Gemäß einer Ausführungsform enthält die erste Kontaktstruktur 106 optional ein schmelzbares, leitfähiges Klebematerial. Ein schmelzbares leitfähiges Klebematerial ist ein leitfähiges Material, das durch eine Anregung wie Abkühlung, Trocknung, mechanischen Druck usw. aus einem verformbaren Zustand in einen ausgehärteten Zustand überführt werden kann, mit dem Ergebnis einer stabilen elektrischen und mechanischen Verbindung zwischen verbundenen Gegenständen. Beispiele für schmelzbare Klebstoffe sind Lotwerkstoffe, Sinterwerkstoffe, Leitpasten usw.
  • Gemäß einer Ausführungsform enthält die erste Kontaktstruktur 106 optional eine leitfähige Kugelstruktur, die direkt auf der Die-Befestigungsfläche 112 gebildet wird, und einen amorphen Bereich aus schmelzbarem, leitfähigem Klebstoffmaterial, der um die leitfähige Kugelstruktur 120 herum gebildet wird. Die leitfähige Kugelstruktur kann ein leitfähiges Metall, z.B. Kupfer, Gold, Silber usw., enthalten. Dieses leitende Metall kann mit einem Lotmaterial, z.B. Lot auf Zinnbasis, gemischt werden, um eine lötbare Struktur zu erhalten. Alternativ kann dieses leitende Metall ein Bereich aus im Wesentlichen reinem Metall mit einem höheren Schmelzpunkt als ein Bereich aus schmelzbarem, leitendem Klebematerial sein, um die Steifigkeit während des Aufschmelzens des schmelzbaren, leitenden Klebematerials aufrechtzuerhalten. In einer anderen Ausführungsform umfasst die erste Kontaktstruktur 106 eine Metallbolzen- oder Säulenstruktur, die von dem schmelzbaren leitfähigen Klebematerial bedeckt ist.
  • Die zweite Kontaktstruktur 108 ist eine elektrisch leitende Struktur, die auf der Hauptoberfläche 120 des Halbleiterdies 104 angeordnet ist. Konkret wird in einigen Ausführungsformen die zweite Kontaktstruktur 108 direkt auf dem zweiten Anschluss 118 gebildet. In ähnlicher Weise kann die Vorrichtung in einigen Ausführungsformen eine dritte Kontaktstruktur 126 enthalten, die direkt auf dem Steueranschluss 122 ausgebildet ist. Im Allgemeinen können die zweite und dritte Kontaktstruktur 108, 126 eine ähnliche oder identische Materialzusammensetzung wie die erste Kontaktstruktur 106 haben, wie oben diskutiert. Entsprechend einer Ausführungsform enthalten die zweite und dritte Kontaktstruktur 108, 126 ein schmelzbares leitfähiges Klebematerial, z.B. Lötmaterial, Sintermaterial, Leitpasten usw.
  • Die zweite Kontaktstruktur 108 ist als direkter elektrischer Kontaktpunkt zur zweiten Klemme 118 konfiguriert. Das heißt, die zweite Kontaktstruktur 108 kontaktiert direkt und bildet eine niederohmige Verbindung mit der zweiten Klemme 118. Ebenso ist die dritte Kontaktstruktur 126 als (direkter) elektrischer Kontaktpunkt mit dem Steueranschluss 122 konfiguriert. Gemäß einer Ausführungsform erstrecken sich die zweite und dritte Kontaktstruktur 108, 126 jeweils vertikal zu einer zweiten Ebene 127, die im Wesentlichen koplanar mit einem Ende der ersten Kontaktstruktur 126 ist. Auf diese Weise kann die rahmenmontierte Halbleiterdie (104)-Baugruppe 100 mit einer planaren Leiterplatte verbunden werden, wobei jede der ersten, zweiten und dritten Kontaktstruktur 106, 108, 126 Scheitelpunkte aufweist, die die Leiterplatte kontaktieren und mit ihr eine Schnittstelle bilden. In anderen Ausführungsformen kann die zweite Ebene 127, die im wesentlichen koplanar mit einem Ende der ersten Kontaktstruktur 126 ist, von der zweiten und dritten Kontaktstruktur 106, 108 versetzt sein. Dies ermöglicht es den äußeren Kontakten des Bauelements, Kräfte während der Komponentenplatzierung zu absorbieren, und mindert die Möglichkeit einer Beschädigung des Halbleiterdies 104. In diesem Fall kann die elektrische Verbindung mit der zweiten und dritten Kontaktstruktur 106, 108 mit zusätzlichem Schmelzkleber und/oder durch geeignetes Aufschmelzen des Materials der ersten Kontaktstruktur 126 hergestellt werden.
  • Die elektrische Isolationsstruktur 110 ist so konfiguriert, dass sie die erste Kontaktstruktur 106 von den anderen Anschlüssen der Baugruppe, d.h. in diesem Beispiel vom zweiten Anschluss 118 und vom Steueranschluss 126, elektrisch isoliert. Die elektrische Isolationsstruktur 110 ist zumindest in dem seitlichen Raum zwischen der ersten Kontaktstruktur 106 und dem Halbleiterdie 104 ausgebildet und enthält ein elektrisch isolierendes Material. Wie die im Folgenden zu beschreibenden Ausführungsformen zeigen werden, kann die elektrische Isolationsstruktur 110 mit einer Vielzahl unterschiedlicher Isolatormaterialien und - strukturen realisiert werden. Beispiele für Isolatormaterialien sind Epoxidharze, Lötstoppmaterialien (z.B. flüssige fotobildfähige Lötstoppmasken (LPSM oder LPI) und fotobildfähige Trockenfilm-Lötstoppmasken (DFSM)), Polymere (z.B. Parylen), Formmassen (z.B. duroplastische Harze oder Kunststoffe) usw. Für den Fall, dass die elektrische Isolationsstruktur 100 ein Lötstopplackmaterial enthält, kann das Lötstopplackmaterial ein organisches Polymer wie z.B. ein Epoxid- oder Imidmaterial sein. Darüber hinaus kann das Lötstopplackmaterial Füllstoffe enthalten, die den Ausdehnungskoeffizienten des Materials verringern und eine engere Anpassung an den des Halbleiterdies 104 und/oder des Rahmens 102 ermöglichen. Zusätzlich oder alternativ kann das lötbeständige Material ein Pigment enthalten, um dem Material Farbe hinzuzufügen und den Kontrast des Materials in Bezug auf die leitenden Kontakte zu verbessern, was wiederum dazu beiträgt, dass das Material während der Herstellung mit Hilfe von Vision- oder Sichtsystemen leicht identifiziert werden kann. Das Lötstopplackmaterial kann eine dünne Schicht aus konform abgeschiedenem Material sein, z.B. in der Größenordnung von 1 µm - 100 µm dick. Für den Fall, dass die elektrische Isolationsstruktur 110 ein Formverbundmaterial enthält, kann die elektrische Isolationsstruktur 110 eine oder mehrere Schichten aus Formverbundmaterial auf einer Lötstopplackschicht enthalten.
  • Nach einer Ausführungsform liegt eine obere Fläche der elektrischen Isolationsstruktur 110 unterhalb der zweiten Ebene 127. Darüber hinaus kann sich die Oberseite der elektrischen Isolationsstruktur 110 z.B. unter der Hauptoberfläche 120 des Halbleiterdies 104 befinden, wie in 1 dargestellt.
  • Unter Bezugnahme auf 2 ist die unter Bezugnahme auf 1 beschriebene rahmenmontierte Halbleiterdie-Baugruppe 100 aus einer Draufsicht-Perspektive dargestellt. Wie zu sehen ist, hat die Die-Befestigungsfläche 112 eine größere Fläche als der mehr als flächige Fußabdruck oder die Grundfläche des Halbleiterdies 104, so dass sich Teile der Die-Befestigungsfläche 112 in jeder Richtung seitlich über den Halbleiterdie 104 hinaus erstrecken. Wie zu sehen ist, enthält die Baugruppe 100 mehrere diskrete elektrische Kontaktpunkte zum ersten Anschluss 114, wobei jeder dieser elektrischen Kontaktpunkte durch die elektrische Isolationsstruktur 110 vom Halbleiterdie 104 elektrisch isoliert ist. In der dargestellten Ausführung sind die ersten Kontaktstrukturen 106 in einem Muster angeordnet, das den Halbleiterdie 104 umgibt. Paare der ersten Kontaktstrukturen 106 sind seitlich auf gegenüberliegenden Seiten des Halbleiterdies 104 angeordnet. In einer anderen Ausführungsform (nicht abgebildet) können die ersten Kontaktstrukturen 106 auf einer oder mehreren Seiten des Halbleiterdies 104 angeordnet sein, jedoch weniger als alle Seiten, wodurch ein platzsparendes Layout entsteht.
  • Unter Bezugnahme auf 3 ist eine Implementierung der rahmenmontierten Halbleiterdie-Baugruppe 100, die unter Bezugnahme auf 1-2 beschrieben wird, entsprechend einer Ausführungsform dargestellt. In dieser Ausführungsform ist der Rahmen 102 als ein im Wesentlichen flaches und gleichmäßig dickes Metallstück konfiguriert. Die erste Kontaktstruktur 106 ist als eine elektrische Verbindungsstruktur konfiguriert. Zum Beispiel kann die erste Kontaktstruktur 106 Verbindungsstrukturen wie Lötkugeln, Bolzenhöcker usw. enthalten. Nach einer Ausführungsform enthält die erste Kontaktstruktur 104 eine Lotkugel 128, die einen Kern aus leitfähigem Metall, wie Gold, Kupfer, Zinn usw. und Legierungen davon, und einen Bereich aus Lotmaterial 130 (z.B. Lot auf Zinn- oder Bleibasis), der den Metallkern bedeckt, umfassen kann. Die zweite und dritte Kontaktstruktur 108, 126 umfassen ähnlich konfigurierte Lotkugeln 128 und Bereiche aus Lötmaterial 130. In einer anderen Ausführungsform sind die zweite und dritte Kontaktstruktur 108, 126 ausschließlich aus Lotmaterial gebildet.
  • In der Ausführungsform von 3 enthält die elektrische Isolationsstruktur 110 eine erste Schicht 134 aus Lötstopplackmaterial, die auf der Die-Befestigungsfläche 112 neben dem Halbleiterdie 104 ausgebildet ist. Die erste Schicht 134 aus Lötstopplackmaterial kann eine Vielzahl von Lötstopplackmaterialien enthalten, wie z.B. Epoxyflüssigkeit, flüssige fotobildbearbeitbare Lötstoppmasken (LPSM oder LPI) und fotobildbearbeitbare Trockenfilm-Lötstoppmasken (DFSM). Optional kann die elektrische Isolationsstruktur 110 zusätzlich elektrisch isolierendes Formmaterial enthalten. Insbesondere, wie in 3 gezeigt, enthält die rahmenmontierte Halbleiterdie-Baugruppe 100 einen Verkapselungskörper 132 aus elektrisch isolierendem Formmaterial. Der Verkapselungskörper 132 sorgt für eine zusätzliche elektrische Isolierung zwischen der ersten leitenden Kontaktstruktur 106 und dem Halbleiterdie 104 und kann eine Schutzstruktur bilden. Im Allgemeinen kann das Formmaterial des Verkapselungskörpers 132 eine Vielzahl von Formverbindungen wie Epoxidharze, duroplastische Kunststoffe usw. enthalten. Der Verkapselungskörper 132 kapselt den Halbleiterdie 104 ein. Das heißt, der Verkapselungskörper 132 bildet eine vollständige Schutzstruktur, die alle Bereiche des Halbleiterdies abdeckt, mit Ausnahme der Bereiche, die die zweite und dritte Kontaktstruktur 108, 126 enthalten. Zusätzlich umgibt der Verkapselungskörper 132 teilweise die erste, zweite und dritte Kontaktstruktur 106, 108 und 126. Der Verkapselungskörper 132 umfasst eine im Wesentlichen planare obere Fläche 133, die der Die-Befestigungsfläche 112 gegenüberliegt. Diese obere Fläche 133 kann im Wesentlichen parallel zur Die-Befestigungsfläche 112 und/oder zur Hauptfläche 120 des Halbleiterdies 104 sein. Die ersten, zweiten und dritten Kontaktstrukturen 106, 108 und 126 ragen von der oberen Oberfläche 133 des Verkapselungskörpers 132 so vor, dass das Lötmaterial dieser Strukturen von der planaren oberen Oberfläche 133 freiliegt. Dementsprechend sind die ersten, zweiten und dritten Kontaktstrukturen 106, 108 und 126 als elektrische Kontaktpunkte zum ersten Anschluss 114, zum zweiten Anschluss 118 bzw. zum Steueranschluss für einen Face-down-Steckvorgang mit einer Leiterplatte 200 konfiguriert, wie in 3B dargestellt.
  • Unter Bezugnahme auf 4 sind Ober- und Unterseite der rahmenmontierten Halbleiterdie-Baugruppe 100 von 3 dargestellt. Wie in 4A zu sehen ist, enthält die rahmenmontierte Halbleiterdie-Baugruppe 100 mehrere der ersten Kontaktstrukturen 106, die aus dem Verkapselungskörper 132 hervorstehen. Jede dieser ersten Kontaktstrukturen 106 bietet einen separaten parallelen Kanal für den Anschluss an den ersten Anschluss 114. Infolgedessen wird der elektrische und thermische Widerstand der Verbindung zum ersten Anschluss 114 reduziert. Zusätzlich kann eine große Verbindungsfläche zum zweiten Anschluss 118 des Halbleiterdies 104 durch das Zusammenführen mehrerer Lötkugeln durch Lötmaterial bereitgestellt werden.
  • Unter Bezugnahme auf 5 ist ein Verfahren zur Herstellung der in 3 und 4 beschriebenen rahmenmontierten Halbleiterdie-Baugruppe 100 entsprechend einer Ausführungsform dargestellt.
  • Wie in Prozessschritt 1000 gezeigt, wird der leitende Rahmen 102 bereitgestellt. Im Allgemeinen kann der leitende Rahmen 102 durch eine elektrisch leitende und im Wesentlichen gleichmäßige Dickenstruktur bereitgestellt werden. In einem Beispiel wird der leitende Rahmen 102 aus einer im Wesentlichen flachen und ungestörten Platte aus Metall wie Kupfer, Aluminium, deren Legierungen usw. hergestellt. In einem anderen Beispiel wird der leitende Rahmen 102 aus einer Leadframe-Struktur aus Metall, wie z.B. Kupfer, Aluminium, deren Legierungen usw., hergestellt, die mit Öffnungen und Holm- oder Verbindungsstangenmerkmalen vorstrukturiert ist, die mehrere Stellen für die Befestigung definieren. In beiden Fällen kann die Metallstruktur vor, während oder nach jedem der hier beschriebenen Verarbeitungsschritte in einzelne Rahmen 102 vereinzelt werden. Nachdem der Rahmen 102 bereitgestellt wurde, wird die erste Schicht 134 aus Lötstopplackmaterial auf der Die-Befestigungsfläche 112 gebildet. Die erste Schicht 134 aus Lötstopplackmaterial kann z.B. durch Siebdruck- oder Spritztechnik gebildet werden. Die erste Schicht 134 aus Lötstopplackmaterial ist so strukturiert, dass sie erste und zweite Öffnungen 136, 138 enthält, die die Diebefestigungsfläche 112 freilegen.
  • Wie in Prozessschritt 1002 gezeigt, wird in der ersten und zweiten Öffnung 136, 138 ein leitfähiges Klebematerial 140 gebildet. Im Allgemeinen kann das leitfähige Klebematerial 140 eine Vielzahl von Klebstoffen zur Befestigung des Dies enthalten, z.B. Lot, Sinter, leitfähiger Klebstoff, leitfähiges Klebeband usw.
  • Wie in Prozessschritt 1004 gezeigt, wird der Halbleiterdie 104 durch das in der zweiten Öffnung 138 gebildete leitfähige Klebematerial 140 am Rahmen 102 befestigt. Diese Befestigung bildet eine mechanische Verbindung zwischen dem Halbleiterdie 104 und dem Rahmen 102 und bildet die elektrische Verbindung zwischen dem ersten Anschluss 114 und dem Rahmen 102. Das Befestigungsverfahren kann die Anwendung von Wärme (z.B. im Falle von Löten oder Sinter-Reflow) oder mechanischen Druck (z.B. im Falle von Klebstoff oder Klebeband) beinhalten.
  • Wie in Prozessschritt 1006 gezeigt, werden Lotkugeln 128 auf dem leitfähigen Klebematerial 140 in den ersten Öffnungen 136 und auf der Hauptoberfläche 120 des Halbleiterdies 104 gebildet. Dies kann z.B. durch bekannte Bumping-Techniken erfolgen.
  • Wie in Prozessschritt 1008 gezeigt, wird das Lotmaterial 130 auf den Lothöckern 128 gebildet. Dies kann z.B. mit einer Wellenlöttechnik erfolgen. Bei dieser Technik wird das Lotmaterial 130 auf eine Schmelztemperatur erhitzt und in flüssigem Zustand aufgetragen. Das verflüssigte Lotmaterial 130 kann z.B. mit einer Pumpe an den gewünschten Stellen geformt werden.
  • Wie in Prozessschritt 1010 gezeigt, wird der Verkapselungskörper 132 gebildet. Der Verkapselungskörper 132 kann mit verschiedenen Spritzgießverfahren wie Formpressen, Transfer-Molding usw. geformt werden. Bei diesen Techniken wird die Baugruppe mit dem Rahmen 102, dem Halbleiterdie 104 und den Löthöckern 128 in einen Formhohlraum gelegt und eine verflüssigte Formmasse (z.B. ein duroplastischer Kunststoff oder Epoxid) in den Hohlraum eingespritzt. Die verflüssigte Formmasse füllt den Hohlraum aus, bis die Hauptoberfläche 120 des Halbleiterdies 104 mit der Formmasse bedeckt ist. Nach einer Technik wird dieser Formvorgang so gesteuert, dass die obere Fläche 133 des Verkapselungskörpers 132 mit der ersten und zweiten Kontaktstruktur 106, 108 gebildet wird, wobei jeweils beide von der oberen Fläche 133 des Verkapselungskörpers 132 freigelegt werden. Das heißt, unmittelbar nach Beendigung des Formprozesses werden die erste und zweite Kontaktstruktur 106, 108 von der oberen Oberfläche 133 des Einkapselungskörpers 132 freigelegt, so dass keine weiteren Planarisierungsschritte erforderlich sind, um die erste und zweite Kontaktstruktur 106, 108 freizulegen. Der Verkapselungskörper 132 kann auf diese Weise geformt werden, indem der Formhohlraum speziell zugeschnitten wird und/oder indem die Einspritzung so gesteuert wird, dass der Formhohlraum teilweise gefüllt wird.
  • Unter Bezugnahme auf 6 ist ein Beispiel für eine Parallelverarbeitungstechnik zur Herstellung der in 3 und 4 beschriebenen rahmenmontierten Halbleiterdie-Baugruppe 100 entsprechend einer Ausführungsform dargestellt.
  • Wie in Prozessschritt 1100 gezeigt, wird eine große Platte mit mehreren Die-Baugruppen vorbereitet. Jede Die-Baugruppe hat die in Prozessschritt 1006 erhaltene Konfiguration. Wie in Prozessschritt 1102 gezeigt, wird das Lötmaterial 130 auf den Lötkugeln 128 für jede Die-Baugruppe gebildet. Dies kann nach der in Prozessschritt 1008 beschriebenen Technik erfolgen. Wie in Verfahrensschritt 1104 gezeigt, wird ein Formverfahren durchgeführt, um den Verkapselungskörper 132 für jede Die-Baugruppe zu bilden. Dies kann durch Ausführen der in Verfahrensschritt 1010 beschriebenen Spritzgießtechniken erfolgen, wobei die Platte und/oder mehrere Halbleiterdies 102 in einem Formhohlraum angeordnet werden. Nachdem die Formmasse abgekühlt und ausgehärtet ist, wird ein Sägeprozess durchgeführt, um einzelne Bauelemente aus der Rahmenbaugruppe zu vereinzeln. Während dieses Prozesses werden die Formmasse und das Rahmenmaterial geschnitten, um jede Komponente vom Rahmen zu trennen. Dieser Trennvorgang kann Techniken wie z.B. mechanisches Sägen oder Laserablation umfassen. Bei diesem Trennverfahren wird der Verkapselungskörper 132 geschnitten und der Rahmen 102 für jedes Gerät geformt.
  • In einer Variation der unter Bezugnahme auf 7 beschriebenen Ausführung enthält der Bereich zwischen den beiden Halbleiterdies 104 eine größere Lotkugel 128 (im Vergleich zu den anderen Lotkugeln 128), und das Lotmaterial 130 wird über dieser größeren Lotkugel 128 gebildet. Diese größere Lotkugel 128 wird während des oben beschriebenen Trennprozesses geschnitten. Die geschnittene Lotkugel 128 bietet eine LTI-Funktion (Lead Tip Inspection), die vor allem beim Auflöten des Bauteils auf PCB vorteilhaft sein kann.
  • Bezugnehmend auf 7, wird eine beispielhafte Technik zur Bildung der ersten Kontaktstruktur 106 gemäß einer Ausführungsform beschrieben. In dieser Figur wird zur Veranschaulichung die erste Schicht 134 aus Lötstopplackmaterial weggelassen. Wie in Prozessschritt 1200 gezeigt, wird eine Vielzahl der Lotkugeln 128 auf dem Rahmen 102 um den Halbleiterdie 104 herum gebildet. Zusätzlich werden die Lotkugeln 128 auf dem zweiten Anschluss 118 und dem Steueranschluss 122 gebildet. Wie in Prozessschritt 1202 gezeigt, wird das Lotmaterial 130 auf den Lotkugeln 128 gebildet. Der Abstand zwischen unmittelbar benachbarten Lotkugeln 128 wird so gewählt, dass eine einzelne Knotenverbindung durch das Lotmaterial 130 gebildet wird. Das heißt, dass die Lotkugeln 128 so voneinander beabstandet sind, dass ein monolithischer Bereich des Lotmaterials 130 intakt bleibt. Wie in Prozessschritt 1204 gezeigt, wird der Rahmen 1204 an einer Stelle geschnitten, die sich zwischen einer Gruppe von Lotkugeln 128 befindet, die vom Lotmaterial 130 bedeckt sind.
  • Unter Bezugnahme auf 8 werden zwei verschiedene Techniken zur Bildung der ersten Kontaktstruktur 106 gezeigt. Nach der in 8A gezeigten Technik wird die erste Schicht 134 aus Lötstopplackmaterial so strukturiert, dass die ersten Öffnungen 136 etwa die Größe einer Kupferkugel 128 haben. Anschließend wird jede der ersten Öffnungen 136 vollständig mit dem leitfähigen Klebematerial 140 gefüllt. Anschließend wird das Lotmaterial 130 auf die Kugeln 128 aufgetragen. Gemäß der in 8B gezeigten Technik wird die erste Schicht 134 aus Lötstopplackmaterial so strukturiert, dass die ersten Öffnungen 136 ungefähr die Größe von mindestens zwei der Kugeln 128 haben. Die ersten Öffnungen 136 sind teilweise mit Bereichen des leitfähigen Klebematerials 140 gefüllt. Anschließend werden die Kugeln 128 auf dem leitfähigen Klebematerial 140 gebildet. Anschließend wird das Lötmaterial 130 auf den Kugeln 128 gebildet. Durch die größeren Öffnungen gelangt ein Teil des Lotmaterials 130 auf die Oberfläche des Rahmens 102.
  • Gemäß 9 wird die rahmenmontierte Halbleiter-Die-Baugruppe 100 mit einem anderen Element zusammengefügt, um ein diskretes gehäustes Halbleiterbauelement gemäß zwei verschiedenen Ausführungsformen zu erhalten.
  • In der Ausführungsform von 9A enthält das Halbleiterbauelement ferner einen Leadframe 300, der mit der ersten, zweiten und dritten Kontaktstruktur 106, 108, 126 an der oberen Oberfläche 133 des Verkapselungskörpers 132 gepaart oder verbunden ist. In dieser Ausführungsform enthält der Leadframe 300 erste und zweite Anschlussflächen 302, 304, die voneinander beabstandet sind, und eine Steueranschlussfläche 306. Die Struktur des Leadframe 300 ist in die rahmenmontierte Halbleiterdie-Baugruppe 100 integriert oder daran befestigt, so dass das erste Anschlusspad 302, das zweite Anschlusspad 304 und das Steueranschlusspad 306 jeweils mit der ersten, zweiten und dritten Kontaktstruktur 106, 108, 126 elektrisch verbunden sind. In einem Beispiel wird diese Anordnung erhalten, indem zunächst der Leiterrahmen 300 und die Baugruppe vor dem Gießen angebracht werden, z.B. wie in Verfahrensschritt 1008 vorbereitet, und anschließend das Gießen wie in Verfahrensschritt 1010 beschrieben durchgeführt wird. In einem anderen Beispiel wird diese Anordnung erhalten, indem zuerst das Gießverfahren, z.B. wie in Verfahrensschritt 1010 durchgeführt wird, und anschließend der Leadframe 300 an der oberen Fläche 133 des Einkapselungskörpers 132 befestigt wird.
  • In der Ausführungsform von 9B enthält das Halbleiterbauelement ferner eine Leiterplatte 400, die mit der ersten, zweiten und dritten Kontaktstruktur 106, 108, 126 an der oberen Fläche 133 des Verkapselungskörpers 132 gepaart oder verbunden ist. Die Leiterplatte 400 kann eine oder mehrere Metallisierungsschichten (z.B. Kupfer) und ein elektrisch isolierendes Substrat enthalten. Das Substrat kann typische PCB-Isoliermaterialien enthalten, z.B. vorimprägnierte Verbundfasern wie FR-4. In dieser Ausführungsform enthält die Leiterplatte 400 erste und zweite voneinander beabstandete Anschlusspads 402, 404 und ein Steueranschlusspad 406. Jeder dieser Anschlusspads 402, 404 und 406 ist durch das Substratmaterial elektrisch voneinander isoliert und kann durch in der Leiterplatte 400 gebildete Leiterbahnen zu anderen elektrischen Kontaktpunkten geführt werden. Darüber hinaus können, wie gezeigt, diese Anschlusspads 402, 404 und 406 mit entsprechenden Pads auf einer gegenüberliegenden Seite der Leiterplatte verbunden werden, wodurch eine E/A-Schnittstelle für ein verpacktes Bauelement bereitgestellt wird.
  • Die Leiterplatte 400 ist in die rahmenmontierte Halbleiterdie-Baugruppe 100 integriert oder daran befestigt, so dass der erste Anschlusspad 402, der zweite Anschlusspad 404 und der Steueranschlusspad 406 jeweils elektrisch mit der ersten, zweiten und dritten Kontaktstruktur 106, 108, 126 verbunden sind. In einem Beispiel wird diese Anordnung erhalten, indem zunächst die Leiterplatte 400 an einer Baugruppe vor dem Gießen angebracht wird, z.B. wie in Verfahrensschritt 1008 vorbereitet, und anschließend das Gießverfahren wie in Verfahrensschritt 1010 beschrieben durchgeführt wird. In einem anderen Beispiel wird diese Anordnung erhalten, indem zuerst der Gießprozess, z.B. wie in Prozessschritt 1010 durchgeführt wird, und anschließend die Leiterplatte 400 an der oberen Fläche 133 des Verkapselungskörpers 132 befestigt wird.
  • Unter Bezugnahme auf 10 ist eine Technik zum Formen des Halbleiterbauelements aus 9B dargestellt, entsprechend einer Ausführungsform.
  • Wie in Prozessschritt 1300 gezeigt, wird zunächst die Leiterplatte 400 bereitgestellt. Anschließend wird im Prozessschritt 1302 ein leitfähiger Klebstoff (z.B. Lot) auf dem zweiten Anschlusspad 404 und dem Steueranschlusspad 406 gebildet. Dies kann z.B. durch eine Schablonendrucktechnik erfolgen. Anschließend wird, wie in Prozessschritt 1304 gezeigt, der Halbleiterdie 104 auf der Leiterplatte 400 befestigt, wodurch eine mechanische und elektrische Verbindung zwischen dem zweiten Anschlusspad 404 und dem Steueranschlusspad 406 und den Anschlüssen des Halbleiterdies hergestellt wird. Dies kann z.B. durch Aufschmelzen von Lötmaterial erfolgen. Anschließend werden, wie im Prozessschritt 1306 gezeigt, auf dem ersten Anschlusspad 402 der Leiterplatte 400 z.B. durch einen Bump-Bonding-Prozess Löthöcker gebildet.
  • In der Zwischenzeit stellen die Prozessschritte 1308 und 1310 eine Vorbereitung des Rahmens 102 dar, die gleichzeitig mit den Prozessschritten 1300 - 1306 durchgeführt werden kann. Wie in Prozessschritt 1308 gezeigt, wird der Rahmen 102 bereitgestellt. Wie in Verfahrensschritt 1310 gezeigt, werden auf dem Rahmen 102 Bereiche aus leitfähigem Klebstoff (z.B. Lot) gebildet. Dies kann z.B. durch eine Schablonendrucktechnik erfolgen. Wie in Prozessschritt 1312 gezeigt, wird die in Prozessschritt 1306 erstellte Baugruppe mit der in Prozessschritt 1310 erstellten Baugruppe kombiniert. Bei dieser Technik wird der Leitkleber des Rahmens 102 auf die Lotkugeln der Leiterplatte 400 geklebt. Zur Bildung stabiler Verbindungen kann ein Reflow-Lötschritt durchgeführt werden. Bei dieser Baugruppe werden die ersten Kontaktstrukturen 106 durch die auf der Leiterplatte 400 aufgebrachten Lotkugeln und den auf dem Rahmen 102 gebildeten leitfähigen Klebstoff bereitgestellt, und die zweiten Kontaktstrukturen 108 werden ausschließlich durch den auf dem Rahmen 102 gebildeten leitfähigen Klebstoff bereitgestellt.
  • Wie in Verfahrensschritt 1314 gezeigt, wird ein Formverfahren durchgeführt, um den Verkapselungskörper 132 zu bilden. Der Formvorgang füllt einen Raum zwischen der Leiterplatte und dem leitenden Rahmen 102 mit einer elektrisch isolierenden Formmasse.
  • Unter Bezugnahme auf 11 ist eine optionale Technik zur Montage einer diskreten Komponente 412 direkt auf der rahmenmontierten Halbleiterdie-Baugruppe 100 von 9B entsprechend einer Ausführungsform dargestellt. Wie in Prozessschritt 1400 gezeigt, wird die rahmenmontierte Halbleiterdie-Baugruppe 100, die mit der Leiterplatte 400 verbunden ist, bereitgestellt. Anschließend wird, wie in Prozessschritt 1402 gezeigt, ein Ausschnitt 410 in den Rahmenteil der rahmenmontierten Halbleiterdie-Baugruppe 100 geformt. Dies kann z.B. durch ein mechanisches Sägeverfahren erfolgen. Der Ausschnitt 410 wird geformt, um einen Abschnitt des Rahmens 102 elektrisch zu isolieren, der leitend mit der ersten Kontaktstruktur 106 verbunden ist. Das heißt, der Ausschnitt 410 entfernt die elektrische Verbindung zwischen dem ersten Anschluss 114 und einem Abschnitt des Rahmens 102, der direkt mit der ersten Kontaktstruktur 106 in Kontakt steht. Anschließend wird, wie in Prozessschritt 1404 gezeigt, ein weiteres elektronisches Bauteil 412 auf den Rahmen 102 montiert. Wie gezeigt, hat die elektronische Komponente 412 zwei Bondkontaktflecken, wobei ein Bondkontaktfleck elektrisch mit dem isolierten Abschnitt des Rahmens 102 und der andere Bondkontaktfleck elektrisch mit dem übrigen Abschnitt des Rahmens 102 verbunden ist. Infolgedessen ist die elektronische Komponente 412 in Reihe zwischen dem ersten Anschluss 114 und der ersten Kontaktstruktur 106 montiert.
  • Im Allgemeinen kann die elektronische Komponente 412 eine Vielzahl von Bauelementkonfigurationen haben. Zum Beispiel kann das elektronische Bauelement 412 ein passives Bauelement sein, wie z.B. ein Widerstand oder eine Induktivität, das dazu verwendet wird, einen Widerstand oder eine Induktivität in den Lastpfad des Bauelements einzubringen, um die Leistung in Bezug auf Schaltgeschwindigkeit, Verlustleistung usw. zu verbessern. Alternativ kann die elektronische Komponente 412 eine aktive Komponente sein, die so konfiguriert ist, dass sie eine separate Funktion ausführt.
  • Unter Bezugnahme auf 12 ist eine Implementierung der unter Bezugnahme auf 1-2 beschriebenen rahmenmontierten Halbleiterdie-Baugruppe 100 entsprechend einer Ausführungsform dargestellt. In dieser Ausführungsform ist der Rahmen 102 als ein im Wesentlichen flaches Metallstück mit gleichmäßiger Dicke konfiguriert. In dieser Ausführungsform umfassen die ersten Kontaktstrukturen 106 eine Vielzahl von leitfähigen Bondkugeln 142, die direkt auf der Die-Befestigungsfläche 112 des Rahmens 102 ausgebildet sind. Die leitfähigen Bondkugeln 142 können ein leitfähiges Metall wie Kupfer, Gold, Silber usw. enthalten. Die ersten Kontaktstrukturen 106 enthalten zusätzlich ein Lotmaterial 144, z.B. Lot auf Zinn- oder Bleibasis, das die leitenden Bondkugeln 142 bedeckt. In einer Ausführungsform werden die zweite und dritte Kontaktstruktur 108, 126 ausschließlich durch das Lötmaterial 144 bereitgestellt.
  • Die elektrische Isolationsstruktur 110 dieser rahmenmontierten Halbleiterdie-Baugruppe 100 wird durch eine Schicht oder Schichten aus lotresistentem Material bereitgestellt, die direkt auf der Die-Befestigungsfläche 112 mindestens im seitlichen Bereich zwischen der ersten Kontaktstruktur 106 und dem Halbleiterdie 104 gebildet werden. Zu den beispielhaften lötbeständigen Materialien gehören Epoxidflüssigkeiten, flüssige fotobildfähige Lötmasken (LPSM oder LPI) und fotobildfähige Trockenfilm-Lötmasken (DFSM). Das lötbeständige Material kann nicht nur auf dem Rahmen 102 gebildet werden, sondern auch so geformt werden, dass es den Halbleiterdie 104 konform einkapselt und somit Isolierung und Schutz bietet. In einigen Ausführungen wird das lötbeständige Material ausschließlich auf der Die-Befestigungsfläche 112 gebildet und nicht auf der rückseitigen Oberfläche 113. Diese Anordnung ermöglicht eine verbesserte Wärmeableitung. Zum Beispiel kann thermisches Schnittstellenmaterial auf einer freiliegenden rückseitigen Oberfläche 113 aufgebracht werden, so dass ein zusätzlicher Kühlkörper für eine verbesserte Wärmeableitung angebracht werden kann.
  • Einer Ausführungsform zufolge enthält die rahmenmontierte Halbleiterdie-Baugruppe 100 einen Turm 146, der im seitlichen Raum zwischen dem Halbleiterdie 104 und der ersten Kontaktstruktur 106 angeordnet ist. Der Turm 146 ist eine elektrisch isolierende Struktur, die nicht zur elektrischen Funktionalität der rahmenmontierten Halbleiterdie-Baugruppe 100 beiträgt. Stattdessen ist der Turm 146 so konfiguriert, dass er eine feste vertikale Trennung zwischen der Hauptoberfläche 120 des Halbleiterdies 104 und der oberen Oberfläche der Leiterplatte 200 gewährleistet, wenn die rahmenmontierte Halbleiterdie-Baugruppe 100 mit der Leiterplatte 200 verbunden wird, wie in 12B dargestellt. Der Turm 146 bietet eine mechanische Unterstützung, die verhindert, dass der Halbleiterdie 104 zu nahe an die Leiterplatte 200 herankommt, z.B. während des Aufschmelzens des Lötmaterials. Zu diesem Zweck kann der Turm 146 ein elektrisch isolierendes Material enthalten, das die Steifigkeit während der Reflow-Temperaturen des Lötmittels aufrechterhält, z.B. bei Temperaturen über 300°C, 400°C, 500°C usw. In einer bestimmten Ausführung enthält der Turm 146 ein Lötstopplackmaterial. Dieses Lötstopplackmaterial kann das gleiche Material wie die elektrische Isolationsstruktur 110 sein.
  • In einer bestimmten Ausführung ist der Turm 146 eine pyramidenförmige Struktur aus mehreren Lagen Lötstopplackmaterial, die nacheinander übereinander gestapelt sind und einen allmählich abnehmenden Bereich aufweisen, der sich von der Die-Befestigungsfläche 112 wegbewegt. Allgemeiner gesagt, kann der Turm 146 eine Vielzahl von Formen und Materialtypen aufweisen. Zum Beispiel könnte der Turm 146 einen runden oder rechteckigen Querschnitt oder eine komplexere Form haben. Einer Ausführungsform zufolge erstreckt sich der Turm 146 über die Ebene 124 der Hauptfläche 120 des Halbleiterdies 104 hinaus. In einem bestimmten Beispiel reicht ein oberes Ende des Turms 146 bis zu einer zweiten Ebene 127, die koplanar mit den oberen Oberflächen der ersten und zweiten Kontaktstruktur 106, 108 ist. Auf diese Weise bietet der Turm 146 einen Kontaktpunkt, der in direkten Kontakt mit der Leiterplatte 200 kommt, wenn die rahmenmontierte Halbleiterdie-Baugruppe 100 mit einer Leiterplatte verbunden wird, wie in 12B dargestellt.
  • Die erste Kontaktstruktur 106 kann so konfiguriert werden, dass sie eine feste vertikale Trennung zwischen der Hauptoberfläche 120 des Halbleiterdies 104 und der oberen Oberfläche der Leiterplatte 200 in ähnlicher Weise wie der oben beschriebene Turm 146 bereitstellt. In einem Beispiel für dieses Konzept sind die leitfähigen Bondkugeln 142 der ersten Kontaktstruktur 106 so konfiguriert, dass die Steifigkeit bei typischen Löttemperaturen, z.B. über 300°C, 400°C, 500°C usw., erhalten bleibt. Wenn das Lötmaterial 144 der ersten, zweiten und dritten Kontaktstruktur 106, 108 und 126 verflüssigt wird, behalten die leitenden Bondkugeln 142 auf diese Weise die Steifigkeit bei und halten den Halbleiterdie 104 in angemessenem Abstand von der Leiterplatte 200. Verschiedene Ausführungsformen der rahmenmontierten Halbleiterdie-Baugruppe 100 können entweder eine oder beide dieser ersten Kontaktstruktur (106)-Konfiguration und den Turm 146 umfassen, um diesen festen vertikalen Trennungsabstand zu gewährleisten.
  • Zu den Vorteilen der rahmenmontierten Halbleiterdie-Baugruppe 100, die unter Bezugnahme auf 12 beschrieben werden, gehört die Fähigkeit, die elektrische Isolationsstruktur 110 aus einer dünnen Schicht Lötmaterial zu bilden, die durch eine Stapelverarbeitungstechnik, wie z.B. Strahldruck, Sprühbeschichtung, Siebdruck usw., gebildet werden kann. Durch den Verzicht auf Formmasse werden während der Herstellung weniger Spannungen (z.B. durch thermische Ausdehnung des Materials) auf die Baugruppe ausgeübt. Darüber hinaus dient der Turm 146 dazu, eine Abstandshöhe zwischen dem Halbleiterdie 104 und der Leiterplatte des Endkunden zu fixieren. Dies verbessert die Zuverlässigkeit des Bauelements bei Temperaturzyklen, indem mehr Abstand zwischen dem Halbleiterdie 104 und der Leiterplatte zugelassen wird, um die CTE-Fehlanpassung (CTE = coefficient of thermal expansion) zwischen den beiden Materialien auszugleichen.
  • Unter Bezugnahme auf 13 ist ein Verfahren zur Herstellung der rahmenmontierten Halbleiterdie-Baugruppe 100, die unter Bezugnahme auf 12 beschrieben wird, entsprechend einer Ausführungsform dargestellt. Dieses Verfahren stellt eine einfache und kostengünstige Möglichkeit dar, das Bauelement mit minimalen Bearbeitungsschritten herzustellen.
  • In einem ersten Prozessschritt 1500 wird der leitfähige Rahmen 102 bereitgestellt. Dies kann nach dem zuvor beschriebenen Verfahrensschritt 1000 erfolgen. Anschließend wird mindestens auf einer Seite des Rahmens 102 eine erste Schicht 134 aus Lötstopplackmaterial gebildet. In der dargestellten Ausführungsform wird die erste Schicht 134 aus Lötstopplackmaterial an den Randseiten und einer rückseitigen Oberfläche 113 des Rahmens 102 zu einer Verkapselungsstruktur ausgebildet. Alternativ kann die erste Schicht 134 aus Lötstopplackmaterial auch ausschließlich auf der Die-Befestigungsfläche 112 gebildet werden. Die erste Schicht 134 aus Lötstopplackmaterial ist so strukturiert, dass sie eine erste und eine zweite Öffnung 136, 138 enthält, die jeweils die Die-Befestigungsfläche 112 des Rahmens 102 freilegen. Diese Anordnung der ersten Schicht 134 aus Lötstopplackmaterial kann durch eine direkte selektive Formgebungstechnik erreicht werden. Insbesondere kann eine Siebdrucktechnik durchgeführt werden, um die Bildung des ersten Lötstopplackmaterials in bestimmten Bereichen selektiv zu blockieren. In einem anderen spezifischen Beispiel kann die strukturierte erste Schicht 134 aus Lötstopplackmaterial z.B. durch Jet-Druck in bestimmten Bereichen gedruckt werden. In einer anderen Ausführungsform kann die strukturierte erste Schicht 134 aus Lötstopplackmaterial durch ein subtraktives Verfahren gebildet werden. Konkret kann die erste Schicht 134 aus Lötstopplackmaterial zunächst als Deckschicht ausgebildet werden, die den Rahmen 102 vollständig bedeckt. Anschließend werden die erste und zweite Öffnung 136, 138 durch Entfernen von Bereichen des Lötstopplackmaterials, z.B. durch Laserablation oder UV-Belichtung, gebildet.
  • In einem zweiten Prozessschritt 1502 wird der Halbleiterdie 104 auf den Rahmen 102 in der zweiten Öffnung 138 montiert und elektrisch mit diesem verbunden. Dies kann z.B. durch den zuvor beschriebenen Prozessschritt 1004 erfolgen.
  • In einem dritten Prozessschritt 1504 wird in den ersten Öffnungen 136 das Lotmaterial 144 gebildet. Dies kann z.B. durch Aufbringen des Lotmaterials 144 in verflüssigtem Zustand, z.B. durch eine Schablonen- oder Strahltechnik, erfolgen. Bei dieser Version der Vorrichtung werden die ersten, zweiten und dritten Kontaktstrukturen 106, 108 und 126 ausschließlich aus Lotmaterial gebildet.
  • Unter Bezugnahme auf 14 ist ein Verfahren zur Herstellung der unter Bezugnahme auf 12 beschriebenen rahmenmontierten Halbleiterdie-Baugruppe 100 nach einer Ausführungsform dargestellt. Dieses Verfahren bildet Lötstopplackmaterial auf der Hauptoberfläche 120 des Halbleiterdies 104 zwischen der zweiten und dritten Kontaktstruktur 108, 126. Dies kann vorteilhaft sein, um einen elektrischen Kurzschluss der Anschlüsse zu verhindern und/oder den Schutz der Vorrichtung zu verbessern.
  • In einem ersten Verfahrensschritt 1600 wird der leitende Rahmen 102 bereitgestellt und die erste Schicht 134 aus Lötstopplackmaterial mit der ersten und zweiten Öffnung 136, 138 versehen. Dies kann z.B. nach dem zuvor beschriebenen Prozessschritt 1000 erfolgen.
  • In einem zweiten Prozessschritt 1602 wird der Halbleiterdie 104 auf den Rahmen 102 in der zweiten Öffnung 138 montiert und elektrisch mit diesem verbunden. Dies kann z.B. nach dem zuvor beschriebenen Prozessschritt 1004 erfolgen.
  • In einem dritten Prozessschritt 1604 wird in den ersten Öffnungen 136 das Lotmaterial 144 gebildet. Dies kann durch Aufbringen des Lotmaterials in verflüssigtem Zustand, z.B. durch Schablonen- oder Strahltechnik, erfolgen.
  • In einem vierten Verfahrensschritt 1606 wird eine zweite Schicht 148 aus lötbeständigem, lötabweisendem oder lötresistentem Material gebildet. Die zweite Schicht 148 aus lötbeständigem Material kann nach jeder der Techniken zur Bildung der ersten Schicht 134 aus lötbeständigem Material in den zuvor beschriebenen Ausführungsformen gebildet werden. Die zweite Schicht aus lötbeständigem Material 148 wird an den Randseiten und der Hauptoberfläche 120 des Halbleiterdies 104 gebildet. Optional kann die zweite Schicht aus lötbeständigem Material 148 an den Randseiten und einer Rückfläche 120 des leitenden Rahmens 102 gebildet werden.
  • Unter Bezugnahme auf 15 ist ein Verfahren zur Herstellung der unter Bezugnahme auf 12 beschriebenen rahmenmontierten Halbleiterdie-Baugruppe 100 entsprechend einer Ausführungsform dargestellt. Dieses Verfahren bildet die gleiche Vorrichtung wie das zuvor in 14 beschriebene Verfahren, jedoch mit einer anderen Schrittfolge. Konkret wird, wie in den Prozessschritten 1700 und 1702 dargestellt, der Halbleiterdie 104 unmittelbar nach der Bereitstellung des Rahmens 102 montiert und elektrisch mit dem Rahmen 102 verbunden. Anschließend wird, wie in Verfahrensschritt 1704 dargestellt, die erste Schicht 134 aus lötbeständigem Material auf dem leitenden Rahmen 102 und auf dem Halbleiterdie 104 gebildet. Dies kann nach einer der zuvor beschriebenen Techniken zur Bildung der ersten Schicht 134 aus lötresistentem Material erfolgen. Die erste Schicht 134 aus lötabweisendem Material wird so gebildet, dass sie die ersten Öffnungen 136 enthält, die die Die-Befestigungsfläche 112 des Rahmens 102 freilegen. Zusätzlich werden dritte und vierte Öffnungen 150 und 152 in der ersten Schicht 134 aus Lötstopplackmaterial gebildet, um den zweiten Anschluss 118 bzw. den Steueranschluss 122 des Halbleiterdies 102 freizulegen. Anschließend werden, wie in Prozessschritt 1706 gezeigt, die erste, dritte und vierte Öffnung 136, 150 und 152 mit einem Lötmaterial gefüllt, wodurch die erste, zweite und dritte leitende Kontaktstruktur 106, 108 bzw. 126 gebildet wird. Dies kann durch Aufbringen des Lotmaterials in verflüssigtem Zustand, z.B. durch eine Schablonen- oder Strahltechnik, erfolgen.
  • Unter Bezugnahme auf 16 ist ein Verfahren zur Herstellung der unter Bezugnahme auf 12 beschriebenen rahmenmontierten Halbleiterdie-Baugruppe 100 entsprechend einer Ausführungsform dargestellt. Dieses Verfahren umfasst Prozessschritte, die im Wesentlichen der in 15 beschriebenen Technik ähnlich sind, und beinhaltet einen zusätzlichen Prozessschritt zur Herstellung der leitenden Bondkugeln 142 der ersten Kontaktstruktur 106. Im Einzelnen umfasst das Verfahren nach 15 die Prozessschritte 1800, 1802, 1804 und 1808, die in identischer Weise wie die zuvor beschriebenen Prozessschritte 1700, 1702, 1704 bzw. 1706 durchgeführt werden können. Gemäß Verfahrensschritt 1806 werden nach dem Anbringen des Halbleiterdies 104 an den Rahmen 102 und vor der Bildung der ersten Schicht 134 aus Lötstopplackmaterial die leitenden Bondkugeln 142 in den ersten Öffnungen 136 gebildet. Dies kann z.B. durch bekannte Bumping-Techniken erfolgen. Beim Prozessschritt 1808 werden die leitenden Bondkugeln 142 mit dem Lotmaterial bedeckt.
  • Unter Bezugnahme auf 17 ist ein Verfahren zur Herstellung der unter Bezugnahme auf 12 beschriebenen rahmenmontierten Halbleiterdie-Baugruppe 100 entsprechend einer Ausführungsform dargestellt. Mit diesem Verfahren wird die Halbleiterdie-Baugruppe 104 hergestellt, die den Turm 146 enthält. Das Verfahren umfasst die Prozessschritte 1900, 1902 und 1906, die in identischer Weise wie die zuvor beschriebenen Prozessschritte 1700, 1702 und 1706 durchgeführt werden können. Nach dem Verfahrensschritt 1904 wird die erste Schicht 134 aus Lötstopplackmaterial in ähnlicher Weise wie zuvor beschrieben gebildet. Anschließend werden die Türme 146 direkt auf der ersten Schicht 134 aus Lötstopplackmaterial an einer Stelle zwischen den ersten Öffnungen 136 und dem Halbleiterdie 104 gebildet. Nach einer Technik werden die Türme 146 durch wiederholte Durchläufe mit einem Lötstopplack-Jetter gebildet, wobei jeder Durchlauf eine Ebene des Turms 146 erzeugt. Jede aufeinanderfolgende Ebene des Lötstopplackmaterials kann eine kleinere Fläche als die vorhergehende haben. Durch geeignete Auswahl des Bereichs der Basis-Lötstopplackschicht aus dem ersten Durchgang und/oder durch Auswahl der Größenreduzierung für jeden Durchgang kann die Höhe des Turms 146 gesteuert werden.
  • Unter Bezugnahme auf 18 ist eine Implementierung der rahmenmontierten Halbleiterdie-Baugruppe 100, die unter Bezugnahme auf 1-2 beschrieben wird, entsprechend einer Ausführungsform dargestellt. In dieser Ausführungsform ist der Rahmen 102 eine geformte Struktur. Das heißt, der Rahmen 102 ist aus einer flachen Struktur mit einer absichtlich geformten Geometrie gebildet worden. In dem dargestellten Beispiel hat der Rahmen 102 eine gewölbte Form. Im Einzelnen umfasst der Rahmen 102 einen im Wesentlichen flachen zentralen Die-Befestigungsabschnitt 154 und einen Endverbindungsabschnitt 156, der sich vom zentralen Die-Befestigungsabschnitt 154 weg biegt. Der zentrale Die-Befestigungsabschnitt 154 enthält eine im Wesentlichen ebene Die-Befestigungsfläche 112, die die Montage und den elektrischen Anschluss eines Halbleiterdies 104 in ähnlicher Weise wie die zuvor beschriebenen Ausführungsformen aufnimmt. Der Endverbindungsabschnitt 156 ist von der zentralen Die-Befestigungsfläche 112 weggebogen (in der Figur nach unten).
  • Die rahmenmontierte Halbleiterdie-Baugruppe 100 enthält eine erste Kontaktfläche 157 im Endverbindungsabschnitt 156. Die erste Kontaktfläche 157 ist über den Metallrahmen 102 leitend mit dem ersten Lastanschluss verbunden. In der dargestellten Ausführung wird die erste Kontaktfläche 157 durch eine erste Kontaktstruktur 106 bereitgestellt, die auf dem Endverbindungsabschnitt 156 ausgebildet ist und ein schmelzbares leitfähiges Klebematerial 140 enthält, z.B. Lötmaterialien, Sintermaterialien, leitfähige Pasten usw. Alternativ kann die erste Kontaktfläche 157 durch die Oberfläche des Rahmens 102 oder durch ein auf der Oberfläche des Rahmens 102 gebildetes Plattierungsmaterial (z.B. Silber- oder Nickelmaterial) gebildet werden.
  • Der Rahmen 102 kann ausreichend gebogen werden, so dass die erste Kontaktfläche 157 auf der Ebene 124 der Hauptfläche 120 des Halbleiterdies 104 liegt. Anders ausgedrückt, die Oberfläche des Endverbindungsabschnitts 156 kann von der Die-Befestigungsfläche 112 um einen Abstand versetzt sein, der mindestens annähernd der Dicke des Halbleiterdies 104 entspricht. Auf diese Weise kann die erste Kontaktstruktur 106 leicht so geformt werden, dass sie die Ebene 124 der Hauptoberfläche 120 des Halbleiterdies 104 erreicht oder sich über diese hinaus erstreckt. In der Zwischenzeit können die zweite und dritte leitende Kontaktstruktur 108, 126 aus einem schmelzbaren leitfähigen Klebematerial 140 hergestellt werden, das auf ähnliche Weise wie zuvor beschrieben auf die Rückseite 120 des Halbleiterdies 104 aufgebracht wird.
  • Nach einer Ausführungsform erstreckt sich die erste Kontaktfläche 157 über den zweiten Kontakt und die dritte leitende Kontaktstruktur 108, 126 hinaus, d.h. die erste Kontaktfläche 157 ist weiter von der Hauptoberfläche des Halbleiterdie 104 entfernt als eine äußerste Oberfläche des zweiten Kontakts und der dritten leitenden Kontaktstruktur 108, 126. Diese Konfiguration trägt dazu bei, das Risiko einer mechanischen Beschädigung des Halbleiterdies 104 während der Komponentenplatzierung zu verringern, indem sichergestellt wird, dass die erste Kontaktfläche 157 während der Platzierung als positiver Anschlag wirkt.
  • In der Ausführungsform von 18 wird die elektrische Isolationsstruktur 110 durch eine elektrisch isolierende Überzugsschicht 155 bereitgestellt, die den Halbleiterdie 104 konform einkapselt. Optional kann die elektrisch isolierende Überzugsschicht 155 auch den Rahmen 102 bedecken. Im Allgemeinen kann die Überzugsschicht 155 aus einer Vielzahl von elektrisch isolierenden Materialien bestehen, die sprühbeschichtet, getaucht, mit einem Düsenstrahl bedruckt usw. werden können, um die gesamte Vorrichtung einzukapseln. Beispiele für diese Materialien sind Epoxidflüssigkeiten und Lötstoppmaterialien wie z.B. flüssige fotobildfähige Lötstoppmasken (LPSM- oder LPI-Tinten). Die Überzugsschicht 155 ist so ausgebildet, dass das schmelzbare leitfähige Klebematerial 140 der ersten, zweiten und dritten leitfähigen Kontaktstruktur 106, 108 126 aus der elektrisch isolierenden Überzugsschicht 155 herausragt.
  • Unter Bezugnahme auf 19 ist eine planare Draufsicht auf die rahmenmontierte Halbleiterdie-Baugruppe 100 dargestellt. Wie man sieht, ist die Die-Befestigungsfläche 112 in einem zentralen Bereich des Rahmens 102 vorgesehen, wobei der Endverbindungsabschnitt 156 einen geschlossenen Ring bildet, der den zentralen Die-Befestigungsabschnitt 154 umgibt. Wie die zuvor beschriebenen Ausführungsformen hat die Die-Befestigungsfläche 112 des Rahmens 102 eine größere Fläche als der Halbleiterdie 104, und der Halbleiterdie 104 ist so an der Die-Befestigungsfläche 112 des Rahmens 102 befestigt, dass sich die Die-Befestigungsfläche 112 in jeder Richtung seitlich über den Halbleiterdie 104 hinaus erstreckt. Mehrere der ersten Kontaktstrukturen 106 werden in einem Muster gebildet, das den Halbleiterdie 104 umgibt. In Ausführungsformen, die sich von den gezeigten unterscheiden, können die ersten Kontaktstrukturen 106 nur auf einigen Seiten des Halbleiterdies angeordnet sein, wodurch eine kleinere Grundfläche ermöglicht wird, wie zuvor beschrieben.
  • Unter Bezugnahme auf 20 ist eine Methode zur Herstellung der rahmenmontierten Halbleiterdie-Baugruppe 100, die unter Bezugnahme auf 18-19 beschrieben wird, entsprechend einer Ausführungsform dargestellt. Im Prozessschritt 2000 wird der Rahmen 102 bereitgestellt. Der Rahmen 102 kann aus einem Blechstück von im Wesentlichen gleichmäßiger Dicke hergestellt werden, z.B. in ähnlicher Weise wie der zuvor beschriebene Prozessschritt 100. Das anfänglich flache Blechstück kann mit Hilfe von Techniken wie Biegen, Stanzen, Prägen usw. in die gebogene Geometrie geformt werden, wobei der Endverbindungsabschnitt 156 vom zentralen Die-Befestigungsabschnitt 154 weggebogen wird. Vor oder nach dem Biegen kann der Halbleiterdie 104 mit einem leitfähigen Klebstoff in ähnlicher Weise wie z.B. im zuvor beschriebenen Verfahrensschritt 1004 auf der Die-Befestigungsfläche 112 befestigt und elektrisch verbunden werden. Nach der Montage des Halbleiterdies 104 wird die Deckschicht 155 auf freiliegende Flächen des Halbleiterdies 104 und des Rahmens 102 aufgebracht. Dies kann z.B. durch eine Jet-Printing-Technik erfolgen. In diesem Fall wird die Überzugsschicht 155 selektiv so gedruckt, dass sie erste Öffnungen 136, die die obere Oberfläche des Rahmens 102 im Endverbindungsabschnitt 156 freilegen, und dritte und vierte Öffnungen 150 und 152, die jeweils den zweiten Anschluss 118 und den Steueranschluss 122 des Halbleiterdies 104 freilegen, enthält. Im Verfahrensschritt 2002 wird das schmelzbare leitende Klebematerial 140 gebildet. In der dargestellten Ausführungsform wird das schmelzbare leitende Klebematerial 140 in den ersten, dritten und vierten Öffnungen 136, 150 und 152 gebildet, z.B. in ähnlicher Weise wie im zuvor beschriebenen Verfahrensschritt 1006, so dass jeweils die ersten, zweiten und dritten leitenden Kontaktstrukturen 106, 108 und 126 gebildet werden. Wie bereits erwähnt, kann das schmelzbare leitende Material 140 aus dem Endverbindungsabschnitt 156 weggelassen werden, so dass eine erste Kontaktfläche 157 von der Oberfläche des Rahmens 102 oder eine darauf gebildete Metallplattierungsschicht gebildet wird.
  • Unter Bezugnahme auf 21 ist ein Verfahren zur Herstellung der rahmenmontierten Halbleiterdie-Baugruppe 100, die unter Bezugnahme auf die 18-19 beschrieben wird, entsprechend einer Ausführungsform dargestellt. Prozessschritt 2100 ist im Wesentlichen ähnlich wie Prozessschritt 2000, mit der Ausnahme, dass zunächst die Überzugsschicht 155 gebildet wird, um den Halbleiterdie 104 und den Rahmen 102 vollständig zu verkapseln. Das heißt, der Beschichtungsprozess deckt alle freiliegenden Oberflächen ab. Die Überzugsschicht 155 kann z.B. durch eine Strahl-Drucktechnik oder durch Tauchbeschichtung der Baugruppe in einem Bad des Beschichtungsmaterials gebildet werden. Anschließend werden in Verfahrensschritt 2102 die erste, dritte und vierte Öffnung 136, 150 und 152 durch selektives Entfernen von Teilen der Beschichtungsschicht 155 gebildet. Nach einem Verfahren geschieht dies durch ein maskiertes Ätzverfahren, bei dem die ausgewählten Stellen mit ultraviolettem Licht belichtet werden. Nach einer anderen Technik geschieht dies durch einen Laserabtragungsprozess. Im Verfahrensschritt 2104 wird das schmelzbare leitfähige Klebematerial 140 in einer ersten, dritten und vierten Öffnung 136, 150 und 152 gebildet, z.B. in ähnlicher Weise wie im zuvor beschriebenen Verfahrensschritt 1006.
  • Unter Bezugnahme auf 22 ist ein Verfahren zur Herstellung der unter Bezugnahme auf 18-19 beschriebenen rahmenmontierten Halbleiterdie-Baugruppe 100 entsprechend einer Ausführungsform dargestellt. Gemäß Prozessschritt 2200 wird eine Baugruppe bereitgestellt, die den Rahmen 102 und den Halbleiterdie 104 montiert und elektrisch mit dem Rahmen 102 verbunden enthält. Vor der Bildung der Überzugsschicht 155 wird das schmelzbare leitende Klebematerial 140 auf dem zweiten Anschluss 118 und dem Steueranschluss 122 des Halbleiterdies 104 z.B. in ähnlicher Weise wie im zuvor beschriebenen Prozessschritt 106 gebildet. Anschließend wird die Überzugsschicht 155 z.B. durch ein Jet-Printing-Verfahren oder durch Tauchbeschichtung der Baugruppe in einem Bad des Beschichtungsmaterials gebildet. Die Überzugsschicht 155 bedeckt somit auch das schmelzbare leitfähige Klebematerial 140. Anschließend werden im Verfahrensschritt 2202 die Bereiche der Überzugsschicht 155, die das schmelzbare leitfähige Klebematerial 140 bedecken, entfernt. Einem Verfahren zufolge geschieht dies durch ein maskiertes Ätzverfahren, bei dem die Überzugsschicht 155 durch Einwirkung ultravioletter (UV-)Energie selektiv entfernt wird. Nach einer anderen Technik geschieht dies durch einen Laserabtragungsprozess, bei dem die Beschichtung einem hochenergetischen Laserstrahl ausgesetzt wird.
  • Der Begriff „im Wesentlichen“, wie er hier verwendet wird, umfasst sowohl die absolute Konformität mit der spezifizierten Anforderung als auch geringfügige Abweichungen von der absoluten Konformität mit der Anforderung aufgrund von Abweichungen im Herstellungsprozess, bei der Montage und anderen Faktoren, die eine Abweichung vom Konstruktionsziel verursachen können. Unter der Voraussetzung, dass die Abweichung innerhalb der Prozesstoleranzen liegt, so dass eine praktische Konformität erreicht wird, und dass die hier beschriebenen Komponenten in der Lage sind, gemäß den Anwendungsanforderungen zu funktionieren, umfasst der Begriff „im Wesentlichen“ jede dieser Abweichungen.
  • In der hier verwendeten Form sind die Begriffe „haben“, „enthalten“, „einschließen“, „einschließen“, „umfassen“ und dergleichen offene Begriffe, die auf das Vorhandensein der angegebenen Elemente oder Merkmale hinweisen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „eine/r“ und „der/die/das“ sollen sowohl den Plural als auch den Singular einschließen, es sei denn, aus dem Kontext geht eindeutig etwas anderes hervor.
  • Unter Berücksichtigung der oben genannten Variations- und Anwendungsmöglichkeiten ist zu verstehen, dass die vorliegende Offenbarung weder durch die vorstehende Beschreibung noch durch die beigefügten Zeichnungen eingeschränkt wird. Stattdessen wird die vorliegende Offenbarung nur durch die folgenden Ansprüche und ihre rechtlichen Entsprechungen begrenzt.

Claims (20)

  1. Halbleiterbauelement, welches aufweist: einen leitfähigen Rahmen mit einer Die-Befestigungsfläche, die im Wesentlichen planar ist; einen Halbleiterdie mit einem ersten Anschluss, der auf einer hinteren Oberfläche des Halbleiterdies angeordnet ist, und einem zweiten Anschluss, der auf einer Hauptoberfläche des Halbleiterdies angeordnet ist, die der hinteren Oberfläche gegenüberliegt; eine erste leitende Kontaktstruktur, die auf der Die-Befestigungsfläche mit einer lateralen Trennung zwischen der ersten leitenden Kontaktstruktur und dem Halbleiterdie angeordnet ist; und eine zweite leitende Kontaktstruktur auf der Hauptoberfläche des Halbleiterdies; wobei der Halbleiterdie an der Die-Befestigungsfläche so angebracht ist, dass der erste Anschluss dem leitenden Rahmen zugewandt und elektrisch mit diesem verbunden ist, wobei die erste leitende Kontaktstruktur als ein elektrischer Kontaktpunkt zu dem ersten Anschluss über den Rahmen konfiguriert ist, wobei die zweite leitende Kontaktstruktur als ein elektrischer Kontaktpunkt zu dem zweiten Anschluss konfiguriert ist, wobei sich die erste leitende Kontaktstruktur vertikal über eine Ebene der Hauptoberfläche des Halbleiterdies hinaus erstreckt, wobei die erste leitende Kontaktstruktur von der Hauptoberfläche des Halbleiterdies durch eine auf der Die-Befestigungsfläche ausgebildete elektrische Isolationsstruktur elektrisch isoliert ist, und wobei eine obere Oberfläche der elektrischen Isolationsstruktur unterhalb der Hauptoberfläche des Halbleiterdies liegt.
  2. Halbleiterbauelement nach Anspruch 1, wobei die Die-Befestigungsfläche eine größere Fläche als eine flächige Grundfläche des Halbleiterdies hat und wobei der Halbleiterdie an der Die-Befestigungsfläche so befestigt ist, dass sich die Die-Befestigungsfläche seitlich in jeder Richtung über den Halbleiterdie hinaus erstreckt.
  3. Halbleiterbauelement nach Anspruch 2, die weiterhin eine Vielzahl von ersten leitenden Kontaktstrukturen aufweist, die jeweils auf der Die-Befestigungsfläche ausgebildet sind und jeweils als ein elektrischer Kontaktpunkt zum ersten Anschluss konfiguriert sind.
  4. Halbleiterbauelement nach Anspruch 2 oder 3, wobei der Rahmen eine im Wesentlichen gleichmäßige Dicke über einen gesamten Bereich des Rahmens aufweist.
  5. Halbleiterbauelement nach einem der Ansprüche 2 bis 4, wobei der Rahmen einen zentralen Die-Befestigungsabschnitt und einen Endverbindungsabschnitt aufweist, wobei der zentrale Die-Befestigungsabschnitt die Die-Befestigungsfläche umfasst und wobei der Endverbindungsabschnitt vom zentralen Die-Befestigungsabschnitt weggebogen ist.
  6. Halbleiterbauelement nach einem der Ansprüche 2 bis 5, wobei die Dicke der elektrischen Isolationsstruktur geringer ist als die Dicke des Halbleiterdies.
  7. Halbleiterbauelement nach einem der Ansprüche 2 bis 6, wobei die elektrische Isolationsstruktur eine lötbeständige Schicht umfasst, die direkt auf der Die-Befestigungsfläche in einem seitlichen Bereich zwischen der ersten Kontaktstruktur und dem Halbleiterdie ausgebildet ist.
  8. Halbleiterbauelement nach Anspruch 7, wobei die lötbeständige Schicht den Halbleiterdie konform einkapselt.
  9. Halbleiterbauelement nach Anspruch 7 oder 8, wobei die lötbeständige Schicht nur auf einer Seite des Rahmens gebildet ist, der die Die-Befestigungsfläche umfasst.
  10. Halbleiterbauelement nach einem der vorherigen Ansprüche, wobei die erste leitende Kontaktstruktur eine metallhaltige Höcker-, Bolzen- oder Kugelstruktur, die direkt auf der Die-Befestigungsfläche ausgebildet ist, und ein schmelzbares leitendes Klebematerial umfasst, das um die metallhaltige Höcker-, Bolzen- oder Kugelstruktur herum ausgebildet ist.
  11. Halbleiterbauelement nach einem der vorherigen Ansprüche, die ferner einen Turm aus elektrisch isolierendem Material aufweist, der auf der Die-Befestigungsfläche zwischen der ersten leitenden Kontaktstruktur und dem Halbleiterdie angeordnet ist, und wobei sich der Turm vertikal über die Ebene der Hauptoberfläche des Halbleiterdies hinaus erstreckt.
  12. Halbleiterbauelement nach Anspruch 11, wobei die erste und die zweite Kontaktstruktur eine zweite Ebene erreichen, die von der Ebene der Hauptoberfläche des Halbleiterdies versetzt ist, und wobei ein oberes Ende des Turms zumindest im wesentlichen koplanar mit der zweiten Ebene ist.
  13. Halbleiterbauelement, umfassend: einen Metallrahmen mit einem zentralen Die-Befestigungsabschnitt und einem Endverbindungsabschnitt, wobei der zentrale Die-Befestigungsabschnitt eine im wesentlichen planare Die-Befestigungsfläche aufweist und der Endverbindungsabschnitt von der zentralen Die-Befestigungsfläche weggebogen ist; einen Halbleiterdie mit einem ersten Anschluss, der auf einer hinteren Oberfläche des Halbleiterdies angeordnet ist, und einem zweiten Anschluss, der auf einer Hauptoberfläche des Halbleiterdies angeordnet ist, die der hinteren Oberfläche gegenüberliegt; und eine erste leitende Kontaktfläche im Endverbindungsabschnitt des Rahmens; wobei der Halbleiterdie an der Die-Befestigungsfläche befestigt ist, wobei die hintere Fläche des Halbleiterdies dem Metallrahmen zugewandt ist und der erste Anschluss elektrisch mit dem Metallrahmen verbunden ist, wobei die erste leitende Kontaktfläche über den Metallrahmen leitend mit dem ersten Anschluss verbunden ist, und wobei die erste leitende Kontaktfläche auf oder über einer Ebene der Hauptoberfläche des Halbleiterdies angeordnet ist.
  14. Halbleiterbauelement nach Anspruch 13, wobei die erste leitende Kontaktfläche durch ein schmelzbares leitendes Klebematerial bereitgestellt wird, das auf einer oberen Oberfläche des Endverbindungsabschnitts gebildet ist, und wobei die obere Oberfläche des Endverbindungsabschnitts im wesentlichen koplanar mit der Ebene der Hauptoberfläche des Halbleiterdies ist.
  15. Halbleiterbauelement nach Anspruch 13 oder 14, weiterhin umfassend: eine zweite leitende Kontaktstruktur, die auf der Hauptoberfläche des Halbleiterdies ausgebildet ist und ein schmelzbares leitendes Klebematerial umfasst, wobei die zweite leitende Kontaktstruktur direkt elektrisch mit dem zweiten Anschluss verbunden ist, und wobei das Halbleiterbauelement ferner eine elektrisch isolierende Überzugsschicht umfasst, die auf dem Metallrahmen und dem Halbleiterdie ausgebildet ist, und wobei das schmelzbare leitende Klebematerial der ersten und zweiten leitenden Kontaktstruktur aus der elektrisch isolierenden Überzugsschicht herausragt.
  16. Halbleiterbauelement, umfassend: einen leitfähigen Rahmen, der eine im wesentlichen gleichmäßige Dicke über den gesamten Rahmen hat und eine Die-Befestigungsfläche aufweist, die im wesentlichen planar ist; einen Halbleiterdie mit einem ersten Anschluss, der auf einer hinteren Oberfläche des Halbleiterdies angeordnet ist, und einem zweiten Anschluss, der auf einer Hauptoberfläche des Halbleiterdies angeordnet ist, die der hinteren Oberfläche gegenüberliegt; eine erste leitende Kontaktstruktur, die auf der Die-Befestigungsfläche mit einer seitlichen Trennung zwischen der ersten leitenden Kontaktstruktur und dem Halbleiterdie angeordnet ist; eine zweite leitende Kontaktstruktur auf dem zweiten Anschluss des Halbleiterdies; und einem elektrisch isolierenden Verkapselungskörper, der auf der Die-Befestigungsfläche angeordnet ist, wobei der Verkapselungskörper den Halbleiterdie einkapselt und die erste und zweite leitende Kontaktstruktur umgibt, wobei die erste und die zweite leitende Kontaktstruktur jeweils ein schmelzbares leitendes Klebematerial umfassen, wobei der Verkapselungskörper eine im Wesentlichen ebene obere Fläche aufweist, die der Die-Befestigungsfläche gegenüberliegt, wobei die erste und die zweite leitende Kontaktstruktur jeweils von der oberen Oberfläche des Verkapselungskörpers freigelegt sind, und wobei die freiliegenden Abschnitte der ersten und zweiten leitfähigen Kontaktstrukturen von einer Randseite des Verkapselungskörpers durch einen Bereich der planaren oberen Oberfläche beabstandet sind.
  17. Halbleiterbauelement nach Anspruch 16, wobei die Die-Befestigungsfläche eine größere Fläche als eine flächige Grundfläche des Halbleiterdies hat und wobei der Halbleiterdie an der Die-Befestigungsfläche so befestigt ist, dass sich die Die-Befestigungsfläche seitlich in jeder Richtung über den Halbleiterdie hinaus erstreckt.
  18. Halbleiterbauelement nach Anspruch 17, das ferner eine Vielzahl der ersten leitenden Kontaktstrukturen aufweist, die jeweils auf der Die-Befestigungsfläche ausgebildet sind und eine oder mehrere Seiten des Halbleiterdies umgeben, wobei jede der ersten leitenden Kontaktstrukturen diskrete Punkte des elektrischen Kontakts mit dem ersten Anschluss bildet.
  19. Halbleiterbauelement nach einem der Ansprüche 16 bis 18, ferner umfassend: eine elektrisch leitende Leiterrahmenstruktur, die erste und zweite Anschlussflächen umfasst, die voneinander beabstandet sind, wobei die erste Anschlussfläche an die erste leitende Kontaktstruktur geklebt und elektrisch mit ihr verbunden ist und die zweite Anschlussfläche an die zweite leitende Kontaktstruktur geklebt und elektrisch mit ihr verbunden ist.
  20. Halbleiterbauelement nach einem der Ansprüche 16 bis 19, ferner umfassend: eine Leiterplatte, die ein elektrisch isolierendes Substrat und erste und zweite Anschlusspads umfasst, die durch das Substrat elektrisch voneinander isoliert sind; und wobei die erste Anschlussfläche an die erste leitende Kontaktstruktur geklebt und elektrisch mit ihr verbunden ist, die zweite Anschlussfläche an die zweite leitende Kontaktstruktur geklebt und elektrisch mit ihr verbunden ist.
DE102020133672.1A 2019-12-18 2020-12-16 Halbleiterbaugruppe mit leitendem rahmen für e/a-abstand und thermische dissipation Pending DE102020133672A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/718,443 US11393743B2 (en) 2019-12-18 2019-12-18 Semiconductor assembly with conductive frame for I/O standoff and thermal dissipation
US16/718,443 2019-12-18

Publications (1)

Publication Number Publication Date
DE102020133672A1 true DE102020133672A1 (de) 2021-06-24

Family

ID=76206015

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020133672.1A Pending DE102020133672A1 (de) 2019-12-18 2020-12-16 Halbleiterbaugruppe mit leitendem rahmen für e/a-abstand und thermische dissipation

Country Status (3)

Country Link
US (1) US11393743B2 (de)
CN (1) CN113013121A (de)
DE (1) DE102020133672A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887958B2 (en) * 2020-08-20 2024-01-30 Stmicroelectronics Ltd Coplanar bump contacts of differing sizes

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633535A (en) 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6469384B2 (en) 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US7838977B2 (en) 2005-09-07 2010-11-23 Alpha & Omega Semiconductor, Ltd. Packages for electronic devices implemented with laminated board with a top and a bottom patterned metal layers
US7804131B2 (en) * 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
US8129225B2 (en) * 2007-08-10 2012-03-06 Infineon Technologies Ag Method of manufacturing an integrated circuit module
SG150395A1 (en) 2007-08-16 2009-03-30 Micron Technology Inc Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
US8441804B2 (en) * 2008-07-25 2013-05-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US8201326B2 (en) * 2008-12-23 2012-06-19 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8426251B2 (en) * 2010-01-07 2013-04-23 Infineon Technologies Ag Semiconductor device
US8637981B2 (en) * 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
US9231124B2 (en) 2013-09-25 2016-01-05 Delphi Technologies, Inc. Ball grid array packaged camera device soldered to a substrate
US9337131B2 (en) * 2014-09-29 2016-05-10 Alpha And Omega Semiconductor (Cayman) Ltd. Power semiconductor device and the preparation method
US9972557B2 (en) 2014-12-11 2018-05-15 Stmicroelectronics Pte Ltd Integrated circuit (IC) package with a solder receiving area and associated methods
US9564406B1 (en) 2015-07-30 2017-02-07 Alpha And Omega Semiconductor Incorporated Battery protection package and process of making the same
CN107863325A (zh) 2017-02-27 2018-03-30 西安华羿微电子股份有限公司 大功率mosfet的扇出形封装结构及其制造工艺
CN206497883U (zh) 2017-02-27 2017-09-15 西安后羿半导体科技有限公司 大功率mosfet的扇出形封装结构
US20190067232A1 (en) 2017-08-31 2019-02-28 Micron Technology, Inc. Method for Solder Bridging Elimination for Bulk Solder C2S Interconnects

Also Published As

Publication number Publication date
US20210193560A1 (en) 2021-06-24
US11393743B2 (en) 2022-07-19
CN113013121A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102012105929B4 (de) Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE102014109909A1 (de) Chipbaugruppe mit eingebetteter passiver Komponente
DE102013101222B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE102015115999B4 (de) Elektronische Komponente
DE102012111788A1 (de) Vorrichtung mit zwei Leistungshalbleiterchips und Verfahren für ihre Herstellung
DE102009034578A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE102009059236A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Halbleiterbauelement
DE102009044605A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
DE102009017853A1 (de) Halbleitervorrichtung und Verfahren
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102020125813A1 (de) Verfahren zum herstellen eines chipgehäuses und chipgehäuse
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102021125094A1 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication