KR20150130293A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20150130293A
KR20150130293A KR1020157024787A KR20157024787A KR20150130293A KR 20150130293 A KR20150130293 A KR 20150130293A KR 1020157024787 A KR1020157024787 A KR 1020157024787A KR 20157024787 A KR20157024787 A KR 20157024787A KR 20150130293 A KR20150130293 A KR 20150130293A
Authority
KR
South Korea
Prior art keywords
metallization layer
semiconductor
pixels
driver circuit
layer
Prior art date
Application number
KR1020157024787A
Other languages
English (en)
Other versions
KR102175404B1 (ko
Inventor
말름 노르빈 폰
알렉산더 마틴
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20150130293A publication Critical patent/KR20150130293A/ko
Application granted granted Critical
Publication of KR102175404B1 publication Critical patent/KR102175404B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 반도체 층 시퀀스(2)를 포함하고 방사선을 생성하기 위해 제공된 활성 영역(20)을 구비하며 복수의 픽셀(2a, 2b)을 형성하는 적어도 하나의 반도체 바디를 포함하고, 드라이버 회로(54)를 포함하는 디스플레이 장치(1)에 관한 것이며, - 드라이버 회로는, 적어도 하나의 픽셀(2a, 2b)을 제어하기 위해 각각 제공된 복수의 스위치(55)를 포함하고, - 제1 금속화 층 및 제1 금속화 층으로부터 전기 절연된 제2 금속화 층이 드라이버 회로와 반도체 바디 사이에 배열되고, 제1 금속화 층 및/또는 제2 금속화 층은 픽셀 중 적어도 하나에 도전성 연결되고, - 제1 금속화 층 및 제2 금속화 층은, 디스플레이 장치 상의 평면도에서 드라이버 회로가, 픽셀 중 하나와 중첩하거나 2개의 인접한 픽셀들 사이에 배열되는 모든 지점에서 상기 금속화 층 중 적어도 하나로 덮이는 방식으로 서로 중첩 배열된다.

Description

디스플레이 장치{DISPLAY DEVICE}
디스플레이 장치가 기술된다.
발광 다이오드를 기초로 한 디스플레이 장치를 위해, 개별적인 발광 다이오드가, 드라이버 회로가 합체된 캐리어 상에 장착될 수 있다. 하지만, 발광 다이오드로부터 방출되고 캐리어 내에 흡수되는 방사선은 고장 및 열화 발생을 초래할 수 있다.
해결해야 할 문제 중 하나는 높은 수준의 신뢰성 및 노화 안정성을 특징으로 하는 디스플레이 장치를 구체화하는 것이다.
이 문제는 특히 독립 특허 청구항의 발명의 요지에 의해 해결된다. 실시예 및 적절한 구성은 종속 특허 청구항의 발명의 요지이다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 디스플레이 장치는 적어도 하나의 반도체 바디를 포함한다. 반도체 바디는, 방사선을 생성하기 위해 제공된 활성 영역을 포함하고 복수의 픽셀을 형성하는 반도체 층 시퀀스를 포함한다. 활성 영역에서 생성된 방사선의 피크 파장은 예컨대, 자외 범위, 가시 범위 또는 적외 범위 내에 있다. 활성 영역은 예컨대, 제1 반도체 층과 제2 반도체 층 사이에 배열되며, 제1 반도체 층과 제2 반도체 층은 서로 상이한 전도 유형을 갖는 것이 유리하다. 디스플레이 장치의 생산 도중, 반도체 바디의 픽셀은 공유 반도체 층 시퀀스로부터 파생될 수 있다. 이는 반도체 웨이퍼에 대해 측방향으로 발생하는 생산-관련 변수를 무시하면, 반도체 층, 특히 반도체 바디의 개별 픽셀의 활성 영역들이 재료 조성 및 층 두께에 관해 동일하다는 것을 의미한다.
측방향이란 반도체 층 시퀀스의 반도체 층의 확장부의 주 평면에 평행하게 연장하는 방향으로 이해된다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 디스플레이 장치는 드라이버 회로를 포함한다. 드라이버 회로는 적어도 하나의 픽셀을 제어하기 위해 각각 제공된 복수의 스위치를 포함한다.
적어도 하나의 스위치, 특히 정확하게는 하나의 스위치가 각 픽셀과 관련되는 것이 바람직하다. 디스플레이 장치의 작동 시, 각각의 픽셀 모두는 관련 스위치에 의해 활성화될 수 있다. 따라서, 다중 픽셀이 동시에 활성화될 수 있는데, 특히 모든 픽셀은 방사선 방출에 대해 동시에 활성화될 수 있다. 예컨대, 픽셀을 위한 활성 매트릭스 드라이버 회로(active matrix driver circuit)가 스위치에 의해 형성된다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 디스플레이 장치는 캐리어를 포함한다. 상기 적어도 하나의 반도체 바디는 캐리어 상에 배열된다. 캐리어는 예컨대, 규소 또는 게르마늄과 같은 반도체 재료, 또는 예컨대 알루미늄 질화물, 알루미늄 산화물 또는 붕소 질화물과 같은 세라믹을 포함한다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 드라이버 회로는 캐리어 내에 통합된다. 이 경우, 특히 규소와 같은 반도체 재료는 캐리어에 적합하다. "본문에서 캐리어 내에 통합된"이란 드라이버 회로의 적어도 하나의 하위영역(subregion)이 캐리어, 예컨대 스위치의 반도체 영역에 의해 형성된다는 것을 의미한다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 드라이버 회로는 상기 적어도 하나의 반도체 바디와 캐리어 사이에 배열된다. 이 경우, 캐리어는 특히 반도체 층 시퀀스의 기계적 안정성을 위해 사용되며, 따라서 전기적 특성과 무관하게 선택될 수 있다. 예컨대, 드라이버 회로는 반도체 바디 상에 적층되는 층에 의해 형성된다. 예컨대, 드라이버 회로는 다결정질 반도체 재료, 특히 다결정질 규소를 포함할 수 있다. 상기 적어도 하나의 반도체 바디와 캐리어 사이의 기계적 연결을 위해, 연결층이 드라이버 회로와 캐리어 사이에서 적어도 국부적으로 배열될 수 있다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 디스플레이 장치는 드라이버 회로와 반도체 바디 사이에 제1 금속화 층을 포함한다. 제1 금속화 층은 픽셀, 특히 각각의 경우에 픽셀의 제1 반도체 층에 도전성 연결될 수 있다. 즉, 제1 금속화 층은 제1 반도체 층을 위한 단말층의 기능을 수행한다. 그럼에도, 제1 금속화 층은 픽셀로부터 전기 절연될 수 있다. 이 경우, 제1 금속화 층은 그로 인해 전기적 기능을 수행하지 않는다. 제1 금속화 층은 특히 캐리어와 반도체 바디 사이에 배열된다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 디스플레이 장치는 드라이버 회로와 반도체 바디 사이에 제2 금속화 층을 포함한다. 제2 금속화 층은 반도체 바디, 예컨대 특히 제2 반도체 층에 인접한다. 제2 금속화 층은 제1 금속화 층으로부터 특히 전기 절연된다. 제1 금속화 층은 예컨대, 수직 방향으로, 즉 반도체 층 시퀀스의 반도체 층의 연장부의 주 평면에 수직으로 연장하는 방향으로 드라이버 회로와 제2 금속화 층 사이에 적어도 국부적으로 배열된다. 제2 금속화 층은 특히 캐리어와 반도체 바디 사이에 배열된다.
제1 금속화 층 및/또는 제2 금속화 층은 작동 시 활성 영역 내에서 생성되는 방사선에 대해 반사적 이도록 구현된다. 반사율은 바람직하게는 활성 영역 내에서 생성되는 방사선에 대해 적어도 50%이고, 특히 바람직하게는 적어도 70%이다. 따라서, 제1 금속화 층 및/또는 제2 금속화 층은 드라이버 회로의 방향으로 방출되는 방사선을 편향시키는 미러 층의 기능을 수행한다. 제1 금속화 층 및/또는 제2 금속화 층은 또한 단일 층 또는 다중 층으로 형성될 수 있다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 제1 금속화 층 및/또는 제2 금속화 층은 픽셀 중 적어도 하나에 도전성 연결된다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 제1 금속화 층 및 제2 금속화 층은, 디스플레이 장치의 평면도에서, 픽셀 중 하나와 중첩하거나 2개의 인접한 픽셀들 사이에 배열되는 임의의 지점에서 드라이버 회로가 상기 금속화 층 중 적어도 하나로 덮이도록, 서로 중첩 배열된다. 특히, 활성 영역과 드라이버 회로 사이에는 어떠한 직접 광학 경로(direct optical path)도 존재하지 않는다. 즉, 활성 영역으로부터 방출된 방사선은 드라이버 회로 내로 그리고 가능하게는 캐리어 내로 직접적으로, 즉 제1 금속화 층 및/또는 제2 금속화 층 상에서의 선행 반사 없이는 관통할 수 없다. 하지만, 캐리어의 에지 영역에서, 예컨대 상기 적어도 하나의 반도체 바디의 측방향 외측에서, 캐리어는 여러 지점에서 노출될 수 있다.
본 디스플레이 장치의 적어도 일 실시예에서, 디스플레이 장치는, 반도체 시퀀스를 포함하고 방사선을 생성하기 위해 제공되는 활성 영역을 포함하며 복수의 픽셀을 형성하는 적어도 하나의 반도체 바디를 포함한다. 또한, 디스플레이 장치는 드라이버 회로를 포함하고, 드라이버 회로는 적어도 하나의 픽셀을 제어하기 위해 각각 제공되는 복수의 스위치를 포함한다. 제1 금속화 층 및 제1 금속화 층으로부터 전기적으로 절연된 제2 금속화 층은 드라이버 회로와 반도체 바디 사이에 배열된다. 제1 금속화 층 및/또는 제2 금속화 층은 픽셀 중 적어도 하나에 도전성 연결된다. 디스플레이 장치의 평면도에서, 픽셀 중 하나와 중첩하거나 2개의 인접한 픽셀 사이에 배열되는 임의의 지점에서 드라이버 회로가 상기 금속화 층들 중 적어도 하나로 덮이도록, 제1 금속화 층 및 제2 금속화 층은 서로 중첩하도록 배열된다.
중첩 방식으로 배열되는 금속화 층들에 의해, 활성 영역에서 생성되어 드라이버 회로의 방향으로 방출되는 방사선은 그 내부에 흡수되는 것이 방지되며 고장 또는 열화 발생을 유발하는 것이 방지된다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 제1 금속화 층 및 제2 금속화 층은 픽셀 중 적어도 하나에 도전성 연결된다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 제1 금속화 층 또는 제2 금속화 층은 다중 픽셀에 대해, 특히 디스플레이 장치의 모든 픽셀에 대해 공유 접촉부를 형성한다. 예컨대, 제1 금속화 층은 다중 픽셀을 위한 공유 전기 접촉부를 형성하고 상기 픽셀의 제2 반도체 층은 각각의 경우에 스위치들 중 하나에 대해 제2 금속화 층에 의해 도전성 연결되거나 그 반대일 수 있다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 제2 금속화 층은 반도체 층 시퀀스에 인접하고 2개의 인접한 픽셀 사이에서 절단된다. 따라서, 제2 금속화 층은 전하 캐리어가 제2 반도체 층을 통해 활성 영역 내로 작동 시 주입되는 영역을 형성한다. 즉, 제2 금속화 층은 서로 이격된 복수의 영역으로 하위분할되는데, 정밀하게는 하나의 하위영역이 특히 각 픽셀과 관련된다.
디스플레이 장치의 적어도 일 실시예에 따르면, 제2 금속화 층은 디스플레이 장치의 평면도에서 상기 적어도 하나의 반도체 바디에 의해 완전히 덮인다. 즉, 제2 금속화 층의 개별 영역은 각각의 관련 반도체 바디 너머의 임의의 지점에서 측방향으로 돌출하지 않는다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 제1 금속화 층은 각 픽셀에 대해 각각의 경우에 절결부를 갖는다. 특히, 제2 금속화 층은 상기 절결부 내에서 드라이버 회로의 관련 스위치에 대해 도전성 연결된다. 디스플레이 장치의 평면도에서, 상기 절결부는 각각의 관련 픽셀과 그리고 특히 제2 금속화 층과도 완전히 중첩한다. 따라서, 상기 절결부는 픽셀을 넘어 측방향으로 연장하지 않는다. 즉, 제1 금속화 층은 제2 금속화 층으로 덮인 지점에서만 생략된다. 특히, 제1 금속화 층은 디스플레이 장치의 평면도에서 픽셀들 사이의 중간 공간을 완전히 덮는다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 상기 절결부는 링-형상 경계를 갖는다. 예컨대, 상기 경계는 원형 또는 타원형 기초 형상을 갖는다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 복수의 픽셀을 각각 갖는 복수의 반도체 바디가 캐리어 상에 배열된다. 디스플레이 장치의 생산 도중, 개별 반도체 바디는 캐리어 상에 연속적으로 또는 동시에 위치될 수 있다. 인접한 반도체 바디들 사이의 공간이 반도체 바디의 인접한 픽셀들 사이의 공간보다 클 수 있다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 제1 금속화 층 및 제2 금속화 층은, 디스플레이 장치의 평면도에서, 반도체 바디 중 하나와 중첩하거나 2개의 인접한 반도체 바디들 사이에 배열되는 임의의 지점에서 캐리어가 상기 금속화 층 중 적어도 하나로 덮이도록, 서로 중첩 배열된다. 따라서, 인접한 2개의 반도체 바디들 사이의 영역에서 반도체 바디의 활성 영역으로부터 캐리어로의 직접 광학 경로는 존재하지 않는다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 활성 영역은 제1 반도체 층과 제2 반도체 층 사이에 배열되고, 반도체 층 시퀀스는, 드라이버 회로를 향해 대면하는 반도체 층 시퀀스의 후측으로부터 활성 영역을 통해 제1 반도체 층 내로 연장하고 제1 반도체 층의 전기 접촉을 위해 제공되는 적어도 하나의 리세스를 포함한다. 특히, 제1 금속화 층은 상기 리세스 내에서 제1 반도체 층에 도전성 연결된다. 제1 반도체 층은 제1 금속화 층에 의해 드라이버 회로를 향해 대면하는 반도체 층 시퀀스의 측면으로부터 전기적으로 접촉될 수 있다. 특히, 제1 반도체 층이 모든 픽셀에 대해 연속적으로 연장하는 일 실시예에서, 단일 리세스가 전체 반도체 바디에 대해 이미 충분할 수 있다. 하지만, 복수의 리세스가 제공될 수도 있다. 예컨대, 반도체 바디 내의 리세스의 수는 적어도 반도체 바디의 픽셀의 수 만큼 많을 수 있다. 이는 제1 반도체 층이 제1 금속화 층을 통해 스위치에 연결되는 실시예와 제1 금속화 층이 픽셀에 대해 연속적으로 연장하는 실시예 모두에서 적용될 수 있다. 특히, 개별 픽셀의 비교적 큰 측방향 연장과 관련하여, 픽셀 당 2개 이상의 리세스가 적합할 수 있다. 따라서, 측방향으로 균질인 픽셀의 활성 영역 내로의 전하 캐리어의 도입은 단순화된다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 픽셀은 드라이버 회로 반대편을 향하는 반도체 바디의 방사선 방출 표면으로부터 전기적으로 접촉된다. 특히, 픽셀의 제1 반도체 층은 방사선 방출 표면으로부터 전기적으로 접촉된다. 예컨대, 단말층이 반도체 바디 상에 배열된다. 단말층은 반도체 바디의 다중 또는 모든 제1 반도체 층을 위한 공유 접촉부를 형성할 수 있다. 이 실시예에서, 제1 반도체 층과 접촉하기 위한 활성 영역을 관통하는 리세스는 생략될 수 있다. 단말층은 활성 영역 내에서 생성된 방사선에 대해 투명하거나 또는 적어도 반투명한 것이 유리하다. 예컨대, 단말층은 TCO(투명 전도성 산화물) 재료, 예컨대 인듐-주석 산화물(ITO) 또는 아연 산화물을 포함한다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 반도체 층 시퀀스를 위한 성장 기판이 제거된다. 특히, 반도체 층 시퀀스를 위한 성장 기판은 완전하게 또는 적어도 국부적으로 제거되거나 또는 완전하게 또는 적어도 국부적으로 얇아지게 된다. 캐리어는 반도체 층 시퀀스를 기계적으로 안정화하며, 따라서 성장 기판은 기계적 안정성을 위해서 더 이상 필요하지 않게 된다. 디스플레이 장치는 성장 기판이 완전히 제거되는 것이 바람직하다. 따라서, 디스플레이 장치의 작동 시 인접한 픽셀들 사이의 광학적 혼선의 위험은 감소될 수 있다. 하지만, 이러한 점에도 불구하고, 성장 기판을 단지 사전 규정된 잔류 두께(residual thickness)로 얇게 하는 것도 충분할 수 있다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 활성 영역은 복수의 픽셀에 대해, 특히 반도체 바디의 모든 픽셀에 대해 연속적으로 연장한다. 따라서, 활성 영역은 연속적으로 형성되고 단지 적어도 하나의 리세스에 의해서 선택적으로 관통된다. 따라서, 개별 픽셀에 대해 활성 영역을 절단하기 위한 추가적인 생산 단계가 필요하지 않다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 활성 영역은 각각 하나의 픽셀을 형성하는 복수의 세그먼트로 하위분할되고, 상기 세그먼트는 공유 반도체 층 시퀀스로부터 파생된다. 인접한 픽셀들 사이의 하위분할은 예컨대, 적어도 활성 영역을 제공하는 트렌치에 의해 각각의 경우에 형성될 수 있다. 특히, 트렌치는 전체 반도체 층 시퀀스를 절단할 수 있다. 세그먼트로의 하위분할에 의해, 인접한 픽셀들 사이로의 전하 캐리어 주입의 분리가 단순화된 방식으로 달성될 수 있다. 또한, 광학적 혼선이 더 감소될 수 있다.
대안적으로, 트렌치는 단지 제1 반도체 층 내에 형성될 수 있다. 이는 트렌치가 활성 영역을 절단하지 않는다는 것을 의미한다. 이러한 트렌치에 의해, 픽셀들 사이의 광학적 분리가 활성 영역을 전단하지 않고 향상될 수 있다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 방사선 변환 요소가 드라이버 회로 반대편을 향한 반도체 층 시퀀스의 측면 상에 배열된다.
방사선 변환 요소는 특히, 제1 피크 파장을 갖는 활성 영역 내에서 생성된 방사선의 적어도 일부를 제1 피크 파장과는 다른 제2 피크 파장을 갖는 2차 방사선으로 변환할 목적으로 제공된다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 방사선 변환 요소는 다중 픽셀에 걸쳐 연속적으로 연장한다.
본 디스플레이 장치의 적어도 일 실시예에 따르면, 방사선 변환 요소는 복수의 세그먼트를 가지며, 복수의 세그먼트 각각은 적어도 하나의 픽셀과 관련된다. 예컨대, 3 이상의 픽셀이 적색 스펙트럼 범위, 녹색 스펙트럼 범위 및 청색 스펙트럼 범위 내에서 방사선을 생성하기 위해 제공되는 컬러 트리플을 형성하기 위해 각각 조합될 수 있다. 이러한 디스플레이 장치는 고정 화상 또는 동영상의 전색 디스플레이에 적합하다.
디스플레이 장치의 생산은 웨이퍼 복합재 내에서 수행될 수 있는데, 이때 다중 디스플레이 장치는 예컨대, 소잉(sawing) 또는 레이저 절단 방법에 의해 웨이퍼 복합재의 격리로 인해 파생된다. 디스플레이 장치 내로의 격리는 특히 캐리어 상에서의 반도체 바디의 체결 후에만 수행된다.
다른 특징, 실시예 및 장점은 도면과 함께 예시적 실시예의 후속하는 설명으로부터 이해된다.
도 1a 및 도 1b는 디스플레이 장치의 제1 예시적 실시예를 개략도(도 1a) 및 관련 평면도(도 1b)로 도시한다.
도 2 및 도 3은 디스플레이 장치를 위한 제2 또는 제3 예시적 실시예를 각각 개략적 단면도로 도시한다.
도 4는 디스플레이 장치의 제4 예시적 실시예를 개략적 평면도로 도시한다.
동일하거나, 균등하거나 또는 동일하게 작동하는 요소들은 도면에서 동일한 도면 부호와 함께 제공된다.
도면에 도시된 요소들의 서로 간의 구성 및 크기 관계는 비례에 맞지 않는다. 오히려, 개별 요소 및 특히 층 두께는 더욱 양호한 도시 성능 및/또는 더 양호한 이해를 위해 과장되어 크게 도시될 수 있다.
도 1a는 디스플레이 장치(1)의 제1 예시적 실시예를 단면도로 개략적으로 도시한다. 디스플레이 장치는 서로 인접하게 배열되는, 특히 매트릭스로 배열되는 복수의 픽셀을 포함한다. 도시의 단순화를 위해, 제1 픽셀(2a) 및 제2 픽셀(2b)을 갖는 디스플레이 장치의 세부 사항이 도면에 도시된다.
디스플레이 장치(1)는 반도체 층 시퀀스(2)를 갖는 반도체 바디를 포함한다. 반도체 바디는 방사선 방출 표면(29)과 방사선 방출 표면과 대향하는 후측(27) 사이에서 수직 방향으로 연장한다. 반도체 층 시퀀스는 방사선을 생성하기 위해 제공된 활성 영역(20)을 포함한다. 상기 활성 영역은 제1 전도 유형의 제1 반도체 층(21)과 제2 전도 유형의 제2 반도체 층(22) 사이에 배열된다. 예컨대, 제1 반도체 층은 n-전도성으로 형성될 수 있으며, 제2 반도체 층은 p-전도성으로 형성될 수 있고, 그 반대일 수도 있다. 제2 반도체 층(22)과 활성 영역(20)을 통해 후측(27)으로부터 제1 반도체 층(21) 내로 연장하는 복수의 리세스(25)가 반도체 층 시퀀스(2)에 구현된다. 리세스는 특히 제1 반도체 층 내에서 종료된다.
활성 영역(20)은 가시 스펙트럼 범위, 자외 스펙트럼 범위 또는 적외 스펙트럼 범위 내에서 방사선을 발생하기 위해 제공될 수 있다. 특히, 활성 영역은 양자 우물 구조, 예컨대 다중 양자 우물 구조를 포함할 수 있다.
반도체 층 시퀀스(2), 특히 활성 영역(20)은 III-V 화합물 반도체 재료를 포함하는 것이 바람직하다. 반도체 재료는 특히 Ga, Al 및 In으로 구성된 그룹으로부터 적어도 하나의 3족 원소 그리고 N, P 및 As로 구성된 그룹으로부터 적어도 하나의 5족 원소를 함유할 수 있다.
III-V 화합물 반도체 재료는 자외 스펙트럼 범위 내에서(AlxInyGa1 -x- yN), 가시 스펙트럼 범위를 통해서(AlxInyGa1 -x- yN, 특히 청색 방사선 내지 녹색 방사선(blue to green radiation), 또는 AlxInyGa1 -x- yP, 특히 황색 방사선 내지 적색 방사선(yellow to red radiation)에 대해), 자외 스펙트럼 범위 내로까지(AlxInyGa1 -x-yAs) 방사선을 생성하기에 적합하다. 이를 위해, 각각의 경우에 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 및 x + y ≤ 1이며, 특히 x ≠ 1, y ≠ 1, x ≠ 0, 및/또는 y ≠ 0이다. 방사선을 생성할 때 높은 내부 양자 효율(quantum efficiency)이 III-V 화합물 반도체 재료를 사용하여 특히, 상술된 재료 시스템으로부터 더 많이 획득될 수 있다.
디스플레이 장치(1)는 반도체 층 시퀀스(2)가 배열되고 체결되는 캐리어(5)를 더 포함한다. 복수의 스위치(55)를 갖는 드라이버 회로(54)가 캐리어(5)에 통합되고, 상기 스위치는 예컨대 개별 트렌지스터로 또는 다중 트랜지스터 및 하나 이상의 커패시터를 갖는 회로로 설계될 수 있다. 제1 연결 표면(51)이 반도체 층 시퀀스(2)를 향해 대면하는 캐리어(5)의 주 표면(50) 상에 형성된다. 제1 연결 표면은 픽셀(2a, 2b)의 제1 반도체 층(21)에 대한 전기적 전도성 연결부를 위해 제공된다. 제1 연결 표면은 밀착 표면(coherent surface)으로 형성된다. 또한, 복수의 제2 연결 표면(52)이 캐리어의 주 표면 상에 형성된다. 제2 연결 표면은 스위치(55)와 반도체 바디(2)의 관련 픽셀 사이의 전기 전도성 연결부를 위해 각각 제공된다.
디스플레이 장치(1)의 평면도에서, 절연 영역(53)이 인접한 제2 연결 표면(52)들 사이에 각각의 경우에 형성된다. 상기 절연 영역은 제1 금속화 층(51)으로부터 캐리어(5)를 절연한다. 또한, 급전 라인(feed line)(57)이 캐리어(5) 내에 형성되는데, 이 급전 라인을 통해 디스플레이 장치의 픽셀이 전기적 제어 회로를 통해 활성화될 수 있다.
캐리어(5)는 예컨대, 규소 캐리어(silicon carrier)로서 설계될 수 있는데, 스위치(55)는 예컨대, CMOS(상보적 금속 산화물 반도체(complementary metal oxide semiconductor)) 기술로 규소 캐리어 내에 매립될 수 있다. 스위치(55) 외에도, 캐리어는 디스플레이 장치(1)를 활성화하기 위한 추가의 전자 구성 요소, 예컨대 시프트 레지스터 또는 프로그램 가능 논리 구성 요소를 더 포함할 수 있다.
픽셀(2a, 2b)의 전기적 활성화 외에도, 캐리어(5)는 반도체 층 시퀀스(2)의 기계적 안정화를 위해 사용된다. 반도체 층 시퀀스의 바람직한 에피택시 적층(epitactic deposition)을 위한 성장 기판은 기계적 안정화를 위해서는 더 이상 요구되지 않으며 따라서 디스플레이 장치의 생산 도중 제거될 수 있다.
반도체 층 시퀀스(2)를 갖는 반도체 바디는 연결층(7)을 통해 캐리어(5)에 기계적으로 연결되고 그리고 특히 열 전도적으로도 연결되어, 작동 중 생성되는 폐열이 캐리어를 통해 효율적으로 소산될 수 있다. 예컨대, 납땜 페이스트에 의한 납땜과 같은 납땜, 은 소결(silver sintering), 직접 접합 방법 또는 접촉 돌출부(protrusions)(범프(bumps))에 의한 접촉이 연결층의 생산에 적합한데, 이때 언더필 재료가 기계적 안정성을 증가시키기 위해, 각각의 접촉 돌출부들 사이에 형성될 수 있다. 특히 금속, 예컨대 금, 은, 구리, 니켈, 주석 또는 상기 재료 중 적어도 하나를 갖는 금속성 합금, 예컨대 금-주석, 구리-은-주석, 인듐-주석 또는 니켈-주석이 연결층(7)에 적합하다.
제1 금속화 층(31) 및 제2 금속화 층(32)이 캐리어(5)에 대한 반도체 층 시퀀스(2)의 픽셀(2a, 2b)의 전기 연결을 위해 반도체 층 시퀀스(2)와 캐리어(5) 사이에 배열된다. 제1 금속화 층(31)은 리세스(25)를 통해 연장하여 제1 반도체 층(21)과 전기 접촉한다. 따라서, 제2 금속화 층(32)은 제2 반도체 층(22)과 전기 접촉하고 제2 반도체 층과 바로 인접한다. 금속화 층들은 활성 영역(20) 내에 생성되는 방사선에 대해 반사성으로 설계되는 것이 바람직하다. 예컨대, 은은 가시 스펙트럼 범위 및 자외 스펙트럼 범위 내에서의 특히 높은 반사율을 특징으로 한다. 대안적으로, 다른 금속, 예컨대 알루미늄, 니켈, 금, 로듐 또는 팔라듐, 또는 상기 재료 중 적어도 하나를 갖는 금속성 합금, 예컨대 은-팔라듐 합금 또는 Au:Ge이 사용될 수 있다. 금속화 층(31, 32)은 또한 다중층으로 설계될 수도 있다.
디스플레이 장치(1)의 평면도에서, 드라이버 회로(54)를 갖는 캐리어(5)의 주 표면(50)이, 픽셀(2a, 2b) 중 하나와 중첩하거나 2개의 인접한 픽셀들 사이에 배열되는 모든 지점에서 측방향으로 금속화 층들 중 적어도 하나로 덮이도록, 제1 금속화 층(31) 및 제2 금속화 층(32)은 서로 중첩되게 배열된다. 따라서, 예컨대 전기 접촉 전도(electrical contact conduction) 또는 픽셀의 형성을 위한 제1 금속화 층 및 제2 금속화 층 내의 차단부(interruption)들이 서로에 대해 오프셋 되어 배열된다. 이러한 배열을 이용하여, 드라이버 회로를 갖는 캐리어는 특히 액티브 매트릭스 드라이버 회로에 의해 개별 픽셀의 개별 활성화 능력과 관련하여 캐리어(5)의 방향으로 활성 영역(20)으로부터 디스플레이 장치(1)의 작동 시 방출되는 방사선으로부터 보호될 수 있다. 이 방사선은 측방향으로 상기 금속화 층들 중 적어도 하나에 의해, 즉 캐리어(5) 내로의 진입 시 임의의 지점에서 연속적을 차단되며, 또한 방사선 방출 표면의 방향으로 적어도 부분적으로 편향될 수 있다. 따라서, 캐리어(5)는 특히 활성 영역들 아래에서 그리고 활성 영역들 사이에서 측방향으로, 생성된 방사선에 영향을 받는 것이 방지된다. 방사선으로 인한 드라이버 회로(54)의 고장 또는 열화의 위험이 따라서 최소화된다.
제1 금속화 층(31)은 복수의 절결부(310)를 포함한다. 관통 접촉부(320)가 상기 절결부 내에 형성되는데, 이를 통해 개별 픽셀의 제2 금속화 층(32)이 관련 제2 연결 표면(52)에 도전성 연결된다. 디스플레이 장치의 평면도에서, 관통 접촉부(310)는 제2 금속화 층(32)에 의해 완전히 덮인다. 리세스(310)는 링 형상으로 형성되는 것이 바람직하다. 따라서, 반도체 바디(2)가 연결층(7)에 의해 기계적으로 지지되지 않는 상기 표면이 최소화된 것을 알 수 있다. 따라서, 크랙의 위험이 예컨대, 선형 절결부에 비해 감소된다. 물론, 다각형, 예컨대 직사각형 기초 형상, 특히 정사각형 기초 형상이나 육각형 기초 형상과 같은 다른 기하학적 기초 형상도 절결부로 고려된다.
도시된 예시적 실시예에서, 각 픽셀(2a, 2b)에 대한 제2 금속화 층(32)은 관련 스위치(55)의 제2 연결 표면(52)에 대한 전기 전도성 연결부를 형성한다. 제1 반도체 층(21)은 제1 금속화 층(31)에 의해 연속적으로 전기 접촉되어, 제1 금속화 층은 디스플레이 장치의 모든 픽셀(2a, 2b)을 위한 공유 접촉부를 형성하고 급전 라인(57)에 대해 직접 연결된다.
공유 접촉부는 하나 이상의 지점에서 급전 라인(57)에 연결될 수 있거나 또는 디스플레이 장치(1)로부터 직접적으로 인출될 수 있다.
제1 절연층(41), 예컨대, 규소 산화물 층이 제1 금속화 층(31)과 제2 금속화 층(32) 사이에 배열된다. 상기 절연층은 제1 금속화 층(31)과 제2 금속화 층(32) 사이의 전기 절연을 위해, 그리고 리세스(25)의 영역 내의 활성 영역(20) 및 제2 반도체 층(22)으로부터의 제1 금속화 층의 전기적 절연을 위해 사용된다. 반도체 층 시퀀스(2), 특히 활성 영역(20)의 측방향 표면은 제2 절연층(42)으로 덮인다. 상기 측방향 표면은 도 1a에 도시된 바와 같이 양의 플랭크 각도(positive flank angle)를 가질 수 있다. 이 경우, 반도체 층 시퀀스의 측방향 연장부는 캐리어의 방향으로 증가된다. 하지만, 대안적으로는 음의 플랭크 각도가 제공될 수도 있다.
디스플레이 장치(1)의 작동 시, 픽셀(2a, 2b)은 서로 독립적으로 작동될 수 있으며, 특히 스위치(55)를 통해 동시에 작동될 수 있다. 픽셀이 행과 열로 접촉 라인에 연결되는 실시예와 달리, 픽셀의 수가 증가될 수 있는데, 이때 픽셀 당 스위칭 회수는 이러한 목적을 위해 사전에 규정된 반복 빈도에서 감소될 필요가 없다. 따라서, 픽셀을 통과하는 전류는 픽셀의 동일한 광도(brightness)를 위해 증가될 필요가 없다. 픽셀의 개별적인 활성화 성능에도 불구하고, 작동 중 생성된 방사선은 캐리어(5) 내로 침투될 수 없으며 내부에서 드라이버 회로(54)의 손상 또는 고장을 초래할 수 없다는 것이 상술된 바와 같이 금속화 층들의 중첩에 의해 보장된다.
도시된 예시적 실시예에서, 반도체 층 시퀀스(2)는 픽셀(2a, 2b)에 걸쳐 연속적으로 연장한다. 따라서, 활성 영역(20)은 연속 영역(coherent region)으로 형성된다. 픽셀의 측방향 연장은 이 예시적 실시예에서 제2 금속화 층(32)의 측방향 연장부를 본질적으로 통과하여 얻어진다. 픽셀들 사이의 차단부에 의해 서로 분리된 제2 금속화 층의 영역들은 따라서 픽셀의 형상을 결정한다. 픽셀은 도 1b에 도시된 바와 같은 정사각형의 기초 형상을 가질 수 있다. 하지만, 그럼에도 다른 기초 형상, 특히 적어도 국부적으로 만곡된 기초 형상 또는 예컨대 삼각형, 직사각형, 육각형과 같은 다각형 기초 형상이 사용될 수도 있다.
픽셀(2a, 2b)의 제2 금속화 층(32)의 영역들 사이의 차단부의 영역에서, 제1 금속화 층(31)은 디스플레이 장치(1)의 평면도에서 연속적으로 연장하여, 캐리어(5)의 주 표면(50)은 픽셀들 사이의 어떠한 지점에서도 가시적이지 않다. 따라서, 작동 시 생성되는 방사선은 드라이버 회로(54)를 갖는 캐리어(5)에 진입하는 것이 효율적으로 방지된다.
제1 연결 표면(51) 및 제2 연결 표면(52)의 실시예는 제1 금속화 층(31) 및 관통 접촉부(320)의 실시예에 해당하는 미러이며, 따라서, 제1 금속화 층을 갖는 제1 연결 표면(51) 및 관통 접촉부를 갖는 제2 연결 표면은 생산 도중 연결층(7)을 통해 간단한 방식으로 서로에 대해 연결될 수 있다.
리세스(25)의 수는 픽셀의 크기 및 제1 반도체 층의 횡방향 전도율(transverse conductivity)에 따라 넓은 범위 내에서 변경될 수 있다. 도시된 예시적 실시예에도 불구하고, 따라서 각각의 픽셀은 하나의 개별 리세스(25) 또는 여러 개의 개별 리세스(25)를 가질 필요가 없다. 오히려, 서로 인접하게 배열된 다중 픽셀은 공유 리세스(25)를 가질 수도 있다. 극한의 경우, 단일의 리세스가 전체 디스플레이 장치에 충분할 수 있다.
개별 픽셀(2a, 2b)의 에지 길이가 넓은 범위에서 변경될 수 있다. 예컨대, 상기 에지 길이는 1 μm와 1 mm 사이(경계치 포함)일 수 있다. 픽셀로 이루어진 헤드라이트의 형성을 위해, 예컨대, 차량의 가변형 전조 시스템(adaptive front lighting system(AFS)을 위해, 상기 에지 길이는 예컨대, 20 μm와 150 μm 사이(경계치 포함)인 것이 바람직하다. 프로젝션 디스플레이를 위해, 상기 길이는 1 μm와 5 μm 사이(경계치 포함)인 것이 바람직하다.
인접한 픽셀들 사이의 비발광 간격은 0.5 μm와 20 μm 사이(경계치 포함)일 수 있다.
방사선 변환 요소(6)가 반도체 층 시퀀스의 방사선 방출 표면(29) 상에 형성된다. 도시된 예시적 실시예에서, 방사선 변환 요소는 복수의 세그먼트(6a, 6b)를 포함하는 밀착 요소(coherent element)로서 형성된다. 정밀하게는, 하나의 세그먼트가 각 픽셀과 관련된다. 분리 웹(61)이 인접한 세그먼트들 사이에서 각각의 경우에 형성된다. 세그먼트(6a, 6b)는 분리 웹에 의해 서로로부터 광학적으로 격리될 수 있다. 픽셀(2a, 2b) 사이의 광학적 격리는 따라서 증가된다. 특히, 상기 변환 요소의 두께 및/또는 상기 변환 요소 내의 산란 중심(scattering center)의 집중에 따라, 분리 웹은 생략될 수도 있다.
전색의 고정 이미지 또는 동영상을 디스플레이 하기 위해 제공된 디스플레이 장치(1)에 대해, 세그먼트(6a, 6b)는 서로 상이한 피크 파장을 갖는 2차 파장을 갖는 방사선을 생성하기 위해 제공될 수 있다. 예컨대, 3개의 세그먼트(6a, 6b)에 의해, 컬러 트리플(color triple)이 적색 스펙트럼 범위, 녹색 스펙트럼 범위 및 청색 스펙트럼 범위에서 방사선을 생성하기 위해 형성될 수 있다. 물론, 방사선 변환 요소(6)를 연속적으로 형성하지 않는 것 그리고 서로 기계적으로 분리된 개별 세그먼트의 형태로 방사선 변환 요소를 개별 픽셀(2a, 2b)에 적용하지 않는 것도 고려될 수 있다.
방사선 변환 요소(6)는 방사선 방출 표면(29) 상에 사전 마감된 형태(prefinished form)로 채결될 수 있거나, 방사선 방출 표면 상에 직접 형성될 수 있다. 또한, 방사선 변환 요소는 예컨대, 세라믹 입자, 양자 도트(quantum dot) 또는 유기 분자에 의해 형성될 수 있다. 이는 매트릭스 재료, 예컨대 중합체 매트릭스 재료, 예컨대 실리콘 또는 에폭시 또는 실리콘 및 에폭시를 갖는 하이브리드 재료 내에 매립될 수 있다. 대안적으로, 방사선 변환 요소는 세라믹 방사선 변환 요소로 형성될 수도 있는데, 이때 방사선 변환을 위해 제공된 입자들은 예컨대 소결에 의해 세라믹을 단독으로 형성하거나, 세라믹을 형성하기 위해 다른 재료의 보조로 함께 결합된다.
픽셀로 이루어진 헤드라이트를 위해, 방사선 변환 요소(6)의 세그먼트(6a, 6b)는 동일하게 형성될 수 있다. 예컨대, 상기 세그먼트는 활성 영역(20) 내에서 생성된 청색 방사선을 황색 방사선 범위 내의 2차 방사선(secondary radiation)으로 방사선 변환하기 위해 제공될 수 있으며, 그 결과 사람의 눈에 백색으로 보이는 광이 방출된다.
대안적으로, 방사선 변환 요소(6)는 픽셀(2a, 2b)에 걸쳐 연장하는 연속 요소로 형성될 수 있다. 방사선 변환 요소는 특히 일편으로 형성될 수 있다.
기술된 예시적 실시예에도 불구하고, 제2 금속화 층(32)은 픽셀(2a, 2b)을 위한 공유 접촉부로 형성될 수도 있다. 이 경우, 픽셀들은 각각 제1 금속화 층(31)을 통해 관련 스위치에 도전성 연결된다.
따라서, 제1 금속화 층 및 제2 금속화 층은 기술된 예시적 실시예에서 픽셀의 전기 접촉을 위해, 그리고 방사선 변환 요소(6) 및 활성 영역(20)으로부터 방출되는 방사선으로부터 드라이버 회로(54)를 갖는 캐리어(5)의 연속적인 보호를 위해, 사용된다.
기술된 예시적 실시예에도 불구하고, 드라이버 회로(54)는 캐리어(5)와 개별적으로 형성될 수 있다. 예컨대, 드라이버 회로는 캐리어와 반도체 층 시퀀스(2)를 갖는 상기 적어도 하나의 반도체 바디 사이에 배열되는 하나 이상의 층에 의해 형성될 수 있다. 상기 층들은 반도체 층 시퀀스를 갖는 반도체 바디가 캐리어(5) 상에 체결되기 전에 예컨대, 적층 방법에 의해, 예컨대 PECVD에 의해 반도체 층 시퀀스(2)를 갖는 반도체 바디 상에 적층될 수 있다. 예컨대, 드라이버 회로(54)는 다결정질 반도체 재료, 예컨대 다결정질 규소를 포함할 수 있다. 상기 반도체 재료를 생산하기 위해, 비결정질 재료가 적층되고 후속하여 재결정화될 수 있다. 비결정질 반도체 재료에 비해, 다결정질 또는 단결정질 반도체 재료는 매우 증가된 전하 캐리어 이동성을 가질 수 있다. 예컨대, 비결정질 규소의 재결정화에 의해, 단결정질 재료일 때의 값의 절반 이상인 전하 캐리어 이동성이 달성될 수 있다. 비결정질 반도체 재료 대신에 다결정질 반도체 재료의 사용함으로써, 디스플레이 장치의 픽셀 내에서 방사선을 생성하는데 요구되는 전류를 또한 스위칭할 수 있는 단순화된 스위치가 드라이버 회로 내에 형성될 수 있다. 재결정화는 예컨대, 비결정 층의 표면에 대해 스캐닝 방법으로 안내되는 레이저 빔에 의해 수행될 수 있다. 재결정화는 전체 표면에 걸쳐 또는 국부적으로 수행될 수 있다. 재결정화는 또한 다단 공정에서 형성될 수 있다. 캐리어에 통합된 드라이버 회로에 대해 캐리어를 체결하기 위한 정렬식 접합이 생략될 수 있다.
이 경우, 반도체 재료에 대안으로서, 전기 절연 재료, 예컨대 세라믹이 캐리어를 위해 사용될 수도 있다. 이 경우, 연결층(7)은 드라이버 회로(54)와 캐리어(5) 사이에 배열되고, 전기적으로 절연되도록 형성될 수도 있다. 금속화 층(31, 32)은 반도체 바디(2) 및 드라이버 회로 사이에 배열되서, 반도체 바디에서 생성되고 드라이버 회로의 방향으로 방출된 방사선으로부터 드라이버 회로를 보호한다.
도 2에 개략적으로 도시된 제2 예시적 실시예는 실질적으로 도 1a 및 도 1b와 함께 기술된 제1 예시적 실시예에 대응한다. 제1 예시적 실시예와 달리, 인접한 픽셀(2a, 2b)은 트렌치(26)에 의해 서로 분리된다. 트렌치는 적어도 활성 영역을 통해, 바람직하게는 전체 반도체 층 시퀀스(2)를 통해 방사선 방출 표면(29)으로부터 연장한다. 트렌치(26)들 사이에 배열되는, 활성 영역(20b)의 세그먼트(20a, 20b)는 각각 픽셀(2a, 2b)을 형성한다. 픽셀(2a, 2b)은 트렌치에 의해 단순화된 방식으로 서로로부터 광학적으로 그리고 전기적으로 분리될 수 있다. 픽셀의 광학적 분리만을 위해, 트렌치는 또한 활성 영역(20)을 절단하지 않고 방사선 방출 표면(29)으로부터 제1 반도체 층(21) 내로 연장할 수 있다. 이러한 트렌치는 예컨대, 도 1a 및 도 1b와 함께 기술된 바와 같은 연속적인 제1 반도체 층(21)의 경우에 사용될 수도 있다.
트렌치(26)의 측방향 표면은 제2 절연층(42)을 이용하여 덮일 수 있다. 트렌치는 비충전 상태일 수 있거나, 충전 재료(filler material)를 이용하여 충전될 수 있다. 충전 재료는 활성 영역(20)에서 생성된 방사선에 대해 투과적, 흡수적 또는 반사적이도록 형성될 수 있다. 인접한 픽셀들 사이의 광학적 분리는 흡수 또는 반사적 충진 재료를 이용하여 증가될 수 있다. 예컨대, 중합체 재료와 같은 유전체 재료가 투명 또는 흡수 충전 재료로 적합하다. 금속 층 또는 반사성 입자, 예컨대 티타늄 산화물로 충전된 플라스틱이 반사성 재료로 사용될 수 있다. 유전체 재료가 충전 재료로 사용되는 경우, 트렌치(26)의 측방향 표면 상의 제2 절연층(42)은 생략될 수도 있다.
또한, 도 1a 및 도 1b에 도시된 예시적 실시예에서와 달리 픽셀(2a)은 제1 반도체 층(21)과 접촉하기 위한 다중 리세스(25)를 포함한다. 픽셀 당 다중 리세스는 특히, 비교적 큰 픽셀(2a, 2b)을 갖는 디스플레이 장치, 예컨대 픽셀로 이루어진 헤드라이트를 위한 디스플레이 장치에 적합하다.
도 3에 도시된 제3 예시적 실시예는 도 1a 및 도 1b와 함께 기술된 제1 예시적 실시예에 실질적으로 대응한다. 제1 예시적 실시예와 달리, 제1 반도체 층(21)의 전기 접촉은 방사선 방출 표면(29) 상에 배열된 단말층(33)을 통해 수행된다. 단말층은 작동 시 생성되는 방사선에 대해 투과적이다. 예컨대, 단말층은 TCO 재료, 예컨대 ITO 또는 아연 산화물을 포함한다. 단말층(33)은 캐리어의 급전 라인(57)에 연결되고 제1 반도체 층을 위한 공유 접촉부를 형성한다. 반대로, 제1 금속화 층(31)은 픽셀의 전기 접촉을 위해 사용되는 것이 아니라, 디스플레이 장치(1)의 작동 시 방출되는 방사선으로부터 드라이버 회로(54)를 갖는 캐리어(5)를 연속적으로 차폐하기 위해 제2 금속화 층(32)과 함께 추가로 제공된다. 이 예시적 실시예에서는, 도 2와 함께 기술된 바와 같이, 트렌치가 각각의 경우에 인접한 픽셀들 사이에 형성될 수도 있다. 또한, 방사선 변환 요소가 도 1a 및 도 1b와 함께 기술된 바와 같이 단말층(33) 상에 배열될 수도 있다.
도 4에 도시된 제4 예시적 실시예는 도 1a 및 도 1b와 함께 기술된 제1 예시적 실시예에 실질적으로 대응한다. 제1 예시적 실시예와 달리, 복수의 반도체 바디(2)가 캐리어(5) 상에서 서로 인접하게 배열된다. 단순화된 도시를 위해, 절결부(310) 및 관통 접촉부(320)를 갖는 금속화 층(31, 32) 및 반도체 바디(2)의 경계만이 도면에 도시된다. 디스플레이 장치는 예컨대, 6개의 픽셀(2a, 2b)을 각각 갖는 4개의 반도체 바디(2)를 포함한다. 하지만, 반도체 바디 당 픽셀의 수 및 반도체 바디의 수는 넓은 범위에서 변경될 수 있다. 제1 금속화 층(31)은 넓은 영역에 걸쳐, 특히 인접한 픽셀(2a, 2b) 사이 그리고 인접한 반도체 바디(2) 사이에서 캐리어(5)를 덮는다. 제1 금속화 층(31)의 절결부(310)는 제2 금속화 층(32)에 의해 완전히 덮이고, 따라서 반도체 바디(2) 아래 그리고 반도체 바디(2) 사이에서, 드라이버 회로(54)를 갖는 캐리어와 활성 영역(20) 사이에는 어떠한 직접 광학 경로도 존재하지 않는다. 캐리어(5)는, 예컨대 반도체 바디(2)의 외부 경계 외측에서, 방사선으로 인해 기능적 성능을 약화시키는 손상이 예측되지 않는 캐리어의 영역 내에서만, 두 금속화 층 모두 없이 형성될 수 있다.
디스플레이 장치(1)의 생산 도중, 반도체 바디(2)는 캐리어(5) 상에 연속적으로 체결될 수 있다. 이 경우, 캐리어는 웨이퍼 복합재 내에 제공되는데, 이는 후속하여 디스플레이 장치 내로 격리된다. 인접한 반도체 바디(2)들 사이의 공간은 특히 0.5 μm와 100 μm 사이(경계치 포함)일 수 있다. 특히, 반도체 바디(2) 내의 인접한 픽셀들 사이의 공간은 인접한 반도체 바디 사이의 공간 정도의 크기를 가질 수 있다.
본 출원은 그 내용이 본원에 참조로서 포함된 독일 특허 출원 10 2013 102 667.2의 우선권을 청구한다.
본 발명은 예시적 실시예에 기초한 상기 설명에 제한되지 않는다. 오히려, 모든 신규한 구성 또는 모든 구성의 조합이 본 특허 청구항 또는 예시적 실시예에서 그 자체로 명확하게 구체화되지 않은 경우라도, 본 발명은 특히 특허 청구항의 구성의 모든 조합을 포함하는, 모든 신규한 구성 및 모든 구성들의 조합을 포함한다.

Claims (20)

  1. 반도체 층 시퀀스(2)를 포함하고 방사선을 생성하기 위해 제공된 활성 영역(20) 및 복수의 픽셀(2a, 2b)을 포함하는 적어도 하나의 반도체 바디와, 드라이버 회로(54)를 갖는 디스플레이 장치(1)이며,
    - 상기 드라이버 회로(54)는, 적어도 하나의 픽셀(2a, 2b)을 제어하기 위해 각각 제공된 복수의 스위치(55)를 포함하고,
    - 제1 금속화 층(31) 및 상기 제1 금속화 층으로부터 전기 절연된 제2 금속화 층(32)이 상기 드라이버 회로와 반도체 바디 사이에 배열되고,
    - 상기 제1 금속화 층 및/또는 상기 제2 금속화 층은 상기 픽셀들 중 적어도 하나에 도전성 연결되고,
    - 상기 제1 금속화 층 및 상기 제2 금속화 층은, 상기 디스플레이 장치의 평면도에서, 상기 픽셀들 중 하나와 중첩하거나 2개의 인접한 픽셀들 사이에 배열되는 임의의 지점에서 상기 드라이버 회로가 상기 금속화 층들 중 적어도 하나로 덮이도록, 서로 중첩 배열되는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 금속화 층 및 상기 제2 금속화 층은 상기 픽셀들 중 적어도 하나에 도전성 연결되는, 디스플레이 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 금속화 층 또는 상기 제2 금속화 층은 다중 픽셀들을 위한 공유 접촉부를 형성하는, 디스플레이 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2 금속화 층은 상기 반도체 층 시퀀스에 인접하고 2개의 인접한 픽셀 사이에서 절단되는, 디스플레이 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2 금속화 층은 상기 디스플레이 장치의 평면도에서 상기 적어도 하나의 반도체 바디에 의해 완전히 덮이는, 디스플레이 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 금속화 층은 픽셀마다 절결부를 포함하고, 상기 절결부 내에서 상기 제2 금속화 층이 상기 드라이버 회로의 관련 스위치에 도전성 연결되는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 절결부는 링-형상 경계를 포함하는, 디스플레이 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 디스플레이 장치는 상기 적어도 하나의 반도체 바디가 배열되는 캐리어(5)를 포함하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 드라이버 회로는 상기 캐리어에 통합되는, 디스플레이 장치.
  10. 제8항에 있어서,
    상기 드라이버 회로는 상기 적어도 하나의 반도체 바디와 상기 캐리어 사이에 배열되는, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 드라이버 회로는 상기 반도체 바디 상에 적층되는, 디스플레이 장치.
  12. 제10항 또는 제11항에 있어서,
    상기 드라이버 회로는 다결정질 반도체 재료를 포함하는, 디스플레이 장치.
  13. 제8항 내지 제12항 중 어느 한 항에 있어서,
    복수의 픽셀(2a, 2b)을 각각 갖는 복수의 반도체 바디(2)가 상기 캐리어 상에 배열되는, 디스플레이 장치.
  14. 제13항에 있어서,
    상기 제1 금속화 층 및 상기 제2 금속화 층은, 상기 디스플레이 장치의 평면도에서, 반도체 바디들 중 하나와 중첩하거나 2개의 인접한 반도체 바디들 사이에 배열되는 임의의 지점에서 상기 캐리어가 상기 금속화 층들 중 적어도 하나로 덮이도록, 서로 중첩 배열되는, 디스플레이 장치.
  15. 제8항 내지 제14항 중 어느 한 항에 있어서,
    상기 반도체 층 시퀀스를 위한 성장 기판(28)이 제거되고, 상기 캐리어는 상기 반도체 층 시퀀스를 기계적으로 안정화하는, 디스플레이 장치.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    - 상기 활성 영역(20)은 제1 반도체 층(21)과 제2 반도체 층(22) 사이에 배치되고,
    - 상기 반도체 층 시퀀스(2)는, 상기 드라이버 회로를 향해 대면하는 상기 반도체 층 시퀀스(2)의 후측(27)으로부터 활성 영역(20)을 통해 상기 제1 반도체 층(21) 내로 연장하고 상기 제1 반도체 층(21)과의 전기적 접촉을 위해 제공되는 적어도 하나의 리세스(25)를 포함하는, 디스플레이 장치.
  17. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 픽셀들은 상기 드라이버 회로의 반대편을 향한 방사선 방출 표면(29)으로부터 전기적으로 접촉되는, 디스플레이 장치.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서,
    상기 활성 영역은 다중 픽셀에 걸쳐 연속적으로 연장하는, 디스플레이 장치.
  19. 제1항 내지 제17항 중 어느 한 항에 있어서,
    상기 활성 영역은, 각각이 하나의 픽셀을 형성하는 복수의 세그먼트(20a, 20b)로 하위분할되고, 상기 세그먼트들은 공유 반도체 층 시퀀스로부터 파생되는, 디스플레이 장치.
  20. 제1항 내지 제19항 중 어느 한 항에 있어서,
    방사선 변환 요소(6)는 상기 드라이버 회로의 반대편을 향한 상기 반도체 층 시퀀스의 측면에 배치되는 디스플레이 장치.
KR1020157024787A 2013-03-15 2014-03-05 디스플레이 장치 KR102175404B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013102667.2 2013-03-15
DE102013102667.2A DE102013102667A1 (de) 2013-03-15 2013-03-15 Anzeigevorrichtung
PCT/EP2014/054275 WO2014139849A1 (de) 2013-03-15 2014-03-05 Anzeigevorrichtung

Publications (2)

Publication Number Publication Date
KR20150130293A true KR20150130293A (ko) 2015-11-23
KR102175404B1 KR102175404B1 (ko) 2020-11-06

Family

ID=50231173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157024787A KR102175404B1 (ko) 2013-03-15 2014-03-05 디스플레이 장치

Country Status (6)

Country Link
US (1) US9917077B2 (ko)
JP (1) JP6444901B2 (ko)
KR (1) KR102175404B1 (ko)
CN (1) CN105051901B (ko)
DE (2) DE102013102667A1 (ko)
WO (1) WO2014139849A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190071277A (ko) * 2017-12-14 2019-06-24 엘지디스플레이 주식회사 발광 소자, 마이크로 디스플레이 장치

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012112302A1 (de) * 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
DE102014115319A1 (de) 2014-10-21 2016-04-21 Osram Opto Semiconductors Gmbh Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102015108532A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte
DE102015108545A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015111574A1 (de) * 2015-07-16 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
US10412369B2 (en) 2015-07-31 2019-09-10 Dell Products, Lp Method and apparatus for compensating for camera error in a multi-camera stereo camera system
US10032757B2 (en) * 2015-09-04 2018-07-24 Hong Kong Beida Jade Bird Display Limited Projection display system
US10304811B2 (en) * 2015-09-04 2019-05-28 Hong Kong Beida Jade Bird Display Limited Light-emitting diode display panel with micro lens array
DE102015115812A1 (de) * 2015-09-18 2017-03-23 Osram Opto Semiconductors Gmbh Bauelement sowie Verfahren zur Herstellung eines Bauelements
DE102015119353B4 (de) 2015-11-10 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
CN105470359B (zh) * 2015-12-31 2018-05-08 天津三安光电有限公司 具有内嵌式电极结构的高功率led结构及其制备方法
DE102016100351B4 (de) 2016-01-11 2023-07-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement, Leuchtvorrichtung und Autoscheinwerfer
JP6428730B2 (ja) * 2016-08-24 2018-11-28 日亜化学工業株式会社 発光装置
FR3055948B1 (fr) * 2016-09-15 2018-09-07 Valeo Vision Procede de montage d'un composant electroluminescent matriciel sur un support
US11094208B2 (en) * 2016-09-30 2021-08-17 The Boeing Company Stereo camera system for collision avoidance during aircraft surface operations
DE102016220915A1 (de) 2016-10-25 2018-04-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
WO2018169968A1 (en) * 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
CN107105141B (zh) * 2017-04-28 2019-06-28 Oppo广东移动通信有限公司 图像传感器、图像处理方法、成像装置和移动终端
DE102018118079A1 (de) 2017-10-09 2019-04-11 Osram Opto Semiconductors Gmbh Halbleiterlichtquelle, betriebsverfahren und spektrometer
DE102017124307A1 (de) * 2017-10-18 2019-04-18 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US11749790B2 (en) * 2017-12-20 2023-09-05 Lumileds Llc Segmented LED with embedded transistors
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
DE102018107628B4 (de) * 2018-03-29 2022-09-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierende vorrichtung
DE102018118355A1 (de) * 2018-07-30 2020-01-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Halbleiterbauteil
US20220199879A1 (en) 2019-04-23 2022-06-23 Kyocera Corporation Micro-led board and display device
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
CN115868034B (zh) * 2020-05-15 2024-03-29 亮锐有限责任公司 具有可配置的发射强度空间分布的发光器件
DE102021201131A1 (de) * 2021-02-08 2022-08-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement mit einer goldschicht im randbereich

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141492A (ja) * 2000-10-31 2002-05-17 Canon Inc 発光ダイオードディスプレイパネル及びその製造方法
KR20100134581A (ko) * 2008-02-29 2010-12-23 오스람 옵토 세미컨덕터스 게엠베하 모놀리식 광전자 반도체 몸체 및 그 제조 방법
WO2011014490A2 (en) * 2009-07-30 2011-02-03 3M Innovative Properties Company Pixelated led
KR101039610B1 (ko) * 2010-10-12 2011-06-09 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR20110099753A (ko) * 2008-12-23 2011-09-08 오스람 옵토 세미컨덕터스 게엠베하 광전 영사 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5893721A (en) 1997-03-24 1999-04-13 Motorola, Inc. Method of manufacture of active matrix LED array
CA2418387C (en) * 2003-02-04 2008-06-03 Magneto-Inductive Systems Limited Passive inductive switch
JP2009175198A (ja) * 2008-01-21 2009-08-06 Sony Corp Ｅｌ表示パネル及び電子機器
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
DE102009047788A1 (de) 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Beleuchtungseinrichtung für eine Kamera sowie Verfahren zum Betrieb derselben
KR101106151B1 (ko) 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9019440B2 (en) * 2011-01-21 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5966412B2 (ja) 2011-04-08 2016-08-10 ソニー株式会社 画素チップ、表示パネル、照明パネル、表示装置および照明装置
US8497146B2 (en) * 2011-08-25 2013-07-30 Micron Technology, Inc. Vertical solid-state transducers having backside terminals and associated systems and methods
DE102011056888A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
DE102012112302A1 (de) 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141492A (ja) * 2000-10-31 2002-05-17 Canon Inc 発光ダイオードディスプレイパネル及びその製造方法
KR20100134581A (ko) * 2008-02-29 2010-12-23 오스람 옵토 세미컨덕터스 게엠베하 모놀리식 광전자 반도체 몸체 및 그 제조 방법
KR20110099753A (ko) * 2008-12-23 2011-09-08 오스람 옵토 세미컨덕터스 게엠베하 광전 영사 장치
WO2011014490A2 (en) * 2009-07-30 2011-02-03 3M Innovative Properties Company Pixelated led
KR101039610B1 (ko) * 2010-10-12 2011-06-09 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190071277A (ko) * 2017-12-14 2019-06-24 엘지디스플레이 주식회사 발광 소자, 마이크로 디스플레이 장치

Also Published As

Publication number Publication date
DE112014001400A5 (de) 2015-12-03
JP6444901B2 (ja) 2018-12-26
JP2016513876A (ja) 2016-05-16
KR102175404B1 (ko) 2020-11-06
US9917077B2 (en) 2018-03-13
CN105051901A (zh) 2015-11-11
CN105051901B (zh) 2018-08-31
WO2014139849A1 (de) 2014-09-18
US20160027765A1 (en) 2016-01-28
DE102013102667A1 (de) 2014-10-02

Similar Documents

Publication Publication Date Title
KR102175404B1 (ko) 디스플레이 장치
US10461120B2 (en) Display device and method for producing a display device
US9590008B2 (en) Radiation-emitting semiconductor chip
US20210328097A1 (en) Light emitting device including covering member and external connection electrodes
US9899418B2 (en) Display device and method for producing a display device
US8476666B2 (en) Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or devices
US8975656B2 (en) Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or device
US8878227B2 (en) Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips
US9837591B2 (en) Light-emitting semiconductor component and method of producing light-emitting semiconductor components
KR20150097556A (ko) 광전 반도체 칩을 제조하기 위한 방법 및 광전 반도체 칩
US20150129901A1 (en) Optoelectronic Semiconductor Chip and Method for Producing an Optoelectronic Semiconductor Chip
CN104518061A (zh) 发光二极管芯片、具有此的发光器件及其制造方法
KR20130119496A (ko) 캐리어 기판 및 반도체칩 제조 방법
US20180190711A1 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
KR101601995B1 (ko) 복사 방출 박막 반도체칩 및 그 제조 방법
KR20150035111A (ko) 주변 발광부를 구비하는 발광다이오드 칩

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant