KR20210016005A - 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법 - Google Patents

반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법 Download PDF

Info

Publication number
KR20210016005A
KR20210016005A KR1020210014501A KR20210014501A KR20210016005A KR 20210016005 A KR20210016005 A KR 20210016005A KR 1020210014501 A KR1020210014501 A KR 1020210014501A KR 20210014501 A KR20210014501 A KR 20210014501A KR 20210016005 A KR20210016005 A KR 20210016005A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
insulating layer
layer
conductivity type
type nitride
Prior art date
Application number
KR1020210014501A
Other languages
English (en)
Other versions
KR102296170B1 (ko
Inventor
김제원
Original Assignee
남서울대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190073206A external-priority patent/KR102213462B1/ko
Application filed by 남서울대학교 산학협력단 filed Critical 남서울대학교 산학협력단
Priority to KR1020210014501A priority Critical patent/KR102296170B1/ko
Publication of KR20210016005A publication Critical patent/KR20210016005A/ko
Application granted granted Critical
Publication of KR102296170B1 publication Critical patent/KR102296170B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법에 대한 것으로, 기판 상에 제1 도전형 질화물 반도체로 베이스층 형성하는 단계; 상기 베이스층 상에 절연층을 형성한 후, 상기 절연층을 식각하여 상기 베이스층이 노출되는 복수의 홀을 포함하는 나노 몰드를 형성하는 단계; 상기 나노 몰드의 복수의 홀에 제1 도전형 질화물 반도체를 증착하고 상기 나노 몰드를 제거하여 복수의 제1 도전형 질화물 반도체 나노로드를 형성하는 단계; 상기 복수의 제1 도전형 질화물 반도체 나노로드 표면에 활성층 및 제2 도전형 질화물 반도체층을 순차적으로 형성하는 단계를 포함하고, 상기 절연층의 식각은 반응성 이온 식각 공정으로 수행된다.

Description

반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법 {METHOD OF MANUFACTURING NITRIDE-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE USING SEMICONDUCTOR MANUFACTURING PROCESS}
본 발명은 질화물 반도체 발광소자 제조 기술에 관한 것으로, 보다 상세하게는 반도체 제조 공정을 이용하여 질화물 반도체 발광소자를 제조하는 방법에 관한 것이다.
발광소자는 전기 에너지를 빛 에너지로 변환하는 소자로서, 발광소자 내에는 빛을 발생할 수 있는 물질이 포함되어 있다. 발광소자에서 상기 물질은, 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출하며, GaN으로 대표되는 질화물 반도체가 널리 알려져 있다.
발광소자는 종래의 형광등과 같은 광원에 비해 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 가지며, 이에 따라 발광소자는 조명, 표시장치용 광원 등에 널리 적용되고 있다.
질화물계 발광소자는 일반적으로 수평 타입(lateral type), 수직 구조(vertical type)를 갖는다. 최근에는 특허문헌 1과 같이 활성층 면적을 넓힐 수 있는 나노 구조 타입(nano structure type)을 갖는 질화물계 발광소자도 많이 연구되고 있다.
나노 구조를 갖는 질화물계 발광소자를 제조하기 위해서는 질화물 반도체를 거의 수직에 가깝게 식각할 필요가 있다. 따라서, 질화물 반도체를 거의 수직에 가깝게 식각할 수 있는 식각 기술이 요구된다.
그러나 특허문헌 1에서는 개구를 갖는 절연층을 형성하고, 상기 개구에 나노로드 형태의 질화물 반도체층을 형성하는 점을 제시하고 있을 뿐 식각 방법에 대하여 구체적으로 제시하고 있지 않다.
또한, 나노 구조를 갖는 질화물계 발광소자를 제조함에 있어서 고려되어야 할 사항은 전극, 특히 p형 질화물 반도체층 상의 투명 전극 형성 공정이다. 나노 구조를 갖는 질화물계 발광소자에서 투명 전극도 방출되는 광을 일정부분 흡수하는 바, 광 흡수를 최소화할 수 있는 투명전극을 형성하는 기술이 요구된다.
그러나 특허문헌 1에서는 p형 질화물 반도체층 표면에 전면적으로 투명전극을 형성하고 있으며, 외부 전원과의 연결 방법에 대하여 제시하고 있지 않다.
한국 공개특허공보 제10-2012-0079310호 (2012.07.12. 공개)
본 발명의 목적은 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법을 제공하는 것이다.
또한, 본 발명의 목적은 투명 전극에 의해 흡수되는 광을 저감할 수 있는 질화물 반도체 발광소자 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 질화물 반도체 발광소자 제조 방법은 기판 상에 제1 도전형 질화물 반도체로 베이스층 형성하는 단계; 상기 베이스층 상에 절연층을 형성한 후, 상기 절연층을 식각하여 상기 베이스층이 노출되는 복수의 홀을 포함하는 나노 몰드를 형성하는 단계; 상기 나노 몰드의 복수의 홀에 제1 도전형 질화물 반도체를 증착하고 상기 나노 몰드를 제거하여 복수의 제1 도전형 질화물 반도체 나노로드를 형성하는 단계; 상기 복수의 제1 도전형 질화물 반도체 나노로드 표면에 활성층 및 제2 도전형 질화물 반도체층을 순차적으로 형성하는 단계를 포함하고, 상기 절연층의 식각은 반응성 이온 식각(Reactive Ion Etching; RIE) 공정으로 수행되는 것을 특징으로 한다.
바람직하게는, 상기 반응성 이온 식각은 초기에는 상대적인 높은 이온 플럭스 밀도를 적용하여 수직 식각성을 높인 후, 후기에는 상대적으로 낮은 이온 플럭스 밀도를 적용하여 홀의 직경을 증가시키는 방식으로 진행될 수 있다.
상기 질화물 반도체 발광소자 제조 방법은 복수의 제2 도전형 질화물 반도체층 각각에 컨택되도록 투명 전도성 필름을 부착하는 단계를 더 포함할 수 있다.
상기 투명 전도성 필름은 상기 제2 도전형 질화물 반도체층과 컨택하는 면에 전도성 접착제층이 구비될 수 있다.
상기 질화물 반도체 발광소자 제조 방법은 상기 베이스층과 전기적으로 연결되는 제1 전극을 형성하는 단계; 및 상기 투명 전도성 필름과 연결되는 제2 전극을 형성하는 단계를 더 포함할 수 있다.
상기 질화물 반도체 발광소자 제조 방법은 상기 나노 몰드의 제거시, 상기 절연층의 일부분을 잔존시킬 수 있다.
상기 질화물 반도체 발광소자 제조 방법은 상기 나노 몰드를 형성하는 단계에서, 홀들 간의 간격을 상이하게 하거나 홀들의 직경을 상이하게 할 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 질화물 반도체 발광소자 제조 방법은 기판 상에 제1 도전형 질화물 반도체로 베이스층 형성하는 단계; 상기 베이스층 상에 제1 절연층 및 상기 제1 절연층과 상이한 재질이며, 상기 제1 절연층보다 두꺼운 제2 절연층을 형성한 후, 상기 제2 절연층 및 제1 절연층을 순차적으로 식각하여 상기 베이스층이 노출되는 복수의 홀을 포함하는 나노 몰드를 형성하는 단계; 상기 나노 몰드의 복수의 홀에 제1 도전형 질화물 반도체를 증착하고 상기 나노 몰드의 제2 절연층을 제거하여 복수의 제1 도전형 질화물 반도체 나노로드를 형성하는 단계; 상기 복수의 제1 도전형 질화물 반도체 나노로드 표면에 활성층 및 제2 도전형 질화물 반도체층을 순차적으로 형성하는 단계를 포함하고, 상기 제1 절연층 및 제2 절연층의 식각은 반응성 이온 식각 공정으로 수행되는 것을 특징으로 한다.
상기 질화물 반도체 발광소자 제조 방법은 복수의 제2 도전형 질화물 반도체층 각각에 컨택되도록 투명 전도성 필름을 부착하는 단계를 더 포함할 수 있다.
상기 투명 전도성 필름은 상기 제2 도전형 질화물 반도체층과 컨택하는 면에 전도성 접착제층이 구비될 수 있다.
상기 질화물 반도체 발광소자 제조 방법은 상기 베이스층과 전기적으로 연결되는 제1 전극을 형성하는 단계; 및 상기 투명 전도성 필름과 연결되는 제2 전극을 형성하는 단계를 더 포함할 수 있다.
상기 질화물 반도체 발광소자 제조 방법은 상기 제1 절연층은 실리콘질화물 재질이고, 제2 절연층은 실리콘산화물 재질일 수 있다.
상기 질화물 반도체 발광소자 제조 방법은 상기 나노 몰드를 형성하는 단계에서, 홀들 간의 간격을 상이하게 하거나 홀들의 직경을 상이하게 할 수 있다.
본 발명에 따른 질화물 반도체 발광소자 제조 방법에 의하면, 반도체 제조 공정에 이용되는 반응성 이온 식각 공정을 발광소자 제조 방법에 적용함으로써 수직에 가까운 홀을 구비하는 나노 몰드를 제조할 수 있고, 이 나노 몰드를 토대로 질화물 반도체 나노로드를 형성함으로써 쉽게 3차원 구조의 질화물 반도체 발광소자를 제조할 수 있다.
특히, 또한 종래 ITO 증착과 달리 투명 전도성 필름을 이용하여, 도트 컨택 방식으로 제2 도전형 질화물 반도체층과 투명 전도성 필름을 컨택 시킴으로써 나노로드 측면에 ITO가 증착됨으로써 발생하는 광 흡수를 근본적으로 차단할 수 있다.
또한, 본 발명에 따른 질화물 반도체 발광소자 제조 방법의 경우, 나노 몰드를 형성하는 과정에서 홀들 간의 간격을 상이하게 하거나 홀들의 직경을 상이하게 함으로써 방출되는 광의 파장을 바꿀 수 있으며 이를 통해 다양한 파장의 광, 나아가 백색광을 방출하는 질화물 반도체 발광소자를 제조할 수 있다.
도 1은 본 발명에 따른 질화물 반도체 발광소자를 제조하는 방법을 개략적으로 나타내는 순서도이다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 질화물 반도체 발광소자를 제조하는 방법을 개략적으로 나타내는 단면도들이다.
도 3a 내지 도 3f는 본 발명의 다른 실시예에 따른 질화물 반도체 발광소자를 제조하는 방법을 개략적으로 나타내는 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 상세하게 후술되어 있는 실시예들 및 도면을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법에 대하여 상세히 설명한다.
도 1은 본 발명에 따른 질화물 반도체 발광소자를 제조하는 방법을 개략적으로 나타내는 순서도이다. 또한, 도 2a 내지 2f는 본 발명의 일 실시예에 따른 질화물 반도체 발광소자를 제조하는 방법을 개략적으로 나타내는 단면도들로서, 도 1에 기재된 각각의 단계를 설명함에 있어서 도 2a 내지 도 2f를 이용한다.
도 1을 참조하면, 본 발명에 따른 질화물 반도체 발광소자 제조 방법은 베이스층 형성 단계(S110), 나노 몰드 형성 단계(S120), 복수의 제1 도전형 질화물 반도체 나노로드 형성 단계(S130), 및 활성층 및 제2 도전형 질화물 반도체층 형성 단계(S140)를 포함한다. 또한, 본 발명에 따른 질화물 반도체 발광소자 제조 방법은 투명 전도성 필름 부착 단계(S150)를 추가로 포함할 수 있다.
먼저 베이스층 형성 단계(S110)에서는 도 2a에 도시된 예와 같이 기판(201) 상에 베이스층(210)을 형성한다.
기판은 사파이어 기판, 실리콘 기판, GaN 기판 등 질화물 반도체가 성장될 수 있는 공지된 다양한 기판의 이용이 가능하다. 질화물 반도체 성장 효율 및 비용을 고려할 때 기판(201)은 사파이어 기판인 것이 가장 바람직하다.
베이스층(210)은 예를 들어 n-GaN과 같은 제1 도전형 질화물 반도체를 포함한다. 베이스층(210)의 형성 방법으로는 MOCVD(metal organic chemical vapor deposition), 또는 MBE(Molecular Beam Epitaxy)를 비롯한 공지된 다양한 증착 방법이 적용될 수 있다. 예를 들어, MOCVD 법으로 베이스층과, 후술하는 제1 도전형 질화물 반도체 나노로드, 활성층, 제2 도전형 질화물 반도체층을 형성할 때, 이용되는 전구체로는 TMGa(Trimethylgallium), TMIn(Trimethylindium,) 및 암모니아(NH3) 등이 이용될 수 있다. 또한, 각각의 질화물 반도체층 형성시 약 900~1300℃의 공정 온도 및 약 50~200 100mbar 정도의 압력 조건이 적용될 수 있으나 이에 제한되지 않고 공지된 다양한 공정 조건이 적용될 수 있다.
베이스층(210)과 기판(201) 사이에는, 베이스층(210)의 결정 품질 향상을 위해, AlN층이나 저온 GaN층과 같은 버퍼층, 비도핑 질화물 반도체층 등이 더 형성될 수 있다.
한편 제1 도전형 질화물 반도체가 Si, Ge 등과 같은 n형 불순물이 도핑된 n형 질화물 반도체라면, 제2 도전형 질화물 반도체는 Mg, Ca 등과 같은 p형 불순물이 도핑된 p형 질화물 반도체가 될 수 있다. 반대로, 제1 도전형 질화물 반도체가 p형 질화물 반도체라면, 제2 도전형 질화물 반도체는 n형 질화물 반도체가 될 수 있다.
다음으로, 나노 몰드 형성 단계(S120)에서는 베이스층(210) 상에 나노 몰드를 형성한다.
보다 구체적으로는 먼저 도 2a에 도시된 예와 같이 베이스층(210) 상에 절연층(220)을 형성한다. 절연층(220)의 층 두께에 의해 질화물 반도체 발광소자들의 높이가 결정된다. 절연층(220)의 층 두께는 0.1~10㎛를 제시할 수 있으나 이에 한정되는 것은 아니다. 이후, 도 2b에 도시된 예와 같이 절연층(220)을 정해진 패턴으로 식각하여, 베이스층(210)이 노출되는 복수의 홀(225)을 포함하는 절연층 기반의 나노 몰드를 형성한다. 복수의 홀(225)의 직경은 약 100nm~1.5㎛를 제시할 수 있으나, 이에 제한되는 것은 아니다.
이때, 본 발명에서 절연층(220)의 식각은 산소 (O2) 및 아르곤 (Ar) 가스 하에서 C4F8 기반의 반응성 이온 식각과 같은 반응성 이온 식각 공정으로 수행된다. 반응성 이온 식각 공정은 주로 실리콘 웨이퍼를 기반으로 하는 반도체 제조 공정에서 사용되는 것으로, 수직 방향으로 식각하기 용이한 방법에 해당한다. 본 발명에서는 이와 같은 반응성 이온 식각 공정을 이용한 나노 몰드를 형성하고, 이를 기반으로 나노로드 타입의 질화물 반도체 발광소자를 구현한다. 이를 통해, 나노 몰드의 홀이 거의 수직, 즉 홀의 벽면과 베이스층의 표면이 이루는 각도가 거의 90도로 형성될 수 있다. 그 결과 나노 몰드의 홀에 형성되는 제1 도전형 반도체 나노로드가 거의 수직으로 형성될 수 있다.
바람직하게는, 상기 반응성 이온 식각은 2단계 공정으로 수행될 수 있다. 구체적으로는, 제1 이온 플럭스 밀도에서 수행되는 제1 단계와, 상기 제1 이온 플럭스 밀도보다 낮은 제2 이온 플럭스 밀도에서 수행되는 제2 단계를 포함할 수 있다. 제1 단계에서는 상대적인 높은 이온 플럭스 밀도를 적용하고, 이를 통해 반응성 이온의 직진성 및 속도를 높일 수 있어 수직 식각성을 높일 수 있다. 제2 단계에서는 상대적으로 낮은 이온 플럭스 밀도를 적용하여 홀의 직경을 증가시킨다.
한편, 나노 몰드 형성시, 홀들 간의 간격을 상이하게 하거나 홀들의 직경을 상이하게 할 수 있다. 이를 통해 다중 파장의 구현을 위한 파장 조절이 가능하다. 구체적으로, 나노 몰드를 이용하여 나노로드형 질화물 반도체 발광소자를 제조할 때, 홀들 간의 간격 또는 홀들의 직경을 상이하게 하면 활성층 형성시 인듐의 증착량이 변화될 수 있어, 파장이 조절될 수 있다. 이를 통해 단위 소자들에서 방출되는 빛의 파장을 바꿀 수 있으며 이를 통해 원하는 파장의 광, 특히 백색광의 구현이 가능하다.
다음으로, 복수의 제1 도전형 질화물 반도체 나노로드 형성 단계(S130)에서는 나노 몰드를 이용하여 복수의 제1 도전형 질화물 반도체 나노로드(230)를 형성한다. 구체적으로, 도 2c에 도시된 예와 같이, 나노 몰드의 복수의 홀(225)에 제1 도전형 질화물 반도체를 증착한다. 제1 도전형 질화물 반도체는 MOCVD 공정을 비롯한 공지된 다양한 방법으로 증착될 수 있다.
이후, 도 2d에 도시된 예와 같이 나노 몰드를 제거하여 복수의 제1 도전형 질화물 반도체 나노로드(230)를 형성한다. 나노 몰드의 제거는 습식 식각 등의 방법으로 수행될 수 있다.
제1 도전형 질화물 반도체 나노로드(230)는 제1 도전형 질화물 반도체로 형성되는 베이스층(210)에 컨택된다. 예를 들어 베이스층(210)에 전극이 형성될 경우, 전자(electron)는 베이스층(210)을 통하여 각각의 제1 도전형 질화물 반도체 나노로드(230)에 공급되고, 이후 제1 도전형 질화물 반도체 나노로드(230) 표면에 형성될 활성층(240)으로 공급된다.
이때, 나노 몰드의 제거시, 절연층(220)의 일부분을 잔존시킬 수 있다. 이는 후속 활성층 및 제2 도전형 질화물 반도체층 형성시 제1 도전형 질화물 반도체 나노로드들 사이에 약 10nm 내지 1㎛ 정도의 얇은 두께의 절연층을 잔존시킴으로써 잔존하는 절연층 상에는 질화물 반도체가 증착되지 않도록 하기 위함이다. 이는 실리콘질화물과 같은 절연체 상에는 질화물 반도체가 잘 증착되지 않는 점을 이용한 것이다. 대안적으로, 나노 몰드를 완전히 제거 후, 제1 도전형 질화물 반도체 나노로드들 사이에 얇은 두께의 절연층을 추가 형성할 수 있다. 또한 절연체가 잔존하고 있으면, 이후에 형성되는 활성층 및 제2 도전형 질화물 반도체층이 제1 도전형 질화물 반도체 재질의 베이스층(210)과는 직접 접촉하지 않는다.
다음으로, 활성층 및 제2 도전형 질화물 반도체층 형성 단계(S140)에서는 질화물 반도체 증착을 이용하여 복수의 제1 도전형 질화물 반도체 나노로드 표면에 활성층(240) 및 제2 도전형 질화물 반도체층(250)을 순차적으로 형성한다. 활성층(240)은 InGaN/GaN 기반의 MQWs(Multi Quantum Wells) 구조를 비롯한 공지된 다양한 활성층 구조의 적용이 가능하다.
활성층(240)와 제2 도전형 질화물 반도체층(250) 사이에는, 제1 도전형 질화물 반도체 나노로드(230)에서 공급된 전자의 제2 도전형 질화물 반도체층(250)으로의 오버플로우를 방지하기 위해 전자 차단층이 추가로 형성될 수 있다. 전자 차단층은 AlGaN 등과 같은 고저항 재료로 형성될 수 있다. 활성층 및 제2 도전형 질화물 반도체층은 각각 MOCVD 공정을 비롯한 공지된 다양한 증착 방법으로 수행될 수 있다.
한편, 종래의 2차원 평면 구조에서 발광 소자를 이루는 질화물 반도체는 일반적으로 우르짜이트(Wurtzite) 구조로 성장된다. 이러한 우르짜이트 구조의 c-결정면인 (0 0 0 1)에서 성장된 질화물은 분극 효과의 발생에 따라 전자와 정공이 공간적으로 분리됨에 따라 효과적인 재결합이 방해된다. 이에 비해 본 발명의 경우 3차원 구조의 제1 도전형 질화물 반도체 나노로드(230)의 측면에 활성층(240)을 성장시킨다. 이에 의하면, 제1 도전형 질화물 반도체 나노로드의 c-결정면이 아니라 m-결정면(1 0 -1 0)에서 성장됨에 따라 무극성 질화물 반도체로 성장될 수 있다. 이러한 무극성 질화물 반도체를 기반으로 활성층을 형성함에 따라 극성 질화물 반도체에서 발생하는 분극을 최대한 억제할 수 있고, 그 결과 전자와 정공의 재결합 강화에 따른 발광효율을 향상시킬 수 있다.
다음으로, 복수의 제2 도전형 질화물 반도체층(250) 각각에 컨택되도록, 투명 전도성 필름(260)을 부착한다. 제2 도전형 질화물 반도체층(250) 형성 후, ITO와 같은 투명 전도성 물질을 증착하여 투명 전극층을 형성할 수도 있으나, 이 경우, 나노로드형 발광소자 측면에 투명 전극층이 존재하고, 투명 전극층이 활성층으로부터 방출되는 광을 일부 흡수하게 되어, 광 효율이 저하될 수 있는 바, 투명 전도성 필름(260)을 부착하는 것이 보다 바람직하다.
투명 전도성 필름(260)은 ITO 필름, 그래핀 필름 등과 같은 투명하면서도 전기전도성이 우수한 재질의 필름이 적용될 수 있다.
투명 전도성 필름(260)을 복수의 제2 도전형 질화물 반도체층(250)에 부착하기 위해, 투명 전도성 필름(260)은 제2 도전형 질화물 반도체층(250)과 컨택하는 면에 전도성 접착제층이 구비되어 있을 수 있다. 대안적으로, 투명 전도성 필름(260)은 열 융착 방식으로 제2 도전형 질화물 반도체층(250) 각각에 부착될 수 있다.
또한, 본 발명에 따른 질화물 반도체 발광소자 제조 방법은 제1 전극 및/또는 제2 전극을 형성하는 과정을 추가로 포함할 수 있다.
제1 전극은 제1 도전형 질화물 반도체 재질의 베이스층(210)과 전기적으로 연결되는 전극이다. 이를 위해, 제1 전극은 베이스층 상에 형성될 수 있다.
제2 전극은 제2 도전형 질화물 반도체층과 컨택되는 투명 전도성 필름과 전기적으로 연결되는 전극이다. 이를 위해, 제2 전극은 투명 전도성 필름의 제2 도전형 질화물 반도체층(250)과 컨택하는 면의 반대면에 형성될 수 있다. 다른 예로, 제2 전극은 인쇄회로기판에 형성되고, 인쇄회로기판에 형성된 제2 전극에 투명 전도성 필름이 전도성 접착제 등으로 부착될 수 있다.
도 2f는 제조된 질화물 반도체 발광소자의 단면을 개략적으로 나타낸 것이다.
도 2f를 참조하면, 질화물 반도체 발광소자는 제1 도전형 질화물 반도체 베이스층(210), 베이스층 상에 형성된 복수의 제1 질화물 반도체 나노로드(230), 복수의 제1 질화물 반도체 나노로드 각각의 표면에 형성된 활성층(240), 활성층 표면에 형성된 제2 도전형 반도체층(250) 및 제2 도전형 반도체층(250)과 컨택되는 투명 전도성 필름(260)을 포함한다. 복수의 제1 질화물 반도체 나노로드(230) 사이에는 제1 절연층(221)이 배치되어 있다.
도 3a 내지 3f는 본 발명의 다른 실시예에 따른 질화물 반도체 발광소자를 제조하는 방법을 개략적으로 나타내는 단면도들이다.
도 3a 내지 도 3f를 참조하면, 본 실시예에 따른 질화물 반도체 발광소자 제조 방법은 베이스층을 형성하는 단계, 나노 몰드를 형성하는 단계, 복수의 제1 도전형 질화물 반도체 나노로드를 형성하는 단계를 활성층 및 제2 도전형 질화물 반도체층을 형성하는 단계를 포함한다. 또한, 본 실시예에 따른 질화물 반도체 발광소자 제조 방법은 투명 전도성 필름을 부착하는 단계를 추가로 포함할 수 있다.
우선, 기판(201) 상에 제1 도전형 질화물 반도체로 베이스층(210)을 형성한다.
다음으로, 베이스층(210) 상에 절연층을 형성한다. 이때, 본 실시예에서는 베이스 상에 얇은 두께로 제1 절연층(221)을 형성하고, 이후 제1 절연층(221)과 상이한 재질이며, 제1 절연층(221)보다 두꺼운 제2 절연층(222)을 형성한다. 예를 들어, 실리콘질화물로 제1 절연층(221)을 형성한 후, 실리콘산화물로 제2 절연층(222)을 형성한다. 이후, 제2 절연층(222) 및 제1 절연층(221)을 순차적으로 식각하여 베이스층(210)이 노출되는 복수의 홀(225)을 포함하는 나노 몰드를 형성한다. 상기 제2 절연층(222) 및 제1 절연층(221)의 식각은 반도체 제조 공정에서 이용되는 반응성 이온 식각으로 수행된다.
다음으로, 나노 몰드의 복수의 홀(225)에 제1 도전형 질화물 반도체를 증착하고 나노 몰드의 제2 절연층(222)을 제거하여 복수의 제1 도전형 질화물 반도체 나노로드(230)를 형성한다. 제2 절연층(222)의 선택적 제거는 예를 들어, 제1 절연층(221)이 실리콘질화물 재질이고, 제2 절연층(222)이 실리콘산화물 재질인 경우, 실리콘산화물에 대한 식각 선택비가 높은 식각액, 예를 들어 산성 식각액을 이용한 습식 식각으로 진행될 수 있다.
다음으로, 복수의 제1 도전형 질화물 반도체 나노로드(230) 표면에 활성층(240) 및 제2 도전형 질화물 반도체층(250)을 순차적으로 형성한다.
다음으로, 복수의 제2 도전형 질화물 반도체층(250) 각각에 컨택되도록 투명 전도성 필름(260)을 부착한다.
도 3a 내지 도 3f에 도시된 질화물 반도체 발광소자 제조 방법은 절연층으로서 제1 절연층 및 제2 절연층을 적용하고 나노 몰드 형성시 제2 절연층을 잔존시키는 점 이외에는 도 1 및 도 2a 내지 도 2f와 관련하여 설명된 바와 거의 동일한 바, 더 이상의 상세한 설명은 생략하고, 도 1 및 도 2a 내지 도 2f와 관련하여 설명된 바가 그대로 적용될 수 있다.
이상에서 본 발명의 바람직한 실시 예들에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리범위는 이에 한정되는 것이 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
201 : 기판
210 : 제1 도전형 반도체층
220 : 절연층
221 : 제1 절연층
222 : 제2 절연층
225 : 홀
230 : 코어층
240 : 활성층
250 : 제2 도전형 반도체층
260 : 투명 전도성 필름

Claims (6)

  1. 기판 상에 제1 도전형 질화물 반도체로 베이스층을 형성하는 단계;
    상기 베이스층 상에 절연층을 형성한 후, 상기 절연층을 식각하여 상기 베이스층이 노출되는 복수의 홀을 포함하는 나노 몰드를 형성하는 단계;
    상기 나노 몰드의 복수의 홀에 제1 도전형 질화물 반도체를 증착하고 상기 나노 몰드를 제거하여 복수의 제1 도전형 질화물 반도체 나노로드를 형성하는 단계; 및
    상기 복수의 제1 도전형 질화물 반도체 나노로드 표면에 활성층 및 제2 도전형 질화물 반도체층을 순차적으로 형성하는 단계;를 포함하고,
    상기 절연층의 식각은 제1 이온 플럭스 밀도에서 수행되는 제1 단계와,　상기 제1 이온 플럭스 밀도보다 낮은 제2 이온 플럭스 밀도에서 수행되는 제2 단계를 포함하는 반응성 이온 식각 공정으로 수행되는 것을 특징으로 하는 질화물 반도체 발광소자 제조 방법.
  2. 제1항에 있어서,
    상기 나노 몰드의 제거시, 상기 절연층의 일부분을 잔존시키는 것을 특징으로 하는 질화물 반도체 발광소자 제조 방법.
  3. 기판 상에 제1 도전형 질화물 반도체로 베이스층을 형성하는 단계;
    상기 베이스층 상에 제1 절연층 및 상기 제1 절연층과 상이한 재질이며 상기 제1 절연층보다 두꺼운 제2 절연층을 형성한 후, 상기 제2 절연층 및 제1 절연층을 순차적으로 식각하여 상기 베이스층이 노출되는 복수의 홀을 포함하는 나노 몰드를 형성하는 단계;
    상기 나노 몰드의 복수의 홀에 제1 도전형 질화물 반도체를 증착하고 상기 나노 몰드의 제2 절연층을 제거하여 복수의 제1 도전형 질화물 반도체 나노로드를 형성하는 단계; 및
    상기 복수의 제1 도전형 질화물 반도체 나노로드 표면에 활성층 및 제2 도전형 질화물 반도체층을 순차적으로 형성하는 단계;를 포함하고,
    상기 제1 절연층 및 제2 절연층의 식각은 제1 이온 플럭스 밀도에서 수행되는 제1 단계와, 상기 제1 단계 이후, 상기 제1 이온 플럭스 밀도보다 낮은 제2 플럭스 밀도에서 수행되는 제2 단계를 포함하는 반응성 이온 식각 공정으로 수행되는 것을 특징으로 하는 질화물 반도체 발광소자 제조 방법.
  4. 제3항에 있어서,
    상기 제1 절연층은 실리콘질화물 재질이고, 제2 절연층은 실리콘산화물 재질인 것을 특징으로 하는 질화물 반도체 발광소자 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 베이스층과 전기적으로 연결되는 제1 전극을 형성하는 단계; 및
    복수의 제2 도전형 질화물 반도체층 각각에 컨택되도록 투명 전도성 필름을 부착하고, 상기 투명 전도성 필름과 연결되는 제2 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 나노 몰드를 형성하는 단계에서, 홀들 간의 간격을 상이하게 하거나 홀들의 직경을 상이하게 하는 것을 특징으로 하는 질화물 반도체 발광소자 제조 방법.
KR1020210014501A 2019-06-20 2021-02-02 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법 KR102296170B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210014501A KR102296170B1 (ko) 2019-06-20 2021-02-02 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190073206A KR102213462B1 (ko) 2019-06-20 2019-06-20 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법
KR1020210014501A KR102296170B1 (ko) 2019-06-20 2021-02-02 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020190073206A Division KR102213462B1 (ko) 2019-06-20 2019-06-20 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20210016005A true KR20210016005A (ko) 2021-02-10
KR102296170B1 KR102296170B1 (ko) 2021-08-30

Family

ID=74561116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210014501A KR102296170B1 (ko) 2019-06-20 2021-02-02 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법

Country Status (1)

Country Link
KR (1) KR102296170B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668964B1 (ko) * 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
KR20120079310A (ko) 2011-01-04 2012-07-12 삼성엘이디 주식회사 나노로드형 반도체 발광소자 및 그 제조방법
KR101258583B1 (ko) * 2011-10-21 2013-05-02 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
KR20140096980A (ko) * 2013-01-29 2014-08-06 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
KR20150091707A (ko) * 2014-02-03 2015-08-12 삼성전자주식회사 반도체 발광소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668964B1 (ko) * 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
KR20120079310A (ko) 2011-01-04 2012-07-12 삼성엘이디 주식회사 나노로드형 반도체 발광소자 및 그 제조방법
KR101258583B1 (ko) * 2011-10-21 2013-05-02 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
KR20140096980A (ko) * 2013-01-29 2014-08-06 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
KR20150091707A (ko) * 2014-02-03 2015-08-12 삼성전자주식회사 반도체 발광소자

Also Published As

Publication number Publication date
KR102296170B1 (ko) 2021-08-30

Similar Documents

Publication Publication Date Title
US9882085B2 (en) Method for separating epitaxial layers from growth substrates, and semiconductor device using same
US9508893B2 (en) Method for manufacturing nano-structured semiconductor light-emitting element
KR100668351B1 (ko) 질화물계 발광소자 및 그 제조방법
KR100966367B1 (ko) 반도체 발광소자 및 그의 제조방법
WO2016192434A1 (zh) 一种利用化学腐蚀的方法剥离生长衬底的方法
KR20120092326A (ko) 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법
TW201521223A (zh) 一種ｉｉｉ－ｖ族氮化物半導體外延片、包含該外延片的器件及其製備方法
KR102284535B1 (ko) 발광 소자 및 그 제조 방법
US20130075755A1 (en) Light emitting device and manufacturing method thereof
JP2012182421A (ja) パターン化された格子緩衝層を用いた窒化物系発光素子及びその製造方法
JP2008270616A (ja) 半導体発光装置の製造方法および半導体発光装置
US8173462B2 (en) Manufacturing method of nitride crystalline film, nitride film and substrate structure
JP2009224370A (ja) 窒化物半導体デバイス
KR102213462B1 (ko) 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법
KR102296170B1 (ko) 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법
US20140367634A1 (en) Nitride-based light emitting diode including nonorods and method of mmanufacturing the same
JP2009123836A (ja) 窒化物半導体発光素子
CN109473525B (zh) 一种氮化镓基发光二极管外延片及其制作方法
KR100853935B1 (ko) 반도체 발광 다이오드 및 그의 제조방법
CN105161583A (zh) 氮化嫁基紫外半导体发光二极管及其制作方法
KR102175400B1 (ko) 나노 구조 반도체 발광소자
KR20140036396A (ko) 다공성 투명 전극을 포함하는 발광 다이오드 및 그 제조 방법
US10177284B2 (en) Ultraviolet light emitting diode and method of manufacturing the same
JP2006019459A (ja) 発光ダイオード用エピタキシャルウェハ
KR101720621B1 (ko) 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant