KR100497127B1 - 질화갈륨계 반도체 엘이디 소자 - Google Patents

Abstract

본 발명은 AlGaInN LED 소자를 형성함에 있어서 활성층에서 발생된 빛을 효과적으로 외부로 끌어내어 외부 양자효율을 최대화한 LED 구조에 관한 것이다.

AlGaInN 계 LED에 있어서 P-GaN 상에 고전자 농도의 n - In_xGa₁-_xN 층을 성장하고 부분적으로 식각하여 요철을 형성하고 남은 요철의 하단면에 오옴 접촉용 투명 전극을 형성함으로써, 전류 확산용 투명 전극의 사용을 최소화하여 외부 양자 효율을 극대화 하고, 또한 n 층의 표면을 요철형상을 이용하여 LED 상측부로 탈출하는 빛의 임계각을 조절하여 외부 양자 효율을 최대화한 것을 특징으로 하는 n - p - n 형 LED 구조다.

Description

질화갈륨계 반도체 엘이디 소자 {AlGaInN semiconductor LED device}

본 발명은 질화갈륨계 반도체 엘이디(LED) 소자에 관한 것으로서, 더욱 상세하게는 p형 GaN층 상에 n형 In_xGa_(1-x)N(0≤x≤1)층을 형성하고 n형 In_xGa_(1-x)N(0≤x≤1)층의 일부를 식각하여 요철을 형성하고 남은 요철의 바닥면에 전극을 형성하여, 외부양자효율을 개선한 질화갈륨계 반도체 엘이디 소자에 관한 것이다.

일반적으로 GaN계 LED(Light Emitting Diode) 광 소자는, 도 1에 도시된 바와 같이, 사파이어 기판(10) 상에 버퍼층(11), n형 GaN층(12), InGaN/GaN 활성층(13), p형 GaN층(14), 전면의 투명전극(15), n형 금속전극(16) 및 p형 금속전극(17)으로 구성되는 것으로서, 상기 사파이어 기판(10) 상에 버퍼층(11), n형 GaN층(12), InGaN/GaN 활성층(13) 및 p형 GaN층(14)을 순차적으로 결정 성장한 후, n형 금속전극(16)의 형성을 위해 일부분을 상기 n형 GaN층(12)까지 식각(etching)하고, p형 GaN층(14)의 전면에 투명전극(15)을 형성한 다음, n형 금속전극(16) 및 p형 금속전극(17)을 증착함으로써 형성된다.

도 1에 도시된 바와 같이, 기존의 LED 소자는 p형 GaN층(14)의 저항율이 매우 높으므로 전류 확산을 용이하게 하기 위해 Ni/Au 등과 같은 오믹 투명 금속전극(15)을 채용하고 있다. 이러한 투명전극(15)은 일반적으로 수 nm에서 수십 nm 두께를 가지는데 두께를 늘리면 p형 GaN층(14)의 횡방향 직렬저항이 줄어드는 효과가 있지만 투명전극(15)의 광투과율이 낮아져서 상측으로 방출되는 빛이 줄어들게 되어 외부양자효율이 감소하게 된다. 투명전극(15)의 투과율은 두께 및 공정의 변화도에 따라 보통 60 ~ 80% 정도를 가진다. 이 경우 상측으로 방출되어야 할 빛의 20% ~ 40%는 칩(chip) 위로 방출되지 못하는 단점이 있다.

또한 LED 소자의 광효율은 내부양자효율과 외부양자효율로 나누어지며 내부양자효율은 활성층의 설계나 품질에 따라서 결정된다. 외부양자효율의 경우 활성층에서 발생된 빛이 칩의 외부로 나오는 정도에 따라 결정된다. 일정한 굴절율을 가진 GaN 물질이나 사파이어의 경우 굴절율이 1인 공기중으로 빛이 나오기 위해서는 임계각을 넘어야 한다. 도 2는 굴절율이 서로 다른 GaN과 공기 또는 수지 사이에서 각 물질의 굴절율에 따른 굴절각을 보인다. 도 2에 도시된 바와 같이 탈출각 θ2 = 90도인 임계각은 sin^-1(n2/n1) = sin^-1(n_low/n_high)로 표시되고 GaN에서 칩의 상측 공기중으로 빛이 진행할 때 임계각은 약 23.6도가 된다. 그 이상의 각도로 발생되는 빛은 칩의 내부로 다시 돌아가게 되고 빛이 칩의 내부에 가두어지게 되어 에피층 내부 또는 사파이어 웨이퍼 내에서 흡수되어 외부양자효율은 급격히 떨어지게 된다.

본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 p형 GaN층 상에 n형 In_xGa_(1-x)N(0≤x≤1)층을 형성하고 n형 In_xGa_(1-x)N(0≤x≤1)층의 일부를 식각하여 요철을 형성하며 요철의 바닥면에 n형 오믹 접촉형 투명전극을 형성하고 n형 In_xGa_(1-x)N(0≤x≤1)층의 표면에 생긴 모양을 이용하여 임계각에 의해 제한되는 빛을 외부로 추출하여 외부양자효율을 획기적으로 개선한 질화갈륨계 반도체 엘이디 소자를 제공하는 것이다.

이와 같은 목적을 달성하기 위해서, 본 발명에 따른 질화갈륨계 반도체 엘이디 소자는 n-p-n 접합 다이오드 구조를 갖는 GaN계 반도체 소자에 있어서, 기존 반도체 LED 소자의 맨 위층인 p형 GaN층 상측에 소정의 두께를 갖는 n형 In_xGa_(1-x)N(0≤x≤1)층을 형성하고 n형 In_xGa_(1-x)N(0≤x≤1)층의 일부를 가공하여 n형 In_xGa_(1-x)N(0≤x≤1)층 상에 오옴형 전극을 형성하고 표면을 울퉁불퉁하게 하여 외부양자효율을 획기적으로 개선한 구조를 가진 것을 특징으로 한다.또한, 본 발명은 식각 전의 n형 In_xGa_(1-x)N(0≤x≤1)층의 두께가 1.0 ~ 10,000 nm인 것을 특징으로 하는 질화갈륨계 반도체 엘이디 소자를 제공한다.또한, 본 발명은 식각 후의 n형 In_xGa_(1-x)N(0≤x≤1)층의 두께가 0.5 ~ 100nm인 것을 특징으로 하는 질화갈륨계 반도체 엘이디 소자를 제공한다.또한, 본 발명은 n형 In_xGa_(1-x)N(0≤x≤1)층의 도핑농도가 10¹⁷ ~ 10²³/cm³인 것을 특징으로 하는 질화갈륨계 반도체 엘이디 소자를 제공한다.또한, 본 발명은 n형 In_xGa_(1-x)N(0≤x≤1)층의 요철의 폭이 100nm ~ 100,000nm인 것을 특징으로 하는 질화갈륨계 반도체 엘이디 소자를 제공한다.또한, 본 발명은 n형 In_xGa_(1-x)N(0≤x≤1)층의 식각된 부분의 폭이 100nm ~ 10,000nm인 것을 특징으로 하는 질화갈륨계 반도체 엘이디 소자를 제공한다.

삭제

첨부된 도 3은 본 발명에 따른 질화갈륨계 반도체 엘이디 소자의 구조를 도시한 단면도이다.

도 3에 도시된 바와 같이, 본 발명은 기존의 p-n형 구조와는 달리 n-p-n 다이오드 구조의 GaN계 반도체 광소자로서, 기판(20) 위에 버퍼층(21), n형 GaN층(22), InGaN/GaN 활성층(23), p형 GaN층(24), n형 In_xGa_(1-x)N(0≤x≤1)층(25)을 순차적으로 에피성장한 후 n형 In_xGa_(1-x)N(0≤x≤1)층(25) 상부 표면의 일부를 식각하고, 소정의 두께(h1)가 되도록 n형 In_xGa_(1-x)N(0≤x≤1)층(25)의 일부를 남기는데, 식각을 통해 노출되는 n형 In_xGa_(1-x)N(0≤x≤1)층(25)의 바닥면(29) 상에는 n형 오믹 접촉형 투명전극(27)이 형성되어 있다. 이 n형 오믹 접촉형 투명전극(27) 상에 외부로의 전기적 연결을 위한 p형 전극패드(28)를 형성하고 n형 In_xGa_(1-x)N(0≤x≤1)층(25)의 일부와 p형 GaN층(24)의 일부, 그리고 InGaN/GaN 활성층(23)의 일부를 식각하여 n형 GaN층(22) 상에 n형 전극(26)을 형성한다.

n형 In_xGa_(1-x)N(0≤x≤1)층(25)은 1.0nm≤t≤10,000nm 정도의 두께(h1+h2)로 성장되며, 도핑 농도는 10¹⁷/cm³〈n〈10²³/cm³ 으로 구성한다.n형 In_xGa_(1-x)N(0≤x≤1)층(25)의 요철의 폭(d1)은 100nm ~ 100,000nm 크기를 가질 수 있으며, 식각된 부분의 폭(d2)은 100nm ~ 10,000nm 크기를 가질 수 있다.

도 4는 p형 GaN층(24) 위에 얇게 구성된 n형 In_xGa_(1-x)N(0≤x≤1)층(25) 상에 n형 오믹 접촉형 투명전극(27)을 형성한 후의 세부 단면도를 보이고 있다. n형 In_xGa_(1-x)N(0≤x≤1)층(25)의 일부를 식각하여 표면을 요철 형상으로 만들어 활성층에서 방출된 빛(39)의 광 탈출 유효각도를 키움으로써 외부양자효율을 개선할 수 있음을 보이고 있다.

도 5는 도 4의 B-B' 단면에서의 에너지 밴드 다이어그램을 보이고 있는데 n In_xGa_1-xN(0≤x≤1)층(25)과 n형 오믹 접촉형 투명전극(27) 그리고 p형 GaN층(24)이 구성하는 터널 접합의 원리를 설명하고 있다. n형 오믹 접촉형 투명전극(27)에 (+)전압을 공급할 경우 홀(hole)이 터널 현상에 의해 p형 GaN층(24)으로 진행하기 위해서 얇은 n형 In_xGa_(1-x)N(0≤x≤1)층(25)이 형성된 구조를 보이고 있다.

상기된 바와 같이 본 발명은 외부양자효율을 개선한 새로운 구조의 질화갈륨계 반도체 엘이디 소자이다. 도 2에서 보이듯이 60 ~ 80% 정도를 가지는 투명 전극의 면적을 최소화하여 칩 상면측으로의 광 방출 효율을 개선하는 구조를 가지고 있다. 또한 도 3에 도시된 바와 같이 칩의 표면을 요철 형상으로 만들어 활성층에서 방출된 빛의 광 탈출 유효각도를 키움으로써 외부양자효율을 개선할 수 있음을 보이고 있다.

상기한 바와 같이 이루어지는 본 발명에 의하면, p형 GaN층 상부에 n형 In_xGa_1-xN(0≤x≤1)층을 형성하고 n형 In_xGa_1-xN(0≤x≤1)층의 일부를 소정의 n형 In_xGa_1-xN(0≤x≤1)층이 남도록 식각하고, 얇게 남은 n형 In_xGa_1-xN(0≤x≤1)층 위에 투명전극을 형성하여 투명전극의 면적을 최소화하여 빛의 외부 방출을 최대화하고, 터널 현상에 의해 n형 오믹 접촉형 투명전극에서 n형 In_xGa_1-xN(0≤x≤1)층을 통해서 p형 GaN층으로 홀(hole)이 공급되도록 하여 p형 GaN층에 직접 오믹 접촉을 형성하는 것에 비해 낮은 동작 전압으로 구동되게 하여 소모 전력을 줄일 수 있고, n형 In_xGa_1-xN(0≤x≤1)층의 표면을 요철 형상으로 형성함으로써 빛의 탈출 임계각을 변형시켜 활성층에서 칩의 상부로 방출되는 빛의 양을 극대화하여 외부양자효율을 획기적으로 개선할 수 있다.

도 1은 종래 GaN계 반도체 광 소자의 구조를 도시한 단면도.

도 2는 GaN 층에서 빛의 탈출 임계각을 설명하는 도면.

도 3는 본 발명에 따른 질화갈륨계 반도체 엘이디 소자의 구조를 도시한 단면도.

도 4는 본 발명에 의한 n형 In_xGa_(1-x)N(0≤x≤1)층의 구조를 설명하는 세부 단면도.

도 5는 본 발명에 의한 n형 In_xGa_(1-x)N(0≤x≤1)층과 p형 GaN층의 동작 원리를 설명하는 에너지 밴드 다이어그램.

삭제

삭제

삭제

삭제

삭제

삭제

Claims (9)

1. 질화갈륨계 반도체 엘이디 소자에 있어서,

   기판(20), 기판(20) 위에 에피성장되는 버퍼층(21), 버퍼층(21) 위에 에피성장되는 n형 GaN층(22), n형 GaN층(22) 위에 에피성장되는 InGaN/GaN 활성층(23), 활성층(23) 위에 에피성장되는 p형 GaN층(24)을 포함하고,

   p형 GaN층(24) 위에 에피성장되는 n형 In_xGa_(1-x)N(0≤x≤1)층(25)을 더 포함하며,

   n형 In_xGa_(1-x)N(0≤x≤1)층(25)은 식각을 통해 요철 형상으로 되어 있으며,

   식각을 통해 노출된 n형 In_xGa_(1-x)N(0≤x≤1)층(25)의 바닥면(29)에는 n형 오믹 접촉형 투명전극(27)이 형성되어 있는 것을 특징으로 하는 질화갈륨계 반도체 엘이디 소자.
2. 삭제
3. 제 1 항에 있어서, 식각 전의 n형 In_xGa_(1-x)N(0≤x≤1)층(25)의 두께(h1+h2)는 1.0 ~ 10,000 nm인 것을 특징으로 하는 질화갈륨계 반도체 엘이디 소자.
4. 제 1 항에 있어서, 식각 후의 n형 In_xGa_(1-x)N(0≤x≤1)층(25)의 두께(h1)는 0.5 ~ 100nm인 것을 특징으로 하는 질화갈륨계 반도체 엘이디 소자.
5. 제 1 항에 있어서, n형 In_xGa_(1-x)N(0≤x≤1)층(25)의 도핑농도는 10¹⁷ ~ 10²³/cm³인 것을 특징으로 하는 질화갈륨계 반도체 엘이디 소자.
6. 제 1 항에 있어서, n형 In_xGa_(1-x)N(0≤x≤1)층(25)의 요철의 폭(d1)은 100nm ~ 100,000nm인 것을 특징으로 하는 질화갈륨계 반도체 엘이디 소자.
7. 제 1 항에 있어서, n형 In_xGa_(1-x)N(0≤x≤1)층(25)의 식각된 부분의 폭(d2)은 100nm ~ 10,000nm인 것을 특징으로 하는 질화갈륨계 반도체 엘이디 소자.
8. 삭제
9. 삭제