KR20110118935A - 다중 파장을 가지는 발광다이오드 및 그 제조방법 - Google Patents

다중 파장을 가지는 발광다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR20110118935A
KR20110118935A KR1020100038340A KR20100038340A KR20110118935A KR 20110118935 A KR20110118935 A KR 20110118935A KR 1020100038340 A KR1020100038340 A KR 1020100038340A KR 20100038340 A KR20100038340 A KR 20100038340A KR 20110118935 A KR20110118935 A KR 20110118935A
Authority
KR
South Korea
Prior art keywords
layer
type semiconductor
semiconductor layer
light emitting
emitting diode
Prior art date
Application number
KR1020100038340A
Other languages
English (en)
Inventor
오화섭
김상묵
이현행
백종협
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020100038340A priority Critical patent/KR20110118935A/ko
Publication of KR20110118935A publication Critical patent/KR20110118935A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Abstract

본 발명은 발광다이오드에 관한 것으로써, 활성층이 포함하는 복수의 장벽층(well)의 두께 또는 조성비를 달리하여 형성함으로써 다중 파장을 가지는 스펙트럼을 방출하거나 반치폭(half amplitude)이 넓은 스펙트럼을 방출하는 발광다이오드 및 그 제조방법에 관한 것이다.
보다 더 구체적으로 본 발명의 일측면에 의하면, 서브스트레이트 기판과, 상기 서브스트레이트 기판상에 순차적으로 형성되는 n형 반도체층, 활성층 및 p형 반도체층과, n형 반도체층상에 형성되는 n형 전극 및 상기 p형 반도체층상에 형성되는 p형 전극을 포함하는 발광다이오드(Light Emitting Diode)에 있어서, 상기 활성층은 복수의 장벽층(well)을 포함하며, 상기 n형 반도체층상으로부터 카운트되는 홀수번째 장벽층과 짝수번째 장벽층은 각각 장벽층을 형성하는 조성물의 조성비가 다른 것을 특징으로 하는 발광다이오드를 제공한다.

Description

다중 파장을 가지는 발광다이오드 및 그 제조방법 {Light Emitting Diode having a multi-spectrum and Its manufacturing method}
본 발명은 발광다이오드에 관한 것으로써, 활성층이 포함하는 복수의 장벽층(well)의 두께 또는 조성비를 달리하여 형성함으로써 다중 파장을 가지는 스펙트럼을 방출하거나 반치폭(half amplitude)이 넓은 스펙트럼을 방출하는 발광다이오드 및 그 제조방법에 관한 것이다.
최근 발광 다이오드(Light Emitting Diode: LED)로 구성된 조명기구 등은 기존의 백열등 또는 형광등에 비해 수명이 길고 상대적으로 저전력을 소비하며 제조공정에서 수은을 사용하지 않아 친환경적인 장점 등으로 인하여 수요가 폭발적으로 증가하고 있으며, 발광 다이오드는 발광을 이용한 표시 장치는 물론이고 조명장치나 LCD 표시장치의 백라이트 소자에도 응용되는 등 적용 영역이 점차 다양해지고 있다. 특히 발광 다이오드는 비교적 낮은 전압으로 구동이 가능하면서도 높은 에너지 효율로 인해 발열이 낮고 수명이 긴 장점을 가지고 있으며, 종래에는 구현이 어려웠던 백색광을 고휘도로 제공할 수 있는 기술이 개발됨에 따라 현재 사용되고 있는 대부분의 광원 장치를 대체할 수 있을 것으로 기대하고 있다.
발광 다이오드는 전기 에너지를 빛으로 변환시키는 고체 소자의 일종으로서, 일반적으로 2개의 상반된 도핑층 사이에 개재된 반도체 재료의 활성층을 포함한다. 2개의 도핑층 양단에 바이어스가 인가되면, 정공과 전자가 활성층으로 주입된 후 그곳에서 재결합되어 빛이 발생되며, 활성층에서 발생된 빛은 모든 방향으로 방출되어 모든 노출 표면을 통해 반도체 칩밖으로 방출되게 된다.
종래기술에 의한 발광 다이오드의 제조순서는 다음과 같다.
사파이어 기판 상에 순차적으로 n형 반도체층, 활성층 및 p형 반도체층을 형성한다. 그 후 상기 p형 반도체층과 활성층은 그 일부 영역을 식각 등의 공정으로 제거하여 n형 반도체층의 일부 상면이 노출된 구조를 형성하게 된다. 이 후 상기 노출된 n형 반도체층 상에는 n형 전극이 형성되고 p형 반도체층 상에는 p형 전극을 형성하면 발광 다이오드의 구조가 완성되게 된다.
종래기술에 의한 발광다이오드는 단일 파장의 발광 스펙트럼을 가지는 활성층 구조를 취하였다. 즉, 활성층의 well 조성 및 두께를 동일하게 하여, 활성층에서 나오는 발광 스펙트럼이 단일파장을 가지고 있었다.
그러나, 이러한 구조의 발광다이오드는 농작물 성장, 특수 조명 등 다양한 파장을 동시에 필요로 하는 응용 조명분야에서는 여러 파장대의 칩들을 사용하여 제조단가를 상승시키고 발광다이오드 패키지 공정의 복잡성을 야기시켜 수율을 저하시키는 문제점이 있었다.
따라서, 하나의 발광다이오드 칩에 의하더라도, i) 다중 파장을 가진 발광 스펙트럼을 추출할 수 있는 발광다이오드 구조와 ii) 기존의 구조에 비해 발광 스펙트럼의 반치폭이 넓게 형성되는 발광 다이오드 구조가 요구된다고 할 수 있다.
본 발명은 발광다이오드의 활성층이 포함하는 복수의 장벽층(well)의 두께 또는 조성비를 달리하여 형성함으로써 다중 파장을 가지는 스펙트럼을 방출하는 발광다이오드 및 그 제조방법을 제공하는데 그 목적이 있다.
또한 본 발명은 발광다이오드의 활성층이 포함하는 복수의 장벽층(well)의 두께 또는 조성비를 달리하여 형성함으로써 반치폭(half amplitude)이 넓은 스펙트럼을 방출하는 발광다이오드 및 그 제조방법을 제공하는데 또 다른 목적이 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상술한 종래기술의 문제점을 해결하기 위하여 본 발명의 일측면에 의하면, 서브스트레이트 기판과, 상기 서브스트레이트 기판상에 순차적으로 형성되는 n형 반도체층, 활성층 및 p형 반도체층과, n형 반도체층상에 형성되는 n형 전극 및 상기 p형 반도체층상에 형성되는 p형 전극을 포함하는 발광다이오드(Light Emitting Diode)에 있어서, 상기 활성층은 복수의 장벽층(well)을 포함하며, 상기 n형 반도체층상으로부터 카운트되는 홀수번째 장벽층과 짝수번째 장벽층은 각각 장벽층을 형성하는 조성물의 조성비가 다른 것을 특징으로 하는 발광다이오드를 제공한다.
본 발명에서 상기 활성층의 홀수번째 장벽층(well)은 Ga(x)In(1)-(x)P, InGa(x)N, AlGa(x)N 또는 AlInGa(x)N 중에서 선택되는 어느 하나 이상의 물질로 형성하고, 상기 활성층의 짝수번째 장벽층(well)은 Ga(x1)In(1)-(x1)P, InGa(x1)N, AlGa(x1)N 또는 AlInGa(x1)N 중에서 선택되는 어느 하나 이상의 물질로 형성하되, 상기 x와 x1은 서로 다른 것을 특징으로 하는 발광다이오드를 포함한다.
본 발명에서 상기 장벽층(well)을 형성하는 조성물의 분자수인 x와 x1은, x +0.01< x1 을 만족하는 것을 특징으로 하는 발광다이오드를 포함한다.
또한, 본 발명의 타측면에 의하면, 서브스트레이트 기판과, 상기 서브스트레이트 기판상에 순차적으로 형성되는 n형 반도체층, 활성층 및 p형 반도체층과, n형 반도체층상에 형성되는 n형 전극 및 상기 p형 반도체층상에 형성되는 p형 전극을 포함하는 발광다이오드(Light Emitting Diode)에 있어서, 상기 활성층은 복수의 장벽층(well)을 포함하며, 상기 n형 반도체층상으로부터 카운트되는 홀수번째 장벽층과 짝수번째 장벽층은 각각 두께가 다른 것을 특징으로 하는 발광다이오드를 제공한다.
본 발명에서 상기 장벽층(well)의 두께는 3nm 내지 10nm 인 것을 특징으로 하는 발광다이오드를 포함한다.
본 발명은 상기 홀수번째 장벽층(well) 두께를 t 라 하고, 짝수번째 장벽층(well)의 두께를 t1이라 할 때, t1 > t+0.5nm를 만족하는 것을 특징으로 하는 발광다이오드를 포함한다.
본 발명은 서브스트레이트 기판상에 n형 반도체층, 활성층, p형 반도체층을 순차적으로 형성하는 단계; 상기 n형 반도체층의 상면이 노출되도록 상기 활성층 및 p형 반도체층의 소정영역을 식각하는 단계; 상기 노출된 n형 반도체층의 상면에 n형 전극을 형성하고, 상기 p형 반도체층 상에 p형 전극을 형성하는 단계;를 포함하되, 상기 활성층은 복수의 장벽층(well)을 포함하며, 상기 n형 반도체층상으로부터 카운트되는 홀수번째 장벽층과 짝수번째 장벽층은 각각 그 조성물의 조성비가 다르게 형성하는 것을 특징으로 하는 발광다이오드의 제조방법을 제공한다.
본 발명에서 상기 활성층 형성단계는, Ga(x)In(1)-(x)P, InGa(x)N, AlGa(x)N 또는 AlInGa(x)N 중에서 선택되는 어느 하나의 물질로 이루어지는 소스의 양을 조절하여 각각의 장벽층을 성장시키는 것을 특징으로 하는 발광다이오드의 제조방법을 포함한다.
본 발명에서 상기 활성층 형성단계는, Ga(x)In(1)-(x)P, InGa(x)N, AlGa(x)N 또는 AlInGa(x)N 중에서 선택되는 어느 하나의 물질로 이루어지는 소스를 주입하고, 성장온도를 조절하여 각각의 장벽층을 성장시키는 것을 특징으로 하는 발광다이오드의 제조방법을 포함한다.
또한, 본 발명은 서브스트레이트 기판상에 n형 반도체층, 활성층, p형 반도체층을 순차적으로 형성하는 단계; 상기 n형 반도체층의 상면이 노출되도록 상기 활성층 및 p형 반도체층의 소정영역을 식각하는 단계; 상기 노출된 n형 반도체층의 상면에 n형 전극을 형성하고, 상기 p형 반도체층 상에 p형 전극을 형성하는 단계;를 포함하되, 상기 활성층은 복수의 장벽층(well)을 포함하며, 상기 n형 반도체층상으로부터 카운트되는 홀수번째 장벽층과 짝수번째 장벽층은 각각 두께가 다른 것을 특징으로 하는 발광다이오드의 제조방법을 포함한다.
본 발명에서 상기 활성층 형성단계는, Ga(x)In(1)-(x)P, InGa(x)N, AlGa(x)N 또는 AlInGa(x)N 중에서 선택되는 어느 하나의 물질로 이루어지는 소스의 양을 조절하여 각각의 장벽층을 성장시키는 것을 특징으로 하는 발광다이오드의 제조방법을 포함한다.
본 발명에서 상기 활성층 형성단계는, Ga(x)In(1)-(x)P, InGa(x)N, AlGa(x)N 또는 AlInGa(x)N 중에서 선택되는 어느 하나의 물질로 이루어지는 소스를 주입하고, 성장시간을 조절하여 각각의 장벽층을 성장시키는 것을 특징으로 하는 발광다이오드의 제조방법을 포함한다.
본 발명에 의해 발광다이오드의 활성층이 포함하는 복수의 장벽층(well)의 두께 또는 조성비를 달리하여 형성함으로써 다중 파장을 가지는 스펙트럼을 방출하는 발광다이오드를 제공하는 효과가 있다.
또한 본 발명에 의해 발광다이오드의 활성층이 포함하는 복수의 장벽층(well)의 두께 또는 조성비를 달리하여 형성함으로써 반치폭(half amplitude)이 넓은 스펙트럼을 방출하는 발광다이오드를 제공하는 효과가 있다.
따라서, 다양한 파장을 동시에 필요로 하는 조명분야 등에 있어서, 여러 파장대의 칩들을 사용할 필요없이 본 발명에 의한 발광다이오드 구조를 채용한 칩만으로 다중파장의 구현이 가능하므로, 조명기기 생산공정을 절감하고 제조비용을 낮추는 효과가 있다. 또한, 발광다이오드를 이용한 다양한 어플리케이션(application)에 응용이 가능할 것이다.
도 1은 본 발명의 일실시예에 따른 다중파장을 가지는 발광다이오드의 구성도.
도 2는 본 발명의 일실시예에 따른 다중파장을 가지는 발광다이오드의 활성층의 확대구성도.
도 3은 종래기술에 따른 발광다이오드의 발광스펙트럼의 예시도.
도 4는 본 발명의 일실시예에 따른 다중파장을 가지는 발광다이오드의 발광스펙트럼의 예시도.
도 5는 본 발명의 일실시예에 따른 넓은 반치폭을 가지는 발광다이오드의 발광스펙트럼의 예시도.
도 6은 본 발명의 일실시예에 따른 다중파장을 가지는 발광다이오드 제조방법의 순서도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
본 발명의 일측면에 의하면, 서브스트레이트 기판과, 상기 서브스트레이트 기판상에 순차적으로 형성되는 n형 반도체층, 활성층 및 p형 반도체층과, n형 반도체층상에 형성되는 n형 전극 및 상기 p형 반도체층상에 형성되는 p형 전극을 포함하는 발광다이오드(Light Emitting Diode)에 있어서, 상기 활성층은 복수의 장벽층(well)을 포함하며, 상기 n형 반도체층상으로부터 카운트되는 홀수번째 장벽층과 짝수번째 장벽층은 각각 장벽층을 형성하는 조성물의 조성비가 다른 것을 특징으로 하는 발광다이오드를 제공한다.
또한, 본 발명의 타측면에 의하면, 서브스트레이트 기판과, 상기 서브스트레이트 기판상에 순차적으로 형성되는 n형 반도체층, 활성층 및 p형 반도체층과, n형 반도체층상에 형성되는 n형 전극 및 상기 p형 반도체층상에 형성되는 p형 전극을 포함하는 발광다이오드(Light Emitting Diode)에 있어서, 상기 활성층은 복수의 장벽층(well)을 포함하며, 상기 n형 반도체층상으로부터 카운트되는 홀수번째 장벽층과 짝수번째 장벽층은 각각 두께가 다른 것을 특징으로 하는 발광다이오드를 제공한다.
도 1은 본 발명의 일실시예에 따른 다중파장을 가지는 발광다이오드의 구성도이다.
먼저, 서브스트레이트 기판(110)상에 n형 반도체층(120)을 적층하게 되는데, 본 발명에서 상기 서브스트레이트 기판(110)은 실리콘, 실리콘카바이드, GaN 또는 사파이어 중에서 선택되는 어느 하나 이상의 물질을 이용하여 형성하는 것이 바람직하다.
본 발명은 발명의 필요에 따라 서브스트레이트 기판(110)과 n형 반도체층(120)상에 버퍼층(미도시)을 더 포함하여 발광다이오드 소자를 구성할 수도 있을 것이다. 이러한 버퍼층은 기판과 반도체층의 격자상수 차이를 줄여주기 위한 것으로써, AlInN구조, InGaN/GaN초격자구조, InGaN/GaN적층구조, AlInGaN/InGaN/GaN의 적층구조 중에서 선택되어 형성될 수 있다.
본 발명에서 질화갈륨(GaN)계 반도체층을 이용하는 경우, 서브스트레이트 기판(110)상에 n형 반도체층(120)인 n형 질화갈륨층(n-GaN)층, 장벽층의 두께 또는 조성비가 서로 달라 다중파장 또는 반치폭이 넓은 파장의 광을 방출하는 활성층(130)과, p형 반도체층(140)인 p형 질화갈륨층(p-GaN)층을 포함하여 구성될 수 있다.
서브스트레이트 기판(110)상에 또는 상기 버퍼층 상에는 n형 반도체층(120)이 형성되는데, n형 반도체층은 n형 질화갈륨층(n-GaN)층으로 형성될 수 있으며, 실리콘이 도핑될 수 있다. n형 반도체층(120)은 n-GaN층으로 형성될 수있으며, 실리콘(Si)을 도펀트(Dopant)로 사용하여 도핑될 수 있다. 고온에서 진행되며 암모니아(NH₃)를 캐리어가스로 Ga, N, Si를 화합물로 결합시킬수 있다.
상기 n형 반도체층(120)의 형성이 완료되면, 상기 n형 반도체층(120)위에 다중파장 대역의 빛 또는 반치폭이 넓은 빛을 방출시키기 위한 활성층(130)을 형성시킨다. 상기 활성층(130)은 필요에 따라 우물층/장벽층을 한 주기로 하는 단일 양자무물층(single quantum well) 또는 다중 양자무물층(multi quantum well)으로 형성될 수 있다.
본 발명에서 상기 n형 반도체층(120)의 상면으로부터 카운트되는 상기 활성층(130)의 홀수번째 장벽층(well)은 Ga(x)In(1)-(x)P, InGa(x)N, AlGa(x)N 또는 AlInGa(x)N 중에서 선택되는 어느 하나 이상의 물질로 형성될 수 있다.
또한, 상기 활성층(130)의 짝수번째 장벽층(well)은 Ga(x1)In(1)-(x1)P, InGa(x1)N, AlGa(x1)N 또는 AlInGa(x1)N 중에서 선택되는 어느 하나 이상의 물질로 형성할 수 있다. 이 때, 상기 x와 x1은 서로 다른 것을 특징으로 한다.
상기 장벽층(well)을 형성하는 조성물의 분자수인 x와 x1은, x +0.01< x1 을 만족하는 것을 특징으로 할 수 있다. 따라서, 홀수번째 장벽층과 짝수번째 장벽층은 그 조성비를 달리하여 형성하는 것이 가능하다.
또한, 상기 활성층(130)이 포함하는 장벽층의 두께를 달리하여 형성하는 것도 가능한데, 본 발명에서 상기 장벽층(well)의 두께는 3nm 내지 10nm 인 것을 특징으로 할 수 있다.
본 발명은 상기 홀수번째 장벽층(well) 두께를 t 라 하고, 짝수번째 장벽층(well)의 두께를 t1이라 할 때, t1 > t+0.5nm를 만족하는 것을 특징으로 할 수 있다.
즉, 상기한 바와 같이 각각의 장벽층(well)의 조성비 또는 두께를 달리하여 형성함에 따라, 장벽층마다 밴드 갭(Band-gap)을 달리하여 형성할 수 있고, 하나의 발광다이오드 칩에서 다중파장대역의 빛을 방출할 수 있게 된다.
상기 활성층(130)을 형성함에 있어서, 원하는 발광 파장에 따라 물질 및 구조를 다양하게 형성하는 것이 가능한데, GaN기반의 경우로 형성하는 경우에 대해 예시한다.
GaN기반의 경우, 활성층(130)은 GaN를 장벽층으로하고 InGaN를 우물층으로 하는 양자우물 구조를 1~15개 정도로 구성하는 것이 가능하다.
이 때 InGaN의 성장온도는 결정성과 조성을 확보하기 위하여 GaN보다 낮은 700~900℃에서 성장하고, GaN층은 다른층의 성장온도와 같거나 낮은 온도(800~1000℃)정도로 성장시킬 수 있다.
각각의 두께는 InGaN의 우물층의 경우 10~50Å 정도이며, GaN 장벽층은 50~200Å 정도로 구성할 수 있으며, 특히 MOCVD의 경우 다른 층 성장에서는 주로 수소를 캐리어 가스로 사용하지만 InGaN를 포함하는 활성층 성장에서는 질소를 캐리어 가스로 사용하는 것이 바람직하다.
이는 InGaN성장시 In의 함량을 적절하기 조절하기 위함이다. InGaN층에서 In의 조성은 대개 10~40%정도이다. 도핑을 임의로 하지 않을 경우 MOCVD에서는 주로 n-type으로 형성되며, Si을 장벽층이나 우물층에 도핑시켜 발광특성이나 저항특성을 개선시킬수도 있을 것이다.. 자외선 발광의 경우(<430nm)는 우물층으로 낮은 In조성(<10%)의 InGaN나 GaN층을 또는 InAlGaN와 같이 4원계 물질을 형성한다, 또한 장벽층은 GaN나 AlGaN 또는 InAlGaN를 형성하여 원하는 발광파장을 구현할 수 있다.
후술하겠지만, 활성층(130)의 장벽층/우물층은, i) 소스의 양을 조절하여 성장하는 방법(예컨대, Ga 소스의 양을 늘리면 상기 조성비인 x가 증가하고, Ga 소스의 양을 줄이면 x가 감소하게 된다.), ii) 성장온도 또는 성장시간을 조절하여 성장하는 방법(예컨대, 성장온도를 높이면 x가 증가하고, 성장온도를 낮추면 x가 감소하게 된다.)을 이용하여 조성 및 두께를 달리하여 형성하는 것이 가능하다.
상기 활성층(130)이 형성된 후, 활성층 상에 p형 반도체층(140)이 형성되는데, p-GaN층으로 형성될 수 있으며, 마그네슘(Mg)을 도펀트로 사용할 수 있다. 본 공정도 고온에서 진행되며 암모니아(NH₃) 캐리어가스로 Ga, N, Mg를 화합물로 결합시킬 수 있다.
p형 반도체층(140)이 형성된 후, 상기 활성층(130) 및 p형 반도체층(140)의 소정영역을 식각하여 n형 반도체층(120)의 상면이 노출되도록 형성하게 된다.
상기의 활성층(130) 및 p형 반도체층(140)의 소정영역의 식각은 n형 전극(170) 형성을 위함인데, 이때, 습식 식각방법(Wet Etching) 또는 건식식각(Dry Etching) 방법이 이용될 수 있다.
상기와 같이 메사식각이 끝나면, 상기 p형 반도체층(140)상에 투명전극(150)을 더 구비할 수도 있다.
상기 투명전극은 상기 p형 반도체층(140)과 p형 전극(160)사이에 오믹접촉을 위한 투과성 산화막으로써, ITO, ZnO, RuOx, TiOx, IrOx 중에서 선택되는 어느 하나의 물질을 이용하여 형성될 수 있다. 또한, 발명의 필요에 따라서는 하나의 층이 아닌 복수의 층으로 형성될 수도 있을 것이다.
상기의 과정이 끝나면, 메사식각되어 노출되는 n형 반도체층(120) 상면에 n형 전극(170)을 형성하고, 투명전극(150) 상에 p형 전극(160)을 형성하면, 발광다이오드의 제조가 완료되게 된다.
도 2는 본 발명의 일실시예에 따른 다중파장을 가지는 발광다이오드의 활성층의 확대구성도이다.
본 발명은, 활성층(130)이 포함하는 장벽층(well)의 i) 조성비 또는 ii) 두께를 달리하거나, iii) 조성비와 두께를 달리하여 형성함으로써, 다중파장대역을 가지는 빛을 방출하거나, 종래기술에 비해 반치폭(half amplitude)이 넓은 발광 스펙트럼을 방출하는 발광다이오드를 제공할 수 있다.
도 2를 참조하면, n형 반도체층(120)과 p형 반도체층(140)사이에 복수의 장벽층 및 우물층을 포함하는 활성층(130)이 형성된 모습을 도시하고 있다.
상기의 장벽층은 n형 반도체층(120)의 상면으로부터 카운트되는 홀수번째 장벽층(131)과 짝수번째 장벽층(132)로 나눌 수 있으며, 상기 홀수번째 장벽층(131)과 짝수번째 장벽층(132)의 조성비 또는 두께를 달리하여 형성함으로써, 각각의 장벽층의 밴드갭을 달리 형성할 수 있다. 이로써 다중파장대역을 가지는 발광스펙트럼을 방출할 수 있는 발광다이오드의 제공이 가능해진다.
본 발명에서 활성층(130)의 홀수번째 장벽층(well)은 Ga(x)In(1)-(x)P, InGa(x)N, AlGa(x)N 또는 AlInGa(x)N 중에서 선택되는 어느 하나 이상의 물질로 형성하고, 상기 활성층의 짝수번째 장벽층(well)은 Ga(x1)In(1)-(x1)P, InGa(x1)N, AlGa(x1)N 또는 AlInGa(x1)N 중에서 선택되는 어느 하나 이상의 물질로 형성하되, 상기 x와 x1은 서로 다른 것을 특징으로 할 수 있다.
또한, 상기 장벽층(well)의 두께는 3nm 내지 10nm 인 것이 바람직하다.
i) 본 발명에서 제시하는 장벽층의 밴드갭이 다른 구조를 이용하여 다중파장을 가지는 활성층 구조는, 상기 짝수번째 장벽층의 조성비인 x1은 x1 > x+0.02를 만족하고, 짝수번째 장벽층의 두께인 t1은 t1 >t+1.5을 만족하여 형성하는 것이 가능하다.
ii) 또한, 본 발명에서 제시하는 발광스펙트럼의 반치폭이 30nm 이상을 가지는 활성층 구조는, 상기 짝수번째 장벽층의 조성비인 x1은 x1 > x+0.01를 만족하고, 짝수번째 장벽층의 두께인 t1은 t1 >t+0.5을 만족하여 형성하는 것이 가능하다.
즉, 발광스펙트럼의 반치폭이 30nm 이상을 가지는 활성층 구조는, 상기 짝수번째 장벽층의 조성비인 x1은 x+0.01 <x1 x+0.02를 만족하고, 짝수번째 장벽층의 두께인 t1은 t+0.5 < t1 < t+1.5을 만족하여 형성하는 것이 바람직할 것이다.
즉, 장벽층의 조성비 또는 두께의 차이가 상대적으로 작은 경우에는 발광스펙트럼이 분리되지 않고 겹쳐지므로 반치폭이 큰 스펙트럼을 형성하게 되고, 장벽층의 조성비 또는 두께의 차이가 상대적으로 큰 경우에는 발광스펙트럼이 분리되어 각각의 스펙트럼이 뚜렷이 구분되어 다중파장을 가지는 활성층 구조를 형성하게 된다.
도 3은 종래기술에 따른 발광다이오드의 발광스펙트럼의 예시도이다.
도 3을 참조하면, 기존 구조의 발광다이오드의 발광스펙트럼으로써, 650nm 정도의 단일파장대역을 가지며, 그 반치폭(half amplitude)이 10nm 정도로 상대적으로 작게 형성됨을 확인할 수 있다.
도 4는 본 발명의 일실시예에 따른 다중파장을 가지는 발광다이오드의 발광스펙트럼의 예시도이다.
전술한 바대로, 장벽층의 밴드갭이 다른 구조를 이용하여 다중파장을 가지는 활성층 구조는, 상기 짝수번째 장벽층의 조성비인 x1은 x1 > x+0.02를 만족하고, 짝수번째 장벽층의 두께인 t1은 t1 >t+1.5을 만족하여 형성하는 것이 가능하다.
상기와 같이 장벽층의 조성비 또는 두께의 차이를 크게 하는 경우, 다중파장의 발광 스펙트럼을 가지게 되는데, 도 4를 참조하면, 650nm 대역 이외에 700nm 대역의 파장대역의 빛도 방출함을 확인할 수 있다.
도 5는 본 발명의 일실시예에 따른 넓은 반치폭을 가지는 발광다이오드의 발광스펙트럼의 예시도이다.
전술한 바대로 발광스펙트럼의 반치폭이 30nm 이상을 가지는 활성층 구조는, 상기 짝수번째 장벽층의 조성비인 x1은 x+0.01 <x1 x+0.02를 만족하고, 짝수번째 장벽층의 두께인 t1은 t+0.5 < t1 < t+1.5을 만족하여 형성하는 것이 가능하다.
상기와 같이 장벽층의 조성비 또는 두께의 차이를 상대적으로 작게 하는 경우, 발광스펙트럼이 분리되지 않고 겹쳐지므로 반치폭이 큰 스펙트럼을 형성하게 된다. 도 5를 참조하면, 반치폭이 약 40nm에 이름을 확인할 수 있다.
도 6은 본 발명의 일실시예에 따른 다중파장을 가지는 발광다이오드 제조방법의 순서도이다.
먼저, 서브스트레이트 기판상에 n형 반도체층을 증착하는 단계를 거친다.(s601)다만, 본 발명에서는 필요에 따라 상기 서브스트레이트 기판과 n형 반도체층 사이에 기판과 반도체층의 격자상수 차이를 줄여주기 위한 버퍼층(미도시)을 형성하는 것도 가능하다.
이후, 상기 n형 반도체층상에 활성층을 형성하는 단계를 거친다.(s602)
즉, 다중파장 대역의 발광 스펙트럼 또는 반치폭이 넓은 발광 스펙트럼을 방출시키기 위한 활성층을 형성하게 되는데, 활성층은 발명의 필요에 따라 우물층/장벽층을 한 주기로 하는 단일 양자무물층(single quantum well) 또는 다중 양자무물층(multi quantum well)으로 형성될 수도 있다.
본 발명에서 활성층의 홀수번째 장벽층(well)은 Ga(x)In(1)-(x)P, InGa(x)N, AlGa(x)N 또는 AlInGa(x)N 중에서 선택되는 어느 하나 이상의 물질로 형성하고, 상기 활성층의 짝수번째 장벽층(well)은 Ga(x1)In(1)-(x1)P, InGa(x1)N, AlGa(x1)N 또는 AlInGa(x1)N 중에서 선택되는 어느 하나 이상의 물질로 형성하되, 상기 x와 x1은 서로 다른 것을 특징으로 할 수 있다.
또한, 상기 활성층의 홀수번째 장벽층(well)과 상기 활성층의 짝수번째 장벽층(well)은 각각 두께를 달리하여 형성하는 것이 가능한데, 장벽층의 두께는 3nm 내지 10nm 의 범위에 있는 것이 바람직하다.
상기 활성층 형성단계(s602)는, i) Ga(x)In(1)-(x)P, InGa(x)N, AlGa(x)N 또는 AlInGa(x)N 중에서 선택되는 어느 하나의 물질로 이루어지는 소스의 양을 조절하여 각각의 장벽층을 성장시키거나, ii) Ga(x)In(1)-(x)P, InGa(x)N, AlGa(x)N 또는 AlInGa(x)N 중에서 선택되는 어느 하나의 물질로 이루어지는 소스를 주입하고, 성장온도를 조절하여 각각의 장벽층을 성장시키는 방법을 이용할 수 있다.
즉, 예를 들어 Ga(x)In(1)-(x)P를 이용하여 장벽층을 형성하는 경우에 있어서, i) 장벽층 소스의 양을 달리하여 형성하는 경우, Ga의 양을 늘리면 x가 증가하게 되고, Ga의 양을 줄이면 x가 감소하게 되므로, 이와 같은 방식으로 조성비를 조절하는 것이 가능하다. ii) 또한, 성장온도를 조절하여 장벽층을 형성하는 경우, 성장온도를 높이면 x가 증가하게 되고, 성장온도를 낮추면 x가 감소하게 되므로, 이와 같은 방식으로 조성비를 조절하는 것이 가능하다.
장벽층의 두께를 달리하여 형성하는 경우도 마찬가지의 방법을 이용할 수 있다.
즉, iii) 소스의 양을 달리하여 형성하는 경우, 소스의 양을 늘리면 두께가 증가하고, 소스의 양을 줄이면 두께가 감소하게 되므로, 이와 같은 방식으로 장벽층의 두께의 조절이 가능하다. iv) 또한, 성장시간을 조절하여 형성하는 경우, 성장시간을 늘리면 두께가 증가하고, 성장시간을 줄이면 두께가 감소하게 되므로, 이와 같은 방식으로 장벽층의 두께의 조절이 가능하다.
따라서, 소소의 양, 장벽층의 성장온도 또는 성장시간을 조절하여 발명에 필요에 알맞게 다중파장대역을 가지는 발광다이오드의 제조가 가능하거나, 넓은 반치폭을 가니는 발광다이오드의 제조가 가능하다.
상기의 활성층 형성단계(s602)후, p형 반도체층을 형성하는 단계를 거친다.(s603)
이후, 상기 n형 반도체층의 상면이 노출되도록 상기 활성층 및 p형 반도체층의 소정영역을 식각하는 단계를 거치게 되는데(s604), 습식 식각법 또는 건식 식각법에 의해 식각공정을 수행할 수 있다.
이후, p형 반도체층상에 투명전극을 형성하게 된다. 이는 p형 반도체층과 p형전극간의 오믹접촉을 위해 형성하는 것이다.
이후, 상기 노출된 n형 반도체층의 상면에 n형 전극을 형성하고, 상기 p형 반도체층 상에 p형 전극을 형성하는 단계를 거치면(s605), 본 발명이 제안하는 다중 파장을 가지는 발광다이오드의 제조방법이 완료되게 된다.
이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능하다.
110: 서브스트레이트 기판
120: n형 반도체층
130: 활성층
131: 홀수번째 장벽층
132: 짝수번째 장벽층
133: 장벽층의 두께
140: p형 반도체층
150: 투명전극
160: p형 전극
170: n형 전극

Claims (12)

  1. 서브스트레이트 기판과, 상기 서브스트레이트 기판상에 순차적으로 형성되는 n형 반도체층, 활성층 및 p형 반도체층과, n형 반도체층상에 형성되는 n형 전극 및 상기 p형 반도체층상에 형성되는 p형 전극을 포함하는 발광다이오드(Light Emitting Diode)에 있어서,
    상기 활성층은 복수의 장벽층(well)을 포함하며, 상기 n형 반도체층상으로부터 카운트되는 홀수번째 장벽층과 짝수번째 장벽층은 각각 장벽층을 형성하는 조성물의 조성비가 다른 것을 특징으로 하는 발광다이오드.
  2. 제 1항에 있어서,
    상기 활성층의 홀수번째 장벽층(well)은 Ga(x)In(1)-(x)P, InGa(x)N, AlGa(x)N 또는 AlInGa(x)N 중에서 선택되는 어느 하나 이상의 물질로 형성하고,
    상기 활성층의 짝수번째 장벽층(well)은 Ga(x1)In(1)-(x1)P, InGa(x1)N, AlGa(x1)N 또는 AlInGa(x1)N 중에서 선택되는 어느 하나 이상의 물질로 형성하되,
    상기 x와 x1은 서로 다른 것을 특징으로 하는 발광다이오드.
  3. 제 2항에 있어서, 상기 장벽층(well)을 형성하는 조성물의 분자수인 x와 x1은,
    x +0.01< x1 을 만족하는 것을 특징으로 하는 발광다이오드.
  4. 서브스트레이트 기판과, 상기 서브스트레이트 기판상에 순차적으로 형성되는 n형 반도체층, 활성층 및 p형 반도체층과, n형 반도체층상에 형성되는 n형 전극 및 상기 p형 반도체층상에 형성되는 p형 전극을 포함하는 발광다이오드(Light Emitting Diode)에 있어서,
    상기 활성층은 복수의 장벽층(well)을 포함하며, 상기 n형 반도체층상으로부터 카운트되는 홀수번째 장벽층과 짝수번째 장벽층은 각각 두께가 다른 것을 특징으로 하는 발광다이오드.
  5. 제 4항에 있어서,
    상기 장벽층(well)의 두께는 3nm 내지 10nm 인 것을 특징으로 하는 발광다이오드.
  6. 제 4항에 있어서, 상기 홀수번째 장벽층(well) 두께를 t 라 하고, 짝수번째 장벽층(well)의 두께를 t1이라 할 때, t1 > t+0.5nm를 만족하는 것을 특징으로 하는 발광다이오드.
  7. 서브스트레이트 기판상에 n형 반도체층, 활성층, p형 반도체층을 순차적으로 형성하는 단계;
    상기 n형 반도체층의 상면이 노출되도록 상기 활성층 및 p형 반도체층의 소정영역을 식각하는 단계;
    상기 노출된 n형 반도체층의 상면에 n형 전극을 형성하고, 상기 p형 반도체층 상에 p형 전극을 형성하는 단계;를 포함하되,
    상기 활성층은 복수의 장벽층(well)을 포함하며, 상기 n형 반도체층상으로부터 카운트되는 홀수번째 장벽층과 짝수번째 장벽층은 각각 그 조성물의 조성비가 다르게 형성하는 것을 특징으로 하는 발광다이오드의 제조방법.
  8. 제 7항에 있어서, 상기 활성층 형성단계는,
    Ga(x)In(1)-(x)P, InGa(x)N, AlGa(x)N 또는 AlInGa(x)N 중에서 선택되는 어느 하나의 물질로 이루어지는 소스의 양을 조절하여 각각의 장벽층을 성장시키는 것을 특징으로 하는 발광다이오드의 제조방법.
  9. 제 7항에 있어서, 상기 활성층 형성단계는,
    Ga(x)In(1)-(x)P, InGa(x)N, AlGa(x)N 또는 AlInGa(x)N 중에서 선택되는 어느 하나의 물질로 이루어지는 소스를 주입하고, 성장온도를 조절하여 각각의 장벽층을 성장시키는 것을 특징으로 하는 발광다이오드의 제조방법.
  10. 서브스트레이트 기판상에 n형 반도체층, 활성층, p형 반도체층을 순차적으로 형성하는 단계;
    상기 n형 반도체층의 상면이 노출되도록 상기 활성층 및 p형 반도체층의 소정영역을 식각하는 단계;
    상기 노출된 n형 반도체층의 상면에 n형 전극을 형성하고, 상기 p형 반도체층 상에 p형 전극을 형성하는 단계;를 포함하되,
    상기 활성층은 복수의 장벽층(well)을 포함하며, 상기 n형 반도체층상으로부터 카운트되는 홀수번째 장벽층과 짝수번째 장벽층은 각각 두께가 다른 것을 특징으로 하는 발광다이오드의 제조방법.
  11. 제 10항에 있어서, 상기 활성층 형성단계는,
    Ga(x)In(1)-(x)P, InGa(x)N, AlGa(x)N 또는 AlInGa(x)N 중에서 선택되는 어느 하나의 물질로 이루어지는 소스의 양을 조절하여 각각의 장벽층을 성장시키는 것을 특징으로 하는 발광다이오드의 제조방법.
  12. 제 10항에 있어서, 상기 활성층 형성단계는,
    Ga(x)In(1)-(x)P, InGa(x)N, AlGa(x)N 또는 AlInGa(x)N 중에서 선택되는 어느 하나의 물질로 이루어지는 소스를 주입하고, 성장시간을 조절하여 각각의 장벽층을 성장시키는 것을 특징으로 하는 발광다이오드의 제조방법.
KR1020100038340A 2010-04-26 2010-04-26 다중 파장을 가지는 발광다이오드 및 그 제조방법 KR20110118935A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100038340A KR20110118935A (ko) 2010-04-26 2010-04-26 다중 파장을 가지는 발광다이오드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100038340A KR20110118935A (ko) 2010-04-26 2010-04-26 다중 파장을 가지는 발광다이오드 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110118935A true KR20110118935A (ko) 2011-11-02

Family

ID=45390575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100038340A KR20110118935A (ko) 2010-04-26 2010-04-26 다중 파장을 가지는 발광다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110118935A (ko)

Similar Documents

Publication Publication Date Title
US8829490B2 (en) Semiconductor light emitting device and method for manufacturing the same
KR100641989B1 (ko) 질화물 반도체 발광소자
KR100756841B1 (ko) ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
JP2012015535A (ja) インジウムを含むキャッピング構造を有する第ｉｉｉ属窒化物ベースの量子井戸発光デバイス構造
KR101611412B1 (ko) 발광 소자
US10559718B2 (en) Light-emitting device having plural recesses in layers
JP2015046598A (ja) 正孔注入層を備える半導体発光素子及びその製造方法
TWI569467B (zh) 半導體發光元件
KR20120118055A (ko) 우물 두께가 다른 다수의 양자 우물 구조체를 갖는 3족 질화물계 발광 다이오드 구조체
KR20030097817A (ko) 양자 우물과 초격자를 가진 ⅲ족 나이트라이드계 발광다이오드 구조
KR20130106690A (ko) 백색 발광 다이오드
JP6111250B2 (ja) オプトエレクトロニクス部品
KR20170080600A (ko) 반도체 발광 소자
TW201626600A (zh) 氮化物半導體發光元件
KR101737981B1 (ko) 마이크로 어레이 형태의 질화물 발광 소자 및 그 제조 방법
KR20130012375A (ko) 반도체 발광소자 및 그 제조방법
TW201705519A (zh) 發光元件
KR101423720B1 (ko) 다중양자웰 구조의 활성 영역을 갖는 발광 소자 및 그제조방법
KR101644156B1 (ko) 양자우물 구조의 활성 영역을 갖는 발광 소자
KR20090056319A (ko) 초격자 구조를 가지는 질화물계 반도체 발광소자
KR20110118935A (ko) 다중 파장을 가지는 발광다이오드 및 그 제조방법
TWI714891B (zh) 發光元件及其製造方法
KR20130011918A (ko) 반도체 발광소자
KR20130094451A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100608919B1 (ko) 발광 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application