JP2007214276A - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP2007214276A
JP2007214276A JP2006031295A JP2006031295A JP2007214276A JP 2007214276 A JP2007214276 A JP 2007214276A JP 2006031295 A JP2006031295 A JP 2006031295A JP 2006031295 A JP2006031295 A JP 2006031295A JP 2007214276 A JP2007214276 A JP 2007214276A
Authority
JP
Japan
Prior art keywords
conductivity type
side electrode
layer
cladding layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006031295A
Other languages
English (en)
Inventor
Hideyoshi Horie
秀善 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2006031295A priority Critical patent/JP2007214276A/ja
Priority to PCT/JP2007/051258 priority patent/WO2007091432A1/ja
Priority to KR1020087019145A priority patent/KR20080095243A/ko
Priority to CN2007800048102A priority patent/CN101379627B/zh
Priority to US12/278,798 priority patent/US7977682B2/en
Priority to EP07707490A priority patent/EP1986243A1/en
Priority to TW096103643A priority patent/TW200739963A/zh
Publication of JP2007214276A publication Critical patent/JP2007214276A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

【課題】電源ラインの配線が容易で発光強度の面内均一性が良好な化合物発光素子を提供する。
【解決手段】III−V族化合物半導体を含んでそれぞれ構成された第1導電型クラッド層、活性層構造、第2導電型クラッド層を有し、前記第1導電型クラッド層と前記第2導電型クラッド層とによって活性層構造が挟まれた発光素子が提供される。発光素子は、第1導電型クラッド層にキャリアを注入する第1導電型側電極7と、第2導電型クラッド層にキャリアを注入する第2導電型側電極6とを備える。第1導電型側電極7は、開口部7pを有する。第2導電型側電極6は、第1導電型側電極7によって部分的に取り囲まれる主電極部6−0と、開口7pを通して主電極部6−0を第1導電型側電極7の外側に引き出す引出部6−1、6−2とを有する。主電極部6−0は、定幅図形の一部で構成され、主電極部6−0の外縁と第1導電型側電極7の内縁との間の間隔は、ほぼ一定である。
【選択図】図1

Description

本発明は、化合物半導体発光素子に係り、特に、III−V族化合物半導体を含んでそれぞれ構成された第1導電型クラッド層、活性層構造、第2導電型クラッド層を有し、前記第1導電型クラッド層と前記第2導電型クラッド層とによって前記活性層構造が挟まれた発光素子に関する。
III−V族化合物半導体を用いた発光素子が知られている。たとえば、GaAs基板上に形成されたAlGaAs系材料やAlGaInP系材料による赤色発光素子、GaP基板上に形成されたGaAsP系材料による橙色又は黄色発光素子、InP基板上に形成されたInGaAsP系材料による赤外発光素子等が知られている。
発光素子には、たとえば、自然放出光を利用する発光ダイオード(light emitting diode: LED)、誘導放出光を取り出すための光学的帰還機能を有するレーザダイオード(laser diode: LD)あるいは半導体レーザがある。発光素子は、たとえば、表示素子、通信用素子、高密度光記録用光源素子、高精度光加工用素子、医療用素子として利用されうる。
特に、1990年代以降においては、V族元素として窒素を含有するInAlGa(1−x−y)N系III−V族化合物半導体(0≦x≦1、0≦y≦1、0≦x+y≦1)を利用した高効率な青色LED、緑色LEDが実現されている。
さらに、その後の研究開発によって、紫外領域においても高効率なLEDが実現され、現在においては、青色LDも市販されるに至っている。
この中で、紫外あるいは青色LEDの高出力化、高効率化が進展している産業的な意義は大きい。高出力かつ高効率な青色あるいは紫外LEDと、蛍光体とを一体化することによって、白色LEDを実現することができる。白色LEDは、照明の用途において有望視されている。
発光素子の高出力化、すなわち、全放射束の向上において、発光素子の大型化と、大きな投入電力に対する耐性の確保とが必須である。また、大面積の発光素子は、面光源としての発光特性を示し、特に照明用途に好適である。
通常の小型発光素子の構造を維持しつつ単純に面積を大きくしただけの発光素子では、発光領域の全体において発光強度を均一化することが難しい。
発光素子の発光強度の面内均一性を向上させる種々の試みがなされてきている。たとえば、単体の発光素子において発光強度の面内均一性を向上させる試みが、特許文献1〜4に開示されている。特許文献1〜4には、1つの電極(外側の電極)が他の電極(内側の電極)の全周を完全に取り囲む構造を有する発光素子が開示されている。
一方、面光源の提供に関して、特許文献5〜7には、複数の発光部を1つの基板上に配列した発光素子が開示されている。
特許第3136672号公報 特許第3244010号公報 特開2002−319705号公報 特開平10−209496号公報 特開平11−150303号公報 特開2002−26384号公報 特開2003−115611号公報
特許文献1に記載された発光素子では、一方の電極が他方の電極を完全に取り囲み、電極間距離をほぼ等しくできるため、素子全体の大きさが350μm程度のように小型の場合には、十分に均一な発光が期待される。しかしながら、素子をさらに大型化した際には、活性層の全体に対するキャリアの均一な注入が困難であり、結果として均一な発光が実現されない。また、特許文献1に記載された発光素子は、一方の電極が他方の電極を完全に取り囲んでいるため、高出力化に有効なフリップチップマウントには本質的に不向きである。たとえば、ヒートシンクブロックに発光素子をフリップチップマウントして搭載することを考えると、中心電極へのアプローチは、必ず周辺電極部分と交差することになり、三次元的な配線を要求する。三次元的な配線は、電極とリードとの金属材料による接続の断面積を減少させ、発光素子からヒートシンクブロックへの放熱効率を低下させ、高出力化を困難にする。
特許文献2においては、素子を相似的に大きくすると、電極の幅が場所毎で異なるため、素子の大型化とともに均一な発光の実現が困難になる。
特許文献3、4に記載された構造もまた、一方の電極が他方の電極を完全に取り囲んでいるため、高出力化に有効なフリップチップマウントには本質的に不向きである。たとえば、ヒートシンクブロックに素子をフリップチップマウントして搭載することを考えると、中心部分にある電極へのアプローチは、必ず周辺電極部分と交差することになり、上記のような問題がある。
更に、特許文献1〜4には、複数の発光部を配列することによって発光素子の全体的な寸法を大型化しようとする思想は開示されていない。
特許文献5〜7には、面光源の提供に関する開示があるが、特許文献5〜7は、面光源を提供するための個々の発光部分における発光強度の均一化とは無関係である。
本発明は、たとえば、発光領域の大面積化、発光強度の面内均一性の向上及び放熱性の向上に有利な発光素子を提供することを目的とする。
本発明の第1の側面に係る発光素子は、III−V族化合物半導体を含んでそれぞれ構成された第1導電型クラッド層、活性層構造、第2導電型クラッド層を有し、前記第1導電型クラッド層と前記第2導電型クラッド層との間に前記活性層構造が配置されている。前記発光素子は、前記第1導電型クラッド層にキャリアを注入する第1導電型側電極と、前記第2導電型クラッド層にキャリアを注入する第2導電型側電極とを備える。前記第1導電型側電極は、開口を有する。前記第2導電型側電極は、前記第1導電型側電極によって部分的に取り囲まれる主電極部と、前記開口を通して前記主電極部を前記第1導電型側電極の外側に引き出す引出部とを有する。前記主電極部は、定幅図形の一部で構成され、前記主電極部の外縁と前記第1導電型側電極の内縁との間の間隔は、ほぼ一定である、
本発明の好適な実施形態によれば、前記活性層構造、前記第2導電型クラッド層及び前記第2導電型側電極は、前記第1導電型クラッド層の第1方向側の面上に配置されることができ、前記第1導電型側電極は、前記第1導電型クラッド層の前記第1方向側の面上に前記活性層構造、前記第2導電型クラッド層及び前記第2導電型側電極を部分的に取り囲むように配置されることができる。
本発明の好適な実施形態によれば、前記発光素子は、支持基板を更に備えうる。前記第1導電型クラッド層、前記活性層構造、前記第2導電型クラッド層、前記第1導電型側電極及び前記第2導電型側電極を含む構造体は、その2つの面のうち前記第1導電型側電極及び前記第2導電型側電極が露出した面側から前記支持基板によって支持されうる。
本発明の好適な実施形態によれば、前記定幅図形は、たとえば、円、ルーローの多角形(たとえば、ルーローの三角形)を含みうる。
本発明の好適な実施形態によれば、前記主電極部の幅をWとしたときに、(6)式を満たすことが好ましい。
400μm≦W≦2500μm ・・・(6)式
本発明の好適な実施形態によれば、前記引出部は、前記主電極部に近づくに従って幅が狭くなった部分を含みうる。
本発明の好適な実施形態によれば、前記引出部は、矩形部を含みうる。
本発明の好適な実施形態によれば、前記主電極部の幅をW、前記主電極部と前記引出部とが接触している部分の幅をLとしたときに、(7)式を満たすことが好ましい。
W/20≦L≦W ・・・(7)式
本発明の好適な実施形態によれば、前記第2導電型側電極のうち前記第1導電型側電極によって取り囲まれている部分の外縁長をL、前記第2導電型側電極のうち定幅図形の一部で構成されている部分の外縁長をLとしたときに、(8)式を満たすことが好ましい。
/2≦L≦L ・・・(8)式
本発明の好適な実施形態によれば、前記主電極部の外縁と前記第1導電型側電極の内縁との間の間隔をxとしたときに、(9)式を満たすことが好ましい
3μm≦x≦500μm ・・・(9)式
本発明の好適な実施形態によれば、複数の前記主電極部が配列されていることが好ましい。
本発明の好適な実施形態によれば、前記第2導電型側電極の周辺部が絶縁膜で覆われていることが好ましい。
本発明の好適な実施形態によれば、前記第1導電型側電極は、絶縁膜に形成された開口部を通して前記第1導電型クラッド層にキャリアを注入するように配置されていることが好ましい。
本発明の好適な実施形態によれば、前記絶縁膜は、SiOx、AlOx、TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、BaFx、CaFx、SrFx及びMgFxからなるグループから選択される少なくとも1つの材料を含むことが好ましい。
本発明の好適な実施形態によれば、前記絶縁膜は、複数の層で構成されうる。
本発明の好適な実施形態によれば、前記第1導電型クラッド層、前記活性層構造、前記第2導電型クラッド層は、In、Ga、Al、B及びNからなるグループから選択されるいずれかの元素を含むことが好ましい。
本発明の好適な実施形態によれば、前記活性層構造は、量子井戸層とバリア層からなり、バリア層の数をB、量子井戸層の数をWとしたときに、(10)式を満たすことが好ましい。
B=W+1 ・・・(10)式
本発明の好適な実施形態によれば、前記発光素子は、前記第1導電型クラッド層と前記第1導電型側電極との間に第1導電型コンタクト層を更に備えてもよい。
本発明の好適な実施形態によれば、前記発光素子は、前記第2導電型クラッド層と前記第2導電型側電極との間に第2導電型コンタクト層を更に備えてもよい。
本発明の好適な実施形態によれば、前記第1導電型クラッド層がn型半導体層であり、前記第2導電型クラッド層がp型半導体層であることが好ましい。
本発明の第2の側面に係る発光素子は、III−V族化合物半導体を含んでそれぞれ構成された第1導電型クラッド層、活性層構造、第2導電型クラッド層を有し、前記第1導電型クラッド層と前記第2導電型クラッド層との間に前記活性層構造が配置されている。前記発光素子は、前記第1導電型クラッド層にキャリアを注入する第1導電型側電極と、前記第2導電型クラッド層にキャリアを注入する第2導電型側電極とを備え、前記第1導電型側電極は、開口を有し、前記第2導電型側電極は、前記第1導電型側電極によって部分的に取り囲まれる主電極部と、前記開口を通して前記主電極部を前記第1導電型側電極の外側に引き出す引出部とを有し、前記引出部は、前記開口を通る第1引出部と、前記第1導電型側電極の外縁の一部に沿って配置された第2引出部とを含む。
本発明の第3の側面に係る発光素子は、III−V族化合物半導体を含んでそれぞれ構成された第1導電型クラッド層、活性層構造、第2導電型クラッド層を有し、前記第1導電型クラッド層と前記第2導電型クラッド層との間に前記活性層構造が配置されている。前記発光素子は、前記第1導電型クラッド層にキャリアを注入する第1導電型側電極と、前記第2導電型クラッド層にキャリアを注入する第2導電型側電極とを備え、前記第1導電型側電極は、その外縁が直線で構成された直線部を含み、前記第1導電型側電極は、前記直線部のほぼ中央部に開口を有し、前記第2導電型側電極は、前記第1導電型側電極によって部分的に取り囲まれる主電極部と、前記開口を通して前記主電極部を前記第1導電型側電極の外側に引き出す引出部とを有する。
本発明によれば、たとえば、発光領域の大面積化、発光強度の面内均一性の向上及び放熱性の向上に有利な発光素子を提供することができる。
本発明は、III−V族化合物半導体発光素子に関するものであり、より具体的には、本発明は、III−V族化合物半導体を含んでそれぞれ構成された第1導電型クラッド層、活性層構造、第2導電型クラッド層を有し、記第1導電型クラッド層と第2導電型クラッド層との間に活性層構造が配置された発光素子に関する。III−V族化合物半導体は、V族としてN(窒素)を含む化合物半導体、たとえば、GaN(窒化ガリウム)系材料であることが好ましい。
本明細書において、クラッド層にキャリアを注入する電極の形状や寸法に関する説明は、電極の断面の全体がクラッド層にキャリアを注入するように機能しない場合には、電極の断面の全体のうちクラッド層にキャリアを注入するように機能する領域の形状や寸法に関するものである。たとえば、絶縁膜に開口部を形成し、その開口部を埋め込むように形成された電極は、断面の全体ではなく開口部を通してクラッド層に直接、又は、他の層を介して間接的に接触する部分がクラッド層に対するキャリアの注入に寄与するので、電極の形状や寸法に関する説明は、このような接触部分、すなわち、キャリア注入領域の形状や寸法に関する説明である。なお、電極の最も広い領域とキャリア注入領域とが一致する場合もある。以下では、誤解を防ぐために、各所において、キャリア注入領域に関しても言及するが、このような言及の有無に関わらず、上記のように解釈されるべきである。
本明細書において、層、部材、構造物等の物体同士の位置関係を表現する記載、たとえば、物体の上に他の物体が配置されるといった記載があるときは、特に明示する場合を除いて、両物体が接触した状態での位置関係を意味する場合があるほか、両物体が接触しない状態(たとえば、両物体間に他の物体又は空間が介在する状態)での位置関係をも意味する。
本明細書において、エピタキシャル成長層とは、エピタキシャル成長の後に何らかの処理、たとえば、熱処理、荷電粒子、プラズマなどによるキャリアの活性化処理等が施された層をも含みうる。
本明細書において、各層の平均屈折率navは、その層を構成するn種類の材料の各屈折率をn、その材料の物理的な厚みをtx(ここで、xは1からnに対応)とすると、(11)式で与えられる。
av=(n×t+n×t+・・・+n×t)/(t+t+・・・+t) ・・・(11)式
以下、添付図面を参照しながら本発明の好適な実施形態の化合物半導体発光素子の構造及びその製造方法を具体的に説明する。
図1〜図5は、本発明の5つの好適な実施形態の化合物半導体発光素子の構造をそれぞれ示す平面図である。典型的には、本発明の好適な実施形態の発光素子は、図1〜図5の紙面裏側が主たる光取り出し方向とされうる。なお、図3〜図5では、発光素子の電極形状のみが示されている。図6Aは、図1〜図2のaa’線における模式的な断面図である。図6Bは、図1のbb’線における模式的な断面図である。図6Cは、図1〜図5に示す実施形態に好適な活性層構造を模式的に示す図である。なお、これらの図面は、発明の特徴的な要素を説明することを主目的とするものであるので、層、部材、構造等の物体の位置関係を模式的に示すことを意図したものであって、実際に製造されうる発光素子の構造を拡大したものではない。
本発明の好適な実施形態の半導体発光素子は、化合物半導体を含んで構成されうる。化合物半導体は、たとえば、V族として窒素原子を含むIII−V族化合物半導体を含みうる。基板1は、発光素子が発生する光の波長帯域を透過する材料(あるいは透明な材料)で構成されうる。典型的には、基板1は、発光素子からの光出力が基板1による吸収によって50%以上低下しない材料で構成されることが好ましい。
基板1は、絶縁性基板であることが好ましい。基板1として絶縁性基板を採用することにより、発光素子を支持体にフリップチップマウントした際にハンダ材等の導電性物質が基板1に付着した場合においても、発光素子の機能が阻害されない。具体的には、基板1上にGaN、InGaN、AlGaN、InAlGaN系発光材料又はInAlBGaN系材料をエピタキシャル成長させる場合、基板1は、サファイア、SiC、GaN、LiGaO、ZnO及びScAlMgOからなるグループから選択される材料で構成されることが好ましく、サファイアで構成されることが最も好ましい。
基板1は、いわゆる面指数によって完全に確定されるジャスト基板だけではなく、エピタキシャル成長の際の結晶性を制御する観点では、いわゆるオフ基板(miss oriented substrate)であってもよい。オフ基板は、ステップフローモードでの良好な結晶成長を促進する効果を有するため、素子のモフォロジ改善にも効果があり、基板として広く使用される。たとえば、サファイアのc+面基板をGaN系材料の結晶成長用基板として使用する際には、m+方向に0.2度程度傾いた面を使用することが好ましい。オフ基板としては、0.1〜0.2度程度の微傾斜を持つものが広く一般的に用いられうるが、サファイア上に形成されたGaN系材料においては、活性層構造内の発光ポイントである量子井戸層にかかる圧電効果による電界を打ち消すために、比較的大きなオフ角度をつけることも可能である。
基板1は、MOCVDやMBE等の結晶成長技術を利用して化合物半導体発光素子を製造するために、あらかじめ化学エッチングや熱処理等を施しておいてもよい。また、基板1の表面には、意図的に凹凸を形成してもよく、これによって、基板1とその上に形成されるエピタキシャル層との界面で発生する貫通転移(threading dislocation)が発光素子の活性層構造又はその近傍に導入されることを低減することができる。
基板1は、発光装置の製造工程中に除去されてもよい。たとえば、発光素子を支持体に対してフリップチップマウントした場合には、全体の構造体から基板1を剥離等によって除去してもよい。基板1の除去により、素子特性の向上のための加工等をバッファ層2に施すことが可能になる。
バッファ層2の2つの面のうち基板1が剥離された面は、バッファ層2がGaN系材料で構成される場合には、窒素面であることが多い。窒素面は、サファイア基板、又はGa面よりも粗面化等の加工が容易である。
また、基板1の厚みは、発光素子の製造プロセスの初期段階においては、典型的には、350〜700μm程度とされ、プロセスにおいて要求される機械的強度が確保される。基板1を除去することなく発光素子構造体中に残す場合には、一連のプロセスの途中において、研磨工程によって基板1を薄化して、最終的な発光素子では、100μm程度の厚さにされることが好ましい。
発光素子を支持体にフリップチップマウントする場合においては、基板1の2つの面のうちエピタキシャル成長が実施されていない面が主たる光取り出し方向となる。この面を光取り出し面と呼ぶことにすると、光取り出し面は、平坦でない面又は粗面であることが好ましい。光取り出し面を平坦でない面又は粗面とすることにより、量子井戸層内で発光した光を高効率で取り出すことができ、素子の高出力化、高効率化の観点で好ましい。
また、基板1を除去する実施形式においては、バッファ層2の露出面が平坦でない面又は粗面であることが好ましい。
バッファ層2は、基板1上にクラッド層や活性層構造をエピタキシャル成長させる際に、転移の抑制、基板結晶の不完全性の緩和、基板結晶とエピタキシャル成長層との各種の相互不整合の軽減などを目的として、基板1とクラッド層との間に形成されうる。
InAlGaN系材料、InAlBGaN系材料、InGaN系材料、AlGaN系材料及びGaN系材料からなるグループから選択される材料を基板1上にヘテロエピタキシャル成長させる際には、エピタキシャル成長層と基板1との間で格子定数がマッチングしないので、バッファ層2は特に重要である。
バッファ層2の上にエピタキシャル成長層を有機金属気相成長法(MOVPE法)で成長させるプロセスにおいては、バッファ層2として、600℃近傍の低温で成長させたAlN層や500℃近傍の低温で成長させたGaN層を利用することが好ましい。また、800℃〜1000℃程度の高温で成長させたAlN、GaN、AlGaN、InAlGaN、InAlBGaNなどもバッファ層2として好適である。このようなバッファ層は、一般に、5〜40nm程度の薄いものである。
バッファ層2は、必ずしも単一の層である必要はなく、低温で成長させたGaNバッファ層の上に、結晶性をより改善するために、ドーピングを施さない1000℃程度の温度で成長させたGaN層を数μm程度形成してもよい。実際には、このような厚膜のバッファ層を有することが普通であって、その厚みは、たとえば0.5〜7μm程度である。
バッファ層2の形成に関しては、いわゆるマイクロチャネルエピタキシーの一種である横方向成長技術(ELO; Epitaxial Lateral Overgrowth)も使用可能であり、これによってサファイア等の基板とInAlGaN系材料の間で発生する貫通転移密度を大幅に低減することも可能である。
製造プロセス中に基板1が活性層構造4を含む主構造体から分離される場合には、それによって露出するバッファ層2の面が主たる光取り出し面になる。基板1の剥離は、たとえば、基板1を透過してバッファ層2で吸収される波長を有する光を用いて、バッファ層2の一部を光化学的に分解することによって実施されうる。たとえば、基板1がサファイアで構成され、バッファ層2がGaNで構成される場合には、248nmのエキシマレーザ光を基板1を通してバッファ層2に照射することによって、GaNをGaとNに分解して、基板1を活性層構造4を含む主構造体から剥離することができる。
第1導電型クラッド層4は、第2導電型クラッド層5とともに活性層構造4を挟む込み、キャリアと光の空間的な閉じ込めを効率よく実現し、量子井戸層における発光を高効率で実現する。このために、一般的には、第1導電型クラッド層3は、活性層構造4の平均的屈折率より小さな屈折率を有する材料で、かつ、活性層構造4の平均的なバンドギャップよりも大きな材料で構成される。
さらに、第1導電型クラッド層3は、活性層構造4内の特にバリア層4bとの関係において、いわゆるタイプI型のバンドラインナップとなる材料で構成されることが好ましい。このような指針の下で、第1導電型クラッド層3の材料は、所望の発光波長を実現するために選択される基板1、バッファ層2、活性層構造4に応じて適宜選択されうる。
第1導電型クラッド層3は、たとえば、基板1としてC+面サファイアを使用し、バッファ層2して低温成長したGaNを使用する場合には、GaN系材料、AlGaN系材料、AlGaInN系材料若しくはInAlBGaN系材料、又は、それら全部又は一部の多層構造で形成されうる。
第1導電型クラッド層3のキャリア濃度は、下限は1×1017cm−3以上であることが好ましく、5×1017cm−3以上であることがより好ましく、5×1017cm−3以上であることが最も好ましい。第1導電型クラッド層3のキャリア濃度の上限は、1×1019cm−3以下であることが好ましく、7×1018cm−3以下であることがより好ましく、5×1018cm−3以下であることが最も好ましい。
第1導電型がn型の場合、第1導電型クラッド層3のドーパントとしては、Siが最も好ましい。前記のドーピングレベルは、発光素子全体を均一な輝度で発光させるために重要である。
第1導電型クラッド層3は、図6A、6Bに示す例のように、単一の層で構成されてもよいし、2層以上の積層構造として構成されてもよい。後者においては、たとえば、第1層をGaN系材料で構成し、第2層をAlGaN系材料、InAlGaN系材料及びInAlBGaN系材料からなるグループから選択される材料で形成することができる。第1導電型クラッド層3は、異種材料の積層構造からなる超格子構造とされてもよい。さらに、第1導電型クラッド層3内において、キャリア濃度を変化させてもよい。
第1導電型クラッド層3が多層構造を有する場合には、第1導電型側電極7と接触する層のキャリア濃度を意図的に高くして、電極7との接触抵抗を低減することが好ましい。
第1導電型クラッド層3は、凸部(メサ部)3mを有する。凸部3mは、たとえば、ほぼ均一な厚さの第1導電型層を形成した後に、凸部3mとすべき領域の周囲をエッチングすることによって形成されうる。凸部3mの側壁3s、及び、凸部3mを取り囲む周辺部3oは、第1キャリア注入領域7aを除いて、SiN等の絶縁膜8で覆われていることが好ましい。第1導電型側電極7によって第1導電型クラッド層3にキャリアが注入される領域である第1キャリア注入領域7aは、絶縁膜8に形成される開口部によって規定される。
第1導電型クラッド層3の上には、活性層構造4が形成されている。活性層構造4は、第1導電型クラッド層3と第2導電型クラッド層5とから注入される電子と正孔(又は正孔と電子)が再結合して発光する層である1又は複数の量子井戸層4wと、複数のバリア層4bとを含みうる。バリア層4bは、量子井戸層4wと量子井戸層4wとの間、量子井戸層4wと第1導電型クラッド層3との間、及び、量子井戸層4wと第2導電型クラッド層5との間に配置される。
ここで、発光素子の高出力化、高効率化を実現するためには、活性層構造4中の量子井戸層4wの層数をW、バリア層4bの層数をBとすると、(12)式を満たすことが好ましい。
B=W+1 ・・・(12)式
すなわち、クラッド層3、5と活性層構造4との積層構造は、第1導電型クラッド層3/活性層構造4/第2導電型クラッド層5で構成され、活性層構造4は、バリア層4b/量子井戸層4w/バリア層4b、又は、バリア層4b/量子井戸層4w/バリア層4b/量子井戸層4w/バリア層4bのように、バリア層4b/量子井戸層4w/・・・/量子井戸層4w/バリア層4bのように形成されることが好ましい。図6Cに上記のような構造を有する活性層構造4の一例が示されている。図6Cに示す例では、量子井戸層4wが5層であり、バリア層4bが6層である。
ここで、量子井戸層4wにおいて量子サイズ効果を発現させて、発光効率を高めるために、その層厚は、ド・ブロイ波長と同程度に薄くされる。このため、高出力化を実現するためには、単層の量子井戸層ではなく、複数の量子井戸層を積層することが好ましい。この際に、各量子井戸層4w間の結合を制御しつつ分離する層がバリア層4bである。バリア層4bは、クラッド層3、5と量子井戸層4wとの分離のためにも存在することが好ましい。
たとえば、第1導電型クラッド層3及び第2導電型クラッド層5がAlGaNを含み、量子井戸層4wがInGaNからなる場合には、AlGaNとInGaNとの間にGaNからなるバリア層4bが存在することが好ましい。このようなバリア層4bの配置により、量子井戸層4wとクラッド層3、5とにおいて結晶成長の最適温度が異なる場合において一連のプロセスにおける温度の変更が容易にできるので、エピタキシャル成長の制御の観点からも好ましい。
また、第1導電型クラッド層3及び第2導電型クラッド層が最もバンドギャップの広いInAlGaNからなり、量子井戸層4wが最もバンドギャップの狭いInAlGaNからなる場合は、バリア層4bにその中間のバンドギャップを有するInAlGaNを用いることが好ましい。
さらに、一般にクラッド層3、5と量子井戸層4wとの間のバンドギャップの差は、バリア層4bと量子井戸層4wの間のバンドギャップの差よりも大きく、量子井戸層4wへのキャリアの注入効率を考えても、量子井戸層4wはクラッド層3、5に直接接触しないことが好ましい。
量子井戸層4wには、意図的なドーピングは実施しない方が好ましい。一方、バリア層4bには、ドーピングを施して、活性層構造の全体の抵抗を下げることが好ましい。特に、バリア層4bにはn型のドーパント、特にSiをドーピングすることが好ましい。p型のドーパントとして有用なMgは素子内で拡散しやすく、高出力動作時においては、Mgの拡散を抑制することが重要となる。Siは、Mgの拡散の抑制に有効である。ただし、量子井戸層4wとバリア層4bとの界面においては、ドーピングを実施しない方がよい。
活性層構造4の側壁は、絶縁膜8で覆われていることが好ましい。これは、発光素子をフリップチップボンドする際に活性層構造4の側壁にハンダ等が付着して短絡が発生することを防止することができるからである。
活性層構造4は、第1導電型クラッド層3と第2導電型クラッド層5との間に配置される。これによって活性層構造4にキャリアと光が空間的に閉じ込められて、量子井戸層4wにおける発光を高効率で実現することができる。
このために、第2導電型クラッド層5は、活性層構造4の平均的屈折率より小さな屈折率を有する材料で、かつ、活性層構造4の平均的なバンドギャップよりも大きな材料で構成されることが好ましい。さらに、第2導電型クラッド層5は、活性層構造4内の特にバリア層4bとの関係において、いわゆるタイプI型のバンドラインナップとなる材料で構成されることが好ましい。このような指針の元で、第2導電型クラッド層5の材料は、所望の発光波長を実現するために選択される基板1、バッファ層2、活性層構造4に応じて適宜選択することができる。
たとえば、基板1としてC+面サファイアを使用し、バッファ層2してGaNを使用する場合には、第2導電型クラッド層5としてGaN系材料、AlGaN系材料、AlGaInN系材料若しくはAlGaBInN系材料、又は、これらの全部又は一部の材料を積層構造として形成されうる。また、第1導電型クラッド層3と第2導電型クラッド層5は、同じ材料で構成されてもよい。
第2導電型クラッド層5のキャリア濃度の下限は、1×1017cm−3以上が好ましく、5×1017cm−3以上がより好ましく、5×1017cm−3以上が最も好ましい。第2導電型クラッド層5のキャリア濃度の上限は、7×1018cm−3以下が好ましく、2×1018cm−3以下が最も好ましい。第2導電型がp型である場合、ドーパントとしてはMgが最も好ましい。これらのドーピングレベルは、発光素子全体を均一な強度で発光させるために重要な通過抵抗を決定する要素となるために重要である。
第2導電型クラッド層5は、単一の層で構成されてもよいし、2層以上の積層構造として構成されてもよい。この場合には、たとえば、GaN系材料とAlGaN系材料を使用することなどができる。第2導電型クラッド層5は、異種材料の積層構造からなる超格子構造とされてもよい。さらに、第2導電型クラッド層5内において、キャリア濃度を変化させてもよい。
一般に、GaN系材料においては、n型ドーパントがSiであって、かつ、p型ドーパントがMgである場合には、p型GaN、p型AlGaN、p型AlInGaNの結晶性は、n型GaN、n型AlGaN、n型AlInGaNにはそれぞれ及ばない。このため、素子作製においては、結晶性の劣るp型クラッド層を活性層構造4の結晶成長後に形成することが好ましい。この観点で、第1導電型がn型で、第2導電型がp型であることが好ましい。
また、結晶性の劣るp型クラッド層(これは、好ましい形態における第2導電型クラッド層5に相当する)の厚みは、発光素子をフリップチップマウントする場合には、フェイスアップマウントする場合よりも薄くてよい。フリップチップマウントにおいては、第1導電型クラッド層3側が主たる光の取り出し方向になり、第2導電型側電極6側からの光の取り出しを考慮する必要がなく、大面積かつ厚い第2導電型側電極6を形成することができる。このため、フリップチップマウントの場合には、フェイスアップマウントの場合におけるように、第2導電型クラッド層5における横方向へのキャリア拡散を期待する必要がない。ただし、第2導電型クラッド層5を極端に薄くすると、キャリアの注入効率が低下してしまう。したがって、第2導電型側クラッド層の厚みは、たとえば、0.02μm〜0.3μmの範囲内であることが好ましく、0.03μm〜0.15μmの範囲内であることがより好ましく、0.04μm〜0.1μmの範囲内であることが最も好ましい。
第2導電型クラッド層5が多層構造を有する場合には、第2導電型側電極6と接触する層のキャリア濃度を意図的に高くして、電極6との接触抵抗を低減することが好ましい。
第2導電型クラッド層5は、第2導電型側電極6が形成される部分を除いて絶縁膜8で覆われることが好ましい。第2導電型クラッド層5上に第2導電型側電極6が形成された後に絶縁膜8が形成される場合には、第2導電型側電極6の断面と第2キャリア注入領域6aとが一致する。
図6A、6B、6Cに示す構造を形成するプロセスは、基板1上にエピタキシャル層を形成する工程を含む。エピタキシャル層は、バッファ層2と、第1導電型クラッド層3と、量子井戸層4w及びバリア層4bの積層構造を含む活性層構造4と、第2導電型クラッド層5とを含みうる。なお、エピタキシャル層は、更に、他の層を含んでもよい。
エピタキシャル層の形成には、MOCVD法の適用が好ましい。しかし、エピタキシャル層の形成においては、MBE法、PLD法、スパッタ法を適用することもできる。また、多層構造のエピタキシャル層の形成において、MOCVD法、MBE法、PLD法、スパッタ法等の種々の方法の少なくとも2つの方法を適用してもよい。また、エピタキシャル層の構成は、発光素子の用例等に合わせて適宜変更されうる。
第2導電型クラッド層5がp型化合物半導体層(たとえば、p型GaN層)である場合には、第2導電型クラッド層5の形成(第2導電型クラッド層5を成長させた後の熱処理等を含みうる)後、絶縁膜8及び第1導電型側電極7の形成よりも先に第2導電型側電極6を形成することが好ましい。
GaN系材料を例にとると、p型にドープされたGaN系材料は、n型にドープされたGaN系材料よりも活性化率が劣っている。第2導電型クラッド層5としてp型化合物半導体層、たとえば、p型GaN系半導体層を採用する場合、これが各種のプロセスに晒されると、p型GaN系クラッド層中の正孔濃度がプロセスダメージによって低下しうる。たとえば、p−CVDによる絶縁層8の形成工程を第2導電型側電極6の形成より前に実施すれば、第2導電型クラッド層6の表面にプラズマダメージを受ける。
そこで、第2導電型クラッド層5の形成後は、第2導電型側電極6の形成が他のプロセスよりも先に実施されることが好ましい。ここで、他のプロセスは、たとえば、第2導電型クラッド層5の一部、活性層構造4の一部、第1導電型クラッド層3の一部をエッチングして凸部3mを形成する工程、絶縁膜8に第1キャリア注入領域(コンタクト領域)7aを規定する開口を形成する工程、第1導電型側電極7を形成する工程等を含みうる。
第2導電型クラッド層5がp型である場合には、第2導電型側電極の表面はAuで構成されうる。第2導電型側電極5の表面がAuなどの比較的安定な金属で構成される場合には、その後のプロセスによって当該表面が受けるプロセスダメージは小さい。この観点からも、第2導電型クラッド層5の形成後は、可能な限り他のプロセスよりも先に第2導電型側電極6の形成プロセスが実施されることが好ましい。
なお、第2導電型クラッド層5の上に他の層、たとえば、第2導電型コンタクト層が形成され、この第2導電型コンタクト層上に第2導電型側電極6が形成される場合には、プロセスダメージを披瀝する層は、この第2導電型コンタクト層である。要するに、エピタキシャル層の最表面層の上に第2導電型側電極6を形成するプロセスを可能な限り他のプロセスよりも前に実施することが好ましい。
第2導電型側電極6は、第2導電型の窒化物化合物半導体と良好なオーム性接触を提供し、かつ、フリップチップマウントをした際には、発光波長帯域における反射ミラーとなるとともにハンダ材などによるサブマウント、素子支持用基板などとの良好な接着性を提供すべきである。第2導電型側電極5の材料及び構造は、このような観点で決定されうる。ここで、第2導電型側電極5は、単一の層で構成されてもよいし、複数の層で構成されてもよいが、典型的には、上記のような複数の機能を提供するために複数の層で構成されうる。
第2導電型がp型であり、第2導電型側クラッド層5の2つの面のうち第2導電型側電極6側の面がGaNで構成される場合には、第2導電型側電極6は、Ni、Pt、Pd、Mo及びAuからなるグループから選択される材料で構成されることが好ましい。特に、第2導電型側電極6の第1層(第2導電型クラッド層5に接触する層)は、Ni層であることが好ましく、第2導電型側電極6の最終層(第2導電型クラッド層5から最も遠い層)は、Au層であることが好ましい。Niは、仕事関数の絶対値が大きく、p型材料との接合に好適であり、Auは、プロセス履歴に対する耐性が高く、また、マウントにおいても好都合である。
第2導電型側電極6の形成には、スパッタ、真空蒸着等種々の成膜技術を適用可能である。また、所望形状の電極6を形成するための技術としては、フォトリソグラフィー技術を用いたリフトオフ法や、メタルマスク等を用いた場所選択的な蒸着等を適用可能である。
第2導電型側電極6を形成した後には、第1導電型クラッド層3に凸部3mが形成されるように、凸部3mが形成されるべき領域の周辺部3oをエッチングする。この際に、第2導電型クラッド層5、活性層構造4、及び、第1導電型クラッド層の周辺部3oを連続的にエッチングする。ここで、第2導電型クラッド層5の上に第二導電型コンタクト層が形成されている場合には、コンタクト層もエッチングされる。
エッチングの方法としては、たとえば、SiNx等でエッチングマスクを形成した後に、Cl、SiCl、BCl等をエッチングガスとして実施されるドライエッチングが好適である。
第2導電型側電極6は、p−CVD等によって形成されうるSiNxマスクの形成履歴、エッチング工程後に実施される当該SiNxマスク除去工程を披瀝するが、第2導電型側電極6の表面がAuなどの安定な金属で形成されている場合には、第2導電型側電極が受けるプロセスダメージは少なくなる。
上記のエッチング工程に次いで、たとえば、基板1に素子分離溝を形成する追加的エッチング工程(第2エッチング工程)が実施されてもよい。
第1導電型クラッド層3の周辺部(凹部)3oがエッチングされた後に、基板1上の構造物の全面に絶縁膜8が形成される。絶縁膜8は、発光素子を支持体にフリップチップマウントした際に、マウント用のハンダや導電性ペースト材が、たとえば、第1導電型側電極7と第2導電型側電極6との間、活性層構造4、電極7又は6との間等を、短絡させることを防止する。
絶縁膜8の材料又は構造は、特に限定されないが、たとえば、単層の酸化物、窒化物、又はフッ化物等で構成されることが好ましい。具体的には、絶縁膜8は、SiOx、AlOx、TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、BaFx、CaFx、SrFx及びMgFxからなるグループから選択される材料で構成されることが好ましい。これらの材料で構成される絶縁膜8は、長期に渡って安定に絶縁性を提供する。
一方、多層構造の絶縁膜8を採用することもできる。この場合、絶縁膜8を構成する複数の絶縁層(誘電体)の屈折率を適宜調整することによって、発光素子内で発生した光に対して光学的に比較的高い反射率を有するいわゆる高反射コーティングの機能も提供されうる。たとえば、発光素子の発光波長の中心値がλである場合には、SiOxとTiOxをそれぞれ光学厚みをλ/4n(ここで、nは波長λにおけるそれぞれの材料の屈折率)として積層することなどで高い反射特性を実現することが可能である。
このようにすると、発光素子を支持体にフリップチップボンドした際には、主たる取り出し方向側への光の取り出し効率を高めることが可能となり、素子の高出力化、高効率化の観点とハンダ材等による意図しない短絡等を防止することとを両立することができる。具体的には、発光素子の発光波長において、絶縁膜8の反射率をR1、バッファ層2の反射率をR2とすると、R1とR2がR2<R1を満たすことが好ましい。これは、多層構造の絶縁膜8が光学的な反射ミラーとして効率よく機能するための条件である。
多層構造の絶縁膜8を構成する層には、その材料の安定性、及び屈折率の範囲から考えて、SiO,SiN,TiO,MgFからなるグループから選択される材料が含まれることが好ましい。
絶縁膜8の形成工程に次いで、第2導電型側電極6の一部が露出するように絶縁膜8に開口部を形成することが好ましい。また、この際に、同時に、第1導電型クラッド層3のキャリア注入領域7aが露出するように絶縁膜8を除去することが好ましい。ここで、このようなプロセスによって形成される場合には、第2キャリア注入領域6aの形状は第2導電型側電極6の断面形状と等しくなり、また、第1キャリア注入領域7aの形状は、第1導電型側電極7と第1導電型クラッド層3とのコンタクトのために絶縁層8に形成される開口部によって規定される。ただし、第1導電型側電極7の形状と第1キャリア注入領域7aの形状は、互いに類似していることが好ましい。
第2導電型側電極6上の絶縁膜8の除去は、第2導電型側電極6の周辺部分が絶縁膜8によって覆われたまま残るように実施することが好ましい。すなわち、第2導電型側電極6の露出部分の表面積は、第2キャリア注入領域6aの面積よりも小さいことが好ましい。この場合、発光素子をフリップチップマウントしてサブマウント又は素子支持基板等と一体化する際に使用するハンダ材等による意図しない短絡、たとえば、第1導電型側電極7と第2導電型側電極6との短絡、発光ユニット間の短絡などを効果的に防止することができる。
第2導電型側電極6は、Ni、Pt、Pd、Mo及びAuのいずれかからなるグループから選択される少なくとも1つの材料を構成元素として含むことが好ましく、特に絶縁膜8と接する面は、Auで構成されることが好ましい。この場合、絶縁膜8を除去する工程において、第2導電型側電極6は、そのプロセスダメージを受けることが少ないため、第2導電型側電極6の形成工程は、絶縁膜8の形成工程よりも先に実施されていることが好ましい。
さらに、第2導電型側電極6の露出部分の形成、第1キャリア注入領域7aを露出させるための絶縁膜8の除去、又は、発光素子を区切るための素子分離溝を形成する場合には絶縁膜8に対する素子分離溝の形成は、同時に実施されることが好ましい。
絶縁膜8の部分的な除去には、絶縁膜8の材質によってドライエッチング、ウエットエッチング等の各種エッチング手法、エッチングガス、エッチング液を選択可能である。たとえば、絶縁膜がSiNx単層である場合には、SF等のエッチングガスを用いたドライエッチングも、あるいはフッ化水素酸系のエッチング液を用いたウエットエッチングも可能である。また、絶縁膜8がSiOxとTiOxとで構成される多層構造である場合には、Arイオンミリングによって所望の部分の多層膜を除去することも可能である。
図6A、図6Bに示された状態は、第1キャリア注入領域7aを規定する開口部を絶縁膜8に形成した後に第1導電型側電極7を形成することによって完成する。第1導電型側電極7は、第1導電型の窒化物化合物半導体と良好なオーム性接触を提供する材料で構成されることが好ましい。また、第1導電型側電極7は、フリップチップマウントにおいては、良好な発光波長帯域における反射ミラーとなり、また、ハンダ材等によるサブマウント、デバイス素子支持用基板などとの良好な接着性を提供する材料で構成されることが好ましい。第1導電型側電極7は、単一の層で構成されてもよいし、複数の層で構成されてもよい。典型的には、電極に要請される複数の目的を達するために、第1導電型側電極7は、複数の層で構成されうる。
第1導電型がn型であるとすると、それにコンタクトする第1導電型側電極7は、Ti、Al、及びMoからなるグループから選択される少なくとも1つの材料を構成元素として含むことが好ましい。これらの金属は、仕事関数の絶対値が小さいので、n型材料との接合に好適である。第1導電型側電極7が複数の層で構成される場合には、最終層(第1導電型クラッド層3から最も遠い層)は、Alで構成されることが好ましい。
第1導電型側電極7は、第1キャリア注入領域7aの大きさよりも大きな面積に形成されることが好ましい。これにより、キャリア注入領域7aを規定するために絶縁膜8に形成される開口部に対する第1導電型側電極7のミスアラインを防止することができるほか、フリップチップマウントにおいて第1導電型側電極7からサブマウントへの放熱性(熱移動量)を向上させることができる。また、第1導電型側電極7は、第2導電型側電極6と空間的に重なりを有さないように配置されることが好ましい。これにより、フリップチップマウント時に第1導電型側電極7と第2導電型側電極6とがハンダ材等によって短絡する可能性を低減することができる。
第1導電型側電極7の形成には、たとえば、スパッタ、真空蒸着等の種々の成膜技術を適用適応可能であり、また、所望形状の電極7を形成するための技術としては、フォトリソグラフィー技術を用いたリフトオフ法や、メタルマスク等を用いた場所選択的な蒸着等を適用可能である。
第1導電型側電極7は、第1導電型クラッド層3に接触して第1キャリア注入領域7aを形成しうるが、第1導電型側電極7は、第1導電型コンタクト層を介して第1導電型クラッド層3にキャリアを注入するように構成されてもよい。要するに、第1導電型側電極7は、第1導電型クラッド層3にキャリアを注入することができるように配置されればよい。
次いで、図1〜図6A、図6Bを参照しながら本発明の好適な実施形態の発光素子デバイス素子の電極形状等に関して説明する。まず、図1及び図6A、図6Bを参照しながら1つの実施形態を説明する。
本発明の好適な実施形態の発光デバイスは、第1導電型側電極7及び第2導電型側電極6を有する。第2導電型側電極6は、主電極部6−0、第1引出部6−1、第2引出部6−2を有する。ここで、主電極部6−0は、第1導電型側電極7によって部分的に取り囲まれる領域である。第1引出部6−1は、主電極部6−0を第1導電型側電極7の外側に引き出す領域である。第2引出部6−2は、第1導電型側電極7の外縁の一部に沿って配置された領域である。第2引出部6−2は、複数個の主電極部6−0を配列する際に、複数個の主電極部6−0を連結するように機能しうる。
第1導電型側電極7は、第2導電型側電極6の全体のうち主電極部6−0を取り囲むように構成され、主電極部6−0を取り囲まない部分として開口部(切断部)7pを有する。第1導電型側電極7は、その外縁が直線で構成された直線部を含むことができ、第1導電型側電極7は、そのような直線部のほぼ中央部に開口7pを有することができる。
第2導電型側電極6の第1引出部6−1は、第1導電型側電極7の開口部7pを通して主電極部6−0を第1導電型側電極7の外側に引き出し、更には、第1導電型側電極7の外側に配置された第2引出部6−2に引き出す。第2引出部6−2は、電源ラインとしても機能しうる。
主電極部6−0は、第1引出部6−1の存在によって変形を受ける部分を除いて、たとえば、円等の定幅図形で構成されうる。主電極部6−0の外縁とそれを取り囲む第1導電型側電極7の第1キャリア注入領域7aの内縁とは、一定の幅を有することが好ましい。すなわち、主電極部6−0の定幅図形部分を取り囲む第1キャリア注入領域7aの内縁も、主電極部6−0の定幅図形部分と中心が同一な相似な定幅図形であることが好ましい。
以下、主電極部6−0及び第1導電型側電極7を中心が同一である相似な定幅図形とすることにについて、さらに詳細に説明する。
第1導電型をn型、第2導電型をp型として説明する。本発明の好適な実施形態の発光素子は、V族として窒素(N)原子を含むIII−V族化合物半導体を主要部として構成されうる。たとえば、GaN系、AlN系、InN系、InGaN系、AlGaN系、InAlN系、InAlGaN系、InAlBGaN系材料等を用いて、化合物半導体発光素子を作製すると、n型半導体層の電極近傍の領域からの発光よりも、p型半導体層の電極近傍の領域からの発光が強くなる。この際に、p型半導体層に対するキャリア注入領域(電極)がある程度の大きさを越えると、p型半導体の電極近傍の領域からの発光強度が不均一になる。
これに対して、p型半導体層に対してキャリアを注入するキャリア注入領域の形状を円やルーローの多角形等の定幅図形とすることにより、三角形、四角形、五角形、その他多角形などの非定幅図形型とした場合と比較して、該キャリア注入領域あるいは電極形状を大型化した場合においても、発光強度の面内均一性の低下が抑制され、特に、該キャリア注入領域の中心部及びその付近における発光強度の低下が抑制される。
ここで、p型半導体層にキャリアを注入する領域の外縁に対して一定の幅xを隔てるように、n型半導体層にキャリアを注入する領域の内縁を配置することによって、p型半導体層にキャリアを注入する領域を大型化した場合においてもp型半導体層の電極の近傍を均一に発光させることができる。
換言すると、比較的大型の非定幅図形をp側電極あるいはキャリア注入領域の形状として有する素子構造においては、p型半導体の電極近傍、特にその中心付近からの発光が弱くなる。これに対して、p型半導体層に対してキャリアを注入するp側のキャリア注入領域の形状を円やルーローの多角形等の定幅図形とすることにより、また、p型半導体層にキャリアを注入する領域の外縁に対して、適切な一定の幅xを隔てるように、n型半導体層にキャリアを注入する領域の内縁を配置することによって、p型半導体層の電極近傍、特にその中心付近からの発光が弱くならずに、p型半導体層の電極の近傍を均一に発光させることができる。
図1、図6A、図6Bを参照して説明すると、p型クラッド層5にキャリアを注入する主電極部6−0は、前述のように、第1引出部6−1の存在によって変形を受ける部分を除いて定幅図形で構成されうる。また、主電極部6−0をその外縁から一定の幅を隔てて取り囲むように、n型クラッド層3に第1導電型側電極7(キャリア注入領域7a)が配置されうる。このような構成によれば、第1導電型側電極7(キャリア注入領域7a)の内縁間の、第2導電型側電極6の中心(定幅図形の中心)を通る幅を一定にすることができるので、活性層構造4に対するキャリアの注入を均一化することができ、第二導電型側電極近傍の発光強度の面内均一性を向上させることができる。
ここで、主電極部6−0の外縁及びキャリア注入領域7aの内縁の各形状を定幅図形とすることは、前述のように、個々の発光部分における発光強度の面内均一性の向上に寄与する。一方、第1導電型側電極7の開口部7pを通して主電極部6−0(キャリア注入領域6a)を第1導電型側電極7の外側に引き出す第1引出部6−1を設けることにより、発光素子をサブマウント(ヒートシンクブロック)にフリップチップマウントする構成において、主電極6−0にアプローチするサブマウント側のリードを第1導電型側電極7と交差させる必要がなくなる。これは、サブマウントに配置された一対のリード(プラス側、マイナス側)による主電極6−0(第2導電型側電極6)及び第1導電型側電極7へのアプローチを3次元的な配線ではなく2次元的な配線で行うことを可能にする。このような構成によれば、電極6、7とリードとの金属材料(典型的には、金属ハンダ)による接続の断面積を増加させることができる。これにより、発光素子からサブマウントへの方熱効率を高めることができ、高出力化を容易にすることができる。
主電極部6−0(キャリア注入領域6a)の定幅図形部分の幅Wが2500μm以下である場合には、活性層構造4のp側電極6近傍の領域の全面において均一な発光を実現されることが確認されている。ここで、発光強度の面内均一性を向上させるためには、引出部6−1を設けることによる厳密な定幅図形からの主電極部6−0や第1導電型側電極7(キャリア注入領域7a)のずれ(変形)を相対的に最小化すべきである。これを考慮すると、引出部6−1による定幅図形の厳密性の破壊を小さくするためには、主電極部6−0(キャリア注入領域6a)の幅Wは、相対的に、ある大きさ以上であることが好ましく、400μm以上であることが好ましい。したがって、主電極部6−0(キャリア注入領域6a)が定幅図形部分を含んで構成される場合には、その定幅図形部分の幅Wは、(13)式を満たすことが好ましい。
400μm≦W≦2500μm ・・・(13)式
またより好ましくは、定幅図形部分の幅Wは、(14)式を満たすことが好ましい。
700μm≦W≦2000μm ・・・(14)式
主電極部6−0(キャリア注入領域6a)の外縁と第1導電型側電極7(キャリア注入領域7a)の内縁との間隔xは、(15)式を満たすように決定されることが好ましく、(16)式を満たすように決定されることがより好ましく、典型的には、(17)式を満たすように決定されうる。
3μm≦x≦500μm ・・・(15)式
10μm≦x≦300μm ・・・(16)式
30μm≦x≦100μm ・・・(17)式
主電極部6−0(キャリア注入領域6a)を構成する定幅図形部分は、発光強度の面内均一性の観点においては、図1、図2、図3に例示的に示されるように円であることが好ましい。これは、周辺からその中心に向けてキャリアが均一に注入されやすいからである。
主電極部6−0(キャリア注入領域6a)を構成する定幅図形部分は、図4、図5に例示的に示されるようにルーローの多角形であってもよい。なお、図4、図5は電極形状を示しているが、キャリア注入領域も、この形状にならう。このような場合にも、第1導電型側電極7(キャリア注入領域7a)の内縁間の、第2導電型側電極6の中心(定幅図形の中心)を通る幅を一定にすることができるため、活性層構造4に対して、周辺からその中心に向けてキャリアが均一に注入されやすく、発光部分の均一な発光に好ましく寄与する。
定幅図形としてルーローの多角形を採用すると、円形を採用する場合よりも定幅図形部分を含む複数のp側電極の高密度配置において有利である。すなわち、ルーローの多角形は、円形よりも高密度で配置することができる。これは、発光装置の全体面積における発光部分の面積の向上を意味する。ルーローの多角形の中でも、図4に例示的に示すようなルーローの三角形が集積化において特に有利である。ルーローの三角形に従う主電極部6−0(キャリア注入領域6a)及び第1導電型側電極7(キャリア注入領域7a)を採用して複数の発光部分を配列して発光素子を構成することにより、個々の発光部分における発光強度の面内均一性を高めるとともに、発光部分の高密度配置によって、比較的大型の発光装置の全体においても発光強度の面内均一性を高めることができる。
ここで、この明細書において「定幅図形」として説明されている形状は、厳密な定幅図形に限定されることが意図されたものではなく、たとえば、幅が基準値に対して±10パーセント程度のずれ(許容度)をもつ形状を含みうる。また、引出部6−1の存在によって主電極部6−0の定幅図形の一部が影響あるいは変形を受けることは当然であり、この明細書における「定幅図形」とは、厳密又は前述のような許容度の下における定幅図形の一部が切除された形状を含みうる。
第1引出部6−1の幅Lは、定幅図形の幅Wを超えないことが好ましい。引出部6−1の幅Lを小さくし過ぎると、電極抵抗が大きくなるので、Lは定幅図形の幅Wの5%以上であることが好ましい。よって、p型クラッド層5にキャリアを注入するための第2導電型側電極6は、(18)式を満たすことが好ましく、(19)式を満たすことがより好ましい。
W/20≦L≦W ・・・(18)式
W/5≦L≦W/2 ・・・(19)式
図3の定幅図形部分は円(半円)であり、引出部との接続による定幅図形の破壊の限界の好ましい場合を模式的に示している。なお、L1はキャリアの注入に関わる量であって、キャリア注入領域の幅で定義すべき量である。
引出部6−1の存在による主電極部6−0の変形が過度に現れないようにするためには、第2導電型側電極6のキャリア注入部6aが外側のキャリア注入領域7aによって囲まれている部分の外縁長をL、第2導電型側電極6のキャリア注入部6aが定幅図形で構成されている部分の外縁長をLとすると、(20)式を満たすことが好ましい。なお、L、Lもキャリアの注入に関わる量であって、キャリア注入領域における長さで定義すべき量である。
/2≦L≦L ・・・(20)式
引出部は任意の形状にされうるが、図2、図4、図5のように長方形部分を有することは、サブマウントや素子支持用基板との接合、又は、電極形状の集積化、キャリア注入領域の集積化を考える上で好ましい。また、引出部は、図3に例示的に示すのように、第2導電型側電極7(キャリア注入量領域7a)の定幅図形部分側に近づくにつれて幅が狭くなる部分を有してもよい。これは、配線抵抗の過度な増加と引出部によるキャリア注入の不均一性の低減とを両立する。また、幅が広い部分は、他の電極あるいはサブマウントや素子支持用基板との接合に有利である。
主たる光取り出し方向とは反対の方向から素子形状を見た平面図において、第1導電型側電極7(キャリア注入領域7a)と第2導電型側電極6(キャリア注入領域6a)との間に活性層構造4の側面が位置することが好ましい。特に、平面図において、定幅図形部分のすべてのp側キャリア注入領域6aとn側キャリア注入領域7aとの間に活性層構造4の側面が位置することが好ましい。この場合、キャリアの注入効率が上がり、発光効率が向上する。
次いで、図7A、図7B、図8、図9A、図9Bを参照して本発明の好適な実施形態である、定幅図形部分を含む複数の電極が配置された発光素子について説明する。図7A、図7B、図8、図9A、図9Bには、電極の形状とキャリア注入領域の形状とが一致している例が示されているが、キャリア注入領域は、前述のように絶縁膜によって規定されてもよい。ここでは、第1導電型をn型、第2導電型をp型として説明する。
p型クラッド層にキャリアを注入する第2導電型側電極6は、主電極部(定幅図形部分)と引出部とを含む。主電極部は、個々の発光部分において均一な発光に寄与する。引出部は、複数の発光部分の主電極部を連結する。
図7Aに示す例では、電極6は、円形の主電極部を有する。図7Bに示す例では、電極6は、ルーローの三角形の主電極部を有する。ルーローの三角形に従う電極6は、集積化の点で優れていて、高密度に配置することができる。
図8は、複数種類の定幅図形の電極が混在した発光装置の一例を示す図である。複数の発光素子を集積した発光装置において、発光素子の電極の形状として、複数の形状種類の形状が含まれてもよい。なお、このような場合には、異なる形状の電極における抵抗の差は、引出部の形状によって補償されることが好ましい。
図9A、図9Bは、それぞれ図7のaa’線、bb’線における模式的な断面図である。
なお、ここまでは、第1導電型側をn側、第2導電型をp側として説明したが、逆であってもかまわない。
このようにして、たとえば、図1〜図9Bに示された構造が形成された後には、特に基板剥離を予定しない場合においては、所定個数(1又は複数)の発光部分を単位としてスクライブがなされる。この際に、ダイヤモンドスクライブ、レーザスクライブなどが実施されうる。
スクライブ(傷いれ)が終了したら、ブレーキング工程において基板が分割され、ハンダ材料等によってサブマウントあるいはデバイス素子用支持基板に搭載されうる。
ここにおいて、サブマウントあるいは素子用支持基板は、金属面を有し、フリップチップマウントされた発光素子へのキャリア注入と放熱の機能を併せ持つものが好ましい。発光素子は、各種ハンダ材、ペースト材によってサブマウント上の金属面に接合されうるが、化合物半導体発光素子は、特に金属ハンダによって接合されることが好ましい。金属ハンダは、放熱性に優れているので、発光素子の高出力動作と高効率な発光に寄与する。また、他のエピタキシャル層の側壁も、特にアンドープ部分を除いて絶縁膜で保護されることが好ましく、この場合、ハンダの染み出し等があってもエピタキシャル層内、たとえば活性層構造側壁における短絡、発光ユニット間の短絡等もが防止される。
なお、この際には、本発明の発光素子は、第2導電型クラッド層にキャリアを注入する第2導電型側電極と第1導電型クラッド層にキャリアを注入する第1導電型側電極とが空間的に重ならない配置となっていることが好ましく、かつ、第1導電型側電極が第1キャリア注入領域よりも大きく、十分な面積を有していることが好ましい。この場合、意図しない短絡の防止と高い放熱性の確保とが両立される。また、他のエピタキシャル層の側壁も絶縁膜で保護されていることが好ましく、この場合、ハンダの染み出し等があってもエピタキシャル層内、たとえば活性層構造側壁における短絡、発光ユニット間の意図しない短絡等が防止される。サブマウントと素子との接合に使用するハンダ材は、金属ハンダ、たとえば、In、InAg、PbSn、SnAg、AuSn、AuGe、AuSiなどが好ましい。これらのハンダ材は、使用温度環境等に照らして適宜選択可能である。
一方、基板剥離を予定する場合においては、図1〜図9Bに示された構造は、基板全体又は一部が、先ず、素子支持用基板に接合されるのが普通である。これは、基板を剥離してしまうと、エピタキシャル層全体としても高々15μm程度であって、機械的強度が足りないからである。
ここで、素子支持用基板は、基板剥離の際のエピタキシャル層の支持体としての役割を果たせることが必須であるが、さらに、素子支持用基板は、素子完成後の電流導入と放熱の機能をあわせ持つことが好ましい。この観点で、素子支持用基板は、母材がAlN、SiC、ダイヤモンド、BN、CuWのいずれかであることが好ましい。これら材料は、放熱性に優れ、高出力の発光素子に不可避である発熱の問題を効率よく抑制できて好ましい。また、Al、Si、ガラス等も安価であってデバイス素子支持用基板として利用範囲が広く好ましい。また、後述する基板除去時にレーザ照射によってエピタキシャル層の一部を金属Gaと窒素に分解した際には、金属Gaを除去する際にウエットエッチングを実施することが好ましいが、この際も、デバイス素子支持用基板はエッチングされない材質であることが好ましい。
デバイス素子支持用基板は、さらに素子完成後のキャリア導入と放熱の機能をあわせ持つとの観点では、母材の上に、キャリア導入用の電極配線を有することが好ましく、また、この電極配線上の素子を搭載する部分には、適宜素子と支持体の接合用の接着層を有することが好ましい。ここで、接着層は、Agを含んだペースト、金属バンプ等を使用することも可能ではあるが、金属ハンダで構成されていることが、放熱性の観点で非常に好ましい。金属ハンダはAgを含んだペースト材、金属バンプなどと比較して圧倒的に放熱性に優れたフリップチップマウントが実現可能である。ここで、金属ハンダは、In、InAg、InSn、SnAg、PbSn、AuSn、AuGe及びAuSiから選択される材料を含むことが好ましく、特に、AuSn、AuSi、AuGe等の高融点ハンダであることがより好ましい。これは、発光素子を超高出力動作させるために大電流を注入すると、素子近傍の温度が200度程度に上昇するためであって、ハンダ材の融点として駆動時の素子温度よりも高い融点を有する金属ハンダがより好ましい。また、場合によっては、フリップチップマウント時の素子の段差を打ち消すために、バンプを用い、さらに、金属ハンダ材でその周りを埋めながら接合することも好ましい。
デバイス素子支持用基板に素子を接合した後には、基板を剥離することが可能である。基板の剥離には、研磨、エッチング、レーザディボンディング等のあらゆる方法を用いることが可能である。
サファイア基板を研磨する場合には、ダイヤモンド等の研磨材を使用して基板を除去することが可能である。また、ドライエッチングによって基板を除去することも可能である。さらには、たとえばサファイアが基板でInAlGaN系材料によってエピタキシャル成長部分が形成されている場合には、サファイア基板側から、サファイア基板は透過し、たとえばバッファ層に使用されるGaNには吸収される248nmのエキシマレーザを用いて、バッファ層の一部のGaNを金属Gaと窒素に分解し、基板を剥離するレーザディボンディングを実施することも可能である。
またZnOが基板の場合には、HCl等のエッチャントを用いて基板をウエットエッチングすることも可能である。
<実施例>
以下に実施例を挙げて本発明の特徴をさらに具体的に説明する。以下の実施例に示す材料、使用量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り適宜変更することができる。したがって、本発明の範囲は、以下に示す具体例により限定的に解釈されるべきものではない。また、以下の実施例において参照している図面は、構造を把握しやすくするために敢えて寸法を変えている部分があるが、実際の寸法は以下の文中に記載されるとおりである。
(実施例1)
図1に例示的に示す半導体発光装置を図10のようにフリップチップマウントすべく、以下の手順で作製した。図10は図1のbb’線の模式的断面に相当する。
厚みが430μmのc+面サファイア基板上に、MOCVD法を用いて、第一バッファ層として、10nm厚みの低温成長したアンドープのGaNを形成し、この後に第二バッファ層として厚み2μmのアンドープGaNを1040度で形成した。さらに、第1導電型第2クラッド層としてSiドープ(Si濃度1×1018(cm−3))のGaN層を2μm形成し、第1導電型コンタクト層としてSiドープ(Si濃度2×1018(cm−3))のGaN層を0.5μm形成し、さらに第1導電型第1クラッド層としてSiドープ(Si濃度1.5×1018(cm−3))のAl0.15Ga0.85N層を0.1μm形成した。さらに活性層構造として、バリア層としてアンドープGaN層を850度で13nm、量子井戸層としてアンドープIn0.1Ga0.9N層を720度で2nm、バリア層としてアンドープGaN層を850度で13nm、量子井戸層としてアンドープIn0.1Ga0.9N層を720度で2nm、バリア層としてアンドープGaN層を850度で13nm、量子井戸層としてアンドープIn0.1Ga0.9N層を720度で2nm、バリア層としてアンドープGaN層を850度で13nm、量子井戸層としてアンドープIn0.1Ga0.9N層を720度で2nm、バリア層としてアンドープGaN層を850度で13nm、量子井戸層としてアンドープIn0.1Ga0.9N層を720度で2nm、バリア層としてアンドープGaN層を850度で13nmを形成した。さらに成長温度を1025度にして、第2導電型第1導電型クラッド層としてMgドープ(Mg濃度5×1019(cm−3))Al0.15Ga0.85Nを0.1μm形成した。さらに連続して、第2導電型第2クラッド層としてMgドープ(Mg濃度5×1019(cm−3))GaNを0.05μm形成した。最後に第2導電型コンタクト層としてMgドープ(Mg濃度1×1020(cm−3))GaNを0.02μm形成した。
この後にMOCVD成長炉の中で徐々に温度を下げて、ウエハーを取り出し、エピタキシャル成長を終了した。
エピタキシャル成長が終了したウエハーに対してp側電極を形成するために、フォトリソグラフィー法を用いてp側電極をリフトオフ法でパターニングする準備をしてレジストパターンを形成した。ここで予定しているp側電極を構成する定幅図形が円形でその直径が800μm、さらにp側電極を構成する、定幅図形に近い部分の長方形からなる第1引出部と定幅図形部分の接している長さが200μmの形状とし、そのもう一方の幅を75μmするように、また、さらにp側電極を構成する、定幅図形から離れた長方形部分からなる第2引出部の長手方向の長さを1150μm、短手方向の幅を75μmとするように、Niを200Å、Auを5000Åの厚さで真空蒸着法によって形成し、アセトン中で不要部分をリフトオフ法によって除去した。ついで、その後熱処理を実施してp側電極を完成させた。ここにおいて、p側キャリア注入領域には、プラズマプロセス等に披瀝することなくp側電極を形成したため、ダメージが入らなかった。
ついで、第1エッチング工程を実施するために、エッチング用マスクの形成を実施した。ここでは、p−CVD法を用いて0.4μmの厚みのSiNxを基板温度400度で、ウエハー全面に成膜した。ここで、p側電極表面にはAuが露出していたため、p−CVDによるSiNx成膜プロセスによってもまったく変質しなかった。次に再度フォトリソグフィー工程を実施してSiNxマスクをパターニングし、SiNxエッチングマスクを作製した。この際には、SiNx膜の不要部分のエッチングはRIE法を用いてSFプラズマを用いて実施し、後述する第1エッチング工程においてエピタキシャル層のエッチングを行わない部分はマスクを残し、かつ予定されているエピタキシャル層のエッチング部分に相当する部分のSiNx膜は除去した。
ついで第1エッチング工程として、p−GaNコンタクト層、p−GaN第2クラッド層、p−AlGaN第1クラッド層、InGaN量子井戸層とGaNバリア層からなる活性層構造、n−AlGaN第1クラッド層、n−GaNコンタクト層の途中まで、Clガスを用いたICPプラズマエッチングを実施し、n型キャリアの注入部分となるn型コンタクト層を露出させた。
ICPプラズマエッチング終了後は、SiNxマスクをバッファフッ酸を用いてすべて除去した。ここにおいてもp側電極表面にはAuが露出していたため、p−CVDによるSiNx成膜プロセスによってもまったく変質しなかった。
ついで、ウエハー全面にp−CVD法によってSiNxとSiOxからなる誘電体多層膜を絶縁膜としてウエハー全面に形成した。この際には、SiNxとSiOxはそれぞれ素子の発光波長に対して光学波長として1/4となるような厚みで1層ずつ形成し、発光波長に対して比較的高い反射率を有するようにした。
ついで、Ni−Auからなるp側電極上へのp側電極露出部分の形成、n側コンタクト層上へのn側キャリア注入領域の形成を、同時に実施するために、フォトリソグラフィー技術を用いてレジストマスクを形成した。
ついで、SFガスのRIEプラズマを用いてレジストマスクを形成しなかった誘電体多層膜(絶縁膜)を除去した。ここでは、p側電極の定幅図形部分の周辺はSiNxとSiOxからなる絶縁膜に150μm覆われているようにし、第1引出部はすべて絶縁膜に覆われるようにし、また、第2引出部の部分は、周辺がSiNxとSiOxからなる絶縁膜に15μm覆われているようにした。
この後に、不要となったレジストマスクは、アセトンで除去し、かつ、RIE法による酸素プラズマでアッシングし除去した。この際にも、p側電極表面にはAuが露出していたため、p−CVDによるSiNx成膜プロセスによってもまったく変質しなかった。
ついで、n側電極を形成するために、フォトリソグラフィー法を用いてn側電極をリフトオフ法でパターニングする準備をしてレジストパターンを形成した。この際に、n側電極が、p側電極の円形の定幅図形を囲む部分に関しては、図1の距離X、すなわち、p側電極がp側コンタクト層と接しているところから、n側電極がn側コンタクト層と直接接している部分までの最短距離を75μmとなるようにした。ここで、n側電極としてTiを200Å、Alを3000Åの厚さで真空蒸着法でウエハー全面に形成し、アセトン中で不要部分をリフトオフ法によって除去した。ついで、その後熱処理を実施してn側電極を完成させた。n側電極は、その面積がn側キャリア注入領域よりも大きくなるように、絶縁膜にその周辺が20μmほど接するようにし、かつ、p側電極との重なりを有さないように形成し、金属ハンダによるフリップチップボンディングが容易で、かつ放熱性等にも配慮した。Al電極は、プラズマプロセス等により変質しやすく、かつ、フッ化水素酸等によってもエッチングされるが、素子作製プロセスの最後にn側電極の形成を行ったことから、まったくダメージを受けなかった。
ついで、ウエハー上に形成された1つ1つの発光装置を分割するために、ダイヤモンドスクライバーを用いて基板側からスクライブラインを形成し、素子の外形としては1200mm角の素子となるようにした。さらにこのスクライブラインにそってブレーキングし、1つ1つの化合物半導体発光装置を完成させた。ついで、当該装置をAuSnハンダを用いてデバイス素子支持用基板に搭載し、発光装置を完成させた。当該素子にキャリアを注入したところ、主たる光取り出し方向から出射されたp側電極上での光は、p側電極のサイズが大型であったにもかかわらす、均一であった。
(実施例2)
図7Bに電極形状を示した素子を、図11のように基板を剥離した形状でフリップチップマウントすべく、以下の手順で作製した。図11は図7Bのcc’に相当する。
厚みが430μmのc+面サファイア基板上に、MOCVD法を用いて、第1バッファ層1として、20nm厚みの低温成長したアンドープのGaNを形成し、この後に第2バッファ層2として厚み1μmのアンドープGaNを1040度で形成した。連続して、第1導電型第2クラッド層としてSiドープ(Si濃度1×1018(cm−3))のGaN層を2μm形成し、第1導電型コンタクト層としてSiドープ(Si濃度2×1018(cm−3))のGaN層を0.5μm形成し、さらに第1導電型第1クラッド層としてSiドープ(Si濃度1.5×1018(cm−3))のAl0.15Ga0.85N層を0.1μm形成した。さらに活性層構造として、バリア層としてアンドープGaN層を850度で13nm、量子井戸層としてアンドープIn0.13Ga0.87N層を715度で2nm、バリア層としてアンドープGaN層を850度で13nm、量子井戸層としてアンドープIn0.13Ga0.87N層を715度で2nm、バリア層としてアンドープGaN層を850度で13nm、量子井戸層としてアンドープIn0.13Ga0.87N層を715度で2nm、バリア層としてアンドープGaN層を850度で13nmを形成した。
さらに成長温度を1025度にして、第2導電型第1導電型クラッド層としてMgドープ(Mg濃度5×1019(cm−3))Al0.15Ga0.85Nを0.1μm形成した。さらに連続して、第2導電型第クラッド層としてMgドープ(Mg濃度5×1019(cm−3))GaNを0.05μm形成した。最後に第2導電型コンタクト層としてMgドープ(Mg濃度1×1020(cm−3))GaNを0.02μm形成した。
この後にMOCVD成長炉の中で徐々に温度を下げて、ウエハーを取り出し、エピタキシャル成長を終了した。
エピタキシャル成長が終了したウエハーに対してp側電極を形成するために、フォトリソグラフィー法を用いてp側電極をリフトオフ法でパターニングする準備をしてレジストパターンを形成した。ここで、予定している複数のp側電極を構成するために、複数の定幅図形部分をルーローの三角形とし、複数の引き出し電極部分を長方形の組み合わせとして、1つのルーローの三角形の幅を500μm、さらにp側電極を構成する、定幅図形に近い部分の長方形からなる引き出し部分1と定幅図形部分の接している長さが50μmの形状とし、その幅も50μmするようにした。ここで、それぞれの定幅図形を可能な範囲で高密度に配置すべく、定幅図形から離れた長方形部分からなる第2引出部の長手方向の長さを調整した。
ついで、Pdを200Å、Auを10000Åの厚さで真空蒸着法によって形成し、アセトン中で不要部分をリフトオフ法によって除去した。
ついで、その後熱処理を実施してp側電極を完成させた。ここで、p側キャリア注入領域には、プラズマプロセス等に披瀝することなくp側電極を形成したため、ダメージが入らなかった。
ついで、第1導電型側電極を形成する前準備として第1導電型コンタクト層を露出させる第1エッチング工程を実施するために、エッチング用マスクの形成を実施した。ここでは、真空蒸着法を用いてSiNxをウエハー全面に成膜した。次に再度フォトリソグフィー工程を実施してSiNxマスクをパターニングし、第1エッチング用のマスクを作製した。ついで、第1エッチング工程として、p−GaNコンタクト層、p−GaN第2導電型クラッド層、p−AlGaN第1導電型クラッド層、InGaN量子井戸層とGaNバリア層からなる活性層構造、n−AlGaN第1クラッド層、n−GaNコンタクト層の途中まで、Cl2ガスを用いたICPプラズマエッチングを実施し、n型キャリアの注入部分となるn型コンタクト層を露出させた。
ICPプラズマエッチング終了後は、SiNxをすべて除去した。ここにおいてもp側電極表面にはAuが露出していたため、これらのプロセスによってもまったく変質しなかった。
ついで、n側電極を形成するために、フォトリソグラフィー法を用いてn側電極をリフトオフ法でパターニングする準備をしてレジストパターンを形成した。n側電極が、p側電極のルーローの定幅図形を囲む部分に関しては、図7Bの距離x、すなわち、p側電極がp側コンタクト層と接しているところから、n側電極がn側コンタクト層と直接接している部分までの最短距離を75μmとなるようにした。
ここで、n側電極としてTiを200Å、Alを15000Åの厚さで真空蒸着法でウエハー全面に形成し、アセトン中で不要部分をリフトオフ法によって除去した。ついで、その後熱処理を実施してn側電極を完成させた。
ついで、基板剥離を実施する前準備として、当該発光装置が作りこまれたウエハー全体をAlNから形成され、表面にTi/Pt/Auからなる金属配線が形成されているデバイス素子支持用基板にAnSnハンダを用いて接合した。接合時には、デバイス素子支持用基板と発光素子が作りこまれたウエハーを300度に加熱してp側電極とn側電極が、それぞれ設計された支持体上の金属配線にAuSnハンダで融着されるようにした。
ついで、基板剥離を実施するために、波長248nmのエキシマレーザを用いて、エピタキシャル成長を実施していない基板面から当該レーザを照射し、基板剥離(レーザディボンディング)を実施した。この後に、GaNバッファ層の一部が窒素と金属Gaに分解されることで発生したGa金属をウエットエッチングによって除去した。
ついで、基板剥離され、支持体に金属ハンダで融着されている極薄膜の発光素子を、分割し、所望の数の定幅図形部分を含む発光素子とするために、ダイシングソーを用いて、デバイス素子支持用基板と発光素子が作りこまれたウエハーをカットした。ここで、このようにして、定幅図形部分を含む複数の主電極と複数の引き出し電極を有する化合物半導体発光素子を完成させた。当該素子にキャリアを注入したところ、主たる光取り出し方向から出射されたp側電極上での光は、p側電極のサイズが大型で、かつ素子の外形も大型あったにもかかわらす、均一であった。
本発明の第1実施形態の化合物半導体発光素子の構造を示す平面図である。 本発明の第2実施形態の化合物半導体発光素子の構造を示す平面図である。 本発明の第3実施形態の化合物半導体発光素子の構造を示す平面図である。 本発明の第4実施形態の化合物半導体発光素子の構造を示す平面図である。 本発明の第5実施形態の化合物半導体発光素子の構造を示す平面図である。 図1〜図2のaa’線における模式的な断面図である。 図1のbb’線における模式的な断面図である。 図1〜図5に示す実施形態に好適な活性層構造を模式的に示す図である。 本発明の好適な実施形態の複数の主電極部分を配置された発光素子の第1例を示す図である。 本発明の好適な実施形態の複数の主電極部分を配置された発光素子の第2例を示す図である。 本発明の好適な実施形態の複数の主電極部分を配置された発光素子の第3例を示す図である。 図7Aのaa’線における模式的な断面図である。 図7Aのbb’線における模式的な断面図である。 本発明の好適な実施形態の発光素子のフリップチップマウントの第1例を示す図である。 本発明の好適な実施形態の発光素子のフリップチップマウントの第2例を示す図である。
符号の説明
1 基板
2 バッファ層
3 第1導電型クラッド層
3m 凸部
3o 周辺部
3s 側壁
4 活性層構造
5 第2導電型クラッド層
6 第2導電型側電極
6−0 主電極部
6−1 第1引出部
6−2 第2引出部
6a 第2キャリア注入領域
7 第1導電型側電極
7a 第1キャリア注入領域
7p 開口部(切断部)
8 絶縁膜

Claims (24)

  1. III−V族化合物半導体を含んでそれぞれ構成された第1導電型クラッド層、活性層構造、第2導電型クラッド層を有し、前記第1導電型クラッド層と前記第2導電型クラッド層との間に前記活性層構造が配置された発光素子であって、
    前記第1導電型クラッド層にキャリアを注入する第1導電型側電極と、
    前記第2導電型クラッド層にキャリアを注入する第2導電型側電極とを備え、
    前記第1導電型側電極が開口を有し、前記第2導電型側電極が、前記第1導電型側電極によって部分的に取り囲まれる主電極部と、前記開口を通して前記主電極部を前記第1導電型側電極の外側に引き出す引出部とを有し、
    前記主電極部が定幅図形の一部で構成され、前記主電極部の外縁と前記第1導電型側電極の内縁との間の間隔がほぼ一定である、
    ことを特徴とする発光素子。
  2. 前記活性層構造、前記第2導電型クラッド層及び前記第2導電型側電極は、前記第1導電型クラッド層の第1方向側の面上に配置され、前記第1導電型側電極は、前記第1導電型クラッド層の前記第1方向側の面上に前記活性層構造、前記第2導電型クラッド層及び前記第2導電型側電極を部分的に取り囲むように配置されている、
    ことを特徴とする請求項1に記載の発光素子。
  3. 支持基板を更に備え、前記第1導電型クラッド層、前記活性層構造、前記第2導電型クラッド層、前記第1導電型側電極及び前記第2導電型側電極を含む構造体は、その2つの面のうち前記第1導電型側電極及び前記第2導電型側電極が露出した面側から前記支持基板によって支持されている、
    ことを特徴とする請求項1又は請求項2に記載の発光素子。
  4. 前記定幅図形が円を含むことを特徴とする請求項1乃至請求項3のいずれか1項に記載の発光素子。
  5. 前記定幅図形がルーローの多角形を含むことを特徴とする請求項1乃至請求項3のいずれか1項に記載の発光素子。
  6. 前記定幅図形がルーローの三角形を含むことを特徴とする請求項1乃至請求項3のいずれか1項に記載の発光素子。
  7. 前記主電極部の幅をWとしたときに、(1)式を満たすことを特徴とする請求項1乃至請求項6のいずれか1項に記載の発光素子。
    400μm≦W≦2500μm ・・・(1)式
  8. 前記引出部が前記主電極部に近づくに従って幅が狭くなった部分を含むことを特徴とする請求項1乃至請求項7のいずれか1項に記載の発光素子。
  9. 前記引出部が矩形部を含むことを特徴とする請求項1乃至請求項7のいずれか1項に記載の発光素子。
  10. 前記主電極部の幅をW、前記主電極部と前記引出部とが接触している部分の幅をLとしたときに、(2)式を満たすことを特徴とする請求項1乃至請求項9のいずれか1項に記載の発光素子。
    W/20≦L≦W ・・・(2)式
  11. 前記第2導電型側電極のうち前記第1導電型側電極によって取り囲まれている部分の外縁長をL、前記第2導電型側電極のうち定幅図形の一部で構成されている部分の外縁長をLとしたときに、(3)式を満たすことを特徴とする請求項1乃至請求項10のいずれか1項に記載の発光素子。
    /2≦L≦L ・・・(3)式
  12. 前記主電極部の外縁と前記第1導電型側電極の内縁との間の間隔をxとしたときに、(4)式を満たすことを特徴とする請求項1乃至請求項11のいずれか1項に記載の発光素子。
    3μm≦x≦500μm ・・・(4)式
  13. 複数の前記主電極部が配列されていることを特徴とする請求項1乃至請求項12のいずれか1項に記載の発光素子。
  14. 前記第2導電型側電極の周辺部が絶縁膜で覆われていること特徴とする請求項1乃至請求項13のいずれか1項に記載の発光素子。
  15. 前記第1導電型側電極が、絶縁膜に形成された開口部を通して前記第1導電型クラッド層にキャリアを注入するように配置されていることを特徴とする請求項1乃至請求項14のいずれか1項に記載の発光素子。
  16. 前記絶縁膜が、SiOx、AlOx、TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、BaFx、CaFx、SrFx及びMgFxからなるグループから選択される少なくとも1つの材料を含むことを特徴とする請求項14又は請求項15に記載の発光素子。
  17. 前記絶縁膜が複数の層で構成されることを特徴とする請求項14乃至請求項16のいずれか1項に記載の発光素子。
  18. 前記第1導電型クラッド層、前記活性層構造、前記第2導電型クラッド層が、In、Ga、Al、B及びNからなるグループから選択されるいずれかの元素を含むことを特徴とする請求項1乃至請求項17のいずれか1項に記載の発光素子。
  19. 前記活性層構造が量子井戸層とバリア層からなり、バリア層の数をB、量子井戸層の数をWとしたときに、(5)式を満たすことを特徴とする請求項1乃至請求項18のいずれか1項に記載の発光素子。
    B=W+1 ・・・(5)式
  20. 前記第1導電型クラッド層と前記第1導電型側電極との間に第1導電型コンタクト層を更に備えることを特徴とする請求項1乃至請求項19のいずれか1項に記載の発光素子。
  21. 前記第2導電型クラッド層と前記第2導電型側電極との間に第2導電型コンタクト層を更に備えることを特徴とする請求項1乃至請求項20のいずれか1項に記載の発光素子。
  22. 前記第1導電型クラッド層がn型半導体層であり、前記第2導電型クラッド層がp型半導体層であることを特徴とする請求項1乃至請求項21のいずれか1項に記載の発光素子。
  23. III−V族化合物半導体を含んでそれぞれ構成された第1導電型クラッド層、活性層構造、第2導電型クラッド層を有し、前記第1導電型クラッド層と前記第2導電型クラッド層との間に前記活性層構造が配置された発光素子であって、
    前記第1導電型クラッド層にキャリアを注入する第1導電型側電極と、
    前記第2導電型クラッド層にキャリアを注入する第2導電型側電極とを備え、
    前記第1導電型側電極が開口を有し、前記第2導電型側電極は、前記第1導電型側電極によって部分的に取り囲まれる主電極部と、前記開口を通して前記主電極部を前記第1導電型側電極の外側に引き出す引出部とを有し、
    前記引出部は、前記開口を通る第1引出部と、前記第1導電型側電極の外縁の一部に沿って配置された第2引出部とを含む、
    ことを特徴とする発光素子。
  24. III−V族化合物半導体を含んでそれぞれ構成された第1導電型クラッド層、活性層構造、第2導電型クラッド層を有し、前記第1導電型クラッド層と前記第2導電型クラッド層との間に前記活性層構造が配置された発光素子であって、
    前記第1導電型クラッド層にキャリアを注入する第1導電型側電極と、
    前記第2導電型クラッド層にキャリアを注入する第2導電型側電極とを備え、
    前記第1導電型側電極は、その外縁が直線で構成された直線部を含み、前記第1導電型側電極は、前記直線部のほぼ中央部に開口を有し、前記第2導電型側電極は、前記第1導電型側電極によって部分的に取り囲まれる主電極部と、前記開口を通して前記主電極部を前記第1導電型側電極の外側に引き出す引出部とを有する
    ことを特徴とする発光素子。
JP2006031295A 2006-02-08 2006-02-08 発光素子 Pending JP2007214276A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006031295A JP2007214276A (ja) 2006-02-08 2006-02-08 発光素子
PCT/JP2007/051258 WO2007091432A1 (ja) 2006-02-08 2007-01-26 発光素子
KR1020087019145A KR20080095243A (ko) 2006-02-08 2007-01-26 발광 소자
CN2007800048102A CN101379627B (zh) 2006-02-08 2007-01-26 发光元件
US12/278,798 US7977682B2 (en) 2006-02-08 2007-01-26 Light emitting device
EP07707490A EP1986243A1 (en) 2006-02-08 2007-01-26 Light emitting element
TW096103643A TW200739963A (en) 2006-02-08 2007-02-01 Light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006031295A JP2007214276A (ja) 2006-02-08 2006-02-08 発光素子

Publications (1)

Publication Number Publication Date
JP2007214276A true JP2007214276A (ja) 2007-08-23

Family

ID=38345037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006031295A Pending JP2007214276A (ja) 2006-02-08 2006-02-08 発光素子

Country Status (7)

Country Link
US (1) US7977682B2 (ja)
EP (1) EP1986243A1 (ja)
JP (1) JP2007214276A (ja)
KR (1) KR20080095243A (ja)
CN (1) CN101379627B (ja)
TW (1) TW200739963A (ja)
WO (1) WO2007091432A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009057655A1 (ja) * 2007-10-29 2009-05-07 Mitsubishi Chemical Corporation 半導体発光素子およびその製造方法
JP2009117604A (ja) * 2007-11-06 2009-05-28 Sharp Corp 窒化物半導体発光ダイオード素子
JP2010541216A (ja) * 2007-09-28 2010-12-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体本体
WO2011071100A1 (ja) * 2009-12-11 2011-06-16 昭和電工株式会社 半導体発光素子、半導体発光素子を用いた発光装置および電子機器
KR20120031473A (ko) * 2011-12-27 2012-04-03 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101524726B1 (ko) * 2014-06-20 2015-06-10 실리콘 디스플레이 (주) Led 디스플레이 장치
KR101731058B1 (ko) * 2016-02-11 2017-05-11 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101797561B1 (ko) * 2017-04-18 2017-12-12 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921466B1 (ko) * 2007-08-30 2009-10-13 엘지전자 주식회사 질화물계 발광 소자 및 그 제조방법
US10147843B2 (en) * 2008-07-24 2018-12-04 Lumileds Llc Semiconductor light emitting device including a window layer and a light-directing structure
TWI527260B (zh) * 2008-11-19 2016-03-21 廣鎵光電股份有限公司 發光元件結構及其半導體晶圓結構
DE102009023849B4 (de) * 2009-06-04 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip
KR101047739B1 (ko) * 2010-04-28 2011-07-07 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템
JP2011243614A (ja) * 2010-05-14 2011-12-01 Sanken Electric Co Ltd 発光素子
KR20120100193A (ko) * 2011-03-03 2012-09-12 서울옵토디바이스주식회사 발광 다이오드 칩
KR101872735B1 (ko) * 2011-11-15 2018-08-02 엘지이노텍 주식회사 발광소자 패키지
JP2013140942A (ja) 2011-12-07 2013-07-18 Toshiba Corp 半導体発光装置
US10115862B2 (en) 2011-12-27 2018-10-30 eLux Inc. Fluidic assembly top-contact LED disk
TWI570955B (zh) 2013-01-10 2017-02-11 晶元光電股份有限公司 發光元件
US9548424B2 (en) 2013-02-04 2017-01-17 Industrial Technology Research Institute Light emitting diode
TWI557942B (zh) 2013-02-04 2016-11-11 財團法人工業技術研究院 發光二極體
US9425359B2 (en) 2013-02-04 2016-08-23 Industrial Technology Research Institute Light emitting diode
CN103337583B (zh) * 2013-06-26 2016-08-24 深圳雷曼光电科技股份有限公司 Led倒装结构及倒装工艺
CN104638068B (zh) * 2013-11-07 2018-08-24 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
US10249599B2 (en) 2016-06-29 2019-04-02 eLux, Inc. Laminated printed color conversion phosphor sheets
US9755110B1 (en) 2016-07-27 2017-09-05 Sharp Laboratories Of America, Inc. Substrate with topological features for steering fluidic assembly LED disks
US9985190B2 (en) 2016-05-18 2018-05-29 eLux Inc. Formation and structure of post enhanced diodes for orientation control
US9892944B2 (en) 2016-06-23 2018-02-13 Sharp Kabushiki Kaisha Diodes offering asymmetric stability during fluidic assembly
US9917226B1 (en) 2016-09-15 2018-03-13 Sharp Kabushiki Kaisha Substrate features for enhanced fluidic assembly of electronic devices
WO2016163101A1 (en) * 2015-04-07 2016-10-13 Sharp Kabushiki Kaisha Fluidic assembly top-contact led disk
TWI772253B (zh) * 2015-11-13 2022-08-01 晶元光電股份有限公司 發光元件
US9627437B1 (en) 2016-06-30 2017-04-18 Sharp Laboratories Of America, Inc. Patterned phosphors in through hole via (THV) glass
US10243097B2 (en) 2016-09-09 2019-03-26 eLux Inc. Fluidic assembly using tunable suspension flow
US9837390B1 (en) 2016-11-07 2017-12-05 Corning Incorporated Systems and methods for creating fluidic assembly structures on a substrate
JP6936574B2 (ja) 2016-12-07 2021-09-15 日機装株式会社 光半導体装置
CN108630793B (zh) * 2018-04-26 2020-02-07 厦门市三安光电科技有限公司 一种发光二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5633891A (en) * 1979-08-29 1981-04-04 Hitachi Ltd Light emitting semiconductor device
JPH11162848A (ja) * 1997-11-26 1999-06-18 Showa Denko Kk エピタキシャルウェハおよびその製造方法
JP2004031669A (ja) * 2002-06-26 2004-01-29 Seiko Epson Corp 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136672A (ja) 1989-10-23 1991-06-11 Tokyo Shiyouketsu Kinzoku Kk ローイングマシン
JP2818787B2 (ja) 1990-02-22 1998-10-30 マスプロ電工株式会社 増幅器用電力供給装置
JP3136672B2 (ja) 1991-07-16 2001-02-19 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
US5847413A (en) * 1994-08-31 1998-12-08 Semiconductor Energy Laboratory Co., Ltd. Differential amplifier circuit and analog buffer
JP3244010B2 (ja) 1996-11-26 2002-01-07 日亜化学工業株式会社 周縁に電極を有する発光ダイオード
JPH10209496A (ja) 1997-01-24 1998-08-07 Rohm Co Ltd 半導体発光素子
JP3505374B2 (ja) 1997-11-14 2004-03-08 三洋電機株式会社 発光部品
US6614056B1 (en) * 1999-12-01 2003-09-02 Cree Lighting Company Scalable led with improved current spreading structures
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6777805B2 (en) * 2000-03-31 2004-08-17 Toyoda Gosei Co., Ltd. Group-III nitride compound semiconductor device
JP4024994B2 (ja) * 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
JP2002026384A (ja) 2000-07-05 2002-01-25 Nichia Chem Ind Ltd 集積型窒化物半導体発光素子
JP2002319705A (ja) 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Led装置
US6436773B1 (en) * 2001-05-01 2002-08-20 Advanced Micro Devices, Inc. Fabrication of test field effect transistor structure
JP4254141B2 (ja) 2001-07-30 2009-04-15 日亜化学工業株式会社 発光装置
JP4050028B2 (ja) * 2001-09-28 2008-02-20 株式会社東芝 面発光型半導体発光素子
US6650018B1 (en) * 2002-05-24 2003-11-18 Axt, Inc. High power, high luminous flux light emitting diode and method of making same
JP3846367B2 (ja) * 2002-05-30 2006-11-15 セイコーエプソン株式会社 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器
JP2004056010A (ja) * 2002-07-23 2004-02-19 Toyota Central Res & Dev Lab Inc 窒化物半導体発光素子
US20050201439A1 (en) 2002-09-06 2005-09-15 Mitsubishi Chemical Corporation Semiconductor light emitting device and semiconductor light emitting device module
EP1515368B1 (en) * 2003-09-05 2019-12-25 Nichia Corporation Light equipment
KR100564219B1 (ko) * 2003-12-11 2006-03-28 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판
TWI244224B (en) * 2004-10-08 2005-11-21 United Epitaxy Co Ltd Point source light-emitting diode and manufacturing method thereof
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
JP5194468B2 (ja) * 2006-03-07 2013-05-08 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5633891A (en) * 1979-08-29 1981-04-04 Hitachi Ltd Light emitting semiconductor device
JPH11162848A (ja) * 1997-11-26 1999-06-18 Showa Denko Kk エピタキシャルウェハおよびその製造方法
JP2004031669A (ja) * 2002-06-26 2004-01-29 Seiko Epson Corp 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010541216A (ja) * 2007-09-28 2010-12-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体本体
WO2009057655A1 (ja) * 2007-10-29 2009-05-07 Mitsubishi Chemical Corporation 半導体発光素子およびその製造方法
JP2009135466A (ja) * 2007-10-29 2009-06-18 Mitsubishi Chemicals Corp 半導体発光素子およびその製造方法
JP2009117604A (ja) * 2007-11-06 2009-05-28 Sharp Corp 窒化物半導体発光ダイオード素子
WO2011071100A1 (ja) * 2009-12-11 2011-06-16 昭和電工株式会社 半導体発光素子、半導体発光素子を用いた発光装置および電子機器
US8637888B2 (en) 2009-12-11 2014-01-28 Toyoda Gosei Co., Ltd. Semiconductor light emitting element, light emitting device using semiconductor light emitting element, and electronic apparatus
KR20120031473A (ko) * 2011-12-27 2012-04-03 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101634369B1 (ko) * 2011-12-27 2016-06-28 서울바이오시스 주식회사 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101524726B1 (ko) * 2014-06-20 2015-06-10 실리콘 디스플레이 (주) Led 디스플레이 장치
WO2015194870A1 (ko) * 2014-06-20 2015-12-23 실리콘 디스플레이 (주) Led 디스플레이 장치
KR101731058B1 (ko) * 2016-02-11 2017-05-11 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101797561B1 (ko) * 2017-04-18 2017-12-12 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법

Also Published As

Publication number Publication date
CN101379627B (zh) 2011-02-09
KR20080095243A (ko) 2008-10-28
CN101379627A (zh) 2009-03-04
EP1986243A1 (en) 2008-10-29
WO2007091432A1 (ja) 2007-08-16
US20100163895A1 (en) 2010-07-01
US7977682B2 (en) 2011-07-12
TW200739963A (en) 2007-10-16

Similar Documents

Publication Publication Date Title
JP2007214276A (ja) 発光素子
US8581274B2 (en) Integrated semiconductor light-emitting device and its manufacturing method
US20090315045A1 (en) Integrated semiconductor light emitting device and method for manufacturing same
JP4909533B2 (ja) 半導体レーザ素子及びその製造方法
EP2023412A1 (en) Semiconductor light-emitting device
JP3850218B2 (ja) 半導体発光素子およびその製法
JP2007329465A (ja) 半導体発光素子の製造方法
JP2007324585A (ja) 半導体発光素子
JP2008288527A (ja) レーザ発光装置
JP2008300547A (ja) 窒化物系半導体レーザ素子およびその製造方法
JP4029565B2 (ja) 窒化物半導体レーザアレイ
JP2009218495A (ja) 半導体発光素子および半導体発光装置
JP2007324581A (ja) 集積型半導体発光装置およびその製造方法
JP5961359B2 (ja) 発光ダイオード及びその製造方法
JP2003283052A (ja) 半導体装置及びその製造方法
JP2007324586A (ja) 半導体発光素子の製造方法
JP4493041B2 (ja) 窒化物半導体発光素子
JP4360071B2 (ja) 窒化物半導体レーザ素子の製造方法
JPWO2017017928A1 (ja) 窒化物半導体レーザ素子
JP2007329464A (ja) 半導体発光素子
JP2007324582A (ja) 集積型半導体発光装置およびその製造方法
JP2007324583A (ja) 集積型半導体発光装置およびその製造方法
JP2007324579A (ja) 集積型半導体発光装置およびその製造方法
JP4100013B2 (ja) 窒化物半導体レーザ素子及びその製造方法
JP2007324576A (ja) 集積型半導体発光装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110909

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120110