CN115298837A - Led前体 - Google Patents

Led前体 Download PDF

Info

Publication number
CN115298837A
CN115298837A CN202180022870.7A CN202180022870A CN115298837A CN 115298837 A CN115298837 A CN 115298837A CN 202180022870 A CN202180022870 A CN 202180022870A CN 115298837 A CN115298837 A CN 115298837A
Authority
CN
China
Prior art keywords
semiconductor layer
growth
monolithic
stack
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180022870.7A
Other languages
English (en)
Inventor
A·皮诺斯
W·S·谭
金峻渊
于翔
S·阿什顿
S·梅佐阿里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of CN115298837A publication Critical patent/CN115298837A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

提供了一种制造LED前体的方法和LED前体。通过形成具有生长表面的单片生长堆叠并在该生长表面上形成单片LED堆叠来制造LED前体。该单片生长堆叠包括包含III族氮化物的第一半导体层、第二半导体层和第三半导体层。第二半导体层包括含有施主掺杂剂的第一III族氮化物，使得第二半导体层具有至少5×1018cm‑3的施主密度。第二半导体层具有至少15％的面积孔隙率和第一面内晶格常数。第三半导体层包括不同于第一III族氮化物的第二III族氮化物。单片生长堆叠包括包含第三半导体层的平台结构，使得生长表面包括第三半导体层的平台表面和围绕平台表面的第三半导体层的侧壁表面。第三半导体层的侧壁表面相对于平台表面倾斜。第三半导体层的平台表面具有大于第一面内晶格常数的第二面内晶格常数。

Description

LED前体
技术领域
本公开涉及发光二极管(Light Emitting Diode，LED)。具体地，本公开涉及包含III族氮化物的LED。
背景技术
微型LED阵列通常被定义为尺寸为100×100μm2或更小的LED。微型LED可以被组装以形成二维微型LED阵列。微型LED阵列可以形成可以适用于各种设备(例如智能手表、头戴式显示器、平视显示器、摄像机、取景器、多点激发源和微型投影仪)的自发光显示器或投影仪。
在许多应用中，希望提供一种能够输出具有一定波长范围的光的微型显示器/投影仪。例如，在许多彩色显示器中，通常为每个像素提供输出红光、绿光、蓝光的组合的能力。
一种已知形式的微型LED阵列包括多个由III族氮化物形成的LED。III族氮化物LED是无机半导体LED，其在有源发光区域中包含GaN及其与InN和AlN的合金。III族氮化物LED可以在明显更高的电流密度下被驱动，并且发射比常规大面积LED(例如其中发光层是有机化合物的有机发光二极管(organic light emitting diode，OLED))更高的光功率密度。因此，更高的辉度(luminance)(亮度(brightness)，其定义为光源在给定方向上每单位面积发射的光的量)使微型LED适用于需要或受益于高亮度的应用。例如，受益于高亮度的应用可以包括高亮度环境中的显示器，或投影仪。此外，与其他常规光源相比，已知III族氮化物微型LED具有相对较高的发光效率(以流明每瓦(lm/W)表示)。与其他光源相比，III族氮化物微型LED阵列的相对较高的发光效率降低了用电量，使得微型LED特别适用于便携式设备。
一种已知类型的III族氮化物LED利用In–Ga–N合金系统在LED的有源区中限定多个量子阱。通常，提供GaN和InxGa1-xN的交替层来限定量子阱。对于蓝色LED，铟摩尔分数X通常<0.2。增加掺入到InxGa1-xN层中的铟的量增加了势阱的深度，从而增加了LED发射的光的波长。
众所周知，例如，将铟摩尔分数X增加到0.2以上以提供自然的绿色和红色LED会显著降低LED的效率。基本问题之一是铟如果沉积在松弛或压缩应变的GaN上的低掺入效率。高In含量的InxGa1-xN层(即X>0.2)通常使用低生长温度形成，并且易于发生对IQE具有有害影响的相分离(例如应用物理学报123，160901(2018))。
特别地，为了形成天然红色LED(即峰值发射波长在600nm至680nm范围内的LED)，LED的有源区通常包括InxGa1-xN层，其中X≥0.3。由这种In含量的InxGa1-xN层产生的应变可能导致缺陷的形成，这又降低了LED的效率。
“InGaN lattice constant engineering via growth on(In,Ga)N/GaNnanostripe arrays”,Keller S等人,Semicond.Sci.Technol.,vol.30,(2015)公开了在由InGaN/GaN多个量子阱组成的纳米条带阵列上生长的平面(In，Ga)N层。在图案制作之后，纳米条带阵列在垂直于条带方向上表现出弹性松弛，导致垂直于条带方向的a┴晶格常数大于GaN基层的晶格常数。
本发明的目的是提供一种用于形成LED前体的改进方法，以及改进的LED前体，其解决了与现有技术方法和阵列相关的问题中的至少一个，或者至少提供了对其商业上有用的替代物。
发明内容
本发明人已经认识到，为了提高包括III族氮化物的LED的效率，应当减少由活性层和活性层沉积于其上的LED前体层之间的应变导致的缺陷的形成。本发明人已经认识到，通过提供对于有源层(具有与有源层的(无应变的)面内晶格常数(in-plane latticeconstant)更紧密匹配的面内晶格常数)的应变松弛的生长表面，可以减小界面处的应变。这转而可以减少界面处缺陷的形成，从而提高LED前体的效率。
根据本公开的第一方面，提供了一种LED前体。该方法包括：a)形成具有生长表面的单片生长堆叠，以及b)在单片生长堆叠的生长表面上形成单片LED堆叠。
形成单片生长堆叠包括：形成包括III族氮化物的第一半导体层，形成第二半导体层，在第一半导体层上形成第二半导体层，第二半导体层包括含有施主掺杂剂的第一III族氮化物，使得第二半导体层具有至少5×
1018cm-3的施主密度，并在第二半导体层的与第一半导体层相反的一侧上形成第三半导体层。从生长表面选择性去除第三半导体层的一部分。穿过第三半导体层的厚度选择性地去除第三半导体层，使得单片生长堆叠的生长表面包括第三半导体层的平台表面和围绕平台表面的第三半导体层的侧壁表面。第三半导体层提供单片生长堆叠的生长表面，第三半导体层包括不同于第一III族氮化物的第二III族氮化物，使得第三半导体层在压缩应变下形成在第二半导体层上。在形成第三半导体层之后，对第二半导体层进行孔隙率处理，以将第二半导体层的面积孔隙率增加到至少15％，以及将第三半导体层加热到应变松弛温度，使得第三半导体层松弛，使得平台表面的面内晶格常数增加。
形成单片LED堆叠包括：在单片生长堆叠的生长表面上形成包括III族氮化物的第四半导体层，使得第四半导体层覆盖第三半导体层的平台表面；在第四半导体层上形成有源层，有源层包括多个量子阱层，每个量子阱层包括III族氮化物；以及在有源层上形成包括III族氮化物的p型半导体层。
根据目前要求保护的发明的LED前体提供了具有生长表面的单片生长堆叠。生长堆叠包括多个III族氮化物层。生长表面适于形成其上包括多个III族氮化物层的单片LED堆叠。特别地，生长表面适于形成用于天然红色或绿色LED的单片LED堆叠。生长堆叠包括三个半导体层，第一半导体层、第二半导体层和第三半导体层。第三半导体层与第二半导体层(其上形成第三半导体层)具有不同的组成。结果，第三半导体层在压缩应力下形成在第二半导体层上。也就是说，第三半导体层的晶格结构受到来自第二半导体层的晶格结构的压缩应变。
第三半导体层的选择性去除提供了包括平台表面的生长表面。这样，单片生长堆叠被图案化成平台结构，单片LED堆叠可以在该平台结构之上过度生长。通过在单片生长堆叠的平台结构上过度生长单片LED堆叠，可以使用不需要蚀刻LED结的方法来形成LED前体。避免蚀刻LED结的侧壁表面的形成LED前体的方法可以导致减少或消除在LED结的侧壁表面上形成的缺陷，从而提高LED的EQE。
热处理工序允许第三半导体层通过多孔半导体层中的塑性变形来释放其压缩应变，使得第三半导体层的面内晶格常数增加(相对于沉积态的第三半导体层的面内晶格常数)。多孔半导体层中的塑性变形(错配位错的形成和移动)发生在多孔半导体层和半导体层之间的界面附近。空隙的存在和大量悬挂键降低了多孔半导体层的机械韧性，这有助于错配位错的形成和移动。因此，第三半导体层可以在第三半导体层上更容易应变松弛。通过提供具有增加的面内晶格常数的单片生长堆叠的生长表面，生长表面的面内晶格常数可以减少和/或消除单片生长堆叠和单片LED堆叠之间的界面处的应变。因此，可以减少和/或消除界面处缺陷的形成，从而提高LED前体的效率。
提供热处理步骤以引起在压缩应变下形成的第三半导体层的应变松弛。然而，由于第二半导体层和第三半导体层的无应变面内晶格常数的差异，压缩应变层的过度应变松弛可能导致压缩应变层的弯曲和/或分层。因此，根据第一方面的方法提供了这样的特征：其提供增加的应变松弛，同时减少或消除在第二半导体层和第三半导体层之间的界面处的弯曲和/或分层的发生。
一个重要的特征是，第二半导体层经受蚀刻处理，以便为第二半导体层提供至少15％的面积孔隙率。因此，第二半导体层是相对多孔的层。第二半导体层的孔隙率在第二半导体层和第三半导体层之间的界面处提供了局部区域，其中第三半导体层中的应变可以减小。重要的是，多孔半导体层14’的提供允许错配位错在多孔半导体层14’中作为半环位错传播。因此，多孔半导体层14’在热处理步骤期间可以经历塑性变形，这导致多孔半导体层14’中半环位错的优先传播，而不是第三半导体层16中螺旋位错的传播。多孔半导体层14’中半环位错的形成允许第三半导体层16应变松弛，从而为单片LED堆叠提供改善的生长表面。
发明人还意识到，由于第二和第三半导体层可以形成为大致连续的层，例如在至少30μm×30μm的面积上延伸的层，所以对于第三半导体层具有足够的空间来松弛进入是很重要的。这样的层可能易于弯曲：其在没有使该层可以松弛(膨胀)进入的足够的(横向)体积的情况下试图应变松弛。通过选择性去除第三半导体层的部分，第三半导体层的剩余部分可以松弛到由选择性去除工序产生的自由空间中。也就是说，第三半导体层的侧壁表面具有(横向)应变松弛进入的空间。
在一些实施例中，第二半导体层包括GaN。例如，在一些实施例中，第二半导体层可以包括基本上未掺杂的GaN(即，非有意掺杂的GaN)。在一些实施例中，第三半导体层包括InxGa1-XN，其中0<X≤1。因此，在一些实施例中，可以提供第二半导体层和第三半导体层，使得第三半导体层在压缩应变下形成在第二半导体层上。通过在压缩应变下形成第三半导体层，然后可以随后处理单片生长堆叠以便应变松弛，从而为单片LED堆叠的形成提供应变松弛的生长表面。应变松弛的生长表面可以具有这样的面内晶格常数：其更紧密匹配有源层，特别是被配置为发射具有至少525nm波长的光(即绿色或红色可见光)的有源层，的无应变晶格常数。
例如，在一些实施例中，有源层的每个量子阱层包括InZGa1-ZN，其中，0.2≤Z≤0.5。这样，有源层可以被配置成发射具有至少525nm的峰值发射波长的光。在一些实施例中，有源层的每个量子阱层包括InZGa1-ZN，其中，0.3≤Z≤0.5。这样，有源层可以被配置成发射具有至少600nm的峰值发射波长的光。
在一些实施例中，第三半导体层在垂直于单片生长堆叠的生长表面的方向上的厚度为至少200nm。
在一些实施例中，在从生长表面选择性地去除一部分第三半导体层之前，对第二半导体层进行孔隙率处理。这样，孔隙率处理工序可以在形成单片生长堆叠的层的任何图案化之前进行。
在一些实施例中，选择性地去除第三半导体层，使得单片生长堆叠的生长表面包括第二半导体层的表面。例如，在一些实施例中，单片生长堆叠可以包括第二半导体层的表面，该表面大致平行于第三半导体层的平台表面。在一些实施例中，选择性地去除第三半导体层可以允许形成平台结构，其中，第三半导体层包括被侧壁表面围绕的平台表面。平台结构的侧壁表面可以被第二半导体层的主体半导体表面包围。这样，第三半导体层的平台表面和侧壁表面以及第二半导体层的主体半导体表面提供了单片LED堆叠可以在其上形成的生长表面。
在一些实施例中，形成单片生长堆叠还包括选择性地去除与被去除的部分第三半导体层对齐的部分第二半导体层，使得单片生长堆叠的生长表面包括第二半导体的侧壁表面。这样，可以形成从第一半导体层的表面在大致垂直于第一半导体层的表面的方向上延伸的平台结构。
在一些实施例中，选择性地去除第二半导体层，使得第二半导体层的侧壁表面与第三半导体层的侧壁表面对齐。这样，第三半导体层的侧壁表面和第二半导体层的侧壁表面在大致共面的方向上延伸。例如，在一些实施例中，第二半导体层的侧壁表面和第三半导体层的侧壁表面可以在大致垂直于第三半导体层的平台表面的方向上延伸。
在一些实施例中，选择性地去除第二半导体层，使得生长表面包括第一半导体层的表面的一部分。
在一些实施例中，第四半导体层包括GaN。在一些实施例中，第四半导体层也可以包括n型掺杂剂，使得第四半导体层是n型半导体。在其他实施例中，第四半导体层可以是未掺杂的半导体层(即，不是有意掺杂的)。
在一些实施例中，在生长表面上形成第四半导体层，以提供从第三半导体层的平台表面上的第四半导体层的第一部分朝向第二半导体层延伸的倾斜的侧壁部分。这样，第四半导体层可以形成大致梯形的截面。
在一些实施例中，形成单片生长堆叠还包括在单片生长堆叠的生长表面上选择性地形成掩模层。掩模层可以包括与单片生长堆叠的平台表面对齐的开口。因此，在生长表面的一部分上提供掩模层可以防止或减少单片LED堆叠在生长表面的平台表面以外的区域上的生长。因此，提供掩模层可以提供形成单片LED堆叠的方法，同时避免使用单片LED堆叠的蚀刻来图案化LED结。
在一些实施例中，单片LED堆叠选择性地在单片生长堆叠的平台表面上形成，而不是在被掩模层覆盖的生长表面上形成。
根据本公开的第二方面，提供了一种LED前体。LED前体包括具有生长表面的单片生长堆叠和设置在单片生长堆叠的生长表面上的单片LED堆叠。单片生长堆叠包括第一半导体层、第二半导体层和第三半导体层。第一半导体层包括III族氮化物。第二半导体层设置在第一半导体层上。第二半导体层包括含有施主掺杂剂的第一III族氮化物，使得第二半导体层具有至少5×1018cm-3的施主密度。第二半导体层具有至少15％的空气孔隙率和第一面内晶格常数。第三半导体层设置在第二半导体层的与第一半导体层相反的一侧上。第三半导体层包括不同于第一III族氮化物的第二III族氮化物。单片生长堆叠包括平台结构，该平台结构包括第三半导体层，使得生长表面包括第三半导体层的平台表面和围绕该台面表面的第三半导体层的侧壁表面，第三半导体层的侧壁表面相对于台面表面倾斜。第三半导体层的平台表面具有大于第一面内晶格常数的第二面内晶格常数。单片LED堆叠包括第四半导体层、有源层和p型半导体层。第四半导体层设置在单片生长堆叠的生长表面上，使得第四半导体层覆盖第三半导体层的平台表面和第三半导体层的侧壁表面。有源层包括多个量子阱层。每个量子阱层包括III族氮化物。p型半导体层包括设置在有源层上的III族氮化物。
这样，根据本公开第二方面的LED前体可以使用第一方面的方法形成。因此，根据本公开第二方面的LED前体可以包括上述第一方面的所有优点和可选特征。
具体而言，可以通过在单片生长堆叠的平台结构上过度生长单片LED堆叠来形成单片LED堆叠。因此，可以使用不需要蚀刻LED结的侧壁表面的方法来形成LED前体。避免蚀刻LED结的侧壁表面的形成LED前体的方法可以导致减少或消除在LED结的侧壁表面上形成的缺陷，从而提高LED的EQE。
在一些实施例中，第二半导体层包括GaN。在一些实施例中，第三半导体层包括InXGa1-XN，其中，0<X≤1。因此，在一些实施例中，可以控制第三半导体层的In上下文(X)，以便在热处理工序之后为第三半导体层提供期望的面内晶格常数。具体地，在一些实施例中，第三半导体层包括InXGa1-XN，其中0.2≤X≤0.5，使得第三半导体层提供特别适合于有源层形成于其上的生长表面，该有源层的峰值发射波长在绿色或红色可见光谱中(例如，至少525nm的峰值发射波长)。
例如，在一些实施例中，有源层的每个量子阱层包括InZGa1-ZN，其中，0.2≤Z≤0.5。这样，有源层可以被配置成发射具有至少525nm的峰值发射波长的光。在一些实施例中，有源层的每个量子阱层包括InZGa1-ZN，其中0.3≤Z≤0.5。这样，有源层可以被配置成发射具有至少600nm的峰值发射波长的光。
在一些实施例中，第三半导体层的侧壁表面在横向于平台表面的方向上倾斜。这样，第三半导体层的侧壁表面可以在大致垂直于第一半导体层的方向上延伸。
在一些实施例中，平台结构从多孔半导体层延伸，使得生长表面包括多孔半导体层。
在一些实施例中，单片生长堆叠的生长表面包括与第三半导体层的侧壁表面对齐的多孔半导体层的侧壁表面。
在一些实施例中，平台结构从第一半导体层延伸，使得生长表面包括第一半导体层的表面的一部分。
在一些实施例中，第四半导体层包括GaN。
在一些实施例中，在生长表面上提供第四半导体层，以提供从第三半导体层的平台表面上的第四半导体层的平台部分朝向第二半导体层延伸的倾斜的侧壁部分。
在一些实施例中，单片生长堆叠还包括在单片生长堆叠的生长表面上设置的掩模层，该掩模层包括与单片生长堆叠的平台表面对准的开口。
在一些实施例中，单片LED堆叠仅选择性地设置在单片生长堆叠的平台表面上。
在一些实施例中，根据本公开的第一方面和第二方面的LED前体和形成LED前体的方法可以提供包括多个LED前体的LED阵列前体及其形成方法。多个LED前体可以排列成二维阵列，其中每个LED前体与其他LED前体间隔开。
在一些实施例中，根据本公开的第一方面和第二方面的LED前体、LED阵列前体以及形成LED前体和LED阵列前体的方法可以提供微型LED前体和微型LED阵列前体。微型LED阵列前体是微型LED前体的阵列。微型LED前体可以包括单片LED堆叠，其在与第一半导体层对齐的平面中的表面积尺寸小于100μm×100μm。例如，在一些实施例中，微型LED前体可以具有小于10-8m2的表面积。
附图说明
现在将结合以下非限制性附图来描述本公开。当结合附图考虑时，通过参考详细描述，本公开的进一步优点是显而易见的，其中：
图1示出了根据本公开第一实施例的形成单片生长堆叠的中间阶段的示意图；
图2示出了根据本公开第一实施例的形成单片生长堆叠的中间阶段的示意图；
图3示出了根据本公开第一实施例的形成单片生长堆叠的中间阶段的示意图；
图4示出了根据本公开实施例的多个单片生长堆叠的示意图；
图5示出了根据本公开第一实施例的多个LED前体的示意图；
图6示出了根据本公开第二实施例的多个单片生长堆叠的示意图；
图7示出了根据本公开第二实施例的多个LED前体的示意图；
图8示出了根据本公开第三实施例的多个单片生长堆叠的示意图；
图9示出了根据本公开第三实施例的多个LED前体的示意图。
具体实施方式
根据第一实施例，提供了一种形成LED前体1的方法。
对于LED前体中的术语“前体”而言，要注意所描述的LED前体不一定包括用于LED例如以允许发光的电接触，也不一定包括相关电路。当然，形成第一实施例的LED前体的方法不排除添加另外的电接触和相关电路。因此，本公开中术语“前体”的使用旨在包括最终产品(即，LED、LED阵列等。)。
图1至5示出了根据第一实施例的方法形成的LED前体的示意图。根据第一实施例的方法包括形成单片生长堆叠10和单片LED堆叠20。单片LED堆叠20在单片生长堆叠10的生长表面11上形成。根据第一实施例的方法，单片生长堆叠10包括第一半导体层12、第二半导体层14和第三半导体层16。
单片生长堆叠指的是提供形成LED生长表面的叠层，这些叠层形成为单件。也就是说，单片生长堆叠10形成为单件。
单片LED堆叠指的是提供形成LED的叠层，这些叠层形成为单件。也就是说，单片LED堆叠作为单件形成在单片生长堆叠10的生长表面11上。
在第一实施例的方法中，在单个形成过程中形成多个LED前体1。多个LED前体1形成为LED前体阵列。这样，根据第一实施例的方法提供了一种形成包括多个LED前体的LED阵列前体的方法。
如图1所示，形成单片生长堆叠10包括形成第一半导体层12。在图1的实施例中，第一半导体层12包括III族氮化物。例如，第一半导体层可以包括GaN。在一些实施例中，第一半导体层可以是未掺杂的半导体层(即，不是有意掺杂的)。在其他实施例中，第一半导体层12可以是掺杂的半导体层(例如，包括诸如Si的n型掺杂剂)。
第一半导体层12可以形成在衬底上(图1中未示出)。衬底可以为第一半导体层12提供生长表面。衬底可以是基本平坦的衬底。衬底可以具有面内晶格常数，其被配置为对应于第一半导体层12的面内晶格常数，以减少晶格失配。适用于生长包括III族氮化物的第一半导体层12的各种衬底是技术人员已知的。例如，衬底可以是蓝宝石衬底或硅衬底。该衬底可以包括一个或多个缓冲层，该缓冲层被配置为提供适于形成III族氮化物层的衬底表面。可以提供衬底，使得第一半导体层12在衬底上生长，使得第一半导体层12的(0001)晶面与衬底表面对齐。这样，第一半导体层12可以具有(0001)晶面取向。
可以使用制造III族氮化物半导体层的任何合适的工艺来形成第一半导体层。例如，可以使用金属有机化学气相沉积工艺(Metal Organic Chemical Vapour Deposition，MOCVD)或分子束外延(Molecular Beam Epitaxy，MBE)工艺来形成第一半导体层12。
如图1所示，第二半导体层14在第一半导体层12上形成。第二半导体层14在第一半导体层12的第一表面13上形成。第一半导体表面13是第一半导体层12的这样的表面：其设置在第一半导体层12的与衬底相反的一侧上。这样，第一半导体层12设置在第二半导体层14和衬底之间。
第二半导体层14包括III族氮化物。第二半导体层14具有包含施主掺杂剂的第一组成，使得第二半导体层具有至少5×1018cm-3的施主密度。在一些实施例中，第二半导体层的施主密度可以至少为：1×1019cm-3、3×1019cm-3、5×1019cm-3、7×1019cm-3或1×1020cm-3。这样，第二半导体层14是n型半导体层。特别地，第二半导体层14比第一半导体层12具有更高的施主掺杂剂密度。第二半导体层14可以包括任何合适的施主掺杂剂。例如，第二半导体层14可以包括施主掺杂剂，该施主掺杂剂包括Si和Ge中的至少一种。第二半导体层14设置有相对高的施主密度，以允许在下述孔隙率处理步骤中靶向地形成孔。通过提供具有相对高的施主掺杂剂密度的第二半导体层14，孔隙率处理选择性地靶向第二半导体层14。
第二半导体层14可以形成于遍及(across)第一半导体层12的主表面的基本连续的层。这样，可以基本连续地遍及衬底提供第一半导体层12和第二半导体层14。第二半导体层14在第二半导体层14的与第一半导体层12相反的一侧上具有第二表面15。
第二半导体层14的第二表面15具有第一面内晶格常数。第二半导体层14可以具有纤锌矿晶体结构。在一些实施例中，第二半导体层14可以在第一半导体层12上形成，该第一半导体层12具有平行于第一表面13设置的(0001)晶面。因此，对于具有与(0001)晶面对齐的第二表面的第二半导体层14，面内晶格常数可以是反映a(或b)晶格常数的常数。
在一些实施例中，第二半导体层14在垂直于衬底的方向上可以具有或至少50nm的厚度。在一些实施例中，第二半导体层14可以具有不大于2000nm的厚度。
在一些实施例中，第一半导体层12可以具有至少100nm的厚度。在一些实施例中，第一半导体层12可以具有不大于2000nm的厚度。
第二半导体层14可以使用制造III族氮化物半导体层的任何合适的工艺来形成。例如MOCVD工艺或MBE工艺。这样，第二半导体层14可以以与第一半导体层12相似的方式和使用与第一半导体层12相似的设备形成。
如图2所示，在形成第二半导体层14之后，在第二半导体层14的主表面上形成第三半导体层16。这样，第三半导体层16形成在第二半导体层14的与第一半导体层12相反的一侧上。第三半导体层16提供了单片生长堆叠10的生长表面11。
第三半导体层16包括III族氮化物。第三半导体层16具有与第二半导体层14的第一组成不同的第二组成。第二半导体层14和第三半导体层16之间的组成差异导致在压缩应变下形成第三半导体层16。也就是说，第二半导体层和第三半导体层的面内晶格常数的差异导致如此形成的第三半导体层16处于压缩应变下。这样，具有(第三半导体层16的)第二组成的未应变薄膜的面内晶格常数将大于具有(第二半导体层14的)第一组成的未应变薄膜的面内晶格常数。
第三半导体层16由可以与第二半导体层14共格的晶体结构形成。这样，第三半导体层16和第二半导体层14之间的界面可以是共格界面。在热处理工序(下面将更详细讨论)之后，第三半导体层16松弛以形成应变松弛的第三半导体层16。应变松弛的第三半导体层16具有应变松弛表面，其形成具有第二面内晶格常数的单片生长堆叠10的生长表面11的一部分。第二面内晶格常数大于第二半导体层14的第一面内晶格常数。在一些实施例中，应变松弛的第三半导体层16可以具有纤锌矿晶体结构，类似于第一半导体层12和第二半导体层14。在一些实施例中，第三半导体层16可以形成在第一半导体层12和第二半导体层14上，其(0001)晶面设置为平行于第一表面13和第二表面15。
例如，在图2的实施例中，第三半导体层16可以包括InXGa1-XN，其中0<X≤1。特别地，在一些实施例中，第三半导体层16可以包括InXGa1-XN，其中0.03<X≤0.2。因此，可以选择第三半导体层16的In含量，以提供具有所需面内晶格常数的平台表面。
在图2的实施例中，第二半导体层14的第一组成包括GaN。第三半导体层16的第二组成可以包括InXGa1-XN，其中0<X≤1。因此，具有第二组成的第三半导体层16和具有第一组成的第二半导体层14的形成将导致第三半导体层16在压缩应变下在第二半导体层12上形成。
在一些实施例中，第三半导体层16可以是基本上未掺杂的层。也就是说，第三半导体层16可以在没有任何有意掺杂的情况下形成。例如，在形成第一实施例的方法中，第三半导体层16是基本上未掺杂的层。在一些实施例中，第三半导体层16可以包括掺杂剂，例如施主掺杂剂。在第三半导体层包括掺杂剂的实施例中，第三半导体层可以掺杂有不大于第二半导体层14的施主密度的施主密度。例如，在一些实施例中，第三半导体层15的施主密度可以不大于第二半导体层14的施主密度的50％、25％、10％、5％、1％或0.1％。
在一些实施例中，第三半导体层16可以具有至少200nm的厚度。在一些实施例中，第三半导体层16可以具有不大于10μm的厚度。例如，图2中的第三半导体层16可以具有至少1μm的厚度和不大于10μm的厚度。
如图2所示，第三半导体层16是由基本连续的III族氮化物半导体层形成的主体(bulk)半导体层。应当理解，提供第三半导体层16是为了形成用于形成单片LED堆叠20的应变松弛表面(生长表面11)。在其他实施例中，第三半导体层16可以包括形成超晶格结构的多个III族氮化物层。例如，第三半导体层16可以包括以交替堆叠布置的多个第一III族氮化物层和第二III族氮化物层，其中，第一III族氮化物层和第二III族氮化物层具有不同的晶格常数。例如，超晶格结构的一个示例是InYGa1-YN层和GaN层的交替堆叠，其中0<Y≤1。
在形成第三半导体层16之后，对第二半导体层14进行孔隙率处理，以将第二半导体层14的面积孔隙率增加到至少15％。增加III族氮化物层孔隙率的方法是技术人员已知的。例如，“In-plane bandgap control in porous GaN through electroless wetchemical etching”,Xiuling Li,Young Woon-Kim等，Applied Physics Letters，Vol.8,no.6，2002年2月11日描述了增加n型掺杂的III族氮化物层的孔隙率的几种方法。
在根据本公开的方法中，可以选择性地对施主密度至少为5×1018cm-3的第二半导体层14进行孔隙率处理，以增加第二半导体层的面积孔隙率。第二半导体层的施主密度允许孔隙率处理工序选择性地增加第二半导体层14的孔隙率。
例如，孔隙率处理可以包括使单片生长堆叠的层经受电化学处理工序。电化学处理工序可以包括将单片生长堆叠浸没在草酸浴中。在草酸浴和单片生长堆叠10之间形成电连接。为了在第二半导体层14内电化学地形成孔，电流在草酸浴和单片生长堆叠的电接触之间通过。在一些实施例中，草酸浴包括浓度在0.03M和0.3M之间的草酸溶液。在其他实施例中，草酸浴可用其他电解质，例如KOH或HCl替代。施加到电化学工序的电偏压水平将取决于所使用的电化学溶液以及浴和单片生长堆叠10的相对尺寸。在ACS Applied NanoMaterials，2020，3，399-402和US 2017/0237234中描述了孔隙处理的进一步示例。
孔隙率处理工序导致第二半导体层14中存在的孔的形成，或孔尺寸的增加。第二半导体层14的孔隙率可以用面积孔隙率来表征。面积孔隙率是穿过材料(即穿过第二半导体层14)的横截面中存在的孔的面积分数。在一些实施例中，多孔半导体层14’具有至少15％的面积孔隙率。在一些实施例中，多孔半导体层14’具有至少30％的面积孔隙率。通过提供具有这种面积孔隙率的多孔半导体层14’，第三半导体可以在随后的热处理工序中应变松弛至更大程度。重要的是，多孔半导体层14’的提供允许多孔半导体层14’中的错配位错以半环位错传播。这样，第三半导体层16的应变松弛导致多孔半导体层14’中的半环位错优先传播，而不是第三半导体层16中的螺旋位错传播。因此，通过提供多孔半导体层14’，可以降低第三半导体层16中的缺陷密度。
在一些实施例中，多孔半导体层14’具有不大于80％的面积孔隙率。在一些实施例中，多孔半导体层14’的面积孔隙率不大于50％。因此，多孔半导体层14’的结构完整性可以在多孔处理工序后保持。
如图3所示，在孔隙处理工序之后，第二半导体层14是多孔半导体层14’。因此，单片生长堆叠10由第一半导体层12和第三半导体层16形成，在第一半导体层12和第三半导体层16之间提供多孔半导体层14’。
在根据第一实施例的方法中，进一步处理第三半导体层16，以便为LED阵列前体的每个LED前体1限定平台结构。在形成第一实施例的方法中，在孔隙率处理工序之后形成平台结构。当然，在其他实施例中，孔隙率处理工序可以在形成平台结构之后进行。如图4所示，因此提供了多个单片生长堆叠10；一个单片生长堆叠10针对LED阵列前体的每个LED前体1。
如图4所示，形成了多个单片生长堆叠10(由图4中的虚线表示)。多个单片生长堆叠10彼此间隔开，以形成单片生长堆叠10的阵列。单片生长堆叠10的阵列可以以二维阵列遍及第一半导体层12间隔开。多个单片生长堆叠10可以以例如方形堆积排列，或者六边形堆积排列的二维阵列的形式间隔开。单片生长堆叠10的阵列限定了LED阵列前体中LED前体的排列。因此，应当理解，根据第一实施例的方法可以用于制造排列成遍及第一半导体层12的阵列的多个LED前体。
如图4所示，通过从生长表面11穿过第三半导体层16的厚度选择性地去除第三半导体层16的一部分，来形成第一实施例的单片生长堆叠10。因此，每个单片生长堆叠10的生长表面11包括第三半导体层16的平台表面30和围绕平台表面30的第三半导体层16的侧壁表面32。在图4中，第三半导体层16在穿过其整个厚度上(在垂直于生长表面11的厚度方向上)被选择性地去除，使得单片生长堆叠10的生长表面11包括多孔半导体层14’的表面。这样，单片生长堆叠10的生长表面11被成形为限定包括第三半导体层16的平台结构。
根据第一实施例的方法，在热处理工序之前执行选择性去除工序。通过在热处理工序之前执行选择性去除工序，在每个平台结构之间为每个平台结构提供了额外的空间体积，在热处理工序期间，第三半导体层16可以应变松弛到该空间体积中。通过提供了具有额外体积的第三半导体层16(其可以应变松弛至该额外体积)，平台表面的面内晶格常数的增加可以进一步提升。这又可以减少在形成设备的有源层时形成的应变，从而提高LED效率。
第三半导体层16的平台结构可以使用选择性去除工序来成形。这样，可以选择性地去除第三半导体层16的部分，以形成图4所示的平台结构。例如，在图4中，生长表面11可以使用蚀刻工序来成形。在蚀刻工序中，可以在第三半导体层16的表面上沉积平台限定掩模层(未示出)。平台限定掩模层可以被配置成掩蔽部分第三半导体层16，该部分旨在形成单片生长堆叠10的平台表面30。然后，可以使用蚀刻剂选择性地去除第三半导体层16的未掩蔽部分。蚀刻剂可以蚀刻掉部分第三半导体层16，以暴露多孔半导体层14’的表面。当然，在其他实施例中，蚀刻剂可以不完全蚀刻穿过第三半导体层的厚度，以暴露下面的多孔半导体层14’。然后，可以从第三半导体层16去除平台限定掩模层。通过遵循上述工序，第三半导体层16可以被成形以提供生长表面11，该生长表面11包括由第三半导体层16形成的平台表面30和侧壁表面32。
每个单片生长堆叠的平台表面30可以具有任何期望的形状。每个平台表面30的形状可以由平台限定掩模层的形状来确定。例如，平台表面30可以具有椭圆形、三角形、矩形或六边形，或者实际上任何规则或不规则的多边形。在一些实施例中，LED阵列前体的每个平台表面30可以具有相同的形状，从而提供相对均匀的单片生长堆叠阵列。当然，在其他实施例中，平台表面30可以具有不同的形状。
平台表面30的形状(即平台表面30的边缘)影响第三半导体层16的侧壁表面32的形状。例如，在平台表面30具有椭圆形形状的情况下，侧壁表面32可以被提供为单个连续表面。在其他实施例中，例如在平台表面30具有规则或不规则多边形形状的情况下，可以有多个侧壁表面32，其中一个表面对应于平台表面30的规则或不规则多边形形状的各边。
在图4中，示出了具有侧壁表面32的单片生长堆叠10，该侧壁表面32基本上垂直于第三半导体层16的平台表面30延伸。在其他实施例中，平台结构的侧壁表面可以形成为具有相对于平台表面30的不同角度倾斜。也就是说，侧壁表面30可以是倾斜的。这样，由第三半导体层16形成的平台结构在垂直于平台表面30的平面中可以具有梯形截面。
在图4的图中，平台结构可以从多孔半导体层14’延伸不大于100μm的距离。这样，在一些实施例中，第三半导体层16在垂直于平台表面的方向上的厚度可以不大于10μm。特别地，在一些实施例中，平台结构可以从多孔半导体层14’延伸1μm至5μm之间的距离。因此，在一些实施例中，第三半导体层16在垂直于平台表面的方向上可以具有大约1μm到5μm的厚度。
在本公开的一些实施例中，平台表面30可以各自具有至少1μm×1μm的表面积尺寸。因此，要使平台表面完全松弛，弹性变形机制将是不充分的。也就是说，错配位错的传播可以提供一种机制，通过该机制，平台表面可以应变松弛到期望的晶格常数。重要的是，多孔半导体层14’的存在提供了一个区域，在该区域中错配位错优先作为半环位错传播，从而提供了具有降低的缺陷密度的平台结构。关于III族氮化物异质界面处的错配位错的进一步信息可以至少在“Basal-plane Slip in InGaN/GaN Hetero Structures in thePresence of Threading Dislocations,Applied Physics Letters,vol.90,2007”中找到。
在一些实施例中，平台表面30可以各自具有不大于100μm×100μm的表面积尺寸。
在第三半导体层16中形成平台结构之后，对单片生长堆叠的各层进行热处理工序，以增加单片生长堆叠10的生长表面的面内晶格常数。
热处理工序包括将单片生长堆叠10的第三半导体层16加热到应变松弛温度。应变松弛温度导致第三半导体层16在多孔半导体层14’上应变松弛。因此，在热处理工序之后，第三半导体层16的生长表面11的面内晶格常数将增加。
热处理工序允许第三半导体层16应变松弛，使得第三半导体层16的面内晶格常数相对于沉积的第三半导体层16的面内晶格常数增加。
在一些实施例中，热处理工序包括将第三半导体层16从室温加热到应变松弛温度。应变松弛温度是足以引起压缩应变的第三半导体层16变形的温度。例如，在一些实施例中，应变松弛温度可以是至少500℃的温度。这样，第三半导体层可以被加热到这样的温度，在该温度下，第三半导体层释放由于其被压缩而产生的机械势能。第三半导体层16的应变松弛可能导致朝向第三半导体层16和第二半导体层14之间的界面形成(错配)位错。作为热处理工序的结果，应变松弛可以通过以下发生：基本上遍及朝向多孔半导体层14’和第三半导体层16之间的界面或在该界面处的多孔半导体层14’的c-平面，而非在横向于c-平面的方向上的错配位错(即在c-平面中的错配位错滑移)的传播。位错的传播释放了刚形成的第三半导体层16中的至少一些应变，使得第三半导体层16应变松弛。这样，第三半导体层16通过错配位错的传播而不是通过螺旋位错的传播来应变松弛。因此，热处理工序可以降低传播位错的窄带(narrow band)上方的第三半导体层16的区域中的应变。多孔半导体层14’中的孔洞和悬挂键的存在改善了多孔半导体层14’中错配位错的传播。这样，第三半导体层16在多孔半导体层14’的顶部上有效地应变松弛(即滑动)。对错配位错的传播的进一步讨论至少可以在Mei等,Basal-plane Slip in InGaN/GaN Hetero Structures in thePresence of Threading Dislocations,Applied Physics Letters,vol.90,2007,和Floro J.A.等,Misfit Dislocation Formation in the AlGaN/GaN Heterointerface,Journal of Applied Physics,vol.96,2004中找到。
应当理解，在第三半导体层16与第二半导体层14形成共格界面的实施例中，热处理工序导致第二半导体层14和第三半导体层16之间的界面不再是共格界面。
热处理工序可以通过任何合适的使材料退火的方法来提供。例如，可以通过将第三半导体层16从室温加热到第一应变松弛温度来提供热处理步骤。第三半导体层16可以在第一应变松弛温度下保持第一时间段。然后可以将第三半导体层16冷却回室温。热处理步骤可以在空气中进行，例如在加热板上或在烘箱中进行。热处理工序也可以在受控的气氛中进行。在受控的气氛中，诸如氧气和水的气氛化合物可以被显著减少或完全排除。例如，受控气氛可以是NH3、Ar或N2气氛。在一些实施例中，热处理工序可以在包括N2和NH3的受控气氛下形成。在受控气氛下进行热处理工序可以减少或消除热处理工序中在第三半导体层16的表面上发生的任何不期望的化学反应。例如，在一些实施例中，热处理工序可以在形成单片LED堆叠的工序之前立即进行(即，在MOCVD反应器中原位)。
在一些实施例中，热处理工序可以将第三半导体层加热到至少500℃的第一应变松弛温度。在一些实施例中，第一应变松弛温度可以是至少800℃、950℃、1000℃或1050℃。第一时间段可以是至少5分钟。在一些实施例中，第一时间段可以是至少：10分钟、20分钟、30分钟或1小时。例如，在一些实施例中，热处理步骤可以包括将第三半导体层16加热到800℃，并将第三半导体层保持在该温度1小时，然后冷却到室温。在较高的第一应变松弛温度下，可以缩短第一时间段。
通过在孔隙率处理工序之后执行热处理步骤，由于第二半导体层14中孔洞的存在，在第三半导体层16和第二半导体层14之间的界面处传播的错配位错能够更容易地传播。
接下来，可以在每个单片生长堆叠10的生长表面11上形成单片LED堆叠20。
对于每个LED前体1，在生长表面11上形成单片LED堆叠20。如图5所示，单片LED堆叠20覆盖平台表面30和侧壁表面32。单片LED堆叠20包括多个层，其中每个层包括III族氮化物。在一些实施例中，III族氮化物层包括AlInGaN、AlGaN、InGaN和GaN中的一种或多种。在如图5所示的第一实施例中，单片LED堆叠20包括第四半导体层40、有源层22和p型半导体层24。
如图5所示，在单片生长堆叠10的生长表面11上形成第四半导体层40。因此，第四半导体层40覆盖第三半导体层16的平台表面30和第三半导体层16的侧壁表面32。这样，第四半导体层40在第三半导体层16的与多孔半导体层14’相反的一侧上的第三半导体层16上形成。
第四半导体层40可以通过用于III族氮化物生长的任何合适的方法在生长表面11上形成。在图5的实施例中，第四半导体层40在生长表面11之上单片地形成(即过生长方法)。如图5所示，第四半导体层40可以形成为基本覆盖整个生长表面11的大致连续的层。
如图5所示，第四半导体层40形成在生长表面11上，使得它形成从第三半导体层16的平台表面30上的第四半导体层40的平台部分44朝向多孔半导体层14’延伸的大致倾斜的侧壁部分42。第四半导体层40还包括主体部分46，该主体部分46在每个单片LED前体1的倾斜侧壁部分42之间的多孔半导体层14’的表面之上延伸。
因此，第四半导体层40可以在第三半导体层16的平台结构上过度生长，以提供包括被倾斜侧壁表面42包围的第四半导体层平台表面44的III族氮化物半导体层。这样，第四半导体层40可以在第三半导体层16的平台结构上过度生长，以在垂直于平台表面30的平面中形成具有规则的梯形截面的柱体，其中，第四半导体层平台表面44形成梯形截面的基本平坦的上表面。规则的梯形横截面意味着柱体的顶部比底部窄，并且具有基本平坦的上表面，在侧面具有斜度。这可能导致截头锥形(frustroconical shape)，或者具有三个或更多个侧面，通常是六个侧面的截头金字塔形(frustropyramidal shape)。
在一些实施例中，例如如图5所示，第四半导体层40的侧壁部分42与平行于生长表面11的平台表面30的平面具有基本一致的角度(α)。也就是说，第四半导体层的侧壁表面42和平行于平台表面30的平面之间的角度α没有显著变化。例如，在一些实施例中，角度α可以是不大于70度下至少50度，并且在一些实施例中，角度α可以在58度和64度之间。
因此，在一些实施例中，第四半导体层的侧壁部分42可以相对于第三半导体层16的晶体结构的(0001)平面而倾斜。倾斜的侧壁可以大致沿着纤锌矿晶体的
Figure BDA0003855184380000191
或
Figure BDA0003855184380000192
平面取向，并且与C-平面表面(半极性表面)相比呈现出减少的极化场。
替代地，例如关于第二实施例所讨论的，第四半导体层40可以形成为大致不连续的层，其覆盖每个单片生长堆叠10的平台表面30和侧壁表面32，并且在多孔半导体层14’的围绕第三半导体层16的平台结构的区域之上延伸。第四半导体层40可以使用用于制造III族氮化物膜的任何合适的工艺来沉积，例如MOCVD或MBE。
第四半导体层40包括III族氮化物。在图5的实施例中，第四半导体层40包括GaN。在一些实施例中，第四半导体层40可以是n型掺杂的。第四半导体层40可以使用合适的掺杂剂例如Si或Ge进行n型掺杂。在图5的实施例中，第四半导体层40不是有意掺杂的。这样，第四半导体层40可以是(基本上)未掺杂的层。对于基本上未掺杂，可以理解III族氮化物不包括任何显著量的掺杂元素，同时认识到由于制造工艺的原因可能存在一些杂质。通过由未掺杂的半导体形成第四半导体层40，电荷载流子通过LED前体的流动可以更有效地限制在平台结构中。
通过在由第三半导体层16提供的生长表面上生长第四半导体层40，第四半导体层40可以具有与第三半导体层16的晶体结构一致的晶体结构。例如，在第三半导体层16的平台表面30与III族氮化物的(0001)平面对齐的情况下，在平台表面30上形成的第四半导体层40可以形成共格界面并具有类似的(0001)晶体取向。这样，平台表面30上的第四半导体层40的面内晶格常数可以对应于平台表面30处的第三半导体层16的面内晶格常数。
如图5所示，然后可以在第四半导体层40上形成有源层22。有源层22被配置成产生第一波长的光，作为单片LED堆叠20的一部分。
有源层22被配置成产生第一波长的光，作为单片LED堆叠20的一部分。在图5的实施例中，有源层22可以包括一个或多个量子阱层(未示出)。这样，有源层22可以是一个多量子阱层。有源层22内的量子阱层可以各自包括III族氮化物半导体，例如包括In的III族氮化物合金。在图5的实施例中，有源层22包括GaN和InZGa1-ZZ的交替层，其中0<Z≤1。特别地，在一些实施例中，有源层可以包括InZGa1-ZN层，其中0.2≤Z≤0.5。这样，单片LED堆叠的有源层22可以被配置成输出波长至少为525nm的光。可以控制量子阱层的厚度和In含量，以便控制有源层22产生的光的波长。有源层22可以形成为覆盖大部分暴露的生长表面的连续层。有源层22可以使用任何合适的制造III族氮化物薄膜的工艺来沉积，例如MOCVD或MBE。
在一些实施例中，有源层22可以包括应变界面层(未示出)。如本领域已知的，应变界面层可以形成在生长表面11和多量子阱结构之间。
有源层22在第四半导体层40上的沉积可以在第四半导体层的平台部分44上以相对高的沉积速率发生，而在第四半导体层的倾斜的侧壁部分42上以明显较低的沉积速率发生。这种效应源于不同表面的不同晶面排列，导致有源层22在平台表面30之上比在倾斜的侧壁部分42上厚。这种效应在GB1811190.6中有更详细的描述。
因此，有源层22可以包括在第四半导体层40的平台部分44之上延伸的有源层平台部分23。有源层22还可以包括在第四半导体层40的侧壁部分42之上延伸的有源层侧壁部分28。有源层侧壁部分28围绕有源层平台部分23，并从有源层平台部分23朝向多孔半导体层14’延伸。这样，有源层侧壁部分28大致与第四半导体层的倾斜侧壁部分42对齐。有源层22还可以包括有源层主体部分29，有源层主体部分29在每个单片LED前体1的有源层侧壁部分28之间的第四半导体层40的主体部分46之上延伸。
应当理解，用于形成包括有源层22的单片LED堆叠20的各种方法对于技术人员来说是已知的。因此，应当理解，关于图1至图5描述的方法仅仅是形成单片LED堆叠20的可能方法的一个示例。例如，在图5的实施例中，有源层22在大致垂直于生长表面的方向上可以具有至少30nm且不超过150nm的厚度。在一些实施例中，有源层22可以在厚度方向上具有至少40nm且不大于60nm的厚度。
然后，单片LED堆叠20的其他层可以沉积在有源层22的与单片生长堆叠10相反的一侧上的有源层22上。例如，如图5所示，p型半导体层24随后形成在有源层22上。
如图5所示，p型半导体层24设置在有源层22上。p型半导体层24包括III族氮化物。p型半导体层24掺杂有合适的电子受体，例如Mg。p型半导体层24可以形成为覆盖有源层24的大部分(例如全部)暴露表面的基本连续的层。p型半导体层可以使用制造III族氮化物薄膜的任何合适的工艺来形成，例如MOCVD或MBE。
如图5所示，p型半导体层24形成在有源层22的暴露表面上。这样，在图5的实施例中，p型半导体层24是大致连续的层。当然，在其他实施例中，p型半导体层24可以形成为不连续的层。
p型半导体层24可以具有至少50nm、60nm、70nm、80nm或100nm的厚度(在垂直于平台表面30的厚度方向上)。此外，p型半导体层24可以具有不大于300nm、250nm或200nm的厚度。例如，在图5的实施例中，p型半导体层24可以具有大约100nm的厚度。
每个LED前体的p型半导体层24可以包括p型平台部分25和一个或多个p型侧壁部分26。p型平台部分25可以与单片生长堆叠10的平台表面30基本对齐。p型侧壁部分26围绕p型平台部分25，并从p型平台部分25朝向多孔半导体层14’延伸。这样，p型侧壁部分26与第四半导体层的倾斜侧壁部分42大致对齐。p型半导体层24还可以包括p型主体部分27，p型主体部分27在每个单片LED前体1的p型侧壁部分26之间的有源层主体部分29之上延伸。
因此，图5示出了根据本公开的LED阵列前体的实施例。LED阵列前体可以根据以上描述中所述的方法制造。根据本公开中术语前体的定义，应当理解，图5的LED阵列前体可以经受进一步的制造步骤，以便形成与每个LED前体的电接触。因此，应当理解，LED阵列前体可以经受进一步的制造步骤，以便提供LED和/或LED阵列。
例如，为了提供对根据第一实施例的单片LED前体之一的独立控制，可以选择性地去除至少p型平台部分25的一部分，或者围绕平台表面30的p型侧壁部分26的一部分。因此，每个单片LED前体1的p型平台部分25可以独立于其他p型平台部分25被提供有电源(即，电流/电压)。这种选择性去除工序可以作为形成与单片LED前体1的电接触的工序的一部分来执行。
具体而言，在一些实施例中，单片生长堆叠10可以尺寸化，以便提供微型LED前体和/或微型LED阵列前体。例如，在一些实施例中，每个微型LED前体的单片LED堆叠20在第一半导体层12上的覆盖面积可以小于100μm×100μm。这样，每个LED前体可以是微型LED前体，其中，单片LED堆叠20在与第一半导体层12对齐的平面中具有小于100μm×100μm的表面积尺寸。
根据参照图1至图5阐述的方法，提供了LED前体1。这样，根据本公开的LED前体1的实施例在图5中示出。图5的LED前体1包括单片生长堆叠10和单片LED堆叠20。单片生长堆叠10包括第一半导体层12、第二半导体层14和第三半导体层16。单片LED堆叠包括有源层22和p型半导体层24。单片生长堆叠10和单片LED堆叠20中的每一层可以具有根据上述形成LED前体1的方法的讨论的性质。
根据本公开的第二实施例，提供了LED前体1。在一些实施例中，可以提供布置为形成LED阵列前体的多个LED前体1。例如，可以使用如图3、6和7所示的方法形成根据第二实施例的包括多个LED前体的LED阵列前体。
根据本公开第二实施例的方法包括为每个LED前体1形成单片生长堆叠10和单片LED堆叠20。类似于第一实施例，单片LED堆叠20在相应的单片生长堆叠10的生长表面11上形成。第一、第二实施例的类似特征具有相应的附图标记。图3示出了用于形成第二实施例的单片生长堆叠10的层的示意图。如图3所示，单片生长堆叠10由第一半导体层12、多孔半导体层14’和第三半导体层16形成。如前所讨论的，图3中的多孔半导体层14’是由第二半导体层14形成的，该第二半导体层14已经经过了孔隙率处理工序。
类似于第一实施例的方法，第三半导体层16在热处理工序之前经受选择性去除工序，以便形成多个平台结构。使用选择性去除步骤形成的每个平台结构可以用于限定LED阵列前体的LED前体。平台结构可以布置成二维阵列，如上面第一实施例所讨论的。第二实施例的方法与第一实施例的方法的不同之处在于，选择性去除步骤去除了围绕每个平台结构的第三半导体层16的一部分和多孔半导体层14’的一部分。
例如，如图6所示，选择性去除工序从生长表面11穿过第三半导体层16的厚度(在垂直于平台表面30的厚度方向上)和穿过多孔半导体层14’的厚度而选择性去除了第三半导体层16的一部分。因此，每个单片生长堆叠10的生长表面11包括第三半导体层16的平台表面、第三半导体层16的侧壁表面32和多孔半导体层14’的多孔侧壁表面34。因此，如图6所示，第三半导体层16和多孔半导体层14’被选择性地去除其整个厚度，使得第一半导体层12的第一表面13暴露在每个平台结构之间。选择性去除工序可以使用蚀刻剂以与上述第一实施例的选择性去除工序相似的方式进行。在一些实施例中，选择性去除工序还可以选择性去除第一半导体层12的部分。这样，平台结构可以由单片生长堆叠10限定(在图6中用虚线表示)。
类似于第一实施例，第三实施例中的平台表面30的形状可以具有任何合适的形状。此外，侧壁表面32和多孔侧壁表面34可以形成为具有相对于平台表面30的任何倾斜角度。这样，由第三半导体层16和多孔半导体层14’形成的平台结构在垂直于平台表面30的平面中可以具有梯形横截面。
在平台结构形成之后，进行热处理工序。热处理工序可以基本上如第一实施例所述进行。热处理工序允许第三半导体层16应变松弛，其中，生长表面的面内晶格常数增加。应变松弛之后，第三半导体层16和多孔半导体层14’之间的界面不再共格。
接下来，可以在每个单片生长堆叠10的生长表面11上形成单片LED堆叠20。
在一些实施例中，单片LED堆叠20可以生长为基本上连续的层，例如如上文关于第一实施例所述。
在其他实施例中，例如如第二实施例所示，单片生长堆叠20可以形成为通常不连续的层。
如图6所示，在形成单片生长堆叠10之后，在多孔半导体层14’的暴露表面之上提供掩模层50。掩模层50被配置成防止或显著减少在掩模层50上成核(nucleating)(即开始于其上)的第四半导体层40的生长。掩模层被配置成将每个单片生长堆叠10的生长表面11限制到单片生长堆叠10的平台表面30和侧壁表面。这样，第二实施例中的掩模层50被配置成减少或防止第四半导体层40的主体部分46的形成。因此，掩模层50的使用是形成不连续单片LED堆叠20的方法的一个示例。
在一些实施例中，掩模层50可以由SiO2、SiNX或任何其他合适的掩模材料例如介电材料(即，介电层)形成。在一些实施例中，掩模层50在垂直于平台表面30的方向上可以具有至少50nm的厚度。在一些实施例中，掩模层50在垂直于平台表面30的方向上的厚度可以不大于500nm。
接下来，可以在单片生长堆叠10的阵列的(不连续的)生长表面11上形成单片LED堆叠20。所得结构如图7所示。第四半导体层40在生长表面11上形成，使得它形成从第三半导体层16的平台表面30上的第四半导体层40的平台部分44朝向多孔半导体层14’延伸的大致倾斜的侧壁部分42。第四半导体层40在掩模层50上不生长，或者以显著降低的速率生长。应当理解，第四半导体层40的与掩模层50重叠的区域是由从平台结构的侧壁表面32延伸的第四半导体层40的生长产生的。
因此，第四半导体层40可以在第三半导体层16的平台结构上过度生长，以提供包括被倾斜侧壁表面42包围的第四半导体层平台表面44的III族氮化物半导体层。这样，第四半导体层40可以在第三半导体层16的平台结构上过度生长，以在垂直于平台表面30的平面中形成具有规则梯形截面的柱体，其中，第四半导体层平台表面44形成梯形截面的基本平坦的上表面。规则的梯形截面意味着柱体的顶部比底部窄，并且具有基本平坦的上表面，在侧面具有斜度。这可能导致截头锥形(frustroconical shape)，或者具有三个或更多个侧面，通常是六个侧面的截头金字塔形(frustropyramidal shape)。
第四半导体层40可以由第一实施例中使用的类似材料形成，并且使用如上所述的类似工序。
然后可以在第四半导体层40上形成有源层22和p型半导体层25。
如图7所示，对于每个单片LED前体1，有源层22包括有源层平台部分23和有源层侧壁部分28。有源层22可以使用与第一实施例所述类似的工序来形成。
如图7所示，p型半导体层24包括p型平台部分25和p型侧壁部分26。p型半导体层24可以使用如第一实施例所述的类似工序来形成。
因此，可以通过上述方法形成根据本公开第二实施例的包括多个LED前体1的LED阵列前体。
根据本公开的第三实施例，提供了一种形成包括多个LED前体1的LED阵列前体的方法。图3、8和9示出了解释根据第三实施例形成LED阵列前体的过程的示意图。根据第三实施例的方法包括为每个LED前体形成单片生长堆叠10和单片LED堆叠20。类似于第一实施例和第二实施例，单片LED堆叠20在相应的单片生长堆叠10的生长表面11上形成。第一实施例、第二实施例和第三实施例的相似特征具有相应的附图标记。如前所述，图3示出了用于形成单片生长堆叠10的层的示意图。如图3所示，第二半导体层14已经经历了孔隙率处理工序，使得第二半导体层14是多孔半导体层14’。
在根据第三实施例的方法中，进一步处理第三半导体层16，以便为每个LED前体限定平台结构。根据第三实施例的方法，可以基本上如关于本公开的图4和第一实施例所述，或者基本上如关于图6和第二实施例所述，来执行选择性去除工序。下面的描述将集中于根据第一实施例和如图4所示执行的选择性去除工序，尽管技术人员将理解第四实施例的方法同样适用于关于第三实施例描述的选择性去除工序。
在选择性去除步骤之后，对单片生长堆叠10进行热处理工序，以便使第三半导体层16应变松弛。热处理工序可以基本上如上文关于本公开的其他实施例所述来执行。
在热处理步骤之后，可以在单片生长堆叠10的生长表面11上选择性地形成掩模层，其中，掩模层50包括与每个单片生长堆叠10的平台表面30对齐的孔。这样，提供掩模层50以覆盖每个平台结构的侧壁表面32，但是不覆盖第三半导体层16的平台表面30。实际上，掩模层用于将单片LED堆叠的生长限制到每个单片生长堆叠10的暴露的平台表面30。
例如，如图8所示，掩模层50在第三半导体层的侧壁表面32上形成，也形成在多孔半导体层14’的多孔表面15上。因此，掩模层50包括：侧壁部分52，其覆盖第三半导体层16的侧壁部分；和填充部分54，其延伸遍及多孔半导体表面15的先前暴露的表面。应当理解，在图10的实施例中，掩模层50可以是单个连续层，包括用于平台结构的每个平台表面30的多个开口。对于每个平台表面30的开口可以通过使用掩模层来形成，以防止在平台表面30上形成掩模层50。例如，在一些实施例中，用于限定每个平台结构的平台限定掩模层(未示出)也可以用于限定掩模层50的开口。也就是说，选择性去除工序(用于形成平台结构)和掩模层50的形成都可以在去除平台限定掩模层之前进行。替代地，单独的平台限定掩模层可以用于选择性去除工序和掩模层50的形成。
在一些实施例中，掩模层50可以由SiO2、SiNX或任何其他合适的掩模材料例如介电材料(即，介电层)形成。在一些实施例中，掩模层50的填充部分54在垂直于平台表面的方向上可以具有至少50nm的厚度。在一些实施例中，掩模层50的填充部分在垂直于平台表面30的方向上的厚度可以不大于500nm。应当理解，掩模层50的侧壁部分52的厚度(垂直于它们形成于其上的表面)可以与填充部分54的厚度相似。当然，应当理解，由于侧壁部分54的不同取向，掩模层50的侧壁部分54的厚度可以稍微不同，比填充部分52厚或薄。
接下来，可以在单片生长堆叠10的生长表面上形成单片LED堆叠20。如图9所示，对于每个单片生长堆叠10的生长表面11被限制到平台表面30。掩模层50的存在防止或显著减少了单片LED堆叠20在掩模层50上的生长。
因此，如图9所示，单片生长堆叠20形成在单片生长堆叠10的每个生长表面11上。如图9所示，单片LED堆叠20覆盖每个平台表面30。与第二实施例和第三实施例相比，单片LED堆叠20不在第三半导体层16的侧壁表面32之上延伸。类似于第一实施例、第二实施例和第三实施例，单片LED堆叠20包括多个层。单片LED堆叠20的每一层包括III族氮化物。III族氮化物层的一些实施例包括AlInGaN、AlGaN、InGaN和GaN中的一种或多种。在图9所示的第四实施例中，单片LED堆叠20包括有源层20和p型半导体层24。
可以使用与关于第一实施例、第二实施例和第三实施例描述的方法类似的方法来形成有源层22。
p型半导体层24可以以与如第一实施例、第二实施例和第三实施例中描述的p型层24相似的方式形成。
因此，可以根据第四实施例的方法形成包括多个LED前体的LED阵列前体。根据第四实施例的方法，单片LED堆叠选择性地在单片生长堆叠10的平台表面30上形成，而不是在生长表面11的被掩模层50覆盖的区域上形成。

Claims (25)

1.一种制造LED前体的方法，包括：
形成具有生长表面的单片生长堆叠；以及
在所述单片生长堆叠的生长表面上形成单片LED堆叠，
其中：
a)形成所述单片生长堆叠包括：
形成包括III族氮化物的第一半导体层；
在所述第一半导体层上形成第二半导体层，所述第二半导体层包括含有施主掺杂剂的第一III族氮化物，使得所述第二半导体层具有至少5×1018cm-3的施主密度；
在所述第二半导体层的与所述第一半导体层相反的一侧上形成第三半导体层，其中，所述第三半导体层提供所述单片生长堆叠的生长表面，所述第三半导体层包括不同于所述第一III族氮化物的第二III族氮化物，使得所述第三半导体层在压缩应变下形成在所述第二半导体层上；以及
从所述生长表面穿过所述第三半导体层的厚度选择性地去除所述第三半导体层的一部分，使得所述单片生长堆叠的生长表面包括第三半导体层的平台表面和围绕所述平台表面的所述第三半导体层的侧壁表面，
其中，在形成所述第三半导体层之后：
对所述第二半导体层进行孔隙率处理，以将所述第二半导体层的面积孔隙率增加到至少15％；以及
将所述第三半导体层加热到应变松弛温度，使得所述第三半导体层松弛，使得所述平台表面的面内晶格常数增加；以及
b)形成所述单片LED堆叠包括：
在所述单片生长堆叠的生长表面上形成包括III族氮化物的第四半导体层，使得所述第四半导体层覆盖所述第三半导体层的平台表面；
在所述第四半导体层上形成有源层，所述有源层包括多个量子阱层，每个量子阱层包括III族氮化物；
在所述有源层上形成包括III族氮化物的p型半导体层。
2.根据权利要求1所述的方法，其中
所述第二半导体层包括GaN；和/或
所述第三半导体层包括InXGa1-XN，其中，0<X≤1。
3.根据权利要求1或权利要求2所述的方法，其中
所述有源层的每个量子阱层包括InZGa1-ZN，其中，0.2<Z≤0.5。
4.根据任一前述权利要求所述的方法，其中
在从所述生长表面选择性去除所述第三半导体层的一部分之前，对所述第二半导体层进行孔隙率处理。
5.根据任一前述权利要求所述的方法，其中
选择性地去除所述第三半导体层，使得所述单片生长堆叠的生长表面包括所述第二半导体层的表面。
6.根据任一前述权利要求所述的方法，其中，形成所述单片生长堆叠还包括：
选择性地去除与被选择性去除的所述第三半导体层的一部分对齐的所述第二半导体层的一部分，使得所述单片生长堆叠的生长表面包括所述第二半导体层的侧壁表面。
7.根据权利要求6所述的方法，其中
选择性地去除所述第二半导体层，使得所述第二半导体层的侧壁表面与所述第三半导体层的侧壁表面对齐。
8.根据权利要求6或7所述的方法，其中
选择性地去除所述第二半导体层，使得所述生长表面包括所述第一半导体层的表面的一部分。
9.根据任一前述权利要求所述的方法，其中，所述第四半导体层包括GaN。
10.根据任一前述权利要求所述的方法，其中
在所述生长表面上形成所述第四半导体层，以提供从所述第三半导体层的平台表面上的所述第四半导体层的平台部分朝向所述第二半导体层延伸的倾斜的侧壁部分。
11.根据权利要求4至8中任一项所述的方法，其中，形成所述单片生长堆叠还包括：
在所述单片生长堆叠的生长表面上选择性地形成掩模层，所述掩模层包括与所述单片生长堆叠的平台表面对齐的开口。
12.根据权利要求11所述的方法，其中
在所述单片生长堆叠的平台表面上，而不是在被所述掩模层覆盖的所述生长表面上，选择性地形成所述单片LED堆叠。
13.一种LED前体，包括：
单片生长堆叠，其具有生长表面；以及
单片LED堆叠，其设置在所述单片生长堆叠的生长表面上，
其中：
a)所述单片生长堆叠包括：
第一半导体层，其包括III族氮化物；
第二半导体层，其设置在所述第一半导体层上，所述第二半导体层包括含有施主掺杂剂的第一III族氮化物，使得所述第二半导体层具有至少5×1018cm-3的施主密度，其中，所述第二半导体层具有至少15％的面积孔隙率和第一面内晶格常数；以及
第三半导体层，其设置在所述第二半导体层的与所述第一半导体层相反的一侧上，所述第三半导体层包括不同于所述第一III族氮化物的第二III族氮化物，
其中，所述单片生长堆叠包括平台结构，所述平台结构包括所述第三半导体层，使得所述生长表面包括第三半导体层的平台表面和围绕所述平台表面的第三半导体层的侧壁表面，所述第三半导体层的侧壁表面相对于所述平台表面倾斜，
其中，所述第三半导体层的平台表面具有大于所述第一面内晶格常数的第二面内晶格常数；以及
b)所述单片LED堆叠包括：
第四半导体层，其设置在所述单片生长堆叠的生长表面上，使得所述第四半导体层覆盖所述第三半导体层的平台表面和所述第三半导体层的侧壁表面；
有源层，其设置在所述第四半导体层上，所述有源层包括多个量子阱层，每个量子阱层包括III族氮化物；以及
包括III族氮化物的p型半导体层，其设置在所述有源层上。
14.根据权利要求13所述的LED前体，其中
所述第二半导体层包括GaN；和/或
所述第三半导体层包括InXGa1-XN，其中，0<X≤1。
15.根据权利要求13或权利要求14所述的LED前体，其中
所述有源层的每个量子阱层包括InZGa1-ZN，其中，0.2<Z≤0.5。
16.根据权利要求13至15中任一项所述的LED前体，其中，所述第三半导体层的侧壁表面在横向于所述平台表面的方向上倾斜。
17.根据权利要求13至16中任一项所述的LED前体，其中
所述平台结构从所述多孔的半导体层延伸，使得所述生长表面包括所述多孔的半导体层。
18.根据权利要求13至17中任一项所述的LED前体，其中
所述单片生长堆叠的生长表面包括与所述第三半导体层的侧壁表面对齐的所述多孔的半导体层的侧壁表面。
19.根据权利要求18所述的LED前体，其中
所述平台结构从所述第一半导体层延伸，使得所述生长表面包括所述第一半导体层的表面的一部分。
20.根据权利要求13至19中任一项所述的LED前体，其中，所述第四半导体层包括GaN。
21.根据权利要求13至20中任一项所述的LED前体，其中
在所述生长表面上提供所述第四半导体层，以提供从所述第三半导体层的平台表面上的所述第四半导体层的平台部分朝向所述第二半导体层延伸的倾斜的侧壁部分。
22.根据权利要求16至21中任一项所述的LED前体，其中，所述单片生长堆叠进一步包括：
设置在所述单片生长堆叠的生长表面上的掩模层，所述掩模层包括与所述单片生长堆叠的平台表面对齐的开口。
23.根据权利要求22所述的LED前体，其中
所述单片LED堆叠仅选择性地设置在所述单片生长堆叠的平台表面上。
24.根据权利要求13至23中任一项所述的LED前体，其中
所述LED前体是微型LED前体，其中，所述单片LED堆叠在与所述第一半导体层对齐的平面中的表面积尺寸小于100μm×100μm。
25.一种LED阵列前体，包括：
根据权利要求13至24中任一项所述的多个LED前体，所述多个LED前体排列成二维阵列。
CN202180022870.7A 2020-03-30 2021-03-25 Led前体 Pending CN115298837A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB2004595.1 2020-03-30
GB2004595.1A GB2593693B (en) 2020-03-30 2020-03-30 LED precursor
PCT/EP2021/057711 WO2021198008A1 (en) 2020-03-30 2021-03-25 Led precursor

Publications (1)

Publication Number Publication Date
CN115298837A true CN115298837A (zh) 2022-11-04

Family

ID=70553560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180022870.7A Pending CN115298837A (zh) 2020-03-30 2021-03-25 Led前体

Country Status (8)

Country Link
US (1) US20230238421A1 (zh)
EP (1) EP4128372B1 (zh)
JP (1) JP7407303B2 (zh)
KR (1) KR20220159444A (zh)
CN (1) CN115298837A (zh)
GB (1) GB2593693B (zh)
TW (1) TWI755306B (zh)
WO (1) WO2021198008A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688829B2 (en) 2020-12-30 2023-06-27 Meta Platforms Technologies, Llc Engineered substrate architecture for InGaN red micro-LEDs
KR20240018167A (ko) * 2022-08-02 2024-02-13 삼성전자주식회사 발광 소자, 디스플레이 장치 및 그 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325380B2 (ja) * 1994-03-09 2002-09-17 株式会社東芝 半導体発光素子およびその製造方法
JP2000106348A (ja) 1998-07-28 2000-04-11 Matsushita Electronics Industry Corp 化合物半導体層含有基板およびその製造方法ならびにこれを用いた半導体装置
JP4304750B2 (ja) 1998-12-08 2009-07-29 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
US20090001416A1 (en) * 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
US7928448B2 (en) * 2007-12-04 2011-04-19 Philips Lumileds Lighting Company, Llc III-nitride light emitting device including porous semiconductor layer
TWI464899B (zh) 2008-05-09 2014-12-11 Advanced Optoelectronic Tech A method for manufacturing a semiconductor element
US8105852B2 (en) 2010-01-15 2012-01-31 Koninklijke Philips Electronics N.V. Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate
CN102136536A (zh) 2010-01-25 2011-07-27 亚威朗(美国) 应变平衡发光器件
EP3923352A1 (en) 2010-01-27 2021-12-15 Yale University, Inc. Conductivity based selective etch for gan devices and applications thereof
US20140339566A1 (en) 2011-12-14 2014-11-20 Seoul Viosys Co., Ltd. Semiconductor device and method of fabricating the same
JP2013145867A (ja) 2011-12-15 2013-07-25 Hitachi Cable Ltd 窒化物半導体テンプレート及び発光ダイオード
CN104205369A (zh) * 2012-03-19 2014-12-10 皇家飞利浦有限公司 在硅衬底上生长的发光器件
FR2992465B1 (fr) 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
JP6278285B2 (ja) 2014-03-31 2018-02-14 ウシオ電機株式会社 半導体発光素子、半導体発光素子の製造方法、ｌｅｄ素子、電子線励起型光源装置
KR102203497B1 (ko) * 2014-09-25 2021-01-15 인텔 코포레이션 독립형 실리콘 메사들 상의 iii-n 에피택셜 디바이스 구조체들
EP3201952B1 (en) 2014-09-30 2023-03-29 Yale University A method for gan vertical microcavity surface emitting laser
CN107710381B (zh) * 2015-05-19 2022-01-18 耶鲁大学 涉及具有晶格匹配的覆层的高限制因子的iii族氮化物边发射激光二极管的方法和器件
GB2575311B (en) * 2018-07-06 2021-03-03 Plessey Semiconductors Ltd Monolithic LED array and a precursor thereto
CN109841712B (zh) 2019-02-01 2020-06-19 中国科学院半导体研究所 基于类金字塔型的显指可调的单芯片白光led及其制备方法

Also Published As

Publication number Publication date
GB2593693B (en) 2022-08-03
GB2593693A (en) 2021-10-06
JP2023519983A (ja) 2023-05-15
US20230238421A1 (en) 2023-07-27
WO2021198008A1 (en) 2021-10-07
TWI755306B (zh) 2022-02-11
JP7407303B2 (ja) 2023-12-28
TW202147599A (zh) 2021-12-16
EP4128372A1 (en) 2023-02-08
EP4128372B1 (en) 2024-04-24
KR20220159444A (ko) 2022-12-02
GB202004595D0 (en) 2020-05-13

Similar Documents

Publication Publication Date Title
US9449817B2 (en) Semiconductor devices and methods of manufacturing the same
RU2523747C2 (ru) Iii-нитридный светоизлучающий прибор, включающий бор
US8435820B2 (en) Patterned substrate for hetero-epitaxial growth of group-III nitride film
US20240063340A1 (en) METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES
US9741560B2 (en) Method of growing nitride semiconductor layer
US20050218416A1 (en) Nitride semiconductor light-emitting device and process for producing the same
JP2006100501A (ja) 半導体素子の形成に使用するための板状基体及びその製造方法
JP2005159207A (ja) 半導体素子形成用板状基体の製造方法
JP4883931B2 (ja) 半導体積層基板の製造方法
TWI755306B (zh) Ｌｅｄ前驅物以及製造彼之方法
KR100616543B1 (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
TWI755047B (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
US8541772B2 (en) Nitride semiconductor stacked structure and method for manufacturing same and nitride semiconductor device
TWI796590B (zh) 發光二極體以及形成發光二極體的方法
US20090197397A1 (en) Method of Manufacturing Semiconductor Device
JP2013197571A (ja) 窒化物半導体積層体
KR20090074358A (ko) 질화물계 발광 소자 및 그 제조방법
KR20140104756A (ko) 질화물 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination