JP2020511779A - 光電子デバイスを形成するためのドナー基板を製作するためのプロセス、このプロセスからもたらされる基板の集合 - Google Patents

光電子デバイスを形成するためのドナー基板を製作するためのプロセス、このプロセスからもたらされる基板の集合 Download PDF

Info

Publication number
JP2020511779A
JP2020511779A JP2019543901A JP2019543901A JP2020511779A JP 2020511779 A JP2020511779 A JP 2020511779A JP 2019543901 A JP2019543901 A JP 2019543901A JP 2019543901 A JP2019543901 A JP 2019543901A JP 2020511779 A JP2020511779 A JP 2020511779A
Authority
JP
Japan
Prior art keywords
layer
relaxation
donor substrate
lattice constant
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019543901A
Other languages
English (en)
Other versions
JP6980964B2 (ja
Inventor
デイヴィッド ソッタ，
デイヴィッド ソッタ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2020511779A publication Critical patent/JP2020511779A/ja
Application granted granted Critical
Publication of JP6980964B2 publication Critical patent/JP6980964B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、結晶半導体層を、この結晶半導体層が規定の格子定数を有するように調製するためのプロセスに関する。プロセスは、最初に、第２のドナー基板（５）を提供するために、第１の開始ドナー基板（１）に適用される緩和シーケンスを実行する。緩和シーケンスは、第２のドナー基板（５）を開始ドナー基板（１）として用いて、緩和層の格子定数が規定の格子定数を有するよう十分な回数繰り返される。本発明はまた、プロセスからもたらされる基板（５’）の集合（１０）に関する。【選択図】 図１

Description

本発明は、光電子デバイスを形成するための成長基板、及びこの基板を製作するためのプロセスに関する。
文献、米国特許出願公開第２０１０００７２４８９号は、成長基板上に、ｎ型領域とｐ型領域との間に配置されたエレクトロルミネッセント層を各々含むＩＩＩ−Ｎ材料で作製された半導体構造を開示している。これらの半導体構造は発光ダイオード（ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ、ＬＥＤ）であり得る。成長基板は、接合層によってホストに結合された複数のＩｎＧａＮ島を含む。成長基板は、各ＩｎＧａＮ島が少なくとも部分的に緩和されるような方法で形成される。本文献は、０．１６〜０．１８から成る比率のインジウムを含むＩｎＧａＮから青色光を発光するエレクトロルミネッセント層を形成し、０．１９〜０．２２から成る比率のインジウムを含むＩｎＧａＮからシアン光を発光するエレクトロルミネッセント層を形成し、０．２３〜０．２５から成る比率のインジウムを含むＩｎＧａＮから緑色光を発光するエレクトロルミネッセント層を形成することを提案している。赤色光を発光するエレクトロルミネッセント層は約０．３５の比率のインジウムを必要とし得るであろう。
ＩｎＧａＮ層のエピタキシャル成長の間にＩｎＧａＮ層内に組み込むことが可能であるインジウムの比率は、ＩｎＧａＮ層の歪み状態によって制限されることが知られている。前記状態が、大きく歪みを受けた状態であるときには、インジウム原子は、異なる組成の合金を形成し、系の歪みエネルギーを減少させるために、ＩｎＧａＮ格子から排除される。理想的には、この相分離効果を回避するために、したがって、緩和されたエレクトロルミネッセント層を受け入れるのに適した格子定数を有するＩｎＧａＮ島を含む成長基板を提供することが望まれるであろう。この格子定数は、エレクトロルミネッセント層が、選定された色の光を発光するよう、ＩｎＧａＮの規定の比率と整合されなければならない。それゆえ、効果的なＬＥＤを形成するために、青色の色を発光するエレクトロルミネッセント層を形成するための約３．２２Åの格子定数を有するか、又は緑色の色を発光するエレクトロルミネッセント層を形成するための約３．２７Åの格子定数を有するか、又はさらに、赤色の色を発光するエレクトロルミネッセント層を形成するための約３．３１Åの格子定数を有するＩｎＧａＮ島を含む成長基板を提供することが望まれるであろう。
上述の文献、並びに文献、米国特許出願公開第２０１００８７０４９号及び欧州特許第２１５１８５２号は、緩和された、又は部分的に緩和されたＩｎＧａＮ島が形成されることを可能にするプロセスを提案している。これらの文献において提示されるアプローチによれば、成長基板の島を形成することを意図された、歪みを受けたＩｎＧａＮ層が、ＧａＮ表面層を含むドナー基板上に最初に形成される。このＩｎＧａＮ層は歪みを受けているため、この層の品質を低下させることなく約８〜１０％のインジウムの比率を超えることは一般的に可能でない。
この歪みを受けたＩｎＧａＮ層が、接合によって、並びにドナー基板の薄化及び／又は破壊によって、表面流動層を含む緩和キャリアに転写される。次に、歪みを受けた島が、転写されたＩｎＧａＮ層内に画定される。緩和キャリア及び島は、流動層のガラス転移温度を上回る温度で熱処理され、これにより、島の少なくとも部分的な緩和がもたらされる。この緩和を支援し、塑性変形の間における島の潜在的な座屈を回避するために、緩和熱処理の適用の前に、島上に補剛層を形成することが提供される。文献「Ｂｕｃｋｌｉｎｇ ｓｕｐｐｒｅｓｓｉｏｎ ｏｆ ＳｉＧｅ ｉｓｌａｎｄｓ ｏｎ ｃｏｍｐｌｉａｎｔ ｓｕｂｓｔｒａｔｅｓ」、Ｙｉｎら（２００３）、Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，９４（１０），６８７５−６８８２に詳述されているように、この熱処理ステップの後に得られた島の緩和度は、補剛層内及び島内に存在する応力間の平衡をもたらす度合いである。したがって、座屈の効果に対する感受性がより低い、非常に小さいサイズの島が形成されないかぎり、ＩｎＧａＮ層の緩和は概して完全でない。従来技術の技法を用いた、約１ｍｍの寸法を有するＩｎＧａＮ島の緩和は、６０％〜８０％から成る緩和度が達成されることを可能にする。
ＩｎＧａＮ島内のインジウムの制限された比率と、この島の部分的緩和との組み合わせのせいで、これらの島の寸法がかなり大きく制限されないかぎり、成長基板上で得ることが可能な島の格子定数は制限される。したがって、緑色又は赤色の領域内などの、比較的大きな格子定数を必要とする波長で直接発光するエレクトロルミネッセント層を形成することが必ずしも可能でない。
本発明は、上述の欠点の全て又は一部を克服することを目的とする。
本発明は、特に、自由に選定され得る格子定数を有する成長層を有する基板を提供することを目的とする。
これらの目的のうちの１つを達成することを目指して、本発明の主題は、結晶半導体層を、この結晶半導体が規定の格子定数を有するように調製するためのプロセスであって、このプロセスが、
歪み層を開始ドナー基板上に形成するステップと、
歪み層の少なくとも一部分を、流動層を含む緩和キャリアに転写するステップと、
歪み層を少なくとも部分的に緩和し、緩和層を緩和キャリア上に設けるために十分な熱処理を適用するステップと、
第２のドナー基板を形成するために緩和層をベースキャリアに付着させるステップと、
を含む緩和シーケンスを実行する、プロセスである。
本発明によれば、緩和シーケンスは、最初に、第１の開始ドナー基板に適用され、その後、第２のドナー基板を開始ドナー基板として用いて、緩和層の格子定数が規定の格子定数を有するよう十分な回数繰り返される。
単独で、又は任意の技術的に実現可能な組み合わせで実行され得る、本発明の他の有利な非限定的な特徴によれば、
第１の開始ドナー基板がＧａＮ表面層を含み、
歪み層が、ＩｎＧａＮ層であり、当該ＩｎＧａＮ層が、開始ドナー基板上におけるＩｎＧａＮ層の形成の間に圧縮歪みを受けるために十分な比率のインジウムを有し、
緩和シーケンスの転写ステップが、歪み層を、流動層を含む緩和キャリアに接合するステップと、レーザ剥離及び／又は破壊及び／又は薄化によって開始ドナー基板を除去するステップを含み、
開始ドナー基板が熱処理ステップの後に除去され、
緩和シーケンスが、緩和熱処理ステップの前に島を形成するために歪み層を処理するステップを含み、
緩和シーケンスが、ベースキャリアへの島の付着後に島上の合体堆積によって、緩和された連続層を形成するステップを含み、
緩和シーケンスの付着ステップが、緩和層をベースキャリアに接合するステップと、レーザ剥離及び／又は破壊及び／又は薄化によって緩和キャリア及び流動層を除去するステップを含み、
規定の格子定数が３．２２Å〜３．３１Åから成る。
本発明の他の特徴及び利点は、本発明の以下の詳細な説明から明らかになるであろう。説明は、添付の図を参照して与えられている。
本発明に係るプロセスの概要を示す図である。 開始ドナー基板への緩和シーケンスの適用の一例を示す図である。 開始ドナー基板への緩和シーケンスの適用の一例を示す図である。 開始ドナー基板への緩和シーケンスの適用の一例を示す図である。 開始ドナー基板への緩和シーケンスの適用の一例を示す図である。 開始ドナー基板への緩和シーケンスの適用の一例を示す図である。 開始ドナー基板への緩和シーケンスの適用の一例を示す図である。 開始ドナー基板への緩和シーケンスの適用の一例を示す図である。 開始ドナー基板への緩和シーケンスの適用の一例を示す図である。
以下の説明を簡潔に保つために、同じ参照符号が、同一の要素のため、又は同じ機能を果たす要素のために用いられている。
本発明に係るプロセスは、規定の、又は目標格子定数を有する結晶半導体層を調製することを目的とする。この目標格子定数は、求められている最終的な適用に依存し得る。例として、本発明の主題であるプロセスの適用の領域を限定するものではなく、青色、緑色、又は赤色の領域内で発光する窒化物ベースのＬＥＤエレクトロルミネッセント層を受け入れることができる結晶ＩｎＧａＮ層を調製することを目的とするプロセスが提示される。この層の状態又は歪みの度合がいかなるものであれ、この層が、プラス又は−０．５％以内で、３．２２Å、３．２７Å、又は３．３１Åに等しい目標格子定数を有することが目的とされる。
図１に概略的に示されるように、本発明に係るプロセスは、少なくとも２回の緩和シーケンスを、第１の開始ドナー基板１からもたらされた層に連続的に適用する。この層は、開始ドナー基板が、サファイアキャリア上に配置されたＧａＮ層からなるとき、約３．１８５Åの、目標格子定数から比較的遠い第１の格子定数を有する。１回目の緩和シーケンスの適用の終了時において、第１の格子定数とは異なり、目標格子定数により近い、第２の格子定数を有するＩｎＧａＮ層を含む、第２のドナー基板５が得られる。この第２のドナー基板５が、２回目の緩和シーケンスが適用され得る新たな開始ドナー基板１として利用され得る。この２回目の適用の終了時において、格子定数が目標格子定数にさらにより近いＩｎＧａＮ層を含む新たな第２のドナー基板５が得られる。このサイクルが、例えば、前の段落において列挙されたもののうちの１つに等しい、又はそれに近い目標格子定数を有する結晶半導体層を含むドナー基板を得るのに必要な回数繰り返され得る。
本発明に係るプロセスは複数の開始ドナー基板に同時に適用されることが有利である。緩和シーケンスの各反復の終了時において、又はこれらの反復のうちのいくつかの終了時において、得られた第２のドナー基板が、格子定数が、０．５％以内で、目標格子定数のうちの１つに十分に近い層を含む場合には、得られた複数の第２のドナー基板のうちの少なくとも１つの第２のドナー基板が採取されてもよい。他の採取されない第２のドナー基板は、場合により、緩和シーケンスの新たな反復を受けることになる。
それゆえ、及びこの説明の残りの部分において詳細に説明されることになるように、１回目の反復の終了時において、約３．２２Åの格子定数を（０．５％以内で）有するＩｎＧａＮ層を含む第２のドナー基板５を採取することが可能であり、２回目の反復の終了時において、第２のドナー基板５であって、この第２のドナー基板は、格子定数が（０．５％以内で）約３．２７ÅであるＩｎＧａＮ層を含む、第２のドナー基板５を採取することが可能であり、緩和シーケンスの３回目の反復の終了時において、第２のドナー基板５であって、この第２のドナー基板５は、格子定数が（０．５％以内で）約３．３１ÅであるＩｎＧａＮ層を含む、第２のドナー基板５を採取することが可能である。
したがって、本発明のプロセスの終了時において、格子定数が目標格子定数のうちの１つに対応するＩｎＧａＮ層を各々含む複数の第２のドナー基板５を得ることが可能である。したがって、これらのドナー基板は、選定された波長で直接発光するエレクトロルミネッセント層の形成のためのホストの役割を各々果たし得る。
本発明のプロセスは、特に、緩和シーケンスの反復数が高くなると、実行するのが比較的複雑になり得るため、第２のドナー基板５をエレクトロルミネッセント層のための成長基板として直接利用せず、第２のドナー基板５をマザー基板５’として維持することが好ましい。これらのマザー基板５’の層を、これらの層を二次キャリアに付着させることを目指して採取することが可能であり、かくして形成された二次基板自体が、エレクトロルミネッセント半導体構造を形成するための成長基板として用いられ得る。各採取の後、又は規定の数の採取の後に、マザー基板５’を再生成するために、マザー基板５’の採取された層の厚さが再形成されてもよい。
エレクトロルミネッセント構造のための成長基板を生産するための生産ライン上においては、異なる特性を各々有するマザー基板５’の集合１０が場合により維持されることになる。成長基板上に製作されなければならないエレクトロルミネッセント半導体構造の性質に依存して、格子定数がこの構造の製作に最も適した層を含むマザー基板５’が選択されることになる。例として、ＬＥＤのための成長基板を生産するための生産ライン上において、本発明に係るプロセスの結果、マザー基板５’の集合１０が形成されてもよく、集合の各基板は、格子定数が、１つの規定の色を直接発光するＬＥＤを受け入れるために適した層を含む。それゆえ、マザー基板５’の集合１０は、
格子定数が（０．５％以内で）３．２２ÅであるＩｎＧａＮ層を含む第１のマザー基板５’、
格子定数が（０．５％以内で）３．２７ÅであるＩｎＧａＮ層を含む第２のマザー基板５’、
格子定数が（０．５％以内で）３．３１ÅであるＩｎＧａＮ層を含む第３のマザー基板５’、
を含み得る。
次に、本発明に係る、窒化物ベースのＬＥＤのエレクトロルミネッセント層を受け入れるために適した結晶ＩｎＧａＮ層を調製することを目的とするプロセスのステップがより詳細に説明されることになる。それゆえ、図２ａ〜図２ｈは、第１の開始ドナー基板１への緩和シーケンスの適用の一例を示し、図２ａはこの第１の開始ドナー基板１を示す。第１の開始ドナー基板１は第１のベースキャリア１ａを含み、第１のベースキャリア１ａ上に半導体緩衝層１ｂが配置されている。第１のベースキャリア１ａは、例えば、２インチ（５０ｍｍ）、４インチ（１００ｍｍ）、又はさらに、２００ｍｍ以上の直径の標準寸法の、例えば、シリコン、炭化ケイ素、又はサファイアで作製された、円形ウェハに対応し得る。しかし、本発明はこれらの寸法又はこれらの形状に全く限定されない。緩衝層１ｂは、第１のベースキャリア１ａ上の堆積によって形成されたＧａＮ緩衝層であり得る。緩衝層１ｂは、十分に緩和され、３．１８５Åに実質的に等しい格子定数を有するために、例えば、１ミクロンより大きい、十分な厚さを有する。
一代替例（図示せず）では、第１の開始ドナー基板１は、バルク基板、例えば、ＧａＮ又はＳｉＣバルク基板からなってもよい。第１の開始ドナー基板１の性質又は形状がいかなるものであれ、第１の開始ドナー基板１は、格子定数（この格子定数は本説明の残りの部分において「開始格子定数」と呼ばれる）が目標格子定数に対応しない結晶半導体で作製された露出表面を有する。
図２ｂに示される、緩和シーケンスの以下のステップでは、歪み層２が第１の開始ドナー基板１上に形成される。概して、層２の性質、したがって、層２の圧縮又は引張歪みは、開始格子定数及び目標格子定数の相対値に依存して選定される。開始格子定数が目標格子定数よりも低い場合には、圧縮歪みを受けた層２が形成されることになる。この層の緩和によって、層の格子定数は増大し、したがって、層の格子定数は目標格子定数により近づくことになる。対照的に、開始格子定数が目標格子定数よりも大きい場合には、引張歪みを受けた層２が形成されることになる。この層の緩和によって、層の格子定数は減少し、したがって、層の格子定数は同様に目標格子定数により近づくことになる。
また、概して、歪み層２は、歪み層２の歪み状態及び歪み層２の結晶品質を保存するために、歪み層２の臨界塑性緩和厚さよりも小さい厚さを有することになる。
図２に示される例では、圧縮歪みを受けたＩｎＧａＮ層２がＧａＮ緩衝層１ｂ上に形成される。したがって、最大インジウム濃度を有するが、しかしながら、相隔離が出現する濃度限界を超えない歪み層２を形成することが求められることになる。なぜなら、相隔離は、この層２の結晶品質を低下させ得るからである。それゆえ、図２ａ〜図２ｈに示される例では、歪み層は、場合により、数％〜１０％から成り、好ましくは、８％に等しいインジウム濃度、及び２００ナノメートルの厚さを有するＩｎＧａＮ層で形成されることになる。
緩和シーケンスの以下のステップは、歪み層２の少なくとも一部分を、緩和キャリア３であって、流動層３ｂを緩和キャリア３の表面上に含む、緩和キャリア３に転写することに存する。図２ｃに示されるとおりの、この転写ステップの終了時において、歪み層２の少なくとも一部分が、緩和キャリア３の流動層３ｂと接触して配置される。流動層はＢＰＳＧからなるか、又はＢＰＳＧを含み得る。
多くの層転写方法、特に、引用した従来技術文献に記載されている方法が、この転写が達成されることを可能にし得る。例として、及び本説明の完全性を確実にするために、転写方法は、一連の以下のステップを含み得る：
第１の流動層を歪み層の露出面に適用するステップ、
歪み層２内、又は、好ましくは、緩衝層１ｂ内に脆弱な平面を形成するために、この第１の流動層を通して軽い核種（水素及び／又はヘリウム）を注入するステップ、
第１のベース基板１及び緩和キャリア３を互いに結合するために、第１の流動層を、緩和キャリア３の表面上に形成された第２の流動層と接触させるステップ。歪み層２及び流動層３ｂはこれらの２つの要素の間に位置し、流動層３ｂは、一体に結合された第１及び第２の流動層からなる、
注入された核種によって形成された脆弱な平面内の集成体を破壊するために、熱及び／又は機械エネルギーを供給するステップ。
この脆弱な平面が緩衝層１ａ内に形成された場合には、転写プロセスの結果、この層の一部分が緩和キャリア３に付着される。緩衝層１ａのこの部分は、図２ｃに示される構造を達成するために、例えば、ドライ又はウェットエッチングによって選択的に除去されてもよい。
本方法が、開始ドナー基板１の大部分が保存されることを可能にし、したがって、開始ドナー基板１が再利用され得るという点で、この転写方法は有利である。しかし、他の転写方法も可能であり、例えば、ベース基板１及び緩和基板が結合されてもよく、ベース基板１ａを緩衝層１ｂから剥離するために用いられるベース基板１ａを通したレーザ照射、或いは実際に、このベース基板１ａ及び／又は緩衝層１ｂの研磨及び物理的除去が利用されてもよい。したがって、本発明は、歪み層２を緩和キャリア３に転写するいかなる１つの方法にも全く限定されない。
ベース基板１及び／又は緩衝層１ｂの除去は、必ずしも、緩和熱処理が以下のステップにおいて適用される前に実施されるとは限らないことに留意されたい。結合ステップの後、及び除去ステップの前にこの熱処理を適用することが提供されてもよい。
緩和シーケンスの以下のステップは、緩和基板及び歪み層２を含む図２ｃの構造に対して、この層２を少なくとも部分的に緩和し、少なくとも部分的に緩和された層２’を提供するために、熱処理を適用するステップを含む。簡単にするために、この少なくとも部分的に緩和された層は、本説明の残りの部分において「緩和層２」と呼ばれることになる。このいわゆる緩和熱処理は、流動層３ｂを、流動層３ｂのガラス転移温度を上回る温度に曝露する。このとき、流動層の粘性は、歪み層２が横方向の伸長によって少なくとも部分的に塑性緩和することを可能にするために十分である。緩和熱処理は、例として、流動層の性質に依存して、構造を中性雰囲気中で３００℃〜１０００℃の温度に数分〜数時間曝露することを含み得る。流動層がＢＰＳＧを含むときには、熱処理は、構造を９００℃に１時間曝露することを含み得る。
上述されたように、この横方向の伸長は、歪み層２が緩和する際に歪み層２を座屈させ得る。これを抑制するために、歪み層２上に、緩和熱処理の適用前に、補剛層４を形成することが好ましい。加えて、この場合も先と同様に、緩和熱処理の間における緩和を容易にすることを目的として、少なくとも層２を通って、及び、任意選択的に、流動層３ｂ内へ延びる溝を介して、歪み層２内に、材料の島を画定することも有利である。
それゆえ、図２ｄは、緩和熱処理の適用前に調製されることが有利である構造を示す。この緩和熱処理は図２ｅにおいて象徴的に示されている。緩和熱処理は、層２、又は層２の島をより十分に緩和するために、複数回繰り返されてもよい。熱処理の２回の適用の合間において、補剛層４を薄化するか、又はさらに、完全に除去することが提供されてもよい。緩和熱処理の形式がいかなるものであれ、緩和熱処理の適用の終了時において、補剛層４は除去され得る。かくして、図２ｆに示されるように、少なくとも部分的に緩和されたＩｎＧａＮ層２’が得られる。以上において説明されたように、そのような島が緩和熱処理の適用前に形成された場合には、この層は複数の島からなり得る。いずれにせよ、緩和層２’は緩和キャリア３の流動層３ｂ上に配置される。
緩和シーケンスの以下のステップにおいて、緩和されたＩｎＧａＮ層２’がベースキャリア５ａに付着される。この付着は、緩和層２’をベースキャリア５ａに結合することであって、接合層５ｂが、任意選択的に、緩和層２’とベースキャリア５ａとの間に配置される、結合すること、及び緩和キャリア３をその流動層３ｂと共に除去することを含み得る。緩和キャリアは、キャリアが透明である場合には、レーザ照射による取り外しによって、又は任意の他の方法によって、機械的に除去され得る。流動層３ｂは化学エッチングによって除去されてもよい。このステップの終了時において、緩和されたＩｎＧａＮ層２’が得られ、ＩｎＧａＮ層２’は、任意選択的に、接合層５ｂ上に配置され、接合層５ｂ自体はベースキャリア５ａ上に配置されている。この構造は第２のドナー基板５を形成する。緩和層２’は島のセットからなり得る。緩和されたＩｎＧａＮ層２’は約３．２２Åの格子定数を有する。この格子定数は、青色の領域内で発光するフォトルミネッセント層がＩｎＧａＮ層２’上に形成されるためには十分であるが、赤色及び緑色の領域内で発光するフォトルミネッセント層がＩｎＧａＮ層２’上に形成されるためには不十分であり得る。格子定数は、以上においてこれらの２つの発光色のために定義された目標格子定数よりも低いままとどまる。これを修正するために、及び図１において分かるように、たった今説明された緩和シーケンスの適用が、第２のドナー基板５を新たな開始ドナー基板として用いて繰り返される。
推奨され、図２ｄ〜図２ｇに示されるように、緩和層２’が島からなる場合には、緩和シーケンスが再び適用される前に、これらの島上に、ＩｎＧａＮで構成され、例えば、島と同じインジウム含有率を有する被覆層６を成長させることが提供されてもよい。この被覆層は、島を分離する溝を閉じ、したがって、第２のドナー基板５の表面上の連続層を形成することを目的とする。図２ｈに、この構成が示される。この構成はエピタキシャル横方向成長によって得られてもよい。
第２のドナー基板５を開始基板として用いて、緩和シーケンスが再び適用される時、開始基板の緩衝層１ｂは、次に、緩和層２’、及び被覆層６が存在する場合には、潜在的に、被覆層６によって形成される。開始キャリア１ａはベースキャリア５ａ及び接合層５ｂからなる。
緩和シーケンスの２回目の反復において、及び後続の反復において、歪み層２を形成するステップは、前の反復の歪み層のものよりも高いインジウム濃度を有するＩｎＧａＮ層を形成するステップを含む。具体的には、新たな反復における緩衝層１ｂの格子定数は前の反復の緩衝層の格子定数よりも大きい。したがって、これは、より高い比率のインジウムが、相分離を生じることなく、歪み層２中に組み込まれることを可能にする。例として、ＩｎＧａＮ層は、上述の例の２回目の反復において、１０％〜２０％から成るインジウム濃度を有し得る。
被覆層６が第２のドナー基板５上に形成されておらず、したがって、緩衝層１ｂが島で構成されている場合には、緩和シーケンスの新たな反復において、新たな歪み層２を形成するステップが提供されてもよく、その結果、これらの島が被覆され、連続的な歪み層２が形成される。
上述されたものなどの緩和シーケンスの適用を完全に繰り返すことによって、第２のサイクルの終了時において、約３．２７Åの格子定数を有する、緩和されたＩｎＧａＮ層２’、及び任意選択的に、被覆層６を有する第２のドナー基板５が得られる。したがって、２回目の反復からもたらされたこの第２の基板は、格子定数が、緑色の領域内で発光するＬＥＤの製作に適した、ＩｎＧａＮで作製された緩和層を有する。したがって、第２の基板は、上述されたように、この目的を達成するために利用されるか、又はマザー基板５’として維持され得る。
赤色ＬＥＤの製作に適した格子定数を有する層を得るために、新たなサイクル、又は必要に応じた数のサイクルが実施され得る。各々の新たなサイクルにおいて、緩和シーケンスの歪み層２の形成の間におけるＩｎＧａＮの比率は増大され得る。さらに、各々の新たなサイクルの終了時において、格子定数が増大した第２のドナー基板５が得られる。より一般的には、各々の新たなサイクルの終了時において、格子定数が目標格子定数により近い、少なくとも部分的に緩和された結晶半導体層が得られる。
無論、本発明は上述の実施形態に限定されず、実施形態の変形例は、特許請求の範囲によって定義されるものなどの本発明の範囲に含まれ得る。
特に、ここでは、ＩｎＧａＮ結晶半導体層の例が与えられたが、本発明の諸原理は、格子定数を変更するよう所望される任意の他の材料に適用可能である。
最後に、ここでは、ＬＥＤの生産の例が与えられたが、本発明は、オプトエレクトロニクス又はエレクトロニクスの技術分野における他の種類のデバイスの生産に適用可能であり得る。

Claims (9)

  1. 結晶半導体層（２’）を、前記半導体層（２’）が規定の格子定数を有するように調製するためのプロセスであって、前記プロセスが、
    歪み層（２）を開始ドナー基板（１）上に形成するステップと、
    前記歪み層（２）の少なくとも一部分を、流動層（３ｂ）を含む緩和キャリア（３）に転写するステップと、
    前記歪み層（２）を少なくとも部分的に緩和し、緩和層（２’）を前記緩和キャリア（３）上に設けるために十分な熱処理を適用するステップと、
    第２のドナー基板（５）を形成するために前記緩和層（２’）をベースキャリア（５ａ）に付着させるステップと、
    を含む緩和シーケンスを実行し、
    前記プロセスが、前記緩和シーケンスが、最初に、第１の開始ドナー基板（１）に適用され、その後、前記第２のドナー基板（５）を開始ドナー基板として用いて、前記緩和層（２’）の前記格子定数が前記規定の格子定数を有するよう十分な回数繰り返されることを特徴とする、プロセス。
  2. 前記第１の開始ドナー基板（１）がＧａＮ表面層（１ａ）を含む、請求項１に記載のプロセス。
  3. 前記歪み層（２）が、ＩｎＧａＮ層であり、前記ＩｎＧａＮ層が、前記開始ドナー基板（１）上における前記ＩｎＧａＮ層の形成の間に圧縮歪みを受けるために十分な比率のインジウムを有する、請求項１又は２に記載のプロセス。
  4. 前記緩和シーケンスの前記転写ステップが、前記歪み層（２）を、流動層（３ｂ）を含む前記緩和キャリア（３）に接合するステップと、レーザ剥離及び／又は破壊及び／又は薄化によって前記開始ドナー基板（１）を除去するステップを含む、請求項１〜３のいずれか一項に記載のプロセス。
  5. 前記開始ドナー基板（１）が前記熱処理ステップの後に除去される、請求項４に記載のプロセス。
  6. 前記緩和シーケンスが、前記緩和熱処理ステップの前に島を形成するために前記歪み層（２）を処理するステップを含む、請求項１〜５のいずれか一項に記載のプロセス。
  7. 前記緩和シーケンスが、前記ベースキャリア（５ａ）への前記島（２’）の前記付着後に前記島（２’）上の合体堆積によって、緩和された連続層（６）を形成するステップを含む、請求項６に記載のプロセス。
  8. 前記緩和シーケンスの前記付着ステップが、前記緩和層（２’）を前記ベースキャリア（５ａ）に接合するステップと、レーザ剥離及び／又は破壊及び／又は薄化によって前記緩和キャリア（３ａ）及び前記流動層（３ｂ）を除去するステップを含む、請求項１〜７のいずれか一項に記載のプロセス。
  9. 前記規定の格子定数が３．２２Å〜３．３１Åから成る、請求項１〜８のいずれか一項に記載のプロセス。
JP2019543901A 2017-03-01 2018-02-26 光電子デバイスを形成するためのドナー基板を製作するためのプロセス、このプロセスからもたらされる基板の集合 Active JP6980964B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1751666A FR3063571B1 (fr) 2017-03-01 2017-03-01 Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques, collection de substrats issus de ce procede
FR1751666 2017-03-01
PCT/FR2018/050446 WO2018158529A1 (fr) 2017-03-01 2018-02-26 Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques

Publications (2)

Publication Number Publication Date
JP2020511779A true JP2020511779A (ja) 2020-04-16
JP6980964B2 JP6980964B2 (ja) 2021-12-15

Family

ID=59579670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019543901A Active JP6980964B2 (ja) 2017-03-01 2018-02-26 光電子デバイスを形成するためのドナー基板を製作するためのプロセス、このプロセスからもたらされる基板の集合

Country Status (9)

Country Link
US (2) US11245050B2 (ja)
EP (1) EP3590129B1 (ja)
JP (1) JP6980964B2 (ja)
KR (1) KR102431046B1 (ja)
CN (1) CN110383421B (ja)
FR (1) FR3063571B1 (ja)
SG (1) SG11201907968XA (ja)
TW (1) TWI752176B (ja)
WO (1) WO2018158529A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3091005B1 (fr) * 2018-12-21 2021-01-29 Soitec Silicon On Insulator Substrat de croissance et procede de fabrication d’un tel substrat
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
FR3103627B1 (fr) * 2019-11-25 2023-03-24 Soitec Silicon On Insulator Procede de production d'un substrat comprenant une etape de traitement thermique de relaxation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032713A (ja) * 2007-07-24 2009-02-12 National Institute Of Advanced Industrial & Technology ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
JP2010093233A (ja) * 2008-10-07 2010-04-22 Soi Tec Silicon On Insulator Technologies 補剛材の適用によるひずみ材料層の緩和
JP2011530179A (ja) * 2008-08-06 2011-12-15 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 歪み層の弛緩及び転写
JP2012514316A (ja) * 2008-09-24 2012-06-21 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法
JP2013511834A (ja) * 2009-11-18 2013-04-04 ソイテック ガラスボンディング層を使用して半導体構造及び半導体素子を製造する方法並びにかかる方法によって形成した半導体構造及び半導体素子
US20150270120A1 (en) * 2014-03-20 2015-09-24 Wei-E Wang Methods of forming low-defect strain-relaxed layers on lattice-mismatched substrates and related semiconductor structures and devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774015B1 (en) * 2002-12-19 2004-08-10 International Business Machines Corporation Strained silicon-on-insulator (SSOI) and method to form the same
US9117944B2 (en) 2008-09-24 2015-08-25 Koninklijke Philips N.V. Semiconductor light emitting devices grown on composite substrates
CN102136536A (zh) * 2010-01-25 2011-07-27 亚威朗(美国) 应变平衡发光器件
FR2973157B1 (fr) * 2011-03-25 2014-03-14 Soitec Silicon On Insulator Procédé de réalisation d'ilots de matériau contraint au moins partiellement relaxe
WO2018063772A1 (en) 2016-09-27 2018-04-05 Abbott Molecular Inc. Maximizing dna yield of blood specimens collected in rapid clot tubes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032713A (ja) * 2007-07-24 2009-02-12 National Institute Of Advanced Industrial & Technology ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
JP2011530179A (ja) * 2008-08-06 2011-12-15 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 歪み層の弛緩及び転写
JP2012514316A (ja) * 2008-09-24 2012-06-21 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法
JP2010093233A (ja) * 2008-10-07 2010-04-22 Soi Tec Silicon On Insulator Technologies 補剛材の適用によるひずみ材料層の緩和
JP2013511834A (ja) * 2009-11-18 2013-04-04 ソイテック ガラスボンディング層を使用して半導体構造及び半導体素子を製造する方法並びにかかる方法によって形成した半導体構造及び半導体素子
US20150270120A1 (en) * 2014-03-20 2015-09-24 Wei-E Wang Methods of forming low-defect strain-relaxed layers on lattice-mismatched substrates and related semiconductor structures and devices

Also Published As

Publication number Publication date
JP6980964B2 (ja) 2021-12-15
KR102431046B1 (ko) 2022-08-11
US20210351318A1 (en) 2021-11-11
KR20190117746A (ko) 2019-10-16
SG11201907968XA (en) 2019-09-27
US11245050B2 (en) 2022-02-08
FR3063571A1 (fr) 2018-09-07
TW201842540A (zh) 2018-12-01
WO2018158529A1 (fr) 2018-09-07
EP3590129A1 (fr) 2020-01-08
EP3590129B1 (fr) 2020-11-04
US11735685B2 (en) 2023-08-22
CN110383421A (zh) 2019-10-25
TWI752176B (zh) 2022-01-11
CN110383421B (zh) 2023-02-28
FR3063571B1 (fr) 2021-04-30
US20200013921A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
US11735685B2 (en) Supports for a semiconductor structure and associated wafers for an optoelectronic device
US10510577B2 (en) Lift off process for chip scale package solid state devices on engineered substrate
JP2011530179A (ja) 歪み層の弛緩及び転写
JP2006210660A (ja) 半導体基板の製造方法
TW201029049A (en) Process for modifying a substrate
US8906712B2 (en) Light emitting diode and method of fabrication thereof
US11069648B2 (en) Semiconductor structure and method for obtaining light emitting diodes reconstituted over a carrier substrate
JP2009190918A (ja) 窒化物半導体基板の製造方法及び窒化物半導体装置の製造方法
JP7322329B2 (ja) 光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用
CN102893373B (zh) 用于生长半导体装置的复合生长衬底
US20230068911A1 (en) Laser Lift-Off Processing System Including Metal Grid
US9373747B2 (en) Method for producing an optoelectronic component
JP2009016517A (ja) 化合物半導体ウェーハ、発光素子の製造方法および評価方法
WO2024052695A1 (en) Method of separating a semiconductor device from a substrate
KR20130040499A (ko) 접합기판 제조장치 및 접합기판 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211021

R150 Certificate of patent or registration of utility model

Ref document number: 6980964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150