CN110383421A - 制造用于形成光电器件的供体衬底的方法 - Google Patents

制造用于形成光电器件的供体衬底的方法 Download PDF

Info

Publication number
CN110383421A
CN110383421A CN201880014740.7A CN201880014740A CN110383421A CN 110383421 A CN110383421 A CN 110383421A CN 201880014740 A CN201880014740 A CN 201880014740A CN 110383421 A CN110383421 A CN 110383421A
Authority
CN
China
Prior art keywords
layer
relaxation
donor substrate
substrate
lattice parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880014740.7A
Other languages
English (en)
Other versions
CN110383421B (zh
Inventor
D·索塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sotec Corp
Original Assignee
Sotec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sotec Corp filed Critical Sotec Corp
Publication of CN110383421A publication Critical patent/CN110383421A/zh
Application granted granted Critical
Publication of CN110383421B publication Critical patent/CN110383421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种制备晶体半导体层以使该层被提供有特定晶格参数的方法。所述方法涉及将松弛过程第一次应用到第一初始供体衬底(1)上以便获得第二供体衬底(5)。以第二供体衬底(5)作为初始供体衬底(1)来将该松弛过程重复使松弛层的晶格参数被提供有特定晶格参数的足够次数。本发明还涉及通过所述方法获得的衬底(5’)的集合(10)。

Description

制造用于形成光电器件的供体衬底的方法
技术领域
本发明涉及一种用于形成光电器件的生长衬底以及一种制造该衬底的方法。
背景技术
文献US20100072489公开了由III-N材料制成的半导体结构，每个半导体结构在生长衬底上包括置于n型区和p型区之间的电致发光层。这些半导体结构可以是发光二极管(LED)。生长衬底包括通过结合层连结到基质(host)的多个InGaN岛状物。以每个InGaN岛状物至少部分被松弛的方式形成生长衬底。该文献提出从包含介于0.16至0.18之间的比例的铟的InGaN形成发射蓝色光的电致发光层；从包含介于0.19至0.22之间的比例的铟的InGaN形成发射青色光的电致发光层；以及从包含介于0.23至0.25之间的比例的铟的InGaN形成发射绿色光的电致发光层。发射红色光的电致发光层可能需要大约0.35的比例的铟。
已知InGaN层在其外延生长期间可能并入InGaN层中的铟的比例受到其应变状态的限制。当所述状态是高度应变状态时，铟原子被排除在InGaN晶格之外，以便形成不同成分的合金并降低系统的应变能。理想地，为了避免这种相分离效应，因此期望提供包括InGaN岛状物的生长衬底，所述InGaN岛状物具有适于接纳松弛电致发光层的晶格参数。该晶格参数必须与限定比例的InGaN匹配，使得电致发光层发射选定颜色的光。因此，为了形成有效的LED，期望提供包括具有约的晶格参数的InGaN岛状物的生长衬底，以形成发射蓝色域颜色的电致发光层，或者提供具有约的晶格参数的InGaN岛状物的生长衬底，以形成发射绿色域颜色的电致发光层，或者甚至提供具有约的晶格参数的InGaN岛状物的生长衬底，以形成发射红色域颜色的电致发光层。
前述文献以及文献US2010087049和文献EP2151852提出允许形成松弛或部分松弛的InGaN岛状物的方法。根据这些文献中提出的方法，首先在包括GaN表面层的供体衬底上形成旨在形成生长衬底的岛状物的应变InGaN层。由于该InGaN层是应变的，因此在不降低该层质量的情况下，通常不可能使铟比例超过约8％-10％。
该应变InGaN层通过结合以及通过薄化和/或断裂供体衬底而被转移到包括表面流动层(flow layer)的松弛载体。接着，在转移的InGaN层中限定应变岛状物。松弛载体和岛状物在高于流动层的玻璃化转变温度的温度下进行热处理，这导致岛状物的至少部分松弛。为了辅助这种松弛并避免岛状物在塑性变形过程中的潜在屈曲(buckling)，可以规定在应用松弛热处理之前在岛状物上形成硬化层。如在Yin等人的文献“Bucklingsuppression of SiGe islands on compliant substrates”，(2003),Journal ofApplied Physics,94(10),6875-6882中所详述的，在该热处理步骤之后获得的岛状物的松弛程度是导致存在于硬化层和岛状物中的应力之间平衡的程度。因此，InGaN层的松弛通常是不完全的，除非形成对屈曲效应敏感性较低的尺寸非常小的岛状物。使用现有技术的技术，具有约1mm尺寸的InGaN岛状物的松弛允许实现包含介于60％至与80％之间的松弛程度。
InGaN岛状物中有限比例的铟和该岛状物的部分松弛的组合导致可能在生长衬底上获得的岛状物的晶格参数受到限制，除非这些岛状物的尺寸非常有限。因此，不总是可能形成直接在需要相对较大的晶格参数的波长发射的电致发光层，例如在绿色域或红色域内。
本发明的目的在于克服所有或一些上述缺点。
具体地，本发明的目的在于提供一种具有生长层的衬底，该生长层具有可自由选择的晶格参数。
发明内容
为了实现这些目的中的一个，本发明的主题是用于制备晶体半导体层以使其具有限定晶格参数的方法，该方法实施松弛过程，该松弛过程包括：
-在初始供体衬底上形成应变层；
-将应变层的至少一部分转移到包括流动层的松弛载体；
-应用足以使应变层至少部分松弛的热处理，并在松弛载体上提供松弛层；
-将松弛层附接到基底载体以形成第二供体衬底。
根据本发明，将松弛过程第一次应用到第一初始供体衬底，然后以第二供体衬底作为初始供体衬底来重复足够次数，以使松弛层的晶格参数具有限定晶格参数。
根据本发明的其它有利且非限制性的特征，这些特征可单独地或以任何技术上可行的组合来实施：
-第一初始供体衬底包括GaN表面层；
-应变层是InGaN层，该InGaN层具有足够比例的铟以使该InGaN层在初始供体衬底上形成期间受到压缩应变；
-松弛过程的转移的步骤包括将应变层结合到包括流动层的松弛载体，并通过激光脱离和/或断裂和/或薄化而去除初始供体衬底；
-在热处理的步骤之后去除初始供体衬底；
-松弛过程包括处理应变层以便在松弛热处理的步骤之前形成岛状物；
-松弛过程包括在岛状物附接到基底载体之后通过在岛状物上聚结沉积形成松弛连续层的步骤；
-松弛过程的附接的步骤包括将松弛层结合到基底载体，并通过激光脱离和/或断裂和/或薄化而去除松弛载体和流动层；
-限定晶格参数介于至之间。
附图说明
本发明的其它特征和优点将从本发明的以下详细说明中变得显而易见，该说明参考附图进行，其中：
-图1示出了根据本发明的方法的概略图；
-图2a至图2h示出了向初始供体衬底应用松弛过程的示例。
具体实施方式
为了使以下说明简单，相同的附图标记用于相同的元件或用于执行相同功能的元件。
根据本发明的方法的目的在于制备具有限定晶格参数或目标晶格参数的晶体半导体层。该目标晶格参数可取决于所寻求的最终应用。举例而言并且不限于作为本发明主题的方法的应用范围，提出了目的在于制备晶体InGaN层的方法，该晶体InGaN层能够接纳在蓝色、绿色或红色域内发光的基于氮化物的LED的电致发光层。无论该层的应变状态或应变程度如何，本发明的目的在于具有等于或 (在+0.5％或-0.5％以内)的目标晶格参数。
如图1中所示意性示出的，根据本发明的方法连续地将至少两个松弛过程应用到从第一初始供体衬底1获得的层。当初始供体衬底由置于蓝宝石载体上的GaN层组成时，从第一初始供体衬底1获得的层具有相对远离目标晶格参数的约为的第一晶格参数。在第一松弛过程的应用结束时，获得第二供体衬底5，该第二供体衬底包括具有第二晶格参数的InGaN层，该第二晶格参数不同于第一晶格参数并且更接近目标晶格参数。该第二供体衬底5可用作新的初始供体衬底1，可对新的初始供体衬底1应用第二松弛过程。在该第二次应用结束时，获得包括InGaN层的新的第二供体衬底5，该新的第二供体衬底5的晶格参数更接近目标晶格参数。该循环可根据需要重复多次，以获得包括具有目标晶格参数的晶体半导体层的供体衬底，例如，该目标晶格参数等于或接近前面段落中列出的那些晶格参数中的一个。
有利地，根据本发明的方法被同时应用到多个初始供体衬底。在松弛过程的每次重复结束时，或者在某些重复结束时，如果所获得的多个第二供体衬底包括晶格参数足以接近(在0.5％以内)目标晶格参数中的一个的层，则可以从所获得的多个第二供体衬底中收集(sample)至少一个第二供体衬底。其它未被收集的第二供体衬底将可能接受松弛过程的新的重复。
因此，如将在本说明书的其余部分中详细说明的，在第一次重复结束时，可以收集包括具有约为(在0.5％以内)的晶格参数的InGaN层的第二供体衬底5；在第二次重复结束时，收集包括晶格参数约为(在0.5％以内)的InGaN层的第二供体衬底5；并且在松弛过程的第三次重复结束时，收集包括晶格参数约为 (在0.5％以内)的InGaN层的第二供体衬底5。
因此，在本发明的方法结束时，可以获得多个第二供体衬底5，每个第二供体衬底5包括晶格参数对应于目标晶格参数中的一个的InGaN层。因此，这些供体衬底可各自用作基质，该基质用于形成直接以选定波长发光的电致发光层。
由于实施本发明的方法可能相对较复杂，特别是当松弛过程的重复次数高时，优选地不直接使用第二供体衬底5作为电致发光层的生长衬底，而是将第二供体衬底5保留作为母衬底5’(mother substrate)。可以从这些母衬底5’收集多个层，以将这些层附接到辅助载体(secondary carrier)，并且由此形成的辅助衬底本身可用作形成电致发光半导体结构的生长衬底。在每次收集之后，或者在限定数量的收集之后，可以重新形成从母衬底5’收集的层的厚度以使其再生。
在生产电致发光结构的生长衬底的生产线上，将可能保持各自具有不同特性的母衬底5’的集合10。根据必须在生长衬底上制造的电致发光半导体结构的性质，将选择包括其晶格参数最适于制造该结构的层的母衬底5’。举例而言，在生产LED的生长衬底的生产线上，根据本发明的方法可以导致母衬底5’的集合10的形成，该集合的每个衬底包括其晶格参数适于接纳直接发射一种限定颜色的LED的层。母衬底5’的集合10因此可以包括：
-第一母衬底5’，其包括晶格参数为(在0.5％以内)的InGaN层；
-第二母衬底5’，其包括晶格参数为(在0.5％以内)的InGaN层；
-第三母衬底5’，其包括晶格参数为(在0.5％以内)的InGaN层。
现在将更详细地描述根据本发明且目的在于制备晶体InGaN层的方法的步骤，该晶体InGaN层适于接纳基于氮化物的LED的电致发光层。因此，图2a至图2h示出了向第一初始供体衬底1应用松弛过程的示例，而图2a示出了该第一初始供体衬底1。该第一初始供体衬底1包括第一基底载体1a，半导体缓冲层1b已经被放置在该第一基底载体上。第一基底载体1a可以对应于例如由硅、碳化硅或蓝宝石制成的圆形晶片，该圆形晶片具有标准尺寸(例如，2英寸(50mm)、4英寸(100mm)或甚至200mm的直径或更大)。然而，本发明决不限于这些尺寸或该形状。缓冲层1b可以是通过沉积在第一基底载体1a上形成的GaN缓冲层。它具有足够的厚度(例如，大于1微米)，以被充分松弛并具有大体上等于的晶格参数。
在一个替代实施方案(未示出)中，第一初始供体衬底1可以由大块衬底(例如，GaN大块衬底或SiC大块衬底)组成。无论第一初始供体衬底1的性质或形状如何，该第一初始供体衬底1都具有由晶体半导体制成的暴露表面，该晶体半导体的晶格参数(该晶格参数在本说明书的其余部分中被称为“初始晶格参数”)不对应于目标晶格参数。
在松弛过程的随后步骤中，如图2b所示，在第一初始供体衬底1上形成应变层2。通常，根据初始晶格参数和目标晶格参数的相对值来选择层2的性质，并因此选择其压缩应变或拉伸应变。如果初始晶格参数低于目标晶格参数，则将形成压缩应变层2。该层的松弛将导致其晶格参数增加，并因此使其更接近目标晶格参数。相反，如果初始晶格参数大于目标晶格参数，则将形成拉伸应变层2。该层的松弛将导致其晶格参数减小，并因此也使其更接近目标晶格参数。
同样，应变层2通常将具有小于其临界塑性松弛厚度(critical plastic-relaxation thickness)的厚度，以便保持其应变状态及其晶体质量。
在图2所示的示例中，在GaN缓冲层1b上形成压缩应变InGaN层2。因此，将寻求形成具有最大铟浓度但不超过浓度极限的应变层2，超过该浓度极限出现相分离(phasesegregation)，因为这会降低该层2的晶体质量。因此，在图2a至图2h所示的示例中，应变层将可能由铟浓度在几个百分点到10％之间并且优选地等于8％并且厚度为200纳米的InGaN层形成。
松弛过程的随后步骤在于将应变层2的至少一部分转移到在表面上包括流动层3b的松弛载体3。在该转移步骤结束时，如图2c所示，应变层2的至少一部分被放置成与松弛载体3的流动层3b接触。流动层可由BPSG组成或包括BPSG。
许多层转移方法可以允许实现这种转移，特别是在引用的现有技术文献中描述的方法。举例而言，并且为了确保本说明书的完整性，该转移方法可以包括以下一系列步骤：
-将第一流动层施加到应变层的暴露表面；
-穿过该第一流动层植入轻物种(氢和/或氦)，以便在应变层2中或优选地在缓冲层1b中形成易碎平面；
-使第一流动层与在松弛载体3的表面上形成的第二流动层接触，以便将第一基底衬底1和松弛载体3彼此连结。应变层2和流动层3b位于这两个元件之间，流动层3b由连结在一起的第一流动层和第二流动层组成；
-供应热能和/或机械能，以便使该组装件在由植入物种形成的易碎平面断裂。
在该易碎平面形成于缓冲层1a中的情况下，转移过程导致该层的一部分被附接到松弛载体3。缓冲层1a的该部分可以通过例如干蚀刻或湿蚀刻被选择性地去除，以实现图2c所示的结构。
该转移方法是有利的，因为它允许大部分初始供体衬底1被保留，并且后者因此可以被再使用。然而，其它转移方法也是可能的；例如，可以连结基底衬底1和松弛衬底，并且可以使用激光照射穿过基底衬底1a来将基底底1a与缓冲层1b分离，或者实际上可以采用研磨和物理方法去除该基底衬底1a和/或缓冲层1b。因此，本发明决不限于将应变层2转移到松弛载体3的任何一种方式。
应当注意，基底衬底1和/或缓冲层1b的去除不必在随后步骤中在应用松弛热处理之前进行。可以规定在连结步骤之后和去除步骤之前应用该热处理。
松弛过程的随后步骤包括对图2c的包括松弛衬底和应变层2的结构应用热处理，以便使该层2至少部分松弛并提供至少部分松弛的层2’。为了简单起见，在其余的描述中，该至少部分松弛的层将被称为“松弛层2”。这种所谓的松弛热处理将流动层3b暴露于高于其玻璃化转变温度的温度。流动层的粘度则足以允许应变层2通过横向延伸而至少部分地塑性松弛。举例而言，松弛热处理根据流动层的性质可以包括在中性气氛中将该结构暴露于300℃至1000℃的温度中达几分钟至几小时。当流动层包括BPSG时，热处理可以包括将该结构暴露于900℃的温度中达1小时。
如上所述，该横向延伸可以引起应变层2在其松弛时屈曲。为了限制这一点，优选地在应用松弛热处理之前在应变层2上形成硬化层4。此外，同样为了在松弛热处理期间促进松弛的目的，还有利的是通过至少延伸穿过层2并且可选地延伸到流动层3b中的沟槽来在应变层2中限定材料的岛状物。
因此，图2d示出了在应用松弛热处理之前有利地制备的结构。图2e象征性地示出该松弛热处理。该松弛热处理可以重复多次以便使层2或层2的岛状物更完全地松弛。在热处理的两次应用之间，可以规定薄化或者甚至完全去除硬化层4。无论松弛热处理的形式如何，都可以在应用结束时去除硬化层4。然后获得至少部分松弛的InGaN层2’，如图2f所示。如上所述，如果在应用松弛热处理之前形成这样的岛状物，则该层可以由多个岛状物组成。在任何情况下，松弛层2’被放置在松弛载体3的流动层3b上。
在松弛过程的随后步骤中，松弛InGaN层2’被附接到基底载体5a。该附接可以包括将松弛层2’连结到基底载体5a、可选地结合层5b被放置在松弛层2’与和基底载体5a之间，以及将松弛载体3连同其流动层3b一起去除。松弛载体可以通过激光照射(在载体是透明的情况下)而拆卸或通过任何其它方法机械地去除。流动层3b可以通过化学蚀刻去除。在该步骤结束时，获得松弛InGaN层2’，该松弛InGaN层2’可选地被放置在结合层5b上，该结合层5b本身被放置在基底载体5a上。该结构形成第二供体衬底5。松弛层2’可以由一组岛状物组成。松弛InGaN层2’具有约为的晶格参数。该晶格参数可足以使在蓝色域中发光的光致发光层在该层上形成，但不足以使在红色域中和在绿色域中发光的光致发光层在该层上形成。该晶格参数保持低于以上针对这两种发光颜色限定的目标晶格参数。为了校正这一点，并且如图1所示，以第二供体衬底5作为新的初始供体衬底来重复刚刚描述的松弛过程的应用。
在松弛层2’由岛状物组成的情况下，如在图2d至图2g中推荐和示出的，可以规定在再次应用松弛过程之前，在这些岛状物上生长由InGaN构成并且例如具有与岛状物相同的铟含量的覆盖层6。该覆盖层的目的在于封闭分离岛状物的沟槽，并因此在第二供体衬底5的表面上形成连续层。图2h中示出该构造。该构造可通过外延横向过度生长(epitaxiallateral overgrowth)来获得。
当再次应用松弛过程时，将第二供体衬底5作为初始衬底，然而如果存在覆盖层6，则由松弛层2’和可能的覆盖层6形成初始衬底的缓冲层1b。初始载体1a由基底载体5a和结合层5b组成。
在松弛过程的第二次重复以及在随后的重复中，形成应变层2的步骤包括形成铟浓度高于先前重复的应变层的铟浓度的InGaN层。具体地，新的重复中缓冲层1b的晶格参数大于先前重复的缓冲层的晶格参数。因此，允许在没有相分离的情况下将较高比例的铟并入到应变层2中。举例而言，在所描述示例的第二次重复中，InGaN层可以具有介于10％至20％之间的铟浓度。
在尚未在第二供体衬底5上形成覆盖层6并且因此缓冲层1b由岛状物构成的情况下，可以规定在松弛过程的新的重复中形成新的应变层2的步骤，以使这些岛状物被覆盖并形成连续的应变层2。
通过完全重复应用如上所述的松弛过程，在第二次循环结束时，获得具有松弛InGaN层2’的第二供体衬底5和可选地具有约为的晶格参数的覆盖层6。因此，由第二次重复获得的该第二衬底具有由InGaN制成的松弛层，该松弛层的晶格参数适于制造在绿色域中发光的LED。因此，如上所述，该第二衬底可以用于此目的或将其作为母衬底5’。
为了获得具有适于制造红色LED的晶格参数的层，可以进行新的循环或按需尽可能多的循环。在每次新的循环中，可以增加在松弛过程的应变层2的形成期间的InGaN的比例。此外，在每次新的循环结束时，获得晶格参数增加的第二供体衬底5。更通常地，在每次新的循环结束时，获得晶格参数更接近目标晶格参数的至少部分松弛的晶体半导体层。
当然，本发明不限于所描述的实施方式，并且其变型可以落入由权利要求限定的本发明的范围内。
具体地，尽管本文给出了InGaN晶体半导体层的示例，但是本发明的原理可应用于希望改变其晶格参数的任何其它材料。
最后，尽管本文给出了LED生产的示例，但本发明可适用于光电子或电子领域中的其它类型的器件的生产。

Claims (9)

1.一种用于制备晶体半导体层(2’)以使所述晶体半导体层(2’)具有限定晶格参数的方法，所述方法实施松弛过程，所述松弛过程包括：
-在初始供体衬底(1)上形成应变层(2)；
-将所述应变层(2)的至少一部分转移到包括流动层(3b)的松弛载体(3)；
-应用热处理，所述热处理足以使所述应变层(2)至少部分松弛并在所述松弛载体(3)上提供松弛层(2’)；
-将所述松弛层(2’)附接到基底载体(5a)以形成第二供体衬底(5)；
所述方法的特征在于，将所述松弛过程第一次应用到第一初始供体衬底(1)，然后以所述第二供体衬底(5)作为初始供体衬底来重复足够次数，以使所述松弛层(2’)的晶格参数具有所述限定晶格参数。
2.根据权利要求1所述的方法，其中，所述第一初始供体衬底(1)包括GaN表面层(1a)。
3.根据前述权利要求中的任一项所述的方法，其中，所述应变层(2)是InGaN层，所述InGaN层具有足够比例的铟以使所述InGaN层在所述初始供体衬底(1)上形成期间受到压缩应变。
4.根据前述权利要求中的任一项所述的方法，其中，所述松弛过程的转移的步骤包括将所述应变层(2)结合到包括流动层(3b)的所述松弛载体(3)，并通过激光脱离和/或断裂和/或薄化而去除所述初始供体衬底(1)。
5.根据权利要求4所述的方法，其中，在热处理的步骤之后去除所述初始供体衬底(1)。
6.根据前述权利要求中的任一项所述的方法，其中，所述松弛过程包括处理所述应变层(2)以便在松弛热处理步骤之前形成岛状物。
7.根据权利要求6所述的方法，其中，所述松弛过程包括在将所述岛状物(2’)附接到所述基底载体(5a)之后在所述岛状物(2’)上通过聚结沉积形成松弛连续层(6)的步骤。
8.根据前述权利要求中的任一项所述的方法，其中，所述松弛过程的附接的步骤包括将所述松弛层(2’)结合到所述基底载体(5a)，并通过激光脱离和/或断裂和/或薄化而去除所述松弛载体(3a)和所述流动层(3b)。
9.根据前述权利要求中的任一项所述的方法，其中，所述限定晶格参数介于 至之间。
CN201880014740.7A 2017-03-01 2018-02-26 制造用于形成光电器件的供体衬底的方法 Active CN110383421B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1751666A FR3063571B1 (fr) 2017-03-01 2017-03-01 Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques, collection de substrats issus de ce procede
FR1751666 2017-03-01
PCT/FR2018/050446 WO2018158529A1 (fr) 2017-03-01 2018-02-26 Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques

Publications (2)

Publication Number Publication Date
CN110383421A true CN110383421A (zh) 2019-10-25
CN110383421B CN110383421B (zh) 2023-02-28

Family

ID=59579670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880014740.7A Active CN110383421B (zh) 2017-03-01 2018-02-26 制造用于形成光电器件的供体衬底的方法

Country Status (9)

Country Link
US (2) US11245050B2 (zh)
EP (1) EP3590129B1 (zh)
JP (1) JP6980964B2 (zh)
KR (1) KR102431046B1 (zh)
CN (1) CN110383421B (zh)
FR (1) FR3063571B1 (zh)
SG (1) SG11201907968XA (zh)
TW (1) TWI752176B (zh)
WO (1) WO2018158529A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3091005B1 (fr) * 2018-12-21 2021-01-29 Soitec Silicon On Insulator Substrat de croissance et procede de fabrication d’un tel substrat
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
FR3103627B1 (fr) * 2019-11-25 2023-03-24 Soitec Silicon On Insulator Procede de production d'un substrat comprenant une etape de traitement thermique de relaxation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726581A (zh) * 2002-12-19 2006-01-25 国际商业机器公司 应变绝缘体上硅(ssoi)及其形成方法
EP2151852A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation and transfer of strained layers
US20100087049A1 (en) * 2008-10-07 2010-04-08 S.O.I.Tec Silicon On Insulator Technologies Relaxation of a strained material layer with application of a stiffener
CN102693902A (zh) * 2011-03-25 2012-09-26 索泰克公司 实现至少部分松弛的应变材料的岛状物的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5190923B2 (ja) * 2007-07-24 2013-04-24 独立行政法人産業技術総合研究所 ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
EP2329517A1 (en) * 2008-09-24 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
US9117944B2 (en) 2008-09-24 2015-08-25 Koninklijke Philips N.V. Semiconductor light emitting devices grown on composite substrates
WO2011061580A1 (en) * 2009-11-18 2011-05-26 S.O.I.Tec Silicon On Insulator Technologies Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods
CN102136536A (zh) * 2010-01-25 2011-07-27 亚威朗(美国) 应变平衡发光器件
US9343303B2 (en) * 2014-03-20 2016-05-17 Samsung Electronics Co., Ltd. Methods of forming low-defect strain-relaxed layers on lattice-mismatched substrates and related semiconductor structures and devices
WO2018063772A1 (en) 2016-09-27 2018-04-05 Abbott Molecular Inc. Maximizing dna yield of blood specimens collected in rapid clot tubes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726581A (zh) * 2002-12-19 2006-01-25 国际商业机器公司 应变绝缘体上硅(ssoi)及其形成方法
EP2151852A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation and transfer of strained layers
US20100087049A1 (en) * 2008-10-07 2010-04-08 S.O.I.Tec Silicon On Insulator Technologies Relaxation of a strained material layer with application of a stiffener
CN102693902A (zh) * 2011-03-25 2012-09-26 索泰克公司 实现至少部分松弛的应变材料的岛状物的方法

Also Published As

Publication number Publication date
JP6980964B2 (ja) 2021-12-15
KR102431046B1 (ko) 2022-08-11
US20210351318A1 (en) 2021-11-11
KR20190117746A (ko) 2019-10-16
SG11201907968XA (en) 2019-09-27
US11245050B2 (en) 2022-02-08
FR3063571A1 (fr) 2018-09-07
TW201842540A (zh) 2018-12-01
WO2018158529A1 (fr) 2018-09-07
EP3590129A1 (fr) 2020-01-08
EP3590129B1 (fr) 2020-11-04
US11735685B2 (en) 2023-08-22
TWI752176B (zh) 2022-01-11
JP2020511779A (ja) 2020-04-16
CN110383421B (zh) 2023-02-28
FR3063571B1 (fr) 2021-04-30
US20200013921A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
CN110383421A (zh) 制造用于形成光电器件的供体衬底的方法
US20200152841A1 (en) Nanoporous micro-led devices and methods for making
CN110100306A (zh) 通过层转移制造微发光二极管(led)
CN110010729A (zh) RGB全彩InGaN基LED及其制备方法
RU2559305C2 (ru) Светоизлучающее устройство из элементов iii-v групп, включающее в себя светоизлучающую структуру
JP2007001857A (ja) 窒化物系化合物層の製造方法、窒化物系化合物基板の製造方法、並びに垂直構造窒化物系半導体発光素子の製造方法
US20230290903A1 (en) Led and method of manufacture
CN100382343C (zh) 半导体器件的制造
CN104505443B (zh) 一种GaN基LED外延结构及其制备方法
CN209843740U (zh) RGB全彩InGaN基LED
DE112014002779B4 (de) Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
US10084011B1 (en) Growth substrate for forming optoelectronic devices, method for manufacturing such a substrate, and use of the susbstrate, in particular in the field of micro-display screens
JP7322329B2 (ja) 光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用
CN102893373B (zh) 用于生长半导体装置的复合生长衬底
CN205900577U (zh) 宽频谱GaN基LED外延结构
US11081521B2 (en) Process for manufacturing a plurality of crystalline semiconductor islands having a variety of lattice parameters
US11171256B2 (en) Process for manufacturing a plurality of crystalline semiconductor islands having a variety of lattice parameters
US20090274883A1 (en) Nitride semiconductor substrate and method for forming the same
CN101350388A (zh) 供半导体光电组件磊晶用的半导体结构组合及其制程
WO2019145216A1 (de) Verfahren zur herstellung eines nitrid-verbindungshalbleiter-bauelements
CN118136742A (zh) 通过差异化电化学多孔化制备包括具有各种多孔化水平的台体的生长衬底的方法
Detchprohm et al. GaInN-based Green Light Emitting Diode for Energy Efficient Solid State Lighting

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant