CN110100306A - 通过层转移制造微发光二极管(led) - Google Patents

通过层转移制造微发光二极管(led) Download PDF

Info

Publication number
CN110100306A
CN110100306A CN201780080595.8A CN201780080595A CN110100306A CN 110100306 A CN110100306 A CN 110100306A CN 201780080595 A CN201780080595 A CN 201780080595A CN 110100306 A CN110100306 A CN 110100306A
Authority
CN
China
Prior art keywords
layer
gan
substrate
micro
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780080595.8A
Other languages
English (en)
Inventor
弗兰乔斯·J·亨利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qmat Inc
Original Assignee
Qmat Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qmat Inc filed Critical Qmat Inc
Publication of CN110100306A publication Critical patent/CN110100306A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Device Packages (AREA)

Abstract

实施方式涉及利用层转移的材料制作微发光二极管(LED)结构。具体而言，利用诸如氢化物气相外延(HVPE)的技术，在供体基材上生长高质量的氮化镓(GaN)。示例性供体基材能够包括GaN、AlN、SiC、蓝宝石和/或单晶硅，例如，(111)。以这种方式生长的GaN的较大相对厚度(例如，～10μm)显著降低材料中存在的穿透位错密度(TDD)(例如，至约(2～3)×106cm‑2)。这使得所述解理生长的GaN材料非常适合于转移并结合到在低电流/热量产生条件下在高亮度下工作的微‑LED结构中。

Description

通过层转移制造微发光二极管(LED)
相关申请的交叉引用
本美国非临时专利申请要求2016年11月11日提交的美国临时专利申请号62/421,149以及2016年12月12日提交的美国临时专利申请号62/433,189的优先权，两者均出于所有目的以其全部内容结合于本文中作为参考。
背景技术
半导体材料，例如，在形成逻辑器件、太阳能电池以及越来越多的是，光源如普通照明或显示器中，具有许多用途。一种能够用于显示器的半导体器件类型是微发光二极管(micro-light emitting diode)(微-LED，micro-LED)。与传统显示技术如液晶显示器(LCD)和发光显示器如有机LED(OLED)显示器相比，微-LED在降低功耗、亮度和可靠性方面提供了显著优势。
发明内容
实施方式涉及利用层转移材料制作微发光二极管(LED)结构。具体而言，利用诸如氢化物气相外延(HVPE)或液相外延(LPE)的技术，在供体基材上生长高质量氮化镓(GaN)。示例性供体基材能够包括GaN、AlN、SiC、蓝宝石和/或单晶硅—例如，(111)。以这种方式生长的所述GaN的较大相对厚度(例如，数十至数百μm)会显著降低(例如，至约(2～3)×106cm-2)所述材料中存在的穿透位错密度(Threading Dislocation Density)(TDD)。这使得所述解理(cleaved)生长的GaN材料非常适合于转移并引入在各种电流密度范围内能够有效工作的微-LED结构中。
附图说明
图1显示了根据某些实施方式构成主要工艺流程的所述供体工艺序列、层转移工艺序列和微-LED工艺序列。
图1A显示了GaN的极性和非极性形式。
图1B显示了极性GaN的Ga和N面。
图1C-图1D显示了根据一个实施方式在供体工件上生长高质量材料的简化视图
图2显示了根据一个实施方式的N-面供体制备方法的视图。
图3绘制了在蓝宝石上生长的GaN材料的位错密度相对于厚度的图。
图4绘制了在SiC上生长的GaN材料的位错密度相对于厚度的图。
图5A-图5E显示了使用2步层转移工艺序列转移至靶基材上以供稍后用于制作微-LED显示器的转移的高质量生长材料的横截面视图。
图6A-图6C显示了使用1步层转移工艺序列转移至靶基材上以供稍后用于制作微-LED显示器的转移的高质量生长材料的横截面视图。
图7A-图7D显示了微-LED器件制作序列的各个视图。
图8A-图8B显示了各种永久靶基材配置。
图9显示了使用可释放靶基材配置的制作工艺流程的实施方式。
图10显示了将所述微-LED器件安装于直视显示器背板上的最终步骤。
图11A-图11C显示了允许对像素集合的显示输入/输出函数进行归一化的制作过程。
图12绘出了各种不同LED类型结构的输出功率温度依赖性相对于电流密度的图。
图13显示了在室温下转移并随后在石英基材上1050℃下生长的GaN膜上存在的以MPa计的GaN应力。
图14显示了在室温下转移并随后在1050℃下蓝宝石基材上生长的GaN膜上存在的以MPa计的GaN应力。
图15A-图15G显示了利用保护层的工艺流程的实施方式的简化横截面视图。
具体实施方式
微-LED结构可以表现出一种或多种光-电特性。一种是具有介于约1μm×1μm至100μm×100μm的面积的光学活性量子阱区域支持介于约0.001A/cm2至30～35A/cm2的电流密度的能力。
诸如微-LED的光电器件可以依赖于展示出半导体特性的材料，包括但不限于以不同程度的晶序可供使用的IIII/V型材料如氮化镓(GaN)。然而，这些材料通常难以制作，尤其是在高质量水平下更难制作。
三个主要工艺序列可以定义根据各种实施方式的要素。这些总结于图1中。所述第一工艺序列100A是使用GaN作为示例性III-V光-电子材料的供体的发展。一旦以所需的取向和尺寸制作GaN材料的源，就选择相容性GaN层转移工艺序列100B以处理所述供体基材并将高质量的GaN膜转移到MOCVD相容性工艺基材上。这种工艺基材能够是允许释放可分割(singulatable)的微-LED器件以进一步处理并安装于显示器上的临时基材，或是成为所述微-LED显示器组件的一部分的永久基材。参考标号100C显示了所述微-LED工艺序列选项以及诸如荧光体下转换(phosphor down-conversion)和光反射/散射层的其他层的可能的整合。
通过本发明可能实现的用于微-LED制作的大面积、成本有效和高质量GaN生长层的潜在益处是众多的。一个可能的好处是由低穿透位错密度(TDD)GaN制作的小面积微-LED器件所预期的更高的外部量子效率(EQE)、更高的温度稳定性和更高产率。图12显示了大多数微-LED应用的较低电流密度(0.01～10A/cm2)范围内与所述GaN的较低TDD水平相关的较高温度稳定性。这与通常在30～100A/cm2或甚至更高的电流密度下工作的一般照明器件形成对比。在这些较高的电流注入水平下，由高TDD GaN材料如GaN-蓝宝石制成的普通照明LED的效率(EQE)形成峰。这是由于在不发射光子的情况下重新结合载流子的非辐射过程的相对贡献较低所致。然而，在较低的注入水平下，非辐射重新结合过程可能变得越来越重要。更低的TDD(更高质量)GaN在更高的EQE和微-LED器件中具有优势，在不同的工作条件下实现器件EQE均匀性和稳定性。采用约1×108cm-2TDD水平的当前GaN-蓝宝石生长技术制成的10μm×10μm微-LED器件将具有～100个缺陷/微-LED区域，而由根据本发明的方法制成的相同微-LED器件(约l×106cm-2TDD水平)将具有～1个缺陷/微-LED区域。
通过各个实施方式可能制成的大基材尺寸模板还可以允许成本有效地制作与大量制造多种尺寸的投影和直视显示器相容的高质量微-LED器件。
供体工艺序列
返回到图1的供体工艺序列(donor process sequence)100A，各种类型的GaN可以用于作为供体基材从而形成用于所述附加材料生长的模板。例如，基于纤锌矿(wurtzite)GaN材料以极性和非极性形式存在。图1A显示了呈现m面(1100)的非极性GaN。以其非极性形式的GaN相对昂贵。还如图1C所示，极性GaN呈现出c-平面(0001)。图1B表明极性GaN的特征在于具有N面和Ga面。
某些实施方式的特征可以在于所述供体基材的Ga面暴露于生长条件，导致形成还具有其Ga面暴露的另外GaN。这是因为传统上已经证明所述Ga面而不是N面更适合于生长高质量GaN。
然而，要强调的是，其他实施方式也是可能的。例如，一些应用(例如，功率电子器件(power electronics))可能要求从所述N面而不是从所述Ga面生长GaN材料。出于所有目的引入本文作为参考的以下文章有：Xun Li et al.,“Properties of GaN layers grownon N-face free-standing GaN substrates”,Journal of Crystal Growth 413,81-85(2015)；A.R.A.Zauner et al.,“Homo-epitaxial growth on the N-face of GaN singlecrystals:the influence of the misorientation on the surface morphology”,Journal of Crystal Growth 240,14-21(2002)。因此，供体基材的特征在于具有用于生长附加材料的暴露的N面而不是Ga面的GaN层。此外，正如以下详细描述，涉及来自N面供体的单层转移步骤的方法将导致Ga面暴露并随后在有益条件下可用于额外的GaN生长。由于在c-平面Ga-面GaN材料上MOCVD方法的相对容易性和通常更高的经验和质量，许多微-LED器件实施方式将被描述为在这种特定取向和面上制成，但本发明不应被视为限于这种GaN的选择，或者甚至特别地限于GaN。其他晶体取向以及甚至其他III/V材料如GaP、GaAs和InGaP晶体也能够用作微-LED发射源。使用替代III-V材料的非下转换(non-down conversion)(非荧光体(non-phosphor))LED配置的实施例将在下面更详细地描述。
根据一个实施方式，所述GaN供体工艺序列用于合成两类c-平面供体基材，其能够充当与随后的微-LED工艺相容的高质量GaN膜的来源。第一种是具有Ga-面的供体基材，而另一种是具有N-面的供体基材。
一种制作方法如图1C-图1D中所示。其中，提供了供体工件100。这种供体生长支撑基材包括具有与上覆的高质量GaN材料的生长相容的性质(例如，晶格常数，热膨胀系数)的材料。所述供体工件100能够具有生长或结合至其上的外延生长种子层101。种子层101的实施例能够包括，但不限于，本体GaN、蓝宝石层、AlN、SiC和单晶硅—例如，(111)。出于所有目的通过引用整体结合于本文中的是描述了GaN在各种基础材料上生长的以下临时专利申请：2016年8月2日提交的美国临时专利申请62/370,169和2016年8月22日提交的美国临时专利申请62/378,126。
根据某些实施方式，可以选择所述供体生长支持基材材料以具有与GaN材料相容的热膨胀系数(CTE)特性。基材材料的可能候选材料的具体实施例包括AlN、莫来石等。以下给出了一个示例性列表。
材料 CTE
GaN 5.5×10<sup>-6</sup>K<sup>-1</sup>
多晶AlN 5.4×10<sup>-6</sup>K<sup>-1</sup>
莫来石(Mullite)(3Al<sub>2</sub>O<sub>3</sub>·2SiO<sub>2</sub>) 5.4×10<sup>-6</sup>K<sup>-1</sup>
正如图1D所示，处理所述供体基材顶上的种子层的所述暴露表面可以形成高质量GaN材料的附加厚度102。这种附加厚度的GaN材料(具有或不具有所述伴随的基材和/或电介材料)可以最终引入到更大的光电器件结构(如微-LED)中。
计算在具有净差异CTE失配(net differential CTE mismatch)的基础基材上生长的GaN的临界厚度hc的通用方法利用了通过屈曲(buckling)使薄膜分层的临界能量释放速率。这些方法由Hutchinson和Suo在文献“Mixed Mode Cracking in LayeredMaterials”,Advances in Applied Mechanics.Vol.29,pp.63-187(1992)中进行解释，出于所有目的，该文献以其全部内容通过引用结合于本文中。
使用热失配产生的膜应力作为驱动能量(σ＝EΔαΔT，其中E＝杨氏模量，Δα＝CTE失配而ΔT＝温差)，将该驱动能量与表征膜开裂/分层开始的临界厚度关联的方程是：
G＝0.5(l-ν2)σ2h/E (1)
其中G是能量释放速率，σ是热失配产生的薄膜应力，h是薄膜厚度，而E是杨氏模量。
在屈曲(buckling)开始时，所述能量释放速率将等于或超过所述GaN膜的临界能量释放速率。该临界能量Gc为约2J/m2。方程(1)能够针对该条件重写以求解临界厚度hc，如下：
hc＝2E Gc/((l-ν2)σ2) (2)
对于GaN使用E＝300GPa，对于所述材料参数使用υ＝0.38并且作为生长与室温之间的温差ΔT＝1000℃，0.2ppm/℃(Δα)CTE失配将产生60MPa的膜应力，并且在多晶AlN基材上允许最高达约380μm的GaN厚度而不会开裂。这是足够厚的GaN膜，其被认为是随后进行层转移的实际供体种子基材，以制造用于包括微-LED的应用的GaN器件模板。
虽然供体工艺序列描述已经集中于包括单晶种子GaN层的工件上形成附加材料以形成多层结构，但这也不是必需的。根据替代实施方式，所述附加材料能够存在于工件上。这种附加材料的一个实施例是单晶SiC、(111)硅、单晶和金属膜，其中所述材料能够用作GaN异质外延生长的种子层。
图2显示了根据一个实施方式的Ga-面供体配置的一般结构。在这个具体实施方式中，供体生长支撑基材工件可以包括带有可选填充层如硅酸盐旋涂玻璃(silicate spin-on-glass)或氧化物2001、可选蚀刻保护层如非晶硅2002、结合/释放层如氧化物结合层2003、另一可选蚀刻保护层如非晶硅2004和种子层如硅(111)2005的多晶AlN基材2000。所述氧化物结合层2003可以具有，例如，约200～400nm的厚度。
附着于所述氧化物结合层2003和可选的蚀刻释放保护层2004的是单晶硅层2005。这种单晶硅层具有(111)晶面取向，其可以具有约0.1～0.5°的有意截止角(intentionaloff-cut angle)。
所述单晶硅层可以具有约100～200nm的厚度。它可以通过利用层转移方法，例如，在某些实施方式中如本文所述的受控解理方法从高质量锭中分离从而形成于模板基材上。其他层转移方法如全局施加的热解理层转移方法、Soitec S.A.的SMART-CUTTM方法或CanonInc.的ELTRANTM方法，可以是有效的。
在一个可能的实施方式中，进而在所述单晶硅层上形成AlN薄层作为GaN生长前体层2006。该AlN层通过MOCVD形成至约100～200nm的厚度。盖住所述硅，它用作待生长的GaN本体生长种子层的前体层。也能够利用其他的用于促进高质量GaN生长的低温成核层组合物。出于所有目的通过引用而引入本文中的参考文献是Pinnington et al.,"InGaN/GaNmulti-quantum well and LED growth on wafer-bonded sapphire-on-polycrystallineAIN substrates by metalorganic chemical vapor deposition",Journal of Crystal Growth 310(2008)2514-2519。
具体而言，GaN种子层可以覆盖于AlN覆盖层上。这种GaN种子层也利用MOCVD技术，以高质量生长从而覆盖于AlN层上。在该实施方式中，两个层都形成所述GaN生长前体层2006。
由所述工件提供的高质量GaN层的表面进而用作生长附加GaN材料以实现相当大的厚度的模板。在GaN种子层上生长更高质量的GaN材料2007至更大的厚度时，利用了诸如LPE和/或HVPE的技术。
在某些实施方式中，预期由LPE生长的附加高质量GaN材料会具有～1×106至5×107cm-2的缺陷密度。根据一些实施方式，预期通过HVPE生长的附加高质量GaN材料将会具有～l×106至l×107cm-2的缺陷密度。
所述多层工件能够进而用作分离高质量GaN层以引入到电子器件(如LED，微-LED和功率电子器件)中的供体。这可以通过连续植入和受控解理以产生分离的GaN层而实现，如下面详细描述。
在一些实施方式中，所述分离的GaN层可以是自支撑的。在其他实施方式中，所述分离的GaN层可以结合至临时操作基材或永久靶基材。
应该注意的是，多晶AlN上的(111)单晶硅在具有上覆生长GaN的CTE上提供了良好匹配。参见表1，由所述多晶AlN基础基材支配的所述CTE匹配将为约0.2ppm/℃。这将允许生长数百微米的额外GaN而不会破裂。所述单晶硅还提供与上覆生长GaN可行的晶格匹配(～17％)。
然而，除了(111)单晶硅之外的材料可以在与GaN的晶格间距中提供更紧密的对准。这种材料的一个实施例是用于种子层2005的单晶碳化硅(SiC)。
单晶SiC可以以多种形式可供使用，包括3C、4H和6H。所述4H SiC形式提供与GaN的紧密晶格匹配(～4％)。当然，根据各种实施方式，也可以利用3C、6H或其他SiC多型体(polytype)。
因此，GaN种子工件的替代实施方式的特征在于通过结合层2003和其他可能的中间层结合至下面的AlN基材2000的4H SiC层。该结合层可以是氧化物结合层，包括但不限于，例如，旋涂玻璃(spin-on-glass)。同样，MOCVD AlN层能够用作MOCVD GaN种子层的前体层，其进而用作增厚GaN的模板，它可以利用LPE和/或HVPE技术在所述种子模板工件上生长。
本文中应该注意的是，该具体实施方式的AlN前体可以是可选的。可替代的是，能够根据所述层本身选择出其他低温成核层(或甚至没有)。
所述4H型SiC层可以通过从本体基材受控解理而形成。本文中，该受控解理过程可以包括用粒子植入所述本体SiC材料，然后暴露于约600～900℃的相对高温。在所述4H型SiC中形成解理区域的示例性粒子植入条件是在300℃植入温度下(5～10)×1016H+/cm2，和180keV质子能量，800～900℃退火约2小时，以实现所述SiC的解理和转移。出于所有目的通过引用结合于本文中的文献是Amarasinghe et al.,“Properties of H+Implanted 4H- SiC as Related to Exfoliation of Thin Crystalline Films”,ECS Journal of SolidState Science and Technology,3(3)pp.37-42(2014)。
为了减少所述种子工件暴露于与解理SiC相关的过高热平衡(thermal budget)(导致结合的基材破裂和/或不切实际的长退火时间的高退火温度)，有可能使植入的(4′H或其他多型)SiC本体锭在结合和解理之前经受热能。这种额外的热暴露可以采取退火和/或激光处理的形式，以削弱所述SiC本体锭与覆盖由所述植入形成的解理区域的剩余SiC材料之间的结合。降低所述结合热平衡的目的是允许将所述SiC膜层转移到所述靶基材上而不破坏所述结合对。使用例如，美国专利号6,162,705和/或美国专利6,013,563中所阐释的方法，对所述植入的SiC供体基材进行热退火以降低所述结合对的解理热平衡，出于所有目的所述的两个专利均通过引用整体结合于本文中。在起泡不足的水平下的热退火将是有效的。例如，将温度降低至比开始起泡所需的温度低约25～50℃的水平将有效地限制所述结合后退火热平衡。
方法的另一个可能的实施方式使用薄层的层转移单晶蓝宝石(Al2O3)作为初始种子层2004。所述模板工件包括带有氧化物结合层2003的AlN基材2000以及其他可能的中间层。该氧化物结合层可以具有，例如，约200～400nm的厚度。
附着于所述氧化物结合层1003的是蓝宝石层2005。这种蓝宝石层可以具有c-切割取向，以便提供所需的晶格匹配。然而，其他形式的单晶蓝宝石是已知的并能够潜在地使用，包括a-切割、m-切割和r-切割取向的材料。
所述蓝宝石层可以具有介于约0.1～5μm的厚度。它可以通过利用如本文所述的受控解理方法从高质量锭中分离从而形成于所述模板基材上。
进而在单晶蓝宝石层上形成外延生长的AlN的薄层。该AIN层通过MOCVD形成至约50～200nm的厚度。盖住所述蓝宝石，所述AIN层用作将要形成的所述GaN种子层的前体层。
GaN种子层可以叠盖所述AlN覆盖层。所述GaN种子层也利用MOCVD技术以高质量形成从而叠盖所述AlN层。
应该注意的是，多晶AIN(P-AIN)具有低于GaN和蓝宝石之间的所述CTE差的与c-面GaN的CTE失配。P-AIN的导热率也显著高于蓝宝石。这将降低所述模板工件中出现的热梯度幅度，并改进了加工期间的温度均匀性。
由所述工件提供的高质量GaN层的表面进而用作用于生长附加GaN材料以获得显著厚度的模板。利用诸如LPE和/或HVPE的技术，可以在所述GaN种子层上生长高质量的GaN材料至更大的厚度。
使用层转移的蓝宝石层的一个可能的益处是即使在蓝宝石和在其上生长的GaN之间存在一些(～13％)晶格失配，所述供体生长支持基材2000的CTE匹配对于厚GaN生长仍然具有优势。此外，使用蓝宝石作为GaN的生长表面已得到充分研究，例如，正如以上通过引用引入的Pinnington等人的文章所述。
总之，实施方式允许通过引入CTE/晶格相容材料如(111)Si、N型SiC和/或蓝宝石形成包括高质量GaN材料的供体工件。受控解理方法允许那些CTE/晶格相容的材料与大直径(例如，>2″)本体材料分离开，从而也允许所述叠盖生长GaN呈现相同的相应较大面积。这些基材进而能够用于制作基于GaN器件如LED、微LED、功率电子器件和RF-GaN。这些器件可以在绝缘或导电性基础基材上以较大直径(4″～12″)尺寸成本有效地制造。
应该进一步注意的是，为工件和附加层选择材料能够在确定附加层所经受的应力/应变的特性方面发挥作用。例如，工件/附加层的选择还可以确定它们之间的热膨胀系数的相对失配，这进而可以有助于在一定温度范围内在所述附加层中产生的应力/应变的极性和大小。鉴于上述情况，所述工件和/或附加层材料可以经过认真选择，以在各加工处理步骤内在附加层内实现应力/应变的所需层。
在具体实施方式中，二氧化硅或AlN层能够通过溅射或PECVD施加，并且在植入步骤之前可选地致密化。如果应用薄膜或薄膜叠层，则其总厚度要受限，以便使在所选择的能量下的植入以所需的解理深度穿透到所述本体中。当然，能够存在其他变化、修改和替代方案。
所述先前的供体工艺序列形成了具有暴露的Ga-面的增厚供体。为了制造具有暴露的Ga-面的最终器件生长层，可以采用图1中的双层转移序列1050。如果所述Ga-面供体1001使用先前生长的具有1×106cm-2数量级的低TDD的GaN供体制成，则这种增厚GaN供体1005能够从其基础生长支撑基材1002释放并安装于所述N-面暴露的新支撑基材1007上。这种N-面供体基材将具有低穿透位错密度(TDD)并允许潜在的更具成本效益的单层转移序列1060。
正如上所述，各种实施方式利用了随着添加额外材料而使生长材料的TDD降低的特性。这改进了引入到微-LED结构中的附加生长材料的适合性。
具体而言，图3绘制了位错密度相对于蓝宝石上生长的GaN材料的厚度的图。图4绘制了位错密度相对于SiC上生长的GaN材料的厚度的图。图4显示了在SiC种子层的生长厚度上显著更高的TDD降低率。这能够使所述SiC-GaN结构在实践中直接用作微-LED结构。在下面更详细描述的这个选项中，所述SiC层首先结合到合适的生长支撑基材上，并在数微米的GaN生长(～1-3μm)之后，能够在具有约(1～5)×106cm-2量级的低TDD的GaN上生长LED多量子阱结构。它能够形成永久的微-LED整合结构，但如果它将用作图案化的可分割(singulatable)微-LED结构，则所述SiC供体生长基材结合层能够用作剥离层(releaselayer)。
参考图2的部分(B)，制造N-面供体基材的一个操作涉及分离所述先前的生长支撑基材2000并将所述GaN 2007N-面向上重新安装于新支撑基材2009和结合层2008上。这能够通过化学蚀刻所述结合/释放层2003通过将所述GaN材料2007与图2中的Ga-面组件分离开而实现。如果该层是二氧化硅，则氢氟酸(HF)能够用作有效的二氧化硅蚀刻剂。为了保护所述N-面GaN和生长支撑基材免受损坏，可以在所述结合/释放层的每一侧上沉积非晶硅的薄层(a-Si)以充当蚀刻停止层(层2002和2004)。如果所述种子层是硅(111)，正如一个具体实施方式中那样，它将自然地执行该功能，并在所述结合/释放层的这一侧面上并不需要额外的HF蚀刻停止层2004。
回到图1，N-面供体基材1006的另一个可能的优点(除了允许单步层转移序列1060之外)是所述解理后N-面表面能够相对容易地刷新用于另一个层转移序列。众所周知，Ga-面在化学上非常坚硬并且相对难以抛光。相比之下，N-面在化学上更弱，可以进行抛光，并制成而备用于另一层转移只需显著更少的时间和精力。
现在详细描述的是供体工艺序列在单层和双层转移工艺序列中的使用，其可以用于例如，制造引入高质量生长的GaN材料的微-LED结构，如图2的部分(B)所示。具体而言，具体的实施方式会将电子器件中使用的材料层(例如，用于光电器件的GaN)从供体转移到接收基材。
层转移工艺序列
用于制作微-LED结构的方法的实施方式利用层转移方法用于供体形成(通过层叠GaN、硅(111)、SiC、蓝宝石或其他合适的GaN生长种子接着GaNk本体增厚从而制造成本有效的GaN材料源)和最终可释放的或永久性的产品以制成可释放的或永久的微-LED生长模板。在随后的实施例中，Ga-面GaN供体用于采用两个主要工艺序列制造微-LED生长模板：一个使用具有两步层转移工艺序列的Ga-面供体，或另一个使用具有2步层转移工艺序列的N-面供体。在两种情况下，所述结果是Ga-面最终GaN层结合到靶基材上，用于随后处理以制造微-LED显示器。然而，应该理解的是，其他实施方式也是可能的，如SiC层转移，其能够充当异质外延生长种子层用于厚度为数微米的微-LED GaN生长。
图5A-图5E显示了使用2-步层转移工艺序列的Ga-面GaN供体基材。图5A显示了暴露于采用粒子508植入的附加生长材料的GaN暴露表面506。这种植入导致形成表面下解理区域510，沿着该解理区域510可以发生一层所述附加材料的转移。
图5B显示了使用结合/释放层515将所述植入的供体结合并安装于转移基材512上。现在使用诸如受控解理或热诱导解理工艺的方法解理所获得的组件。
图5C是2-步层转移工艺的中间状态，其中所述N-面现在暴露。N-面GaN表面可选地进行表面抛光，蚀刻或其它整理(conditioning)，然后制备结合层516并将所述转移基材组件结合至靶基材517上，如图5D所示。
所述第二转移步骤可以不涉及再次解理，而是简单地与转移基材初始可释放结合，随后与靶基材的后续结合。关于转移工艺(包括两阶方法)的其他细节描述于2016年6月17日提交的美国非临时专利申请15/186,184(公开为US 2016/0372628)，出于所有目的通过引用以其全部内容结合于本文中。
在释放所述转移基材512之后，图5E显示了最终的层转移组件，其具有(i)靶基材517、结合层516和GaN层214，现在其暴露Ga-面。
以上描述显示了两步层转移工艺序列。通常而言，通过从N-面供体基材开始有可能简化这个工艺序列，并因此仅需要1步层转移工艺序列就能够制造Ga-面靶基材组件。
在N-面供体的情况下并参考图2，所述表面2010源自约起始深度2011(考虑到去除数微米GaN的抛光和/或整理步骤)。例如，如果所述种子层是c-平面蓝宝石或硅(111)，则该GaN材料能够潜在地具有非常高的TDD水平，因为它是最接近种子层的点。例如，如果使用蓝宝石，则图3将估计TDD水平超过1×109cm-2。这个问题能够通过转移较低的TDD(～(2-3)×106cm-2)GaN作为图2中的种子层2005进行补救。该“第二代”GaN层也显示为图1中的工艺流程1010(新的供体GaN种子层)。然后，所述本体生长2007(图2)或1005(图1)将大致处于或低于所述起始GaN TDD水平。在图2的翻转(flip)和结合过程之后，所述结果是使N-面供体基材将具有等于或低于所述种子层1010的TDD水平。这种新的供体GaN种子层工艺1010能够在连续的GaN生长/层转移/再生长代(generation)中无限重复从而产生更加低的TDD水平。基本上，使用由在先前(图5E或图6C)模板上制造的本体GaN生长制成的GaN种子材料重复图5A-图5E和图6A-图6C的过程。由于每个GaN本体生长代的聚结GaN厚度较大，则这种连续的工艺循环(本体GaN生长“代(generation)”)具有较低的TDD水平。例如，参考图3，来自c-平面蓝宝石种子层(第0代)的500μm第一本体生长将使所述TDD水平从约1×1010cm-2降低至约1×107cm-2。来自使用所述2-步工艺序列(图5A-图5E)由所述顶部GaN层制成的模板的额外500μm本体GaN生长将会产生相当于2×500μm或1mm总有效厚度的TDD水平。参考图3，该第1代模板的预期TDD水平为～3×106cm-2。在总厚度为3mm(第5代)下，所述TDD水平将降至1×106cm-2以下。通过连续模板重复使用和GaN增厚的TDD水平降低和GaN质量改进是根据实施方式提供的另一个方面。如果通过许多连续的层转移循环耗尽特定代模板的GaN厚度，则能够进行额外的本体GaN增厚。然而，所述TDD水平不应该明显改变。
现在描述不同实施方式的各个方面。所述供体基材和/或种子层可以具有与有待使用的GaN的形式相容的晶格和/或CTE特性。可能的候选基材材料包括多晶AlN和莫来石。
本体GaN可以是极性或非极性GaN的晶体。在具体实施方式中，所述本体GaN(和/或基材)可以是2″晶片，但它们不限于具有任何特定尺寸(size)或维度(dimension)。
可以制备所述基材从而接收转移的GaN。这可能涉及氧化物结合层的形成。有待结合的本体GaN的表面也可以经过处理从而具有添加的或处理的结合层以与结合步骤更加相容。
在具体实施方式中，通过暴露于氧化条件能够形成结合层。在一些实施方式中，这种结合层可以通过添加氧化物，例如，作为旋涂玻璃(SOG)或其他旋涂材料(spin onmaterial)(例如，从Dow Corning获得的XR-1541氢倍半硅氧烷电子束旋涂抗蚀剂(resist))，和/或通过等离子体增强化学气相沉积(PECVD)或氧化物溅射技术形成的SiO2而形成。
在某些实施方式中，所述植入的粒子是氢离子以形成表面下解理区域。在一些实施方式中，该解理区域可以位于本体材料表面之下约10～20μm的深度之处。在其他实施方式中，所述解理区域可以位于本体材料表面下方0.05～2μm的深度之处。
形成解理区域可以取决于诸如靶材料、靶材料的晶体取向、所述植入粒子的性质、植入剂量、植入能量和温度以及植入方向等因素。这种植入可以享有结合以下专利申请详细描述的一个或多个特性，所有这些专利申请均通过引用以其全部内容结合于本文中：美国专利申请号12/789,361(公开号为US 2010/0282323)；美国专利申请号12/730,113(公开号US2010/0178723)；美国专利申请号11/935,197(公开号US 2008/0206962)；美国专利申请号11/936,582(公开号US 2008/0128641)；美国专利申请号12/019,886(公开号US 2009/0042369)；美国专利申请号12/244,687(公开号US 2009/0206275)；美国专利申请号11/685,686(公开号2007/0235074)；美国专利申请号11/784,524(公开号2008/0160661)；美国专利申请号11/852,088(公开号US 200/0179547)。
在某些实施方式中，使用通过使用MeV范围内的相对高的H+质子植入能量形成的所述解理区域，将所述供体的植入表面的材料厚度从本体材料上解理下来。这会产生厚度约10～20μm的半导体材料的分离层。在使用结合层转移的其他实施方式中，可以使用0.05～1μm的更薄的解理层。为了生产这些厚度的GaN解理膜，可以使用范围约5～180keV的较低H+质子植入能量。例如，40keV H+质子能量将产生厚度为约0.25μm的GaN解理膜。应该理解的是，H2 +也能够用于这个植入步骤。在这种情况下，所述剂量率将加倍，而所述有效H+能量将减半。例如，80keV H2 +植入能够具有与40keV H+植入相同的分离层厚度(范围)。然而，对于相同的植入电流，所述剂量率将是H+剂量率的两倍。
通过放置所述基材的氧化物承载表面与本体GaN的植入面接触，然后进行加热，可以完成结合。此时可以实施其他操作，如在结合之前的接触抛光(touch polishing)、等离子体处理和清洁。
所述解理(cleaving)可以利用施加各种形式的能量进行实施，并可以表现出在以上通过引用结合于本文中的任何专利申请中公开的一个或多个特征。在一个具体实施方式中，这种解理可以利用在包含所述植入的本体材料的高压室中以静态气体形式施加的压缩力而进行。在美国专利号6,013,563中也描述了根据具体实施方式以各种形式施加能量以实现解理，出于所有目的，该专利通过引用结合于本文中。非受控热解理也能够使用。
进一步的步骤可以包括供体和/或种子GaN层的表面处理。这种处理可以减少所述暴露表面的粗糙度，而使其更易于添加高质量的GaN。表面处理能够涉及热处理、化学处理或等离子体处理。
上述步骤顺序提供了根据本发明某些实施方式的方法。还能够提供其他替代方案，其中可以添加步骤，可以移除一个或多个步骤，或可以以不同顺序提供一个或多个步骤。例如，在替代实施方式中，供体本身能够包括结合材料，而粒子植入则在形成所述结合材料之前或之后进行。
应该进一步注意的是，各种实施方式能够涉及使用结合-释放体系，其中所述GaN种子层和基材随后彼此分离。这种结合和释放方法的另外描述描述于2016年6月17日提交的美国专利申请号15/186,185中，并出于所有目的通过引用结合于本文中。
表面处理(例如，包括抛光、退火和/或覆盖层形成)也能够包括蚀刻工艺。蚀刻工艺的示例能够包括，但不限于，等离子体蚀刻和/或化学蚀刻。化学辅助离子束蚀刻(CAIBE)是化学蚀刻类型的一个例子。湿化学蚀刻是化学蚀刻的另一个例子。
上述步骤顺序提供了根据本发明某些实施方式的一种方法。也可以提供其他替代方案，其中可以添加步骤，可以移除一个或多个步骤，或可以以不同的顺序提供一个或多个步骤。例如，在一个替代实施方式中，可以在所述解理之后进行基材结合，所述解理导致自支撑膜进而结合至所述基材上。
根据具体实施方式，取决于所述应用，通常选择较小质量的粒子以降低植入到所述材料中所需深度的能量需求，并根据优选实施方式降低对材料区域损坏的可能性。即，更小质量的粒子更容易穿过所述基材材料到达选定的深度而基本上不会损坏粒子穿过的材料区域。例如，较小质量的粒子(或高能粒子)几乎能够是任何带电的(例如，正或负)和/或中性原子或分子，或电子等。在一个具体实施方式中，取决于所述实施方式，所述粒子能够是中性或带电粒子，包括诸如氢及其同位素的离子物质的离子、诸如氦及其同位素和氖的稀有气体离子等。所述粒子也能够衍生自化合物，如气体，例如，氢气，水蒸气，甲烷和氢化合物，以及其他轻原子质量粒子。可替代地，所述粒子能够是上述粒子和/或离子和/或分子物质和/或原子物质的任何组合。所述粒子通常具有足够的动能从而穿透所述表面至表面下方的选定深度。
例如，使用氢作为进入GaN表面的所述植入物质作为示例，使用一组特定条件实施所述植入过程。氢植入剂量范围为约5×1016～约5×1017原子/cm2，优选所述植入氢的剂量小于约2×1017原子/cm2，并可以小于约5×1016原子/cm2。对于形成适用于光-电应用的厚膜，植入能量处于约0.5MeV和更大至约2MeV的范围内。在某些结合基材的实施方式中，植入能量可以低于500keV，例如，5～180keV。植入温度范围为约-50～约+500摄氏度，可以处于约100～500摄氏度范围内，并优选小于约700摄氏度以防止氢离子可能扩散出植入的GaN材料。当然，所用离子的类型和工艺条件取决于所述应用。
有效的是，所述植入的粒子沿着与所述基材或本体材料的顶表面平行的平面在所选深度处增加应力或减小断裂能。所述能量部分取决于所述植入物质和条件。这些粒子降低了所选深度处的所述基材或本体材料的断裂能级。这允许在所选深度沿植入平面进行受控解理。植入能够在这样的条件下进行，从而使在所有内部位置处的基材或本体材料的能量状态不足以引发所述基材或本体材料中的不可逆断裂(即，分离或解理)。然而，应该注意的是，植入通常会在所述基材或本体材料中引起一定量的缺陷(例如，微缺陷(micro-detect))，这通常可以通过随后的热处理，例如，热退火或快速热退火而至少部分修复。
可选的是，具体实施方式可以包括在所述植入过程之后的热处理过程。根据一个具体实施方式，本方法对GaN材料使用了范围约150～约800摄氏度的热处理。在一个实施方式中，所述热处理能够使用传导、对流、辐射或这些技术的任何组合进行实施。所述高能粒子束还可以提供部分热能并与外部温度源组合从而实现所需的植入温度。在某些实施方式中，单独高能粒子束可以提供植入所需的全部热能。在一个优选的实施方式中，进行所述处理过程以对解理区域进行老化(season)以便进行随后的解理过程。当然，能够存在其他变化、修改和替代方案。
具体实施方式可以包括解理起始步骤，其中将一些能量施加于所述解理部分以开始解理。正如下面详细描述，这个解理开始能够涉及施加不同类型的能量，具有不同特征。
另外，根据其他实施方式，本发明在所述薄膜的受控解理过程期间使用了相对低的温度以减少所述分离的膜、供体或多材料膜的温度偏移(temperature excursion)。这种较低温度方法允许更多的材料和工艺宽容度(latitude)如，例如，解理和结合的材料具有显著不同的热膨胀系数。在其他实施方式中，本发明将所述基材中的能量或应力限制于低于解理起始能量的值，这通常会消除产生随机解理起始位点或前沿(front)的可能性。这减少了在现有技术中经常引起的解理损坏(例如，凹坑，晶体缺陷，破裂，裂纹，台阶，空隙，过度粗糙)。此外，与现有技术相比，实施方式能够减少由超过所必需的应力或压力效应所致的损坏和由高能粒子引起的成核位点。
在一个具体实施方式中，使用低温热步骤将所述GaN和靶基材结合或熔合至一起。所述低温热处理通常确保所述植入的粒子不会在所述材料区域上施加过大的应力，这能够产生失控解理行为。在一个方面中，所述低温结合过程通过自结合过程而发生。具体而言，剥离一个晶片以从中去除氧化(或一个晶片不被氧化)。清洁溶液处理所述晶片表面以在所述晶片表面上形成O-H键。用于清洁所述晶片的溶液的实施例是H2O2-H2SO4的混合物。干燥器干燥所述晶片表面以从所述晶片表面除去任何残留的液体或粒子。通过将所述清洁的晶片的面放置在氧化晶片的表面上而进行自结合。
可替代地，自结合过程通过以等离子体清洁激活有待结合的晶片表面之一进行实施。具体而言，等离子体清洁使用源自气体如氩、氨、氖、水蒸气、氮和氧的等离子体活化所述晶片表面。所述活化的晶片表面放置在另一个晶片的表面上，这个另一个晶片上具有氧化涂层。所述晶片是具有暴露的晶片面的夹层结构。将选定量的压力置于所述晶片的每个暴露面上从而将一个晶片自结合至另一个晶片上。
在将所述晶片结合到夹层结构中之后，该方法包括受控解理操作从而移除所述基材材料以提供将所述界面层覆盖于所述靶基材上的基材材料薄膜。所述受控解理通过将能量源选择性能量置位或定位或靶向至所述供体和/或靶晶片上而进行。例如，能量脉冲能够用于启动所述解理操作。所述脉冲(或多个脉冲)使用能量源，包括机械源、化学源、散热片(thermal sink)或热源以及电源等提供。
所述受控解理操作通过任何先前提到的技术等启动。例如，用于启动受控解理操作的过程使用了向所述基材的选定区域提供能量从而在所述基材中的选定深度(z0)处启动受控解理操作的步骤，因此使用传播解理前沿(propagating cleave front)以释放有待从所述基材移除的所述基材材料的部分来完成所述解理操作。在一个具体实施方式中，所述方法使用了单脉冲以开始所述解理操作，如前所述。可替代地，该方法使用启动脉冲，其后是对所述基材的选定区域的另一脉冲或连续脉冲。可替代地，该方法提供脉冲以启动解理操作，其通过沿着所述基材的扫描能量维持。可替代地，能量能够扫描横穿所述基材的选定区域从而启动和/或维持所述受控解理操作。
GaN材料的膜的分离表面可能是粗糙的并需要精修(finishing)。使用研磨和/或抛光技术的组合进行精修。在一些实施方式中，所述分离的表面进行研磨(lapping)和抛光步骤，其使用例如，诸如旋转覆盖于所述分离表面上的研磨材料以从其上去除任何缺陷或表面粗糙度的技术。诸如由英国苏格兰格拉斯哥的Logitech Limited公司制造的“PM5研磨和抛光系统”的机器可以提供这种技术。
可替代地，化学机械抛光或平面化(“CMP”)技术精修所述膜的分离表面。在CMP中，将浆料混合物直接滴到抛光表面上，所述抛光表面连接到旋转压板(platen)上。该浆料混合物能够通过斜槽转移到所述抛光表面，该斜槽与浆料源连接。所述浆料通常是含有氧化铝磨料颗粒和氧化剂的溶液，例如，次氯酸钠(NaOCl)或碱性胶体二氧化硅，它们由Logitech Limited以商品名SF1或Chemlox销售。所述磨料通常是氧化铝、三氧化铝、无定形二氧化硅、碳化硅、金刚石粉末及其任何混合物。这种磨料在去离子水和氧化剂等的溶液中混合。所述溶液可以是酸性的。
在所述抛光过程期间中，这种酸溶液通常与来自所述晶片的氮化镓材料相互作用。所述抛光过程优选使用非常坚硬的聚氨酯抛光垫。这种抛光垫的一个实施例是由Rodel制造并以商品名IC-1000出售的抛光垫。所述抛光垫以选定的速度旋转。拾取具有所述膜的靶晶片的载具头(carrier head)在所述靶晶片的背面上施加所选定量的压力，从而使所述选定的力施加到所述膜上。所述抛光过程除去约选定量的薄膜材料，这为后续处理提供了相对光滑的薄膜表面。取决于是否要抛光掉N-面或Ga-面GaN，可以相应地使用具有合适的磨料粒度的浆料和抛光垫。例如，胶体状二氧化硅可以用于N-面，而次氯酸钠则可以用于Ga-面。
除却和/或除了抛光之外，还有许多其它其他表面制备选项用于制备所述GaN层的表面状态(一旦其从所述高质量单晶GaN本体基材转移至所述工件)。这种表面制备的目的是恢复可能由于植入或解理步骤而受损或受伤的所述转移的GaN层的晶体质量。
a.在具有或没有保护盖如二氧化硅或AlN的情况下在炉子中进行热退火。如果是所述退火温度和环境气体条件，则需要这种盖。
b.对于1atm氮气环境的GaN，所述GaN的分解温度能够低至800～900℃。如果使用覆盖层，则没有GaN晶体分解的退火温度能够显著更高。
c.等离子体干蚀刻以去除有限厚度的所述GaN表面从而去除受损表面区域并允许高质量的外延生长。
d.湿化学蚀刻以去除有限厚度的所述GaN表面从而去除受损表面区域并允许高质量外延生长。
e.在外延GaN生长之前，在MOCVD反应器中进行退火和蚀刻。这是一种除了这能够在MOCVD反应器中原位进行之外类似于以上a的技术。
如果随后的外延生长步骤产生足够质量的GaN晶体，则当然也有可能在没有预先表面制备的情况下使用所解理的GaN表面。正如本文和附图中所提及的，所述术语“抛光”可以是指某种表面处理，其可以或不可以包括抛光，这取决于所述具体的实施方式。
尽管以上描述是关于供体GaN本体材料，但可以使用其他材料。例如，所述供体能够是几乎任何能够制成以发光的单晶、多晶或甚至非晶型材料。另外，所述供体能够由III/V材料(例如，砷化镓)或IV族材料(例如，硅、碳化硅等)制成。所述多层基材可以包括GaN层基材，半导体基材上的各种夹层，以及许多其他类型的基材。另外，上述实施方式通常依据提供能量脉冲以启动受控解理操作而提供。所述脉冲能够被在所述基材的选定区域上扫描以启动受控解理操作的能量代替。能量还能够在所述基材的选定区域上扫描以维持或保持所述受控解理操作。能够使用各种替代、修改和变化。
总之，要关注至少以下落入具体实施方式范围内的变化。某些实施方式可以利用各种下覆基材(underlying substrate)和反射器/阻挡层/包封剂层(encapsulantlayer)，包括用于增强解理的背衬(backing)技术。根据一些实施方式，供体能够包括GaN、Si、SiC或其他半导体材料。在解理之后，所述材料可以进行抛光/制备用于进一步生长。
微-LED工艺序列
在Ga-面GaN层转移到具有中间结合层的靶基材上的实施方式中，所述基材能够进一步加工至终态以用于微-LED显示器制造。所述靶基材材料选项和整合层的可能性将在下面进一步解释。
再次参考c-平面Ga-面GaN作为利用图5A-图5E和图6A-图6C的层转移工艺序列制成的微-LED生长层的实施方式，以下现在描述了制造微-LED产品的替代配置和工艺选择。
对于许多配置，图5E和图6C的组件用作微-LED器件的MOCVD生长模板。图7A-图7D显示了微-LED器件制作序列，其中所述模板组件在图7A中显示为靶基材700，结合层701和层转移GaN层702。
在图7B中，使用例如，MOCVD反应器在GaN层701上生长LED二极管结构。层702是GaN的n-掺杂层(通常是硅掺杂的，但是其他掺杂剂如锗也是可能的)。缓冲层和其他工艺序列如高温氢气烘烤和回蚀都可以添加，但并未显示。然后沉积通常是多量子阱(MQW)结构(其构成实际的二极管结构并发射光)的活性层。这接着是p-GaN接触层，通常是镁掺杂的GaN。
为了电绝缘两个触点中的至少一个，实施光刻(lithography)步骤以选择性地蚀刻所述表面上的“通道(street)”705，可选地接着填充诸如氧化物的绝缘/钝化材料。例如，如果间距为13μm，一侧有10μm的有源微-LED器件706，则可以制造约600,000个器件/平方厘米。使用RGB子像素结构(每个RGB像素3个微-LED)，百万像素显示器将需要约5cm2的MOCVD处理区域。这种高像素密度具有成本效益，但也强调低缺陷、高质量GaN的重要性，以实现高生产产量。
图7C显示了穿过器件和所述下覆结合层701的分割蚀刻(singulation etch)。如果需要共同电接触，则所述蚀刻步骤能够停止于所述n-GaN层702处，从而允许共同接触(common contact)。还有可能交替进行图7B和图7C中的蚀刻和MOCVD生长步骤，从而在MOCVD生长步骤之前进行蚀刻和填充步骤。
如果限定所述微-LED器件，并且例如，还蚀刻所述起始GaN层702，则能够实现在MOCVD生长期间所述膜的应力松弛增强。当所述器件706小于约50μm时，在CTE失配基材(蓝宝石)上的所述GaN器件的岛型生长的有限元分析(FEA)表明应力累积显著更低。连续膜的缺失限制了剪切应力的累积。由于较大的CTE失配，这些技术能够允许使用先前不相容的基材。蓝宝石、硅、石英是进行微-LED结构的预-MOCVD蚀刻时将会具有更少的应力累积的基材的一些例子。图13和图14分别显示了在室温下转移并随后在石英和蓝宝石基材上1050℃生长的GaN膜上存在的以MPa计的GaN应力。显然，对于较小的器件尺寸，膜上存在的膜应力较低。对于50μm器件，注意到边缘处的应力减小，但对于低于约20μm的器件发生了显著的膜应力松弛，即使对于如石英的高CTE失配基材也是如此。
1.永久靶基材配置
永久基材配置被定义为其中所述各个微-LED不从所述MOCVD生长基材释放，因此所述微-LED器件间距变为所述显示器的最终像素间距的配置。对于许多直视应用，这些配置可能比下面详细描述的可释放分割的微-LED制造序列更昂贵。然而，在投影和小型高分辨率显示器应用中可能具有优势。
在这种基材上制作的所述微-LED器件与向下或向上引导的光(light directeddown or up)发射一起使用。图8A显示了具有向下光发射的微-LED结构的实施例，而图8B显示了具有向上光发射的微-LED结构的实施例。
参考图8A，向下光发射配置将涉及透明的且与MOCVD处理环境相容的靶基材800。能够使用蓝宝石或石英。整合的荧光体层能够整合到所述GaN生长模板中作为层801，接着是结合层802和所述层转移的GaN803，其在MOCVD生长过程之后将包括额外的n-GaN(层803的余量)、多量子阱层804和p-GaN层805。顶接触806能够由能够用作电接触815和向下引导发射光的反射器的金属制成。在所述MOCVD生长过程之后，能够使用铝、银和其他金属并在较低温度下沉积。功能性地隔离所述器件的蚀刻工艺816能够在所述MOCVD工艺之前或之后实施。在所述蚀刻工艺之后，也有可能填充所述沟槽和钝化所述器件侧壁。如果所述蚀刻过程816保持所述n-GaN层连续并可用作共同接触，则通过能够制成的共同接触而制成底部电接触。其他可能的接触方法包括在所述GaN模板内的所述n-GaN层之下整合电线的行和列。当然，能够应用其他可能的接触方法以能够将电流独立施加至单独的微-LED器件。所述整合的荧光体材料层801选自能够承受MOCVD温度环境而无有害影响的荧光体材料。硅酸盐荧光体是能够抵抗高温环境的潜在无机荧光体。可选的是，可以去除所述整合的荧光体，并能够在MOCVD工艺序列之前或之后将所述荧光体施加于靶基材800的底表面上。然后将光发射806向下引导通过所述透明靶基材。
参考图8B，向上发光配置可以使用具有良好热传导特性的靶基材807，因为该配置将可能用于中到高功率投影显示器应用。多晶氮化铝或硅能够满足该要求。MOCVD工艺相容的反射器层808能够整合到所述GaN生长模板中，接着是结合层809和层转移的GaN 810，在MOCVD生长工艺之后其将包括额外的n-GaN(层810的余量(balance))、多量子阱层811和p-GaN层812。顶接触813能够用透明导体如氧化铟锡(ITO)制成，然后是电接触815。在所述MOCVD过程之前或之后能够进行蚀刻过程816从而在功能上隔离这些器件。在所述蚀刻工艺之后，也有可能填充所述沟槽和钝化所述器件侧壁。对共同接触/反射器808制成底部电接触。一种MOCVD相容反射器/电接触材料是钼(Mo)。还能够添加额外的涂层从而增强所述GaN发射谱的反射。其他可能的接触方法包括在所述GaN模板内的所述n-GaN层之下整合电线的行和列以接触所隔离的反射器岛。当然，可以应用其他可能的接触方法从而能够将电流独立施加于单独的微-LED器件。在导体813上方添加荧光体材料814从而用于具有向上光发射817的微-LED配置。
例如，如果向上发光配置用作投影显示器，则微-LED器件的相对高电流注入操作将利用有效散热器(heat sink)818和导热层819从而将所述微-LED器件保持于安全的工作温度。
例如，具有10μm×30μm微-LED子像素器件区域、3μm沟槽宽度的100英寸1000尼特亮度的全HDTV(1920×1080分辨率)投影应用将具有约26cm2的源面积。假设在所述工作点处具有10％EQE和2.5V正向电压(forward voltage)，则每个微-LED将在约2.7A/cm2下工作，对于总显示功率127瓦或约5W/cm2则需要约8μA。对于具有良好导热特性的靶基材807，这是实用功率密度。
2.可释放的靶基材配置
对于许多直视显示器应用，重新分布于最终直视显示器支撑板上的分割微-LED器件能够提供成本和灵活性益处。尽管上面使用永久靶基材配置描述了100英寸投影显示器的成本有效实施例，但以这种方式将微-LED应用于直视面板可能是昂贵的。例如，13-英寸笔记本电脑直视显示器需要约470cm2的MOCVD区域。假设对于包括所述GaN模板的MOCVD微-LED工艺约2美元/cm2，则微-LED成本本身将超过900美元。该方法还是低效的，因为在1000尼特显示亮度下，所述微-LED器件将在非常低的电流注入水平(小于约0.002A/cm2)下工作。
如果具有重新分布所述微-LED器件的能力，则所述微-LED器件能够在更高的电流密度水平下工作并且允许优于1.0的面积比(像素的面积与微-LED器件的面积)。例如，如果相同的13英寸笔记本电脑屏幕直视显示器由10μm×10μm器件尺寸和3μm沟槽宽度的微-LED器件制成，则仅需要10.5cm2的MOCVD面积，成本约$22。在这个实施例中，所述微-LED像素将在1.4A/cm2和0.2W/cm2的电流注入水平下工作。在该实施例中，所述面积比为44，其等于使用永久靶基材和可释放靶基材配置之间的成本差异。
其他实施例如下列出(每个w/1000尼特亮度，10μm×10μm微-LED器件尺寸，3μm沟槽)：
对于三种HDTV分辨率显示器尺寸的不同显示尺寸，所述面积比和MOCVD面积之间的相互作用显示了该技术的成本效益。为了在相同的微-LED显示尺寸下获得相同的亮度，所述电流密度选自15-英寸笔记本电脑屏的0.18A/cm2到55-英寸电视尺寸显示器的2.46A/cm2之间。所述MOCVD微-LED器件的估算成本也证明了该技术的潜在益处。
正如本文所述的微-LED器件方法还能够提供功率降低优点，这对于电池供电的设备可能尤其重要。例如，上面的智能手机显示器实施例是由Apple Inc.，Cupertino，California制造的iPhone 7显示屏的形式因子(form factor)。如果在10％EQE和与625尼特显示亮度的LCD显示器规格相同的水平下工作，则相比于实际的iPhone 7显示屛公开的1.08W，所述微-LED显示器预期总功率为约175mW。这是超过6倍低于功率要求，在电池寿命方面和如果在直接阳光可读性的更高亮度水平下工作这提供显著的产品益处。
使用可释放的靶基材配置的制造工艺流程描述于图9和图10中。参考图9中的(A)，使用合适的基材901、结合层902(在该具体实施方式中的氧化物用于随后用作释放层)和层转移GaN 903制成了高质量的GaN MOCVD生长模板900。然后生长并蚀刻所述微-LED器件以如图9中的(B)所示变得可分割。该具体实施方式中的所述微-LED器件用于向下发光，并且所述顶部最终层将是p-GaN接触和光反射器，正如图8A中更全面的描述。然后，每个微型LED器件的顶部区域通过具有可释放结合层906的拾取板(pickup plate)905进行接触，如图9中的(C)所示。取决于所述应用，这种可释放结合层906的粘性能够使用电、热、紫外线或其他方法进行逆转。根据所述应用，也能够采用全局或可选择的释放方法。
在附接所述微-LED器件的顶表面之后，所述微-LED器件与靶基材907分离，如图9中的(D)所示。在这个使用由二氧化硅构成的结合层902的实施例中，基于氢氟酸(HF)的蚀刻剂能够有效地去除所述结合层902，同时所述微-LED器件保持附连至所述拾取板905。如果可以存在通过所述蚀刻剂与拾取板905和可释放结合层906的接触，则这些足以对所述蚀刻剂具有抵抗力直至分离过程完成。
图10显示了将所述微-LED器件安装于直视显示器背板上的最后步骤。参考图10中的(A)显示了通过在(A)中选择性地调节转移工具和拾取板之间的所述微-LED器件的粘性而将某些微-LED从所述拾取板1000拾取到转移工具1002上。微-LED如微-LED 1004被所述转移工具拾取，而其他微-LED如微-LED 1003则保留于所述拾取板上。实现这个选择过程的可能方法能够包括局部热脉冲以降低层1001的粘性和/或局部提高所述转移工具的粘性(即，局部静电等)。一旦选择所述微型LED，则它们能够以其中每个微型LED 1006随后以所述显示器的所需像素间距分离和接触的合适间距安装到直视显示器背板1005上。在该实施例中，所述微-LED反射器侧现在在所述显示器背板1005上向下并且将光向上引导。现在能够将RGB荧光体应用于每个微-LED进行下转换(down-conversion)(未显示)以产生所述像素的红色/绿色/蓝色色阶(color gamut)。
这个具体实施例使用了平板。但为了便于大规模生产，所述转移工具能够利用辊和连续移动和拾取步骤，如图10的(A)中所示，以允许充分利用规模生产方法。
为了提高产量，在每个子像素内能够安装多个微-LED器件。根据故障机理，能够采用不同的接触方法以降低制造成本并提高产量。例如，微型LED故障更可能表现为短路而不是开路。如果两个微-LED并排安装，则它们可以串联连接以使另一个短路时至少一个设备能够工作。在这个配置中能够采用通过电流驱动所述微-LED。可替代地，如果使用电压驱动方案，则可以使用镇流电阻器(ballast resistor)和平行微-LED连接。
尽管实施方式改进了GaN材料的质量并降低了缺陷密度，但作为驱动水平(电流或电压输入)的函数，输出光水平可以保持一些不均匀性。在子像素内连接多个微-LED器件以改进制造产量的情况下可以出现这种不均匀性。根据所使用的驱动器和微-LED冗余连接方案，各个子像素故障可以显示为比周围的子像素更暗或更亮。为了解决这个可能的问题并标准化所述像素集合的显示输入/输出函数，图11A-图11C描述了可以在制造期间使用的步骤。
图11A显示了根据一个实施方式利用微-LED的直视显示器。所述显示器1100包括采用可编程存储器1101驱动微-LED显示矩阵1102的显示控制器。
在所述制造过程期间，相机1103用于辐射计量地测量由于经由计算机1104馈送至所述显示器的可编程图案1105造成的每个微-LED像素的强度(参见图11B)。所述测量是响应于输入信号变化(每个子像素的灰度)映射出每个微-LED子像素1106的光输出。在作为均匀驱动输入的函数计算标准化所述显示器进行均匀光输出所需的反向响应函数(inverseresponse function)(如图11C中的参考标号1108所示)之后，采用所述线性化数据1107对显示控制器进行编程。这能够在所述制造过程期间作为一系列最终质量保证步骤之一完成。能够利用其他质量和产量方法，如使用图像捕获和处理从而测量每个像素区域中微-LED的存在并例如，在施加荧光体之前实施所述微-LED的临时(interim)功能测试。
以GaN作为LED材料描述了上述内容。尤其是在使用彩色(RGB)微-LED而不是诸如GaN的下转换UV LED时，能够使用其他材料。例如，层转移其他III-V材料从而制造彩色微-LED显示器是可能的。下面列出了一些可能的替代材料：
·红色LED：AlGaAs，GaAsP，AlGalnP
·绿色LED：GaP，AlGalnP，AlGaP
·蓝色LED：ZnSe，InGaN，SiC
起始MOCVD III-V和II-VI材料能够包括GaAs和GaP基材。一旦将这些层转移到靶基材上，所述MOCVD生长，分割并安装到它们相应的RGB子像素区域上将产生高质量的微-LED直视显示器。
条目1.一种方法，包括：
在供体基材上生长晶体半导体材料，所述材料的穿透位错密度(threadingdislocation density)(TDD)随厚度而下降；
将多个粒子植入到所述材料的暴露面中从而产生表面下解理区域(cleaveregion)；
将所述暴露的面结合到所述基材上；
施加能量以沿着所述解理面解理所述材料从而留下结合到所述基材上的层；和
处理所述层以引入到微发光二极管(LED)结构中。
条目2.如条目1中所述的方法，其中：
所述材料包括c-平面极性GaN；和
所述暴露面包括c-平面极性GaN的N-面。
条目3.如条目1所述的方法，其中：
所述材料包括c-平面极性GaN；和
所述暴露面包括c-平面极性GaN的Ga-面。
条目4.如条目1所述的方法，其中所述结合包括临时结合，并且所述基材包括操作基材(handle substrate)，所述方法进一步包括：
将该层永久地结合到靶基材上；和
从所述操作基材释放该层，其中处理该层包括将所述靶基材结合到微-LED结构中。
条目5.如条目4所述的方法，其中所述微发光二极管(LED)结构采用下转换材料产生彩色光。
条目6.如条目5所述的方法，其中所述下转换材料包括荧光体。
条目7.如条目6所述的方法，其中所述荧光体是所述靶基材内的整合层。
条目8.如条目1所述的方法，其中所述层的TDD为1×107cm-2或更低。
条目9.如条目1所述的方法，其中所述供体基材包括GaN、碳化硅、硅、蓝宝石和AlN中的至少之一作为具有暴露表面的外延生长种子层。
条目10.如条目9所述的方法，其中碳化硅是4H或6H多型体。
条目11.如条目9所述的方法，其中硅是单晶和(111)取向。
条目12.如条目9所述的方法，其中使用结合和解理过程施加所述外延生长种子层。
条目13.如条目12所述的方法，其中所述结合和解理过程包括受控解理层转移过程。
条目14.如条目12所述的方法，其中所述结合和解理过程包括全局施加热解理层转移过程。
条目15.如条目12所述的方法，其中使用可释放结合层结合所述外延生长种子层。
条目16.如条目15所述的方法，其中使用蚀刻剂释放所述可释放结合层。
条目17.如条目16所述的方法，其中所述蚀刻剂包括氢氟酸(HF)。
条目18.如条目16所述的方法，其中所述蚀刻停止层存在于所述可释放结合层的一侧或两侧上。
条目19.如条目18所述的方法，其中所述蚀刻停止层包括非晶硅。
条目20.如条目15所述的方法，其中所述可释放结合层包含二氧化硅。
条目21.如条目1所述的方法，其中所述供体基材包括多晶氮化铝。
条目22.如条目1所述的方法，其中所述晶体半导体材料包括GaN、GaAs、ZnSe、SiC、InP和GaP中的至少之一。
条目23.如条目1所述的方法，其中所述微发光二极管(LED)结构采用下转换材料产生彩色光。
条目24.如条目23所述的方法，其中所述下转换材料包括荧光体。
条目25.如条目24所述的方法，其中所述荧光体是所述基材内的整合层。
条目26.如条目1所述的方法，其中处理所述层包括去除所选区域中的所述层以限定多个单独的光学活性区域。
条目27.如条目26所述的方法，其中所述去除包括光刻过程。
条目28.如条目26所述的方法，其中所述去除包括施加能量束。
条目29.如条目26所述的方法，其中：
所述处理进一步包括MOCVD；和
在所述移除后实施所述MOCVD。
条目30.如条目1所述的方法，其中所述施加能量包括受控解理层转移过程。
条目31.如条目1所述的方法，其中所述施加能量包括全局施加热解理层转移过程。
条目32.如条目1所述的方法，其中所述植入是采用选自具有离子能量约20keV-750keV的氢或氦的粒子的离子植入步骤。
条目33.如条目1所述的方法，其中：
所述处理包括在所述植入之前实施的MOCVD；和
所述植入是采用选自离子能量约200keV-750keV的氢或氦的粒子的离子植入。
条目34.如条目1所述的方法，其中所述微发光二极管(LED)结构由引入用于至少2个微-LED像素的可编程查找表的显示控制器驱动。
条目35.如条目34所述的方法，其中用于输入用于每个微-LED的驱动函数的输出光使用相机测量并将其存储于计算机存储器中以产生第一转移函数。
条目36.如条目35所述的方法，其中计算机分析所述第一转移函数从而计算编程于所述显示控制器中以对输出光转移函数进行标准化和线性化的线性化表。
条目37.如条目36所述的方法，其中所述多个像素范围内的所得光均匀性处于约10％内。
条目38.如条目37所述的方法，其中所述多个像素范围内的所得光均匀性处于约5％内。
条目39.如条目38所述的方法，其中所述多个像素范围内的所得光均匀性处于约2％内。
条目40.如条目37所述的方法，其中所述基材选自石英、硅、多晶AlN和蓝宝石。
条目41.如条目1所述的方法，其中所述微发光二极管(LED)结构在没有下转换材料的情况下产生彩色光。
条目42.如条目1所述的方法，其中处理所述层包括：
形成由通道隔开的多个离散像素；和
将所述多个离散像素一起(en masse)转移到所述靶基材。
条目43.如条目42所述的方法，其中所述靶基材包括荧光体。
条目44.如条目1所述的方法，其中处理所述层包括：
形成由通道隔开的多个离散像素；和
选择性地将少于所述整体多个离散像素转移到靶基材。
条目45.如条目44所述的方法，其中所述选择性转移利用了转移工具。
条目46.如条目44所述的方法，其中所述选择性转移利用了释放层。
条目47.一种方法，包括：
在供体基材上生长晶体半导体材料，所述材料的穿透位错密度(TDD)随厚度而降低；
将所述暴露面结合到靶基材上；
释放所述材料以留下结合到具有第二暴露面的基材的厚度；和处理所述基材以引入到微发光二极管(LED)结构中。
条目48.如条目47所述的方法，其中：
所述材料包括c-平面极性GaN；
所述暴露面包括所述c-平面极性GaN的Ga-面；和
第二暴露面包括c-平面极性GaN的N-面。
条目49.一种方法，包括：
提供晶体半导体材料；
将多个粒子植入到所述材料的暴露面中以产生表面下解理区域；
将所述暴露面结合到基材；
施加能量以沿着所述解理面解理所述材料从而留下结合到所述基材的层；和
处理所述层从而结合到所述微发光二极管(LED)结构中。
条目50.如条目49所述的方法，其中所述晶体半导体材料包括GaN、GaAs、ZnSe、SiC、InP和GaP中的至少之一。
条目51.如条目50所述的方法，其中所述微发光二极管(LED)结构在无下转换材料的情况下产生彩色光。
条目52.如条目49所述的方法，其中处理所述层包括：
形成由通道隔开的多个离散像素；和
将所述多个离散像素一起转移到靶基材。
条目53.如条目52所述的方法，其中所述靶基材包括荧光体。
条目54.如条目49所述的方法，其中处理所述层包括：
形成由通道隔开的多个离散像素；和
选择性地将少于整体的多个离散像素转移至靶基材。
条目55.如条目54所述的方法，其中所述选择性转移利用了转移工具。
条目56.如条目54所述的方法，其中所述选择性转移利用了释放层。
某些实施方式可以进一步公开用于激光去除转移材料的保护层。保护层允许通过精确的局部施加激光而去除先前转移的材料，而不会对下覆操作基材造成损伤。根据一个实施方式，所述保护层包括覆在所述蓝宝石操作基材上的氧化硅，将高质量材料(例如，III/V族)转移至该操作基材上。通过图案化通道(例如，利用光刻技术)分离所述第IIII/V族材料的各个岛。随后从激光器施加能量通过所述光学透明操作基材并通过至少一部分所述保护层用于避免损坏所述下覆操作基材。这种方法允许选择性地释放高质量III/V材料的岛并转移至靶基材。以这种方式保护(相对昂贵的)操作基材免受损坏有利于其重复使用从而接收从供体层转移的其它高质量III/V族材料。某些实施方式可以特别适合于GaAs或GaN岛迁移期间保护蓝宝石操作基材以在靶上形成微发光二极管(μ-LED)像素。
一种方法可以是首先在高质量供体基材上，例如，利用外延生长技术形成材料层。然后，一部分所述生长的材料可以层转移到操作基材上以进一步处理。
这种进一步处理的实施例能够包括形成通道(例如，通过光刻法)从而限定与单独的像素或其组件对应的高质量生长材料的孤立岛。在所述操作基材上进一步处理材料的另一个实施例可以是将各个岛选择性地转移到靶基材从而引入光学器件中。然而，这种材料的进一步处理能够损坏所述可能很昂贵的操作基材。
因此，实施方式涉及使用保护层以激光去除转移的材料。所述保护层允许通过精确的局部施加激光去除先前转移的材料，而不会对下覆操作基材造成损坏。
在一个实施方式中，所述保护层包括覆于蓝宝石操作基材上的氧化硅，将高质量III/V族材料转移至所述操作基材上。所述III/V族材料的各个岛通过图案化通道(例如，利用光刻法)隔离，所述保护层可选地用作有效止挡物以避免损坏下覆操作基材。随后从激光器施加能量通过所述光学透明操作基材允许选择性地释放高质量III/V材料的岛并迁移到靶基材。
以这种方式保护(相对昂贵的)操作基材免受损坏有利于其重复使用以接收从供体层转移的其它高质量IIII/V族材料。某些实施方式可以特别适合于在GaAs或GaN岛迁移以在靶上形成微发光二极管(μ-LED)像素期间保护蓝宝石操作基材。
图15A-图15G显示了利用保护层的工艺流程的一个实施方式的简化横截面视图。具体而言，图15A显示了包含高质量III/V族材料(其通过干涉保护层(interveningprotective layer)1504结合到操作基材1502)的供体1500。
所述供体的高质量IIII/V族材料可以通过在模板和/或种子层上外延生长而生产，正如2016年8月2日提交的美国临时专利申请62/370,169，2016年8月22日提交的62/378,126和2016年11月11日提交的62/421,149中所述，其中出于所有目的，每个专利申请都通过引用以其整体结合于本文中。
在某些实施方式中，所述保护层可以包含氧化硅。这种氧化硅保护层可以以多种方式形成，包括但不限于，沉积，氧环境中等离子体暴露和旋涂玻璃(SOG)技术。
图15B显示了后续层转移步骤，其中高质量III/V族材料的层1506与供体分离并保持结合于所述保护层和操作基材。该层转移可以以各种方式完成，例如，利用粒子植入，然后进行至少描述于美国专利6,013,563中的受控解理过程，出于所有目的，该专利通过引用以其整体结合于本文中。其他层转移方法能够包括，但不限于，Soitec S.A.的SMART-CUTTM方法或Canon Inc.的ELTRANTM方法。
图15C显示了在所述层转移层1506上后续形成附加的高质量III/V族材料1508。同样，这种附加材料能够通过外延生长技术如金属有机化学气相沉积(MOCVD)或氢化物气相外延(HVPE)而形成。
图15D显示了在所述操作基材上对高质量III/V族材料的各个岛1510a、1510b、1510c的图案化。这可以通过形成分隔相邻岛的通道1512而实现。
具体实施方式可以通过光刻术形成所述通道。这种光刻方法可以包括图案化光致抗蚀剂(负或正)，然后曝光和显影。在由显影的抗蚀剂(负或正)揭示的区域中的蚀刻可以去除所述通道中的高质量III/V族材料。
重要的是，所述保护层1504的存在可以保护下覆操作基材在通道形成期间不会降解。也就是说，导致去除所述III/V族材料的蚀刻方法相对于所述保护层(例如，SiO2)可以是高度选择性的，但相对于下覆操作基材(例如，蓝宝石)却没有这样的选择性。
因此，在没有所述保护层的情况下，通过蚀刻以形成所述通道可能损坏所述操作基材。根据实施方式应用所述保护层可以用于避免对操作基材的这种损坏。
尽管未在图中显示，但在完成通道形成时，可以例如通过灰化(ashing)移除任何显影的光致抗蚀掩膜(photoresist mask)。所述保护层的存在还将会起到防止通过这种光刻掩模去除过程对所述操作基材的损坏的作用。
虽然以上作为一种蚀刻方法描述了通道形成，但这并非所需。替代实施方式能够采用其他类型的方法以形成通道。实施例能够包括，但不限于，涉及例如，通过烧蚀(ablation)、气化和/或分解而去除材料的减除法(subtractive process)。
图15E-图15G显示了各个岛从操作基材转移到靶基材1512的后续转移。具体而言，在图15E中，所述靶1513结合至承载所述各个岛的操作基材上。
在图15F中，所述具体岛1510a选择性地暴露于通过透明操作基材连通的光能1515。根据某些实施方式，所述光能可以采用激光束的形式精确地专门施加于有待转移到所述靶基材的III/V族材料岛的位置。
所施加的光能还穿过至少一部分所述保护层。在所述操作基材和所述III/V族材料之间的所述光能的吸收会导致该III/V族材料与所述操作基材分离。
在某些实施方式中，所述分离可以通过III/V族材料的限域分解(localizeddecomposition)1520而发生。在GaAs在超过约650℃的温度下变成Ga和As时可能发生这种分解的一个实施例。
其他热诱导物理(例如，相变)和/或化学转化可以构成选择性地将岛分离到靶基材的基础。
图15G显示了所产生的剥离(lift-off)步骤，其中移除所述靶基材1530，并将其与现在分离的岛1510a一起取出。其他岛1510b、1510c保持与所述操作基材结合，并可用于随后选择性地转移到靶基材。
实现这种选择性转移的一种方法是使所述靶基材的表面充分发粘。所述靶基材的粘性将经过选择从而高于在施加光能1515之后断开并脱离(lift)器件所需的释放强度，但低于在不施加光能1515的情况下所述器件的断裂强度。安装于所述靶基材上的静电卡盘(electrostatic chuck)也能够是一种提供(imbue)一定程度的粘性的有效方法。
按照刚才显示的方式，高质量的III/V族材料的各个岛可以选择性地从操作基材转移到靶基材，从而结合到光学器件(例如，离散的μ-LED像素)中。而且，这可以在不损坏所述操作基材的情况下完成，使其适用于随后的层转移步骤。
用于微-LED制造的大面积、成本有效且高质量III/V族生长层(例如，GaAs，GaN)的潜在益处是众多的。
通过各种实施方式实现的大基材尺寸模板可以允许成本有效地制造与大量制造投影和各种尺寸的直视显示器相容的高质量微-LED器件。
条目1A.一种方法，包括：
提供操作基材；
在所述操作基材和所述III/V族材料之间设置保护层；
将一层所述IIII/V族材料转移至所述保护层；
从所述层生长另外的III/V族材料；
通过该层和所述附加的III/V族材料图案化通道从而在所述操作基材上形成岛，所述图案化停止于所述保护层上；和
将岛从所述操作基材转移至转移基材。
条目2A.如条目1A中所述的方法，其中所述保护层包含氧化硅。
条目3A.如条目1A中所述的方法，其中所述操作基材包括蓝宝石。
条目4A.如条目1A中所述的方法，其中所述通道通过光刻技术图案化。
条目5A.如条目4A所述的方法，其中所述光刻技术包括蚀刻所述III/V族材料。
条目6A.如条目4A所述的方法，其中所述III/V族材料包括GaAs。
条目7A.如条目4A所述的方法，其中所述III/V族材料包括GaN。
条目8A.如条目4A所述的方法，其中转移所述岛包括施加光能穿过所述操作基材和至少一部分所述保护层。
条目9A.如条目8A所述的方法，其中所述光能包括激光束。
条目10A.如条目8A所述的方法，其中所述光能引起III/V族材料中的化学变化。
条目11A.如条目1A中所述的方法，其中转移所述III/V族材料层包括将粒子植入所述供体基材中，然后进行解理过程。
条目12A.如条目1A中所述的方法，其中所述设置包括将III/V族材料结合至带有所述保护层的操作基材。
条目13A.如条目1A中所述的方法，其中所述设置包括将带有所述保护层的III/V族材料结合至所述操作基材。
条目14A.如条目1A中所述的方法，其中所述设置包括将带有一部分所述保护层的III/V族材料结合至带有另一部分所述保护层的操作基材。
条目15A.一种装置，包括：
对入射光能基本透明的操作基材；
覆于所述操作基材上的保护层；和
覆于所述保护层上的层转移III/V族材料，所述III/V族材料响应所述入射光能而与所述操作基材分离。
条目16A.如条目15A所述的装置，其中所述操作基材包括蓝宝石。
条目17A.如条目15A所述的装置，其中所述保护层包括氧化硅。
条目18A.如条目15A所述的装置，其中所述层转移III/V族材料包括GaAs。
条目19A.如条目15A中所述的装置，其中所述层转移III/V族材料包括GaN。
虽然以上是所述具体实施方式的完整描述，但可以使用各种修改、替代构造和等同物。尽管已经使用所选择的步骤序列描述了上述内容，但可以使用所描述的步骤的任何要素的任何组合以及其他事物。另外，取决于所述实施方式，某些步骤可以进行组合和/或消除。此外，可以使用氦和氢离子或氘和氢离子的共植入代替氢的粒子，以允许根据替代实施方式采用修改的剂量和/或解理特性形成所述解理面。此外，所述粒子能够通过扩散过程而不是植入过程引入。当然，能够存在其他变化、修改和替代方案。因此，以上描述和举例说明不应该视为限制由所附权利要求限定的本发明的范围。

Claims (20)

1.一种方法，包括：
在供体基材上生长晶体半导体材料，所述材料的穿透位错密度(TDD)随厚度而下降；
将多种粒子植入到所述材料的暴露面中以产生表面下解理区域；
将所述暴露面结合到基材上；
施加能量以沿着解理面解理所述材料从而留下结合到所述基材上的层；和
处理所述层以结合到微发光二极管(LED)结构中。
2.根据权利要求1所述的方法，其中：
所述材料包括c-平面极性GaN；和
所述暴露面包括所述c-平面极性GaN的N面。
3.根据权利要求1所述的方法，其中：
所述材料包括c-平面极性GaN；和
所述暴露面包括所述c-平面极性GaN的Ga面。
4.根据权利要求1所述的方法，其中所述结合包括临时结合，并且所述基材包括操作基材，所述方法进一步包括：
将所述层永久结合到靶基材上；和
从所述操作基材释放所述层，其中处理所述层包括将所述靶基材结合到所述微-LED结构中。
5.根据权利要求4所述的方法，其中所述微发光二极管(LED)结构利用下转换材料产生彩色光。
6.根据权利要求1所述的方法，其中所述层的TDD为1×107cm-2或更低。
7.根据权利要求1所述的方法，其中所述供体基材包括GaN、碳化硅、硅、蓝宝石、和AlN中的至少一种作为具有暴露表面的外延生长种子层。
8.根据权利要求1所述的方法，其中所述供体基材包括多晶氮化铝。
9.根据权利要求1所述的方法，其中所述晶体半导体材料包括GaN、GaAs、ZnSe、SiC、InP、和GaP中的至少一种。
10.根据权利要求1所述的方法，其中所述微发光二极管(LED)结构利用下转换材料产生彩色光。
11.根据权利要求1所述的方法，其中处理所述层包括移除所选区域中的所述层以限定多个单独的光学活性区域。
12.根据权利要求11所述的方法，其中：
所述处理进一步包括MOCVD；和
在所述移除之后实施所述MOCVD。
13.根据权利要求1所述的方法，其中：
所述处理包括在所述植入之前进行的MOCVD；和
所述植入是利用选自具有离子能量约200keV～750keV的氢或氦的粒子的离子植入。
14.根据权利要求1所述的方法，其中处理所述层包括：
形成由通道隔开的多个离散像素；和
将所述多个离散像素一起转移到靶基材上。
15.根据权利要求1所述的方法，其中处理所述层包括：
形成由通道隔开的多个离散像素；和
选择性地将少于全部的所述多个离散像素转移到靶基材上。
16.一种方法，包括：
在供体基材上生长晶体半导体材料，所述材料的穿透位错密度(TDD)随厚度而下降；
将暴露面结合到靶基材上；
释放所述材料以留下结合到具有第二暴露面的基材的厚度；和
处理所述基材以结合到微发光二极管(LED)结构中。
17.根据权利要求16所述的方法，其中：
所述材料包括c-平面极性GaN；
所述暴露面包括所述c-平面极性GaN的Ga面；和
第二暴露面包括所述c-平面极性GaN的N面。
18.一种方法，包括：
提供晶体半导体材料；
将多种粒子植入到所述材料的暴露面中以产生表面下解理区域；
将所述暴露面结合到基材上；
施加能量以沿着解理面解理所述材料从而留下结合到所述基材上的层；和
处理所述层以结合到微发光二极管(LED)结构中。
19.根据权利要求18所述的方法，其中处理所述层包括：
形成由通道隔开的多个离散像素；和
将所述多个离散像素一起转移至靶基材上。
20.根据权利要求18所述的方法，其中处理所述层包括：
形成由通道隔开的多个离散像素；和
选择性地将少于全体的所述多个离散像素转移至靶基材上。
CN201780080595.8A 2016-11-11 2017-11-10 通过层转移制造微发光二极管(led) Pending CN110100306A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662421149P 2016-11-11 2016-11-11
US62/421,149 2016-11-11
US201662433189P 2016-12-12 2016-12-12
US62/433,189 2016-12-12
PCT/IB2017/057040 WO2018087704A2 (en) 2016-11-11 2017-11-10 Micro-light emitting diode (led) fabrication by layer transfer

Publications (1)

Publication Number Publication Date
CN110100306A true CN110100306A (zh) 2019-08-06

Family

ID=60388100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780080595.8A Pending CN110100306A (zh) 2016-11-11 2017-11-10 通过层转移制造微发光二极管(led)

Country Status (7)

Country Link
US (1) US20180138357A1 (zh)
EP (1) EP3539153A2 (zh)
JP (1) JP2020513681A (zh)
KR (1) KR20190082885A (zh)
CN (1) CN110100306A (zh)
TW (1) TW201836168A (zh)
WO (1) WO2018087704A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021097734A1 (zh) * 2019-11-21 2021-05-27 重庆康佳光电技术研究院有限公司 一种led晶粒转移方法
WO2022032588A1 (zh) * 2020-08-13 2022-02-17 苏州晶湛半导体有限公司 N面极性GaN基器件及其复合衬底、复合衬底的制作方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998352B2 (en) 2016-11-25 2021-05-04 Vuereal Inc. Integration of microdevices into system substrate
US10978530B2 (en) 2016-11-25 2021-04-13 Vuereal Inc. Integration of microdevices into system substrate
US10916523B2 (en) 2016-11-25 2021-02-09 Vuereal Inc. Microdevice transfer setup and integration of micro-devices into system substrate
DE102017010284A1 (de) * 2017-11-07 2019-05-09 Siltectra Gmbh Verfahren zum Dünnen von mit Bauteilen versehenen Festkörperschichten
TWI661533B (zh) * 2017-06-07 2019-06-01 台灣愛司帝科技股份有限公司 晶片安裝系統以及晶片安裝方法
TWI624821B (zh) * 2017-09-07 2018-05-21 錼創科技股份有限公司 微型發光二極體顯示面板及其驅動方法
JP6915591B2 (ja) * 2018-06-13 2021-08-04 信越化学工業株式会社 ＧａＮ積層基板の製造方法
KR102560919B1 (ko) * 2018-08-06 2023-07-31 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR102652723B1 (ko) * 2018-11-20 2024-04-01 삼성전자주식회사 마이크로 led 전사 장치 및 이를 이용한 마이크로 led 전사 방법
CN109661163B (zh) * 2018-12-20 2019-08-13 广东工业大学 一种温控粘附式Micro-LED巨量转移方法
KR102001791B1 (ko) * 2018-12-26 2019-07-18 한양대학교 산학협력단 이온 주입을 이용한 질화갈륨 기판 제조 방법
US11228158B2 (en) * 2019-05-14 2022-01-18 Kyocera Sld Laser, Inc. Manufacturable laser diodes on a large area gallium and nitrogen containing substrate
US10903623B2 (en) 2019-05-14 2021-01-26 Soraa Laser Diode, Inc. Method and structure for manufacturable large area gallium and nitrogen containing substrate
KR20200135069A (ko) * 2019-05-24 2020-12-02 (주)포인트엔지니어링 마이크로 led 디스플레이 제작 방법 및 이를 이용한 마이크로 led 디스플레이
US11302561B2 (en) 2019-11-12 2022-04-12 Palo Alto Research Center Incorporated Transfer elements that selectably hold and release objects based on changes in stiffness
US10886328B1 (en) 2019-12-02 2021-01-05 International Business Machines Corporation Monolithically integrated GaN light-emitting diode with silicon transistor for displays
US11348905B2 (en) * 2020-03-02 2022-05-31 Palo Alto Research Center Incorporated Method and system for assembly of micro-LEDs onto a substrate
JP7368336B2 (ja) * 2020-09-30 2023-10-24 信越半導体株式会社 紫外線発光素子用金属貼り合わせ基板の製造方法、及び紫外線発光素子の製造方法
US20220139709A1 (en) * 2020-11-05 2022-05-05 International Business Machines Corporation Confined gallium nitride epitaxial layers
CN114695046A (zh) * 2020-12-29 2022-07-01 中微半导体设备(上海)股份有限公司 一种等离子体处理装置和处理方法
TWI835481B (zh) * 2022-12-23 2024-03-11 友達光電股份有限公司 微型發光二極體置換設備及方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6146979A (en) 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US7535089B2 (en) * 2005-11-01 2009-05-19 Massachusetts Institute Of Technology Monolithically integrated light emitting devices
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
EP2002484A4 (en) 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
JP2008053703A (ja) * 2006-07-28 2008-03-06 Kanagawa Acad Of Sci & Technol ＡｌＮ層およびＡｌＧａＮ層並びにそれらの製造方法
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8124499B2 (en) 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
US20080128641A1 (en) 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
US7910458B2 (en) 2007-01-29 2011-03-22 Silicon Genesis Corporation Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
US20090206275A1 (en) 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
KR101233105B1 (ko) * 2008-08-27 2013-02-15 소이텍 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
US8679942B2 (en) * 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
CN102741999B (zh) * 2009-11-18 2015-07-15 Soitec公司 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件
EP2511942A1 (en) * 2009-12-11 2012-10-17 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device, and semiconductor device
JP6068165B2 (ja) * 2013-01-29 2017-01-25 スタンレー電気株式会社 半導体光学装置、および半導体光学装置の製造方法
US9966511B2 (en) * 2013-04-25 2018-05-08 Koninklijke Philips N.V. Light emitting diode component
US20170260651A1 (en) * 2014-11-24 2017-09-14 Innosys, Inc. Gallium Nitride Growth on Silicon
WO2016106231A1 (en) * 2014-12-22 2016-06-30 Sunedison Semiconductor Limited Manufacture of group iiia-nitride layers on semiconductor on insulator structures
EP3311422A4 (en) 2015-06-19 2019-06-12 Qmat, Inc. PROCESS FOR LAYER AND SEPARATION TRANSFER

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021097734A1 (zh) * 2019-11-21 2021-05-27 重庆康佳光电技术研究院有限公司 一种led晶粒转移方法
WO2022032588A1 (zh) * 2020-08-13 2022-02-17 苏州晶湛半导体有限公司 N面极性GaN基器件及其复合衬底、复合衬底的制作方法

Also Published As

Publication number Publication date
JP2020513681A (ja) 2020-05-14
US20180138357A1 (en) 2018-05-17
WO2018087704A2 (en) 2018-05-17
TW201836168A (zh) 2018-10-01
WO2018087704A3 (en) 2018-07-26
EP3539153A2 (en) 2019-09-18
KR20190082885A (ko) 2019-07-10

Similar Documents

Publication Publication Date Title
CN110100306A (zh) 通过层转移制造微发光二极管(led)
US9705038B2 (en) Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
CN109790642A (zh) 使用气相或液相外延用于GaN增厚的种子晶片
EP2151852A1 (en) Relaxation and transfer of strained layers
CN105051919A (zh) 用于形成光电器件的技术
JP5916625B2 (ja) 光抽出構造を含む半導体発光装置及び方法
JP2007001857A (ja) 窒化物系化合物層の製造方法、窒化物系化合物基板の製造方法、並びに垂直構造窒化物系半導体発光素子の製造方法
US9331236B2 (en) Engineered substrates having epitaxial formation structures with enhanced shear strength and associated systems and methods
US20090101924A1 (en) Gallium nitride semiconductor device on SOI and process for making same
TW201133597A (en) Semiconductor device and manufacturing method thereof
CN100447948C (zh) 氮化物半导体外延层的生长方法
US10910258B2 (en) Engineered substrate structure and method of manufacture
CN102439695A (zh) 应变材料层的松弛和转移
WO2019217976A2 (en) Patterning on layer transferred templates
JP2005112713A (ja) 窒化ガリウム系単結晶基板の製造方法
US11081521B2 (en) Process for manufacturing a plurality of crystalline semiconductor islands having a variety of lattice parameters
US11171256B2 (en) Process for manufacturing a plurality of crystalline semiconductor islands having a variety of lattice parameters
KR101709431B1 (ko) 반도체 발광 소자의 제조 방법, 및 반도체 발광 소자
US20210210653A1 (en) Growth substrate for forming optoelectronic devices, method for manufacturing such a substrate, and use of the substrate, in particular in the field of micro-display screens
KR20130112903A (ko) 기판 상에 성장된 iii-질화물층
JP2006024910A (ja) 表面処理方法及び表面処理装置
CN102610705A (zh) 氮化镓基板的制作方法
Kou Cleave Engineered Layer Transfer for III-V Devices via Electrochemical Etched Porous Indium Phosphide
Miskys New Substrates for Epitaxy of Group III Nitride Semiconductors: Challenges and Potential
KR20140060688A (ko) 박막 접합 기판 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190806

WD01 Invention patent application deemed withdrawn after publication