JP7368336B2 - 紫外線発光素子用金属貼り合わせ基板の製造方法、及び紫外線発光素子の製造方法 - Google Patents

紫外線発光素子用金属貼り合わせ基板の製造方法、及び紫外線発光素子の製造方法 Download PDF

Info

Publication number
JP7368336B2
JP7368336B2 JP2020164279A JP2020164279A JP7368336B2 JP 7368336 B2 JP7368336 B2 JP 7368336B2 JP 2020164279 A JP2020164279 A JP 2020164279A JP 2020164279 A JP2020164279 A JP 2020164279A JP 7368336 B2 JP7368336 B2 JP 7368336B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
ultraviolet light
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020164279A
Other languages
English (en)
Other versions
JP2022056492A (ja
JP2022056492A5 (ja
Inventor
雅人 山田
順也 石崎
慶太郎 土屋
芳宏 久保田
実 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2020164279A priority Critical patent/JP7368336B2/ja
Application filed by Shin Etsu Chemical Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to US18/028,581 priority patent/US20230343890A1/en
Priority to CN202180066639.8A priority patent/CN116249803A/zh
Priority to EP21875002.4A priority patent/EP4223912A1/en
Priority to PCT/JP2021/031380 priority patent/WO2022070699A1/ja
Priority to TW110132772A priority patent/TW202231946A/zh
Publication of JP2022056492A publication Critical patent/JP2022056492A/ja
Publication of JP2022056492A5 publication Critical patent/JP2022056492A5/ja
Application granted granted Critical
Publication of JP7368336B2 publication Critical patent/JP7368336B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ基板の製造方法、紫外線発光素子の製造方法、及び紫外線発光素子アレイの製造方法に関するものである。
窒化物系半導体材料を活用した深紫外線用発光ダイオードは殺菌用光源として水銀レス、長寿命、コンパクト化、軽量化、省エネ等の観点から近年、市場拡大が期待されている。しかしながら、これらの深紫外線用発光ダイオード用エピタキシャル層は、サファイア基板やＡｌＮ基板を下地基板としてハイドライド気相成長（ＨＶＰＥ）法でＡｌＮ層を成長させている（特許文献１）。格子定数の異なるサファイヤやＳｉＣといった格子定数の異なる材料基板上に形成されている場合、格子ミスマッチによる欠陥が発生し、内部量子効率を落としエネルギー変換効率が低下する傾向にある。また、２５０ｎｍより短波長の場合、その影響がさらに著しくなる。また、格子定数の比較的近いＧａＮ単結晶自立基板はそのバンドギャップから光吸収基板となり外部量子効率を低下させる。ＡｌＮ単結晶自立基板は非常に高品質なエピタキシャル用の基板として有望であるが製造が難しく、非常に高価な材料である。
その為、高出力、高効率の殺菌用深紫外発光ダイオードの普及に問題があった。
特許第６０４２５４５号
本発明は上記事情に鑑みなされたもので、高品質な深紫外線領域（ＵＶＣ：２００～２５０ｎｍ）の発光素子を従来よりも安価に製造することができる紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ用基板の製造方法、紫外線発光素子の製造方法、及び紫外線発光素子アレイの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、耐熱性の第一支持基板と、
該第一支持基板の少なくとも上面に設けられた、厚み０．５～３μｍの平坦化層と、
該平坦化層の上面に貼り合わせにより接合された、厚み０．１～１．５μｍのＩＩＩ族窒化物単結晶の種結晶層と、
該種結晶層上に、少なくとも、ＡｌｘＧａ１－ｘＮ（０．５＜ｘ≦１）を主成分とする第一導電型クラッド層と、ＡｌＧａＮ系活性層と、ＡｌｙＧａ１－ｙＮ（０．５＜ｙ≦１）を主成分とする第二導電型クラッド層が順に積層成長されたエピタキシャル層を有するものであることを特徴とする紫外線発光素子用エピタキシャルウェーハを提供する。
このような紫外線発光素子用エピタキシャルウェーハであれば、上記のような、耐熱性の第一支持基板、厚み０．５～３μｍの平坦化層、貼り合わせにより接合された厚み０．１～１．５μｍのＩＩＩ族窒化物単結晶の種結晶層を有し、その上に上記エピタキシャル層が積層成長されているので、簡単な構造で、反りや格子ミスマッチによる欠陥の発生のない高品質な紫外線発光素子を製造できるエピタキシャルウェーハを提供することができる。また高価な上記種結晶層を極めて薄くすることができるため、極めて安価に製造することができる。
また、前記第一支持基板が、セラミックスコア層と該セラミックスコア層を封入する不純物封入層とで構成されており、
前記不純物封入層は、ＳｉＯｘＮｙ（ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表されるものとすることができる。
このようなものであれば、より確実に結晶欠陥の抑制された高品質の紫外線発光素子を製造可能なものとなる。
また、前記セラミックスコア層は、多結晶ＡｌＮセラミックスが主成分であるものとすることができる。
このようなものであれば、耐熱性や安定性に優れ、大口径サイズのものを安価に入手することができるので好ましい。
また、前記平坦化層が、ＳｉＯ２、酸窒化珪素（ＳｉｘＯｙＮｚ）、Ｓｉ、およびＡｌＡｓのうち少なくとも１種類の材料からなるものとすることができる。
このようなものであれば、平坦化時の研削や研磨が容易で、かつ、第一支持基板を分離するための犠牲層になり易いので好ましい。
また、前記種結晶層が、ＡｌｘＧａ１－ｘＮ（０．５＜Ｘ≦１）の単結晶であるものとすることができる。
このようなものであれば、その上にエピタキシャル成長させる層の組成と一致させることができるので好ましい。
また、前記ＡｌＧａＮ系活性層がＭＱＷ構造で形成されており、Ａｌ、Ｇａ、Ｎ以外の構成元素としてＩｎが存在しており、該Ｉｎの割合が１％未満であるものとすることができる。
このようなものであれば、より効率良く発光させることができるので好ましい。
また、前記ＡｌＧａＮ系活性層は、２５℃、０．２Ａ／ｍｍ２の電流注入時に発光するスペクトルのピーク波長λｐが２３５ｎｍより短波長のものとすることができる。
このようなものであれば、深紫外線領域の光をより確実に得ることができる。
また、前記種結晶層のバンドギャップが前記ＡｌＧａＮ系活性層のバンドギャップよりも大きいものとすることができる。
このようなものであれば、より効率良く光を取り出すことができるため好ましい。
また、前記種結晶層は、エピタキシャル成長面がＣ面であるものとすることができる。
このようなものであれば、より効率良く発光させることができるので好ましい。
また本発明は、上記の紫外線発光素子用エピタキシャルウェーハを用意し、
前記エピタキシャル層の一部を前記第二導電型クラッド層側から少なくとも前記ＡｌＧａＮ系活性層まで除去して前記第一導電型クラッド層を部分的に露出させ、
該部分的に露出した第一導電型クラッド層上と、除去せずに残された前記第二導電型クラッド層上とにそれぞれオーミック電極を配し、
前記第一支持基板上にある前記平坦化層を除去することにより、前記種結晶層と該種結晶層上に残されたエピタキシャル層を前記第一支持基板から分離して、紫外線発光素子を製造することを特徴とする紫外線発光素子の製造方法を提供する。
このような紫外線発光素子の製造方法であれば、簡単な構造で、反りや格子ミスマッチによる欠陥が発生のない高品質な紫外線発光素子を製造できる。また、高価な種結晶層を極めて薄くすることができるため、極めて安価に製造することができる。
また本発明は、上記の紫外線発光素子の製造方法により製造した紫外線発光素子を複数個結合し、紫外線発光素子アレイを製造することを特徴とする紫外線発光素子アレイの製造方法を提供する。
このような紫外線発光素子アレイの製造方法であれば、極めて高品質で安価な紫外線発光素子アレイを製造することができる。
また本発明は、上記の紫外線発光素子用エピタキシャルウェーハを用意し、
前記エピタキシャル層の前記第二導電型クラッド層側を仮支持基板と仮接合し、
前記第一支持基板上にある前記平坦化層を除去することにより、前記種結晶層と該種結晶層上の前記エピタキシャル層および前記仮支持基板を前記第一支持基板から分離し、
前記種結晶層の前記エピタキシャル層とは反対側に反射金属層を形成し、該反射金属層を、導電性を有する第二支持基板と金属接合で貼り合わせた後、
前記第二支持基板、前記反射金属層、前記種結晶層および前記エピタキシャル層を含む構造体を前記仮支持基板から分離して、紫外線発光素子用金属貼り合わせ基板を製造することを特徴とする紫外線発光素子用金属貼り合わせ基板の製造方法を提供する。
このような紫外線発光素子用金属貼り合わせ基板の製造方法であれば、簡単な構造で、反りや格子ミスマッチによる欠陥の発生のない高品質な紫外線発光素子用金属貼り合わせ基板を製造できる。
また、前記第二支持基板を、Ｓｉ、Ｇｅ、ＧａＡｓの単結晶、Ｃｕ、Ａｌの金属、およびカーボンのうちのいずれか、又はそれらを複合した材料とすることができる。
このようにすれば、より簡便に紫外線発光素子用金属貼り合わせ基板を製造することができる。
また、前記反射金属層と前記第二支持基板を金属接合で貼り合わせるとき、少なくともＡｕを使用することができる。
Ａｕは金属接合でよく用いられる材料であるため好ましい。
また、前記反射金属層を、Ａｌとすることができる。
Ａｌは発光素子において反射金属としてよく用いられる材料であるため好ましい。
また本発明は、上記の紫外線発光素子用金属貼り合わせ基板の製造方法により製造した紫外線発光素子用金属貼り合わせ基板を用意し、
前記エピタキシャル層の一部を前記第二導電型クラッド層側から少なくとも前記ＡｌＧａＮ系活性層まで除去して前記第一導電型クラッド層を部分的に露出させ、
該部分的に露出した第一導電型クラッド層上と、除去せずに残された前記第二導電型クラッド層上とにそれぞれオーミック電極を配して、紫外線発光素子を製造することを特徴とする紫外線発光素子の製造方法を提供する。
または、上記の紫外線発光素子用金属貼り合わせ基板の製造方法により製造した紫外線発光素子用金属貼り合わせ基板を用意し、
前記エピタキシャル層上と、前記第二支持基板の前記エピタキシャル層とは反対側とにそれぞれオーミック電極を配して、紫外線発光素子を製造することを特徴とする紫外線発光素子の製造方法を提供する。
これらのような製造方法であれば、簡単な構造で、反りや格子ミスマッチによる欠陥の発生のない高品質な紫外線発光素子を製造できる。また高価な種結晶層を極めて薄くすることができるため、極めて安価に製造することができる。
以上のように、本発明の紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ基板の製造方法、紫外線発光素子の製造方法であれば、簡単な構造で、反りや格子ミスマッチによる欠陥の発生のない高品質な紫外線発光素子、或いはそれを製造できるエピタキシャルウェーハを提供することができる。また高価な上記種結晶層を極めて薄くすることができるため、極めて安価に製造することができる。
また、本発明の紫外線発光素子アレイの製造方法であれば、極めて高品質で安価な紫外線発光素子アレイを製造することができる。
本発明の紫外線発光素子用エピタキシャルウェーハの一例を示す概略図である。 紫外発光素子層の構成の一例を示す概略図である。 比較例の深紫外線領域の発行ダイオード用エピタキシャルウェーハの一例を示す。 本発明の紫外線発光素子の製造方法における、ＰＲパターン形成工程の一例を示す概略図である。 素子分離予定領域形成工程の一例を示す概略図である。 ＰＲパターン形成工程の一例を示す概略図である。 ＩＣＰ処理によるパターン化工程の一例を示す概略図である。 ｎ側電極形成工程の一例を示す概略図である。 ｐ側電極形成工程の一例を示す概略図である。 第一支持基板分離工程の一例を示す概略図である。 本発明の紫外線発光素子用金属貼り合わせ基板の製造方法における、仮接合工程の一例を示す概略図である。 第一支持基板分離工程の一例を示す概略図である。 反射金属層等形成工程の一例を示す概略図である。 永久接合基板用意工程の一例を示す概略図である。 金属接合工程の一例を示す概略図である。 仮支持基板分離工程の一例を示す概略図である。 本発明の紫外線発光素子の別の製造方法における、ＩＣＰ処理によるパターン化工程の一例を示す概略図である。 ＩＣＰ処理によるパターン化工程の一例を示す概略図である。 ｎ側電極形成工程の一例を示す概略図である。 ｐ側電極形成工程の一例を示す概略図である。 本発明の紫外線発光素子用金属貼り合わせ基板の製造方法における、仮接合工程の一例を示す概略図である。 第一支持基板分離工程の一例を示す概略図である。 反射金属層等形成工程の一例を示す概略図である。 永久接合基板用意工程の一例を示す概略図である。 金属接合工程の一例を示す概略図である。 仮支持基板分離工程の一例を示す概略図である。 本発明の紫外線発光素子の別の製造方法における、ＩＣＰ処理によるパターン化工程の一例を示す概略図である。 ｐ側電極形成工程の一例を示す概略図である。 下部電極形成工程の一例を示す概略図である。 金属膜除去工程の一例を示す概略図である。 個別素子分離工程の一例を示す概略図である。
＜第一の実施形態＞
最初に、本発明の第一の実施形態に係る紫外線発光素子用エピタキシャルウェーハ、及び紫外線発光素子の製造方法について説明する。
上述のように、深紫外線領域（ＵＶＣ：２００～２５０ｎｍ）の発光ダイオード用に好適な、安価で高品質なエピタキシャルウェーハが求められていた。
本発明者らは、鋭意検討を重ねた結果、耐熱性の第一支持基板と、該第一支持基板の少なくとも上面に設けられた、厚み０．５～３μｍの平坦化層と、該平坦化層の上面に貼り合わせにより接合された、厚み０．１～１．５μｍのＩＩＩ族窒化物単結晶の種結晶層と、該種結晶層上に、少なくとも、ＡｌｘＧａ１－ｘＮ（０．５＜ｘ≦１）を主成分とする第一導電型クラッド層と、ＡｌＧａＮ系活性層と、ＡｌｙＧａ１－ｙＮ（０．５＜ｙ≦１）を主成分とする第二導電型クラッド層が順に積層成長されたエピタキシャル層を有する紫外線発光素子用エピタキシャルウェーハにより、安価で高品質なエピタキシャルウェーハを提供することができることを見出し、この発明を完成させた。
以下、図面を参照して説明する。
図１に示す本発明の紫外線発光素子用エピタキシャルウェーハ１００は、貼り合わせによって作製された基板（貼り合わせ基板）１と窒化物半導体からなる紫外発光素子層２を有する。貼り合わせ基板１は、耐熱性支持基板（第一支持基板）３に、少なくとも上面に厚み０．５～３μｍの平坦化層７が設けられ、さらに厚み０．１～１．５μｍのＩＩＩ族窒化物単結晶が種結晶層４として貼り合わせて作製される。
耐熱性支持基板３は、セラミックスコア層５と前記セラミックスコア層を封入する不純物封入層６とで構成され、不純物封入層６は、例えばＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表されるものである。このようなものであれば、セラミックスコア層５のセラミックス材料に起因する物質が耐熱性支持基板３の外部に漏出するのを防ぐことができる。
セラミックスコア層５は、例えば、ＡｌＮを主成分とするセラミックスで作製される。耐熱性や安定性、入手し易さの点で優れている。
平坦化層は耐熱性支持基板３の片面（上面）のみでも良いし、両面に形成しても良い。上記厚みであれば、耐熱性支持基板などに起因する種々のボイドや凹凸を埋め、種結晶が転写するために十分な平滑性が得られるし、反りも発生しにくい。例えば、ＳｉＯ２、酸窒化珪素（ＳｉｘＯｙＮｚ）、Ｓｉ、およびＡｌＡｓのうち少なくとも１種類の材料からなるものとすることができる。平滑時の研削や研磨が容易だし、後に耐熱性支持基板３を分離するための犠牲層になり易いので好ましい。
貼り合わせ基板１は、例えば本願出願人が先に行った出願（特願２０２０－１００５２８）に示されている工程で、平坦化層７が形成された耐熱性支持基板３と種結晶層４を貼り合わせて作製することができるが、上記出願に記載の方法に限定されない。
また種結晶層４の厚みを上記数値範囲とすることで高品質なものとすることができる。材質としては、その上にエピタキシャル成長させる膜（紫外発光素子層２）を考慮すると、特には、ＡｌｘＧａ１－ｘＮ（０．５＜Ｘ≦１）の単結晶とすることが好ましい。
さらには、種結晶層４のバンドギャップが、後述するＡｌＧａＮ系活性層のバンドギャップよりも大きいのが好ましい。より効率良く光を取り出すことができるためである。また、より効率良く発光させるため、種結晶層４は、エピタキシャル成長面がＣ面であるのが好ましい。
貼り合わせ基板１に紫外発光素子層２を気相成長させる。紫外発光素子層の概略を図２に示す。以下に、紫外発光素子層２の構成について詳細に記述する。
貼り合わせ基板１上に第一導電型クラッド層８（ＡｌｘＧａ１－ｘＮ（０．５＜ｘ≦１）を主成分）を形成する。第一導電型クラッド層８はＡｌＧａＮ系活性層９へ電子を供給するために形成され、特に膜厚は限定されないが、例えば１．０～５．６μｍとすることができる。一例として２．５μｍとすることができる。
ＡｌＧａＮ系活性層９は、量子井戸構造を有しており、障壁層１０と井戸層１１が交互に積層されている。なお、例えば、Ａｌ、Ｇａ、Ｎ以外の構成元素としてＩｎが存在しており、該Ｉｎの割合が１％未満のものとすることができ、より効率良く発光させることができるので好ましい。また、ＡｌＧａＮ系活性層は、２５℃、０．２Ａ／ｍｍ２の電流注入時に発光するスペクトルのピーク波長λｐが２３５ｎｍより短波長のものとすることができ、このようなものであれば深紫外線領域の光をより確実に得ることができる。ＡｌＧａＮ系活性層９の膜厚としては、例えば０．２～０．６μｍとすることができる。
第二導電型クラッド層１２（ＡｌｙＧａ１－ｙＮ（０．５＜ｙ≦１）を主成分）は、ＡｌＧａＮ系活性層９へ正孔を供給するために形成される。第二導電型クラッド層１２の膜厚としては、例えば０．５～２．５μｍとすることができる。
電極との接触抵抗を低減するため、ｐ型ＧａＮコンタクト層１３を形成する。ｐ型ＧａＮコンタクト層１３の膜厚としては、例えば０．０５～０．３μｍとすることができる。
なお、上記の第一導電型クラッド層８～ｐ型コンタクト層１３を、以下ではエピタキシャル層２２と言うことがある。
以下に、本実施形態の深紫外線領域の発光ダイオード用に好適なエピタキシャル層の製造方法を示す。
［１］反応炉への導入
貼り合わせ基板１をＭＯＶＰＥ装置の反応炉内に導入する。貼り合わせ基板１を反応炉に導入する前に、薬品によりクリーニングを行う。貼り合わせ基板１を反応炉内に導入後、窒素などの高純度不活性ガスで炉内を満たして、炉内のガスを排気する。
［２］貼り合わせ基板表面を炉内でクリーニングする工程
貼り合わせ基板１を反応炉内で加熱して、基板の表面をクリーニングする。クリーニングを行う温度は、貼り合わせ基板表面の温度で１０００℃から１２００℃の間で決めることができるが、特に１０５０℃でクリーニングを行うことで清浄な表面を得ることができる。
クリーニングは、炉内の圧力が減圧された後に実施し、炉内圧力は２００ｍｂａｒから３０ｍｂａｒの間で決めることができる。炉内には、水素あるいは窒素を供給した状態で例えば１０分間クリーニングを行う。
［３］第一導電型クラッド層８を成長する工程
この工程は、貼り合わせ基板１上に第一導電型クラッド層８を成長する工程である。
この工程では、反応炉内を規定の炉内圧力、基板温度に保持した後、原料のＴＭＡｌ，ＴＭＧａ，ＮＨ３，およびｎ型導電性にするための不純物ガスを、炉内に供給して第一導電型クラッド層８を成長する。第一導電型クラッド層８は、ＡｌｘＧａ１－ｘＮ（０．５＜ｘ≦１）で表される組成で自由に作製することができるが、一例としてＡｌ０．９５Ｇａ０．０５Ｎと設計した。組成を変えて複数層形成されてもよい。
この工程の炉内圧力は例えば７５ｍｂａｒ，基板温度は１１００℃とすることができる。所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ，ＴＭＧａの流量を設定する。
ｎ型導電性にするための不純物ガスは、モノシラン（ＳｉＨ４）を用いることができる。また、原料ガスを輸送するためのキャリアガスは、水素とすることができる。不純物ガスとして、テトラエチルシランを用いても良い。
［４］ＡｌＧａＮ系活性層９を成長する工程
この工程は、第一導電型クラッド層８の上にＡｌＧａＮ系活性層９を成長する工程である。この工程では、反応炉内を規定の炉内圧力、基板温度に保持した後、原料のＴＭＡｌ，ＴＭＧａ，ＮＨ３を炉内に供給してＡｌＧａＮ系活性層９を成長する。ＡｌＧａＮ系活性層９は、一例として障壁層１０：Ａｌ０．７５Ｇａ０．２５Ｎ，井戸層１１：Ａｌ０．６Ｇａ０．４Ｎを交互に積層したものとすることができる。また、この工程の炉内圧力は例えば７５ｍｂａｒ，基板温度は１１００℃とすることができる。各層で所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ，ＴＭＧａの流量を設定する。
［５］第二導電型クラッド層１２を成長する工程
この工程は、ＡｌＧａＮ系活性層９の上に第二導電型クラッド層１２を成長する工程である。この工程では、反応炉内を規定の炉内圧力、基板温度に保持した後、原料のＴＭＡｌ，ＴＭＧａ，ＮＨ３，およびｐ型導電性にするための不純物原料を、炉内に供給して第二導電型クラッド層１２を成長する。第二導電型クラッド層１２は、ＡｌｙＧａ１－ｙＮ（０．５＜ｙ≦１）で表される組成で自由に作製することができるが、一例としてＡｌ０．９５Ｇａ０．０５Ｎとすることができる。組成を変えて複数層形成されてもよい。
この工程の炉内圧力は例えば７５ｍｂａｒ，基板温度は１１００℃とすることができる。所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ，ＴＭＧａの流量を設定する。
ｐ型導電性にするための不純物原料は、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いることができる。
［６］ｐ型ＧａＮコンタクト層１３を成長する工程
この工程は、第二導電型クラッド層１２の上にｐ型ＧａＮコンタクト層１３を成長する工程である。この工程では、反応炉内を規定の炉内圧力、基板温度に保持した後、原料のＴＭＧａ，ＮＨ３，およびｐ型導電性にするための不純物原料を、炉内に供給してｐ型ＧａＮコンタクト層１３を成長する。この工程の炉内圧力は例えば２００ｍｂａｒ，基板温度は１０００℃とすることができる。
ｐ型導電性にするための不純物原料は、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いることができる。また、原料ガスを輸送するためのキャリアガスは、水素を用いることができる。
［７］活性化アニール工程
この工程では、加熱炉内で所定の温度、時間でウェーハをアニールすることで、第二導電型クラッド層１２、ｐ型ＧａＮコンタクト層１３のｐ型不純物を活性化させた。加熱炉内での活性化は、例えば７５０℃、１０分とすることができる。
本発明の深紫外線領域の発光ダイオード用エピタキシャルウェーハは、格子定数差や熱膨張係数差による反りによって、面内不均一が発生することがなく、転位密度が少なく高品質なウェーハとすることができる。
また、例えば高価なＡｌＮ単結晶自立基板から薄い種結晶層を剥離して、安価なセラミックス基板に貼り合わせることにより、深紫外線領域の発光ダイオード用エピタキシャル基板を安価に製造することができる。
次に、本発明の紫外線発光素子の製造方法について図４～１０を用いて説明する（フリップチップ）。
最初に図４に示すように、紫外線発光素子用エピタキシャルウェーハ（エピタキシャル基板）１００上に厚膜系フォトレジスト（ＰＲ）をスピンコートし、３μｍ以上のレジストを表面に形成し、フォトリソグラフィー法により、ＰＲパターン１４を形成する。ＰＲパターンは例えば１５μｍピッチ、１０μｍ角とすることができるが、このサイズに限定されるものではなく、求める要求品種によって変更することができる。
ＰＲパターンとピッチのサイズは、種結晶層４からｐ型ＧａＮコンタクト層１３までの厚さによって下限が決まり、ピッチ間隔からパターン寸法の差分の１／２０以上を設けるべきである。すなわち、１５μｍピッチ、１０μｍ角のパターンを形成した際には、前記差分は０．４μｍ以上が必要となる。
次に図５に示すようにＩＣＰ処理にてパターン化を実施する。ＩＣＰ条件はＣｌ２とＡｒを導入して実施し、Ｃｌ２流量５０ｓｃｃｍ，Ａｒ流量３０ｓｃｃｍ，処理圧力雰囲気は２［Ｐａ］、出力はバイアス側１５０Ｗ，アンテナ側１００Ｗで行うことができる。なお、条件はこれに限定されるものではなく、エピタキシャル層をエッチングできる条件であれば、どの様な条件でも選択可能であることは言うまでも無い。ＩＣＰ処理にて、貼り合わせ基板１までエピタキシャル層が除去された素子分離予定領域１５を形成する。領域１５形成後はアッシングにてＰＲパターン１４を除去する。
次に図６に示すように厚膜系フォトレジスト（ＰＲ）をスピンコートし、３μｍ以上のレジストを表面の構成し、フォトリソグラフィー法により、ＰＲパターン１６を形成する。
次に図７に示すように、ＩＣＰ処理にてパターン化を実施する。ＩＣＰ条件はＣｌ２とＡｒを導入して実施し、Ｃｌ２流量５０ｓｃｃｍ，Ａｒ流量３０ｓｃｃｍ，処理圧力雰囲気は２［Ｐａ］、出力はバイアス側１５０Ｗ，アンテナ側１００Ｗで行うことができる。なお条件はこれに限定されるものではなく、エピタキシャル層をエッチングできる条件であれば、どの様な条件でも選択可能である。
ＩＣＰ処理時間を調整し、ｎ型ＡｌＧａＮ層（第一導電型クラッド層）８を０．５～１．５μｍ程度残存させた領域１７を形成する（第一導電型クラッド層の部分的な露出）。領域１７形成後はアッシングにてＰＲパターン１６を除去する。
薄膜系ＰＲ（厚さ３μｍ以下）のＰＲをスピンコートし、フォトリソグラフィー法により、領域１７の一部が開口し、他の領域がＰＲで被覆されたパターンを形成する。開口パターンは例えば４μｍ角のパターンとすることができるが、このサイズに限定されるものではない。
次に図８に示すように、蒸着機にウェーハを導入し、蒸着を行う。蒸着膜は順に、例えばＮｉ層１００ｎｍ，Ａｕ層１，０００μｍで蒸着することができる。蒸着膜形成後、リフトオフ法により開口部以外の領域の金属膜を除去し、領域１７の一部にｎ側電極１８を形成する。
また、表面保護膜（ＰＳＶ）膜形成後に、開口パターンをウェットエッチング処理にて形成し、蒸着後、リフトオフを行うセルフアライン工程を採用しても同様の効果が得られる。
次に図９に示すようにｎ側電極１８形成後、薄膜系ＰＲ（厚さ３μｍ以下）のＰＲをスピンコートし、フォトリソグラフィー法により、ｐ型ＧａＮコンタクト層１３の一部が開口し、他の領域がＰＲで被覆されたパターンを形成する。開口パターンは例えば４μｍ角のパターンとすることができるが、このサイズに限定されるものではない。
開口パターン形成後、蒸着機にウェーハを導入し、蒸着を行う。蒸着膜は例えばＡｌ層１，０００μｍで形成することができる。蒸着膜形成後、リフトオフ法により開口部以外の領域の金属膜を除去し、ｐ型ＧａＮコンタクト層１３の一部（すなわち、除去せずに残された第二導電型クラッド層上）にｐ側電極１９を形成する。
また、表面保護膜（ＰＳＶ）膜形成後に、開口パターンをウェットエッチング処理にて形成し、蒸着後、リフトオフを行うセルフアライン工程を採用しても同様の効果が得られる。
ｎ側電極１８，ｐ側電極１９形成後、窒素雰囲気で例えば７００℃、５分の熱処理を行い、エピタキシャル層の電気的コンタクトを形成する。
次に図１０に示すように、少なくともｐ側電極１９とエレップテープが接する形でエピタキシャル基板１００を保持し、エピタキシャル基板１００のＳｉＯ２層（平坦化層）７を弗酸過水混合液でウェットエッチング処理する。弗酸過水はＳｉＯ２層７のみをエッチングし、ＡｌＮ層（種結晶層）４に対してはエッチング選択性を有する。従って、ベース基板（第一支持基板：セラミックスコア層＋不純物封入層）３とＡｌＮ層４を分離するため、チップが独立する。
独立チップをシリコーン等の適切な転写素材に転写し、実装基板へ実装する。
なお、上記のようにして紫外線発光素子の製造方法により製造したチップ（紫外線発光素子）を複数個結合し、紫外線発光素子アレイを製造することができる。このようにすれば、極めて高品質で安価な紫外線発光素子アレイを製造することができる。
＜第二の実施形態＞
次に本発明の第二の実施形態に係る紫外線発光素子用金属貼り合わせ基板の製造方法及び紫外線発光素子の製造方法について図１１～２０を用いて説明する。
最初に図１１に示すようにエピタキシャル基板１００上にベンゾシクロブテン（ＢＣＢ）膜２０をスピンコートにて例えば１μｍ厚塗布する。仮支持基板２１を準備し、エピタキシャル基板１００のＢＣＢ膜２０塗布面と対向させ、熱圧着して仮接合し、仮接合基板１０１を得る。仮支持基板はどのような材料の選択も可能だが、例えば平坦加工性に優れたシリコンを用いることができる。その他、サファイア、石英、ＧａＡｓ、ＩｎＰ、ＳｉＣ、Ｇｅ、ＩｎＳｂなどの材料を選択しても良い。仮接合の条件は例えば５Ｎ／ｃｍ ２ 以上、温度は１５０℃前後とすることができる。
次に図１２に示すように、基板上のＳｉＯ２層（平坦化層）７を弗酸過水混合液でウェットエッチング処理する。弗酸過水によりＳｉＯ２層のみをエッチングし、エピタキシャル層２２に対してはエッチング選択性を有するため、基板３と種結晶層４との間で分離し、種結晶層４から仮支持基板２１までが仮接合基板１０１に残留した剥離基板２３を得る。
次に図１３に示すように剥離基板２３上（種結晶層４のエピタキシャル層２２とは反対側）に例えば厚さ０．５μｍのＡｌ層（反射金属層）２４，厚さ０．１μｍのＴｉ層２５，厚さ１μｍのＡｕ層２６を順次、真空蒸着法にて蒸着することで剥離接合基板２７を得る。真空蒸着法での蒸着以外に、スパッタ法やＰＬＤ，ＡＬＤその他の堆積法を用いて蒸着膜を形成してもよい。また。例示した膜厚より厚くても、あるいは薄くても同様の効果が得られる。ただ、Ａｌ層２４は活性層で生じた光反射の機能を有することを企図して設けられるため、０．０５μｍ以上有ることが望ましく、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。Ｔｉ層２５はＡｌ層２４とＡｕ層２６の混合を防止するために設けている層であり、最少の効果を有する０．０５μｍ以上を設けることが望ましい。また、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。Ａｕ層２６に関しては金属接合の機能を企図して設けられた層であり、接合容易性を担保するために、０．３μｍ以上の膜厚を有することが望ましい。また、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。
次に図１４に示すように永久基板２８（導電性を有する第二支持基板）としてシリコン基板を準備し、永久基板２８上に接合金属膜を蒸着する。接合金属は、永久基板２８から順に、例えば０．１μｍ厚のＴｉ層２９，１μｍ厚のＡｕ層３０を順次、真空蒸着法にて蒸着した永久接合基板３１を準備する。
なお、第二支持基板としては、Ｓｉ、Ｇｅ、ＧａＡｓの単結晶、Ｃｕ、Ａｌの金属、およびカーボンのうちのいずれか、又はそれらを複合した材料とすることができる。このような材質であればより簡便である。
真空蒸着法での蒸着以外に、スパッタ法やＰＬＤ，ＡＬＤその他の堆積法を用いて蒸着膜を形成してもよい。また。例示した膜厚より厚くても、あるいは薄くても同様の効果が得られる。ただ、Ｔｉ層２９はＡｕ層３０とシリコン基板との接着を企図して設けている層であり、最少の効果を有する０．０５μｍ以上を設けることが望ましい。また、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。Ａｕ層３０に関しては金属接合の機能を企図して設けられた層であり、接合容易性を担保するために、０．３μｍ以上の膜厚を有することが望ましい。また、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。
次に図１５に示すように剥離接合基板２７と永久接合基板３１とをＡｕ層２６とＡｕ層３０が対向する形で熱圧着し、接合し、接合基板１０２を得る（金属接合）。接合の条件は例えば５Ｎ／ｃｍ ２ 以上、温度は１５０℃前後とする。
次に図１６に示すように、１５０℃に加熱し、ＢＣＢ膜２０を軟化させ、仮支持基板２１を接合基板１０２から分離した構成基板３２（紫外線発光素子用金属貼り合わせ基板：第二支持基板、反射金属層、種結晶層、エピタキシャル層を含む構造体）を得る。
構成基板３２の表面に残置したＢＣＢ膜２０は、ＩＣＰ法にてＮＦ３ガスプラズマ処理にて除去することができる。ＢＣＢ膜２０の除去方法はこれに限るものではなく、ＢＣＢ膜を除去できる方法であればどのような方法でもよい。例えば、ＢＣＢ薄め液による洗浄、酸素プラズマ処理でも同様に除去することができる。
次に構成基板３２を用いた本発明の紫外線発光素子の製造方法について図１７～２０を用いて説明する。
最初に構成基板３２の表面に厚膜系フォトレジスト（ＰＲ）をスピンコートし、３μｍ以上のレジストを表面に形成し、フォトリソグラフィー法により、ＰＲパターンを構成する。ＰＲパターンは例えば３５０μｍピッチ、３５０μｍ角で構成することができるが、このサイズに限定されるものではなく、求める要求品種によって変更することができる。
次に図１７に示すようにＰＲパターン形成後、ＩＣＰ処理にてパターン化を行う。ＩＣＰ条件はＣｌ２とＡｒを導入して、例えばＣｌ２流量５０ｓｃｃｍ，Ａｒ流量３０ｓｃｃｍ，処理圧力雰囲気は２［Ｐａ］、出力はバイアス側１５０Ｗ，アンテナ側１００Ｗで行うことができる。パターン化の条件はこれに限定されるものではなく、エピタキシャル層をエッチングされる条件であれば、どの様な条件でもよい。ＩＣＰ処理にて、Ａｌ層２４が露出するまでエピタキシャル層が除去された素子分離予定領域３３を形成する。素子分離予定領域３３形成後はアッシングにてＰＲパターンを除去する。
次に厚膜系フォトレジスト（ＰＲ）をスピンコートし、３μｍ以上のレジストを表面に形成し、フォトリソグラフィー法により、ＰＲパターンを構成する。
次に図１８に示すように、ＩＣＰ処理にてパターン化を行う。ＩＣＰ条件はＣｌ２とＡｒを導入して、例えばＣｌ２流量５０ｓｃｃｍ，Ａｒ流量３０ｓｃｃｍ，処理圧力雰囲気は２［Ｐａ］、出力はバイアス側１５０Ｗ，アンテナ側１００Ｗで行うことができる。パターン化の条件はこれに限定されるものではなく、エピタキシャル層をエッチングされる条件であれば、どの様な条件でもよい。
ＩＣＰ処理時間を調整し、ｎ型ＡｌＧａＮ層８を０．５～１．５μｍ程度残存させた領域３４を形成する。領域３４形成後はアッシングにてＰＲパターンを除去する。
次に図１９に示すように薄膜系ＰＲ（厚さ３μｍ以下）のＰＲをスピンコートし、フォトリソグラフィー法により、領域３４の一部が開口し、他の領域がＰＲで被覆されたパターンを形成する。開口パターンは例えば７０μｍΦのパターンとすることができるが、このサイズに限定されるものではなく、この大きさより大きくても小さくてもよい。
開口パターン形成後、蒸着機にウェーハを導入し、蒸着を行う。蒸着膜は例えば順に、Ｎｉ層１００ｎｍ，Ａｕ層１，０００μｍで蒸着することができる。蒸着膜形成後、リフトオフ法により開口部以外の領域の金属膜を除去し、領域３４の一部にｎ側電極３５を形成する。
また、表面保護（ＰＳＶ）膜形成後、開口パターンをウェットエッチング処理にて形成し、蒸着後、リフトオフを行うセルフアライン工程を採用してもよい。
次に図２０に示すように、薄膜系ＰＲ（厚さ３μｍ以下）のＰＲをスピンコートし、フォトリソグラフィー法により、ｐ型ＧａＮ層１３の一部が開口し、他の領域がＰＲで被覆されたパターンを形成する。開口パターンは例えば７０μｍΦのパターンとすることができるが、このサイズに限定されるものではなく、この大きさより大きくても小さくてもよい。
開口パターン形成後、蒸着機にウェーハを導入し、蒸着を行う。蒸着膜は例えばＡｌ層１，０００μｍとすることができる。蒸着膜形成後、リフトオフ法により開口部以外の領域の金属膜を除去し、ｐ型ＧａＮコンタクト層１３の一部にｐ側電極３６を形成する。
また、表面保護（ＰＳＶ）膜形成後、開口パターンをウェットエッチング処理にて形成し、蒸着後、リフトオフを行うセルフアライン工程を採用してもよい。
ｎ側電極３５およびｐ型電極３６形成後、窒素雰囲気７００℃５分の熱処理を実施し、エピ層の電気的コンタクトを形成する。
電気的コンタクト形成後、領域３３の一部の領域の金属膜を除去し、スクライブ・ブレーキング法にて個別素子に分離する。
金属膜除去にレーザーアブレーション法を用いることができるが、これに限定されるものではなく、素子領域を被覆したウェットエッチング法を採用してもよい。ウェット法を用いる場合は王水を使用することが好ましい。
また、スクライブ・ブレーキング法に限定されるものではなく、他の方法を用いてもよい。たとえば、ブレードダイシング法を用いることもできる。また、スクライブ法に関してもダイヤモンドスクライブ法あるいはステルス法のどちらも採用可能である。
＜第三の実施形態＞
次に本発明の第三の実施形態に係る紫外線発光素子用金属貼り合わせ用基板の製造方法及び紫外線発光素子の製造方法について図２１～３１を用いて説明する。
最初に図２１に示すようにエピタキシャル基板１００上にベンゾシクロブテン（ＢＣＢ）膜２０をスピンコートにて例えば１μｍ厚塗布する。仮支持基板２１を準備し、エピタキシャル基板１００のＢＣＢ膜２０塗布面と対向させ、熱圧着して仮接合し、仮接合基板１０１を得る。仮支持基板はどのような材料の選択も可能だが、例えば平坦加工性に優れたシリコンを用いることができる。その他、サファイア、石英、ＧａＡｓ、ＩｎＰ、ＳｉＣ、Ｇｅ、ＩｎＳｂなどの材料を選択しても良い。仮接合の条件は例えば５Ｎ／ｃｍ ２ 以上、温度は１５０℃前後とすることができる。
次に図２２に示すように、基板上のＳｉＯ２層（平坦化層）７を弗酸過水混合液でウェットエッチング処理する。弗酸過水によりＳｉＯ２層のみをエッチングし、エピタキシャル層２２に対してはエッチング選択性を有するため、基板と種結晶層４との間で分離し、ＡｌＮ層（種結晶層）４から仮支持基板２１までが仮接合基板１０１に残留した剥離基板２３を得る。
次に図２３に示すように剥離基板２３上（種結晶層４のエピタキシャル層２２とは反対側）に例えば厚さ０．５μｍのＡｌ層（反射金属層）２４，厚さ０．１μｍのＴｉ層２５，厚さ１μｍのＡｕ層２６を順次、真空蒸着法にて蒸着した剥離接合基板２７を得る。
真空蒸着法での蒸着以外に、スパッタ法やＰＬＤ，ＡＬＤその他の堆積法を用いて蒸着膜を形成してもよい。また。例示した膜厚より厚くても、あるいは薄くても同様の効果が得られる。
Ａｌ層２４は活性層で生じた光反射の機能を有することを企図して設けられるため、０．０５μｍ以上有ることが望ましく、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。Ｔｉ層２５はＡｌ層２４とＡｕ層２６の混合を防止するために設けている層であり、最少の効果を有する０．０５μｍ以上を設けることが望ましい。また、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。Ａｕ層２６に関しては金属接合の機能を企図して設けられた層であり、接合容易性を担保するために、０．３μｍ以上の膜厚を有することが望ましい。また、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。
次に図２４に示すように永久基板２８（導電性を有する第二支持基板）としてシリコン基板を準備し、永久基板２８上に接合金属膜を蒸着する。接合金属は、永久基板２８から順に、例えば０．１μｍ厚のＴｉ層２９，１μｍ厚のＡｕ層３０を順次、真空蒸着法にて蒸着した永久接合基板３１を準備する。
真空蒸着法での蒸着以外に、スパッタ法やＰＬＤ，ＡＬＤその他の堆積法を用いて蒸着膜を形成してもよい。また。例示した膜厚より厚くても、あるいは薄くても同様の効果が得られる。ただ、Ｔｉ層２９はＡｕ層３０とシリコン基板との接着を企図して設けている層であり、最少の効果を有する０．０５μｍ以上を設けることが望ましい。また、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。Ａｕ層３０に関しては金属接合の機能を企図して設けられた層であり、接合容易性を担保するために、０．３μｍ以上の膜厚を有することが望ましい。また、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。
次に図２５に示すように剥離接合基板２７と永久接合基板３１とをＡｕ層２６とＡｕ層３０が対向する形で熱圧着し、接合し、接合基板１０２を得る（金属接合）。接合の条件は例えば５Ｎ／ｃｍ ２ 以上、温度は１５０℃前後とすることができる。
次に図２６に示すように、１５０℃に加熱し、ＢＣＢ膜２０を軟化させ、仮支持基板２１を接合基板１０２から分離した構成基板３２（紫外線発光素子用金属貼り合わせ基板）を得る。
構成基板３２の表面に残置したＢＣＢ膜２０は、ＩＣＰ法にてＮＦ３ガスプラズマ処理にて除去することができる。ＢＣＢ膜２０の除去方法はこれに限るものではなく、ＢＣＢ膜を除去できる方法であればどのような方法でもよい。例えば、ＢＣＢ薄め液による洗浄、酸素プラズマ処理でも同様に除去することができる。
次に構成基板３２を用いた本発明の紫外線発光素子の製造方法について図２７～３０を用いて説明する。
最初に構成基板３２の表面に厚膜系フォトレジスト（ＰＲ）をスピンコートし、３μｍ以上のレジストを表面に形成し、フォトリソグラフィー法により、ＰＲパターンを構成する。ＰＲパターンは例えば２５０μｍピッチ、２５０μｍ角で構成することができるが、このサイズに限定されるものではなく、求める要求品種によって変更することができる。
次に図２７に示すようにＰＲパターン形成後、ＩＣＰ処理にてパターン化を行う。ＩＣＰ条件はＣｌ２とＡｒを導入して、例えばＣｌ２流量５０ｓｃｃｍ，Ａｒ流量３０ｓｃｃｍ，処理圧力雰囲気は２［Ｐａ］、出力はバイアス側１５０Ｗ，アンテナ側１００Ｗで行うことができる。パターン化の条件はこれに限定されるものではなく、エピタキシャル層をエッチングされる条件であれば、どの様な条件でもよい。たとえば、ＩＣＰに代わってＲＩＥ処理、または逆スパッタ法を用いてもよい。
ＩＣＰ処理にて、Ａｌ層２４が露出するまでエピタキシャル層が除去された素子分離予定領域３３を形成する。素子分離予定領域３３形成後はアッシングにてＰＲパターンを除去する。
次に図２８に示すように薄膜系ＰＲ（厚さ３μｍ以下）のＰＲをスピンコートし、フォトリソグラフィー法により、領域３４が開口し、他の領域がＰＲで被覆されたパターンを形成する。開口パターンは例えば７０μｍΦのパターンとすることができるが、このサイズに限定されるものではなく、この大きさより大きくても小さくてもよい。
開口パターン形成後、蒸着機にウェーハを導入し、蒸着を行う。蒸着膜は例えば順に、Ｎｉ層１００ｎｍ，Ａｕ層１，０００μｍで蒸着することができる。蒸着膜形成後、リフトオフ法により開口部以外の領域の金属膜を除去し、領域３４にｐ側電極３６を形成する。
蒸着膜は、ＮｉとＡｕ層の積層構造に限定されるものではなく、Ａｌ層単層としても良いし、Ａｕ層単層としても良く、オーミックコンタクト形成可能な金属材料であれば、どのような金属あるいはどの様な積層構造を選択してもよい。
次に図２９に示すようにウェーハを導入し、構成基板３２のｐ側電極３６が形成されていない面側（第二支持基板のエピタキシャル層とは反対側）に蒸着を実施し、下部電極３８を形成する。下部電極３８はＡｌ層１，０００μｍで形成することができる。
なお、Ａｌ層の単層構造に限定されるものではなく、ＮｉとＡｕ層の積層構造としても良いし、Ａｕ層単層としても良く、オーミックコンタクト形成可能な金属材料であれば、どのような金属あるいはどの様な積層構造を選択してもよい。
ｐ側電極３６および下部電極３８形成後、窒素雰囲気７００℃５分の熱処理を実施し、エピタキシャル層及び永久基板との電気的コンタクトを形成する。
次に図３０に示すように電気的コンタクト形成後、領域３７の一部の領域の金属膜を除去する。
そして図３１に示すようにスクライブ・ブレーキング法にて個別素子に分離する。
金属膜除去にレーザーアブレーション法を用いることができるが、これに限定されるものではなく、素子領域を被覆したウェットエッチング法を採用しても同様の効果が得られる。ウェット法を用いる場合は王水を使用することが好ましい。
また、スクライブ・ブレーキング法に限定されるものではなく、他の方法を用いてもよい。たとえば、ブレードダイシング法を用いることもできる。また、スクライブ法に関してもダイヤモンドスクライブ法あるいはステルス法のどちらも採用可能である。
以下に実施例及び比較例を挙げて、本発明をさらに具体的に説明するが、本発明はこれら実施例に限定されるものではない。
（実施例）
図１－２に示すような本発明のエピタキシャルウェーハを製造する（前述した第一の実施形態の工程を参照。）
ＡｌＮのセラミックスで作製された基板上に、ＳｉＯ２からなる平坦化層７を２μｍ成長し、Ａｌ０．９５Ｇａ０．０５Ｎ単結晶からなる種結晶を貼り合わせた基板を準備した。
基板上に、ＭＯＶＰＥ法でＡｌ０．９５Ｇａ０．０５Ｎを１００ｎｍ成長し、その上にｎ型Ａｌ０．９５Ｇａ０．０５Ｎを２．５μｍ成長した。その上に、３層の障壁層１０：Ａｌ０．７５Ｇａ０．２５Ｎ，井戸層１１：Ａｌ０．６Ｇａ０．４Ｎからなる量子井戸構造を形成した。その後、ｐ型Ａｌ０．９５Ｇａ０．０５Ｎ層とｐ型ＧａＮコンタクト層を形成した。
実施例では、後述する比較例と比較して、成長時間が６時間短縮することができた。また活性層を成長するまでホモエピタキシャル成長することで、活性層成長中の反りが小さくなり、活性層の均一性が向上した。成長後の反りもＢｏｗが１２μｍと小さく、クラックが全く発生しなかった。
（比較例）
以下に、サファイヤ基板１１５を用いた深紫外線領域の発光ダイオード用エピタキシャル層の製造方法を示す（図３参照）。
［１］反応炉への導入
サファイヤ基板１１５をＭＯＶＰＥ装置の反応炉内に導入する。サファイヤ基板１１５を反応炉に導入する前に、薬品によりクリーニングを行う。サファイヤ基板１１５を反応炉内に導入後、窒素などの高純度不活性ガスで炉内を満たして、炉内のガスを排気する。
［２］サファイヤ基板１１５を炉内でクリーニングする工程
サファイヤ基板１１５を反応炉内で加熱して、基板の表面をクリーニングする。クリーニングを行う温度は、サファイヤ基板１１５表面の温度で１０００℃から１２００℃の間で決めることができるが、特に１０３０℃でクリーニングを行うことで清浄な表面を得ることができる。
クリーニングは、炉内の圧力が減圧された後に実施し、炉内圧力は２００ｍｂａｒから３０ｍｂａｒの間で決めることができる。本形態では、炉内圧力を１５０ｍｂａｒに設定してクリーニングを実施した。炉内には、水素あるいは窒素を供給した状態で１０分間クリーニングを行う。
［３］バッファー層１１６を成長する工程
この工程では、規定の炉内圧力および基板温度において、原料であるＡｌ，Ｇａ，Ｎ源となるガスを導入することによって、サファイヤ基板上に、エピタキシャル層の結晶性を改善するためのバッファー層１１６を成長する。基板上の核形成層１１７と成長条件を調整し、低速で成長する低速成長層１１８と高速成長層１１９を繰り返すことにより転位を低減する層を形成した。紫外ＬＥＤとして好適な基板を得るために、バッファー層１１６を３μｍ成長した。
これ以降は、実施例１の方法（すなわち、前述した第一の実施形態のエピタキシャル層の製造方法における、［３］第一導電型クラッド層を成長する工程～［７］活性化アニール工程）と同じ製造方法で、深紫外線領域の発光ダイオード用エピタキシャル基板２００を作製した（第一導電型クラッド層１０８、ＡｌＧａＮ系活性層１０９（障壁層１１０、井戸層１１１）、第二導電型クラッド層１１２、ｐ型ＧａＮコンタクト層１１３）。
比較例では、結晶性の改善のためのバッファー層１１６を３μｍ以上成長する必要があったため、エピタキシャル層の成長時間が長くなり生産性が低下した。ＡｌＮの成長レートは、ＩＩＩ族原料の供給量を増やすことによって増大させることができるが、炭素などの不純物の取り込み量が増えて結晶の品質が低下するため、成長レートを十分に増大させることができなかった。
また、成長中に格子定数差や熱膨張係数差による反りによって、面内不均一やクラックの不良が発生しやすく、エピタキシャル層の設計の自由度が低かった。成長後の反りもＢｏｗが１２４μｍと大きく、デバイス工程の歩留まりが低下した。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…貼り合わせ基板、 ２…紫外線発光素子層、
３…耐熱性基板（第一支持基板）、 ４…種結晶層、 ５…セラミックスコア層、
６…不純物封入層、 ７…平坦化層、 ８…第一導電型クラッド層、
９…ＡｌＧａＮ系活性層、 １０…障壁層、 １１…井戸層、
１２…第二導電型クラッド層、 １３…ｐ型ＧａＮコンタクト層、
１４、１６…フォトレジスト（ＰＲ）パターン、
１５、３３…素子分離予定領域、 １７、３４、３７…領域、
１８、３５…ｎ側電極、 １９、３６…ｐ側電極、 ２０…ＢＣＢ膜、
２１…仮支持基板、 ２２…エピタキシャル層、 ２３…剥離基板、
２４…Ａｌ層（反射金属層）、 ２５、２９…Ｔｉ層、 ２６、３０…Ａｕ層、
２７…剥離接合基板、 ２８…永久基板（第二支持基板）、 ３１…永久接合基板、
３２…構成基板（紫外線発光素子用金属貼り合わせ基板）、 ３８…下部電極、
１００…本発明の紫外線発光素子用エピタキシャルウェーハ（エピタキシャル基板）、
１０１…仮接合基板、 １０２…接合基板、
１０８…第一導電型クラッド層、 １０９…ＡｌＧａＮ系活性層、
１１０…障壁層、 １１１…井戸層、 １１２…第二導電型クラッド層、
１１３…ｐ型ＧａＮコンタクト層、 １１５…サファイア基板、
１１６…バッファー層、 １１７…核形成層、 １１８…低速成長層、
１１９…高速成長層、 ２００…従来の紫外線発光素子用エピタキシャルウェーハ。

Claims (14)

  1. 耐熱性の第一支持基板と、
    該第一支持基板の少なくとも上面に設けられた、厚み０．５～３μｍの平坦化層と、
    該平坦化層の上面に貼り合わせにより接合された、厚み０．１～１．５μｍのＩＩＩ族窒化物単結晶の種結晶層と、
    該種結晶層上に、少なくとも、Ａｌ ｘ Ｇａ １－ｘ Ｎ（０．５＜ｘ≦１）を主成分とする第一導電型クラッド層と、ＡｌＧａＮ系活性層と、Ａｌ ｙ Ｇａ １－ｙ Ｎ（０．５＜ｙ≦１）を主成分とする第二導電型クラッド層が順に積層成長されたエピタキシャル層を有する紫外線発光素子用エピタキシャルウェーハを用意し、
    前記エピタキシャル層の前記第二導電型クラッド層側を仮支持基板と仮接合し、
    前記第一支持基板上にある前記平坦化層を除去することにより、前記種結晶層と該種結晶層上の前記エピタキシャル層および前記仮支持基板を前記第一支持基板から分離し、
    前記種結晶層の前記エピタキシャル層とは反対側に反射金属層を形成し、該反射金属層を、導電性を有する第二支持基板と金属接合で貼り合わせた後、
    前記第二支持基板、前記反射金属層、前記種結晶層および前記エピタキシャル層を含む構造体を前記仮支持基板から分離して、紫外線発光素子用金属貼り合わせ基板を製造することを特徴とする紫外線発光素子用金属貼り合わせ基板の製造方法。
  2. 前記第一支持基板を、セラミックスコア層と該セラミックスコア層を封入する不純物封入層とで構成し、
    前記不純物封入層を、ＳｉＯｘＮｙ（ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表されるものとすることを特徴とする請求項１に記載の紫外線発光素子用金属貼り合わせ基板の製造方法。
  3. 前記セラミックスコア層を、多結晶ＡｌＮセラミックスが主成分のものとすることを特徴とする請求項２に記載の紫外線発光素子用金属貼り合わせ基板の製造方法。
  4. 前記平坦化層を、ＳｉＯ２、酸窒化珪素（ＳｉｘＯｙＮｚ）、Ｓｉ、およびＡｌＡｓのうち少なくとも１種類の材料からなるものとすること特徴とする請求項１から請求項３のいずれか一項に記載の紫外線発光素子用金属貼り合わせ基板の製造方法。
  5. 前記種結晶層を、ＡｌｘＧａ１－ｘＮ（０．５＜Ｘ≦１）の単結晶とすることを特徴とする請求項１から請求項４のいずれか一項に記載の紫外線発光素子用金属貼り合わせ基板の製造方法。
  6. 前記ＡｌＧａＮ系活性層をＭＱＷ構造で形成し、Ａｌ、Ｇａ、Ｎ以外の構成元素としてＩｎが存在しており、該Ｉｎの割合が１％未満のものとすることを特徴とする請求項１から請求項５のいずれか一項に記載の紫外線発光素子用金属貼り合わせ基板の製造方法。
  7. 前記ＡｌＧａＮ系活性層を、２５℃、０．２Ａ／ｍｍ２の電流注入時に発光するスペクトルのピーク波長λｐが２３５ｎｍより短波長のものとすることを特徴とする請求項１から請求項６のいずれか一項に記載の紫外線発光素子用金属貼り合わせ基板の製造方法。
  8. 前記種結晶層のバンドギャップが前記ＡｌＧａＮ系活性層のバンドギャップよりも大きいものとすることを特徴とする請求項１から請求項７のいずれか一項に記載の紫外線発光素子用金属貼り合わせ基板の製造方法。
  9. 前記種結晶層を、エピタキシャル成長面がＣ面のものとすることを特徴とする請求項１から請求項８のいずれか一項に記載の紫外線発光素子用金属貼り合わせ基板の製造方法。
  10. 前記第二支持基板を、Ｓｉ、Ｇｅ、ＧａＡｓの単結晶、Ｃｕ、Ａｌの金属、およびカーボンのうちのいずれか、又はそれらを複合した材料とすることを特徴とする請求項１から請求項９のいずれか一項に記載の紫外線発光素子用金属貼り合わせ用基板の製造方法。
  11. 前記反射金属層と前記第二支持基板を金属接合で貼り合わせるとき、少なくともＡｕを使用することを特徴とする請求項１から請求項１０のいずれか一項に記載の紫外線発光素子用金属貼り合わせ基板の製造方法。
  12. 前記反射金属層を、Ａｌとすることを特徴とする請求項１から請求項１１のいずれか一項に記載の紫外線発光素子用金属貼り合わせ基板の製造方法。
  13. 請求項１から請求項１２のいずれか一項に記載の紫外線発光素子用金属貼り合わせ基板の製造方法により製造した紫外線発光素子用金属貼り合わせ基板を用意し、
    前記エピタキシャル層の一部を前記第二導電型クラッド層側から少なくとも前記ＡｌＧａＮ系活性層まで除去して前記第一導電型クラッド層を部分的に露出させ、
    該部分的に露出した第一導電型クラッド層上と、除去せずに残された前記第二導電型クラッド層上とにそれぞれオーミック電極を配して、紫外線発光素子を製造することを特徴とする紫外線発光素子の製造方法。
  14. 請求項１から請求項１２のいずれか一項に記載の紫外線発光素子用金属貼り合わせ基板の製造方法により製造した紫外線発光素子用金属貼り合わせ基板を用意し、
    前記エピタキシャル層上と、前記第二支持基板の前記エピタキシャル層とは反対側とにそれぞれオーミック電極を配して、紫外線発光素子を製造することを特徴とする紫外線発光素子の製造方法。
JP2020164279A 2020-09-30 2020-09-30 紫外線発光素子用金属貼り合わせ基板の製造方法、及び紫外線発光素子の製造方法 Active JP7368336B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2020164279A JP7368336B2 (ja) 2020-09-30 2020-09-30 紫外線発光素子用金属貼り合わせ基板の製造方法、及び紫外線発光素子の製造方法
CN202180066639.8A CN116249803A (zh) 2020-09-30 2021-08-26 紫外线发光元件用外延晶圆、紫外线发光元件用金属贴合基板的制造方法、紫外线发光元件的制造方法、及紫外线发光元件阵列的制造方法
EP21875002.4A EP4223912A1 (en) 2020-09-30 2021-08-26 Epitaxial wafer for ultraviolet light emitting elements, method for producing metal bonded susbtrate for ultraviolet light emitting elements, method for producing ultraviolet light emitting element, and method for producing ultraviolet light emitting element array
PCT/JP2021/031380 WO2022070699A1 (ja) 2020-09-30 2021-08-26 紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ基板の製造方法、紫外線発光素子の製造方法、及び紫外線発光素子アレイの製造方法
US18/028,581 US20230343890A1 (en) 2020-09-30 2021-08-26 Epitaxial wafer for ultraviolet light emitting device, method for producing metal bonded substrate for ultraviolet light emitting device, method for producing ultraviolet light emitting device, and method for producing ultraviolet light emitting device array
TW110132772A TW202231946A (zh) 2020-09-30 2021-09-03 紫外線發光元件用磊晶晶圓、紫外線發光元件用金屬貼合基板的製造方法、紫外線發光元件的製造方法、及紫外線發光元件陣列的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020164279A JP7368336B2 (ja) 2020-09-30 2020-09-30 紫外線発光素子用金属貼り合わせ基板の製造方法、及び紫外線発光素子の製造方法

Publications (3)

Publication Number Publication Date
JP2022056492A JP2022056492A (ja) 2022-04-11
JP2022056492A5 JP2022056492A5 (ja) 2023-03-31
JP7368336B2 true JP7368336B2 (ja) 2023-10-24

Family

ID=80951333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020164279A Active JP7368336B2 (ja) 2020-09-30 2020-09-30 紫外線発光素子用金属貼り合わせ基板の製造方法、及び紫外線発光素子の製造方法

Country Status (6)

Country Link
US (1) US20230343890A1 (ja)
EP (1) EP4223912A1 (ja)
JP (1) JP7368336B2 (ja)
CN (1) CN116249803A (ja)
TW (1) TW202231946A (ja)
WO (1) WO2022070699A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7484773B2 (ja) 2021-03-04 2024-05-16 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法及び紫外線発光素子用エピタキシャルウェーハ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023138130A (ja) * 2022-03-18 2023-09-29 信越化学工業株式会社 高特性エピ用種基板、高特性エピ用種基板の製造方法、半導体基板、および半導体基板の製造方法
WO2024080013A1 (ja) * 2022-10-12 2024-04-18 信越半導体株式会社 接合ウェーハの接合不良部除去方法及び接合ウェーハの製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259912A (ja) 2004-03-10 2005-09-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法
WO2006126330A1 (ja) 2005-04-04 2006-11-30 Tohoku Techno Arch Co., Ltd. ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子
JP2007184503A (ja) 2006-01-10 2007-07-19 Mitsubishi Chemicals Corp 半導体部材及びその製造方法
JP2012142385A (ja) 2010-12-28 2012-07-26 Sumitomo Electric Ind Ltd 半導体デバイスの製造方法
US20140070166A1 (en) 2009-09-10 2014-03-13 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
US20140183442A1 (en) 2013-01-02 2014-07-03 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
JP2019220535A (ja) 2018-06-18 2019-12-26 日機装株式会社 発光装置の製造方法
JP2020109817A (ja) 2019-01-07 2020-07-16 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子及び半導体発光素子の製造方法
JP2020513681A5 (ja) 2017-11-10 2020-12-24

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9840790B2 (en) 2012-08-23 2017-12-12 Hexatech, Inc. Highly transparent aluminum nitride single crystalline layers and devices made therefrom
CN110100306A (zh) * 2016-11-11 2019-08-06 Qmat股份有限公司 通过层转移制造微发光二极管(led)
JP7163756B2 (ja) 2018-12-21 2022-11-01 住友金属鉱山株式会社 積層体、積層体の製造方法および炭化珪素多結晶基板の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259912A (ja) 2004-03-10 2005-09-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法
WO2006126330A1 (ja) 2005-04-04 2006-11-30 Tohoku Techno Arch Co., Ltd. ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子
JP2007184503A (ja) 2006-01-10 2007-07-19 Mitsubishi Chemicals Corp 半導体部材及びその製造方法
US20140070166A1 (en) 2009-09-10 2014-03-13 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
JP2012142385A (ja) 2010-12-28 2012-07-26 Sumitomo Electric Ind Ltd 半導体デバイスの製造方法
US20140183442A1 (en) 2013-01-02 2014-07-03 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
JP2020513681A5 (ja) 2017-11-10 2020-12-24
JP2019220535A (ja) 2018-06-18 2019-12-26 日機装株式会社 発光装置の製造方法
JP2020109817A (ja) 2019-01-07 2020-07-16 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子及び半導体発光素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7484773B2 (ja) 2021-03-04 2024-05-16 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法及び紫外線発光素子用エピタキシャルウェーハ

Also Published As

Publication number Publication date
WO2022070699A1 (ja) 2022-04-07
EP4223912A1 (en) 2023-08-09
JP2022056492A (ja) 2022-04-11
TW202231946A (zh) 2022-08-16
US20230343890A1 (en) 2023-10-26
CN116249803A (zh) 2023-06-09

Similar Documents

Publication Publication Date Title
JP7368336B2 (ja) 紫外線発光素子用金属貼り合わせ基板の製造方法、及び紫外線発光素子の製造方法
JP3946427B2 (ja) エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP4862442B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法
JP3914615B2 (ja) 半導体発光素子及びその製造方法
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
JPH111399A (ja) 窒化ガリウム半導体単結晶基板の製造方法並びにその基板を用いた窒化ガリウムダイオード
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP5237780B2 (ja) 半導体発光素子の製造方法
JP4996448B2 (ja) 半導体基板の作成方法
JP5128335B2 (ja) ＧａＮ系半導体基板、その製造方法および半導体素子
JP2005001928A (ja) 自立基板およびその製造方法
JP3615081B2 (ja) ＧａＮ単結晶の作製方法
TW201126751A (en) Method of manufacturing nitride semiconductor device
JP2008282942A (ja) 半導体素子及びその製造方法
JP3642199B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2004146605A (ja) 窒化物半導体ウェハの製造方法および発光デバイスの製造方法
WO2023286574A1 (ja) 紫外線発光素子用エピタキシャルウェーハ及びその製造方法
JP7484773B2 (ja) 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法及び紫外線発光素子用エピタキシャルウェーハ
JP2009088230A (ja) 半導体発光素子およびその製造方法
JP2000101195A (ja) 半導体装置の製造方法及びその構造
JP2004282106A (ja) 半導体発光素子及びその製造方法
JP2012121772A (ja) 窒化物半導体基板の製造方法
JP2009272656A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231012

R150 Certificate of patent or registration of utility model

Ref document number: 7368336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150