WO2022070699A1 - 紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ基板の製造方法、紫外線発光素子の製造方法、及び紫外線発光素子アレイの製造方法 - Google Patents

紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ基板の製造方法、紫外線発光素子の製造方法、及び紫外線発光素子アレイの製造方法 Download PDF

Info

Publication number
WO2022070699A1
WO2022070699A1 PCT/JP2021/031380 JP2021031380W WO2022070699A1 WO 2022070699 A1 WO2022070699 A1 WO 2022070699A1 JP 2021031380 W JP2021031380 W JP 2021031380W WO 2022070699 A1 WO2022070699 A1 WO 2022070699A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
ultraviolet light
emitting element
substrate
Prior art date
Application number
PCT/JP2021/031380
Other languages
English (en)
French (fr)
Inventor
雅人 山田
順也 石崎
慶太郎 土屋
芳宏 久保田
実 川原
Original Assignee
信越半導体株式会社
信越化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社, 信越化学工業株式会社 filed Critical 信越半導体株式会社
Priority to EP21875002.4A priority Critical patent/EP4223912A1/en
Priority to US18/028,581 priority patent/US20230343890A1/en
Priority to CN202180066639.8A priority patent/CN116249803A/zh
Publication of WO2022070699A1 publication Critical patent/WO2022070699A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Definitions

  • the present invention relates to an epitaxial wafer for an ultraviolet light emitting element, a method for manufacturing a metal bonded substrate for an ultraviolet light emitting element, a method for manufacturing an ultraviolet light emitting element, and a method for manufacturing an ultraviolet light emitting element array.
  • Light emitting diodes for deep ultraviolet rays that utilize nitride-based semiconductor materials are expected to expand in recent years as light sources for sterilization from the viewpoints of mercury-free, long life, compactness, weight reduction, energy saving, and the like.
  • the AlN layer is grown by a hydride vapor phase growth (HVPE) method using a sapphire substrate or an AlN substrate as a base substrate (Patent Document 1).
  • the AlN single crystal self-supporting substrate is a promising substrate for very high quality epitaxial, but it is difficult to manufacture and it is a very expensive material. Therefore, there has been a problem in the widespread use of high-output, high-efficiency deep-ultraviolet light emitting diodes for sterilization.
  • the present invention has been made in view of the above circumstances, and is used for an epitaxial wafer for an ultraviolet light emitting element and an ultraviolet light emitting element, which can manufacture a high-quality light emitting element in a deep ultraviolet region (UVC: 200 to 250 nm) at a lower cost than before. It is an object of the present invention to provide a method for manufacturing a metal bonding substrate, a method for manufacturing an ultraviolet light emitting element, and a method for manufacturing an ultraviolet light emitting element array.
  • the present invention comprises a heat-resistant first support substrate.
  • On the seed crystal layer at least a first conductive type clad layer containing at least Al x Ga 1-x N (0.5 ⁇ x ⁇ 1) as a main component, an AlGaN-based active layer, and Aly Ga 1-y .
  • an epitaxial wafer for an ultraviolet light emitting device characterized in that a second conductive clad layer containing N (0.5 ⁇ y ⁇ 1) as a main component has an epitaxial layer in which the second conductive clad layer is sequentially laminated and grown.
  • an epitaxial wafer for an ultraviolet light emitting element a heat-resistant first support substrate, a flattening layer having a thickness of 0.5 to 3 ⁇ m, and a thickness of 0.1 to 1 bonded by bonding as described above. Since it has a seed crystal layer of a 5 ⁇ m Group III nitride single crystal and the epitaxial layer is laminated and grown on it, it has a simple structure and emits high-quality ultraviolet light without generation of defects due to warpage or lattice mismatch. It is possible to provide an epitaxial wafer capable of manufacturing an element. Further, since the expensive seed crystal layer can be made extremely thin, it can be manufactured at an extremely low cost.
  • the first support substrate is composed of a ceramic score layer and an impurity-filled layer that encloses the ceramic score layer.
  • the ceramic score layer may be mainly composed of polycrystalline AlN ceramics. Such a product is preferable because it has excellent heat resistance and stability, and a large-diameter size product can be obtained at low cost.
  • the flattening layer can be made of at least one material of SiO 2 , silicon oxynitride (Si x O y N z ), Si, and AlAs. Such a case is preferable because it is easy to grind and polish at the time of flattening, and it is easy to become a sacrificial layer for separating the first support substrate.
  • the seed crystal layer can be a single crystal of Al x Ga 1-x N (0.5 ⁇ X ⁇ 1). Such a case is preferable because it can be matched with the composition of the layer to be epitaxially grown on the layer.
  • the AlGaN-based active layer is formed by an MQW structure, In is present as a constituent element other than Al, Ga, and N, and the ratio of the In is less than 1%. Such a thing is preferable because it can emit light more efficiently.
  • the AlGaN-based active layer can have a peak wavelength ⁇ p shorter than 235 nm in the spectrum emitted when a current is injected at 25 ° C. and 0.2 A / mm 2 . With such a thing, light in the deep ultraviolet region can be obtained more reliably.
  • the band gap of the seed crystal layer can be made larger than the band gap of the AlGaN-based active layer. Such a case is preferable because light can be extracted more efficiently.
  • the seed crystal layer may have an epitaxial growth plane of the C plane. Such a thing is preferable because it can emit light more efficiently.
  • the above-mentioned epitaxial wafer for an ultraviolet light emitting element is prepared.
  • a part of the epitaxial layer is removed from the second conductive clad layer side to at least the AlGaN-based active layer to partially expose the first conductive clad layer.
  • Ohmic electrodes were arranged on the partially exposed first conductive clad layer and on the second conductive clad layer left unremoved.
  • the seed crystal layer and the epitaxial layer remaining on the seed crystal layer are separated from the first support substrate to manufacture an ultraviolet light emitting device.
  • a method for manufacturing an ultraviolet light emitting element which is characterized by the above.
  • an ultraviolet light emitting element With such a method for manufacturing an ultraviolet light emitting element, it is possible to manufacture a high quality ultraviolet light emitting element having a simple structure and free from defects due to warpage or lattice mismatch. Moreover, since the expensive seed crystal layer can be made extremely thin, it can be manufactured at an extremely low cost.
  • the present invention also provides a method for manufacturing an ultraviolet light emitting element array, which comprises combining a plurality of ultraviolet light emitting elements manufactured by the above method for manufacturing an ultraviolet light emitting element to manufacture an ultraviolet light emitting element array.
  • a method for manufacturing an ultraviolet light emitting element array it is possible to manufacture an extremely high quality and inexpensive ultraviolet light emitting element array.
  • the above-mentioned epitaxial wafer for an ultraviolet light emitting element is prepared.
  • the second conductive clad layer side of the epitaxial layer is temporarily bonded to the temporary support substrate.
  • a reflective metal layer is formed on the side of the seed crystal layer opposite to the epitaxial layer, and the reflective metal layer is bonded to a conductive second support substrate by metal bonding.
  • An ultraviolet ray characterized by separating a structure including the second support substrate, the reflective metal layer, the seed crystal layer and the epitaxial layer from the temporary support substrate to manufacture a metal bonded substrate for an ultraviolet light emitting element.
  • a method for manufacturing a metal bonded substrate for a light emitting element is provided.
  • the second support substrate can be made of any one of Si, Ge, GaAs single crystals, Cu, Al metals, and carbon, or a composite material thereof. By doing so, it is possible to more easily manufacture a metal bonded substrate for an ultraviolet light emitting element.
  • Au can be used when the reflective metal layer and the second support substrate are bonded by metal bonding.
  • Au is preferable because it is a material often used for metal bonding.
  • the reflective metal layer can be Al.
  • Al is preferable because it is a material often used as a reflective metal in a light emitting device.
  • a metal bonded substrate for an ultraviolet light emitting element manufactured by the above-mentioned method for manufacturing a metal bonded substrate for an ultraviolet light emitting element is prepared. A part of the epitaxial layer is removed from the second conductive clad layer side to at least the AlGaN-based active layer to partially expose the first conductive clad layer. It is characterized in that an ultraviolet light emitting element is manufactured by arranging ohmic electrodes on the partially exposed first conductive clad layer and on the second conductive clad layer left without being removed. Provided is a method for manufacturing an ultraviolet light emitting element.
  • a metal bonded substrate for an ultraviolet light emitting element manufactured by the above method for manufacturing a metal bonded substrate for an ultraviolet light emitting element is prepared.
  • a method for manufacturing an ultraviolet light emitting element which comprises arranging ohmic electrodes on the epitaxial layer and on the side of the second support substrate opposite to the epitaxial layer, respectively, to manufacture an ultraviolet light emitting element.
  • the epitaxial wafer for an ultraviolet light emitting element, the method for manufacturing a metal bonded substrate for an ultraviolet light emitting element, and the method for manufacturing an ultraviolet light emitting element of the present invention have a simple structure and cause defects due to warpage or lattice mismatch. It is possible to provide a high-quality ultraviolet light emitting device without a device, or an epitaxial wafer capable of manufacturing the same. Further, since the expensive seed crystal layer can be made extremely thin, it can be manufactured at an extremely low cost. Further, according to the method for manufacturing an ultraviolet light emitting element array of the present invention, an extremely high quality and inexpensive ultraviolet light emitting element array can be manufactured.
  • an epitaxial wafer for an ultraviolet light emitting element and a method for manufacturing the ultraviolet light emitting element according to the first embodiment of the present invention will be described.
  • an inexpensive and high-quality epitaxial wafer suitable for a light emitting diode in the deep ultraviolet region (UVC: 200 to 250 nm) has been required.
  • the present inventors have found a heat-resistant first support substrate, a flattening layer having a thickness of 0.5 to 3 ⁇ m provided on at least the upper surface of the first support substrate, and the flattening.
  • an inexpensive and high-quality epitaxial wafer can be provided by an epitaxial wafer for an ultraviolet light emitting element having an epitaxial layer in which the mold clad layers are sequentially laminated and grown, and completed the present invention.
  • the epitaxial wafer 100 for an ultraviolet light emitting device shown in FIG. 1 has an ultraviolet light emitting element layer 2 made of a substrate (bonded substrate) 1 manufactured by bonding and a nitride semiconductor.
  • the bonded substrate 1 is a heat-resistant support substrate (first support substrate) 3 provided with a flattening layer 7 having a thickness of at least 0.5 to 3 ⁇ m on the upper surface thereof, and further having a group III nitride having a thickness of 0.1 to 1.5 ⁇ m.
  • a single crystal is produced by laminating as a seed crystal layer 4.
  • the ceramic score layer 5 is made of, for example, ceramics containing AlN as a main component. It is excellent in heat resistance, stability, and availability.
  • the flattening layer may be formed on only one side (upper surface) of the heat-resistant support substrate 3 or on both sides.
  • various voids and irregularities caused by the heat-resistant support substrate and the like are filled, sufficient smoothness is obtained for the seed crystal to be transferred, and warpage is unlikely to occur.
  • it can be made of at least one of SiO 2 , silicon oxynitride (Si x O y N z ), Si, and AlAs. It is preferable because it is easy to grind and polish at the time of smoothing, and it tends to become a sacrificial layer for separating the heat-resistant support substrate 3 later.
  • the bonded substrate 1 is, for example, a heat-resistant support substrate 3 and a seed crystal layer 4 on which the flattening layer 7 is formed in the process shown in the application (Japanese Patent Application No. 200-100528) previously filed by the applicant of the present application. It can be produced by laminating, but is not limited to the method described in the above application. Further, by setting the thickness of the seed crystal layer 4 within the above numerical range, high quality can be obtained.
  • the material considering the film (ultraviolet light emitting device layer 2) to be epitaxially grown on the film, it is particularly preferable to use a single crystal of Al x Ga 1-x N (0.5 ⁇ X ⁇ 1).
  • the band gap of the seed crystal layer 4 is larger than the band gap of the AlGaN-based active layer described later. This is because light can be extracted more efficiently. Further, in order to emit light more efficiently, it is preferable that the epitaxial growth surface of the seed crystal layer 4 is the C surface.
  • the ultraviolet light emitting element layer 2 is vapor-deposited on the bonded substrate 1.
  • the outline of the ultraviolet light emitting element layer is shown in FIG.
  • the configuration of the ultraviolet light emitting element layer 2 will be described in detail below.
  • the first conductive clad layer 8 (mainly composed of Al x Ga 1-x N (0.5 ⁇ x ⁇ 1)) is formed on the bonded substrate 1.
  • the first conductive clad layer 8 is formed to supply electrons to the AlGaN-based active layer 9, and the film thickness is not particularly limited, but can be, for example, 1.0 to 5.6 ⁇ m. As an example, it can be 2.5 ⁇ m.
  • the AlGaN-based active layer 9 has a quantum well structure, and the barrier layer 10 and the well layer 11 are alternately laminated.
  • the AlGaN-based active layer can have a peak wavelength ⁇ p of a spectrum shorter than 235 nm in the spectrum emitted when a current is injected at 25 ° C. and 0.2 A / mm 2 , and if it is such a deep ultraviolet ray. The light in the area can be obtained more reliably.
  • the lower limit of this peak wavelength ⁇ p can be, for example, 200 nm.
  • the film thickness of the AlGaN-based active layer 9 can be, for example, 0.2 to 0.6 ⁇ m.
  • the second conductive clad layer 12 (mainly composed of Al y Ga 1-y N (0.5 ⁇ y ⁇ 1)) is formed to supply holes to the AlGaN-based active layer 9.
  • the film thickness of the second conductive clad layer 12 can be, for example, 0.5 to 2.5 ⁇ m.
  • the p-type GaN contact layer 13 is formed.
  • the film thickness of the p-type GaN contact layer 13 can be, for example, 0.05 to 0.3 ⁇ m.
  • the first conductive clad layer 8 to the p-type contact layer 13 may be referred to as an epitaxial layer 22 below.
  • the following shows a method for manufacturing an epitaxial layer suitable for the light emitting diode in the deep ultraviolet region of the present embodiment.
  • Introduction to the reactor Introduce the bonded substrate 1 into the reactor of the MOVPE apparatus. Before introducing the bonded substrate 1 into the reactor, it is cleaned with chemicals. After the bonded substrate 1 is introduced into the reaction furnace, the inside of the furnace is filled with a high-purity inert gas such as nitrogen, and the gas in the furnace is exhausted.
  • a high-purity inert gas such as nitrogen
  • Step of cleaning the surface of the bonded substrate in the furnace The surface of the bonded substrate 1 is heated in the reaction furnace to clean the surface of the substrate.
  • the temperature at which cleaning is performed can be determined by the temperature of the surface of the bonded substrate between 1000 ° C. and 1200 ° C., and a clean surface can be obtained by cleaning at 1050 ° C. in particular.
  • Cleaning is performed after the pressure in the furnace has been reduced, and the pressure in the furnace can be determined between 200 mbar and 30 mbar.
  • the inside of the furnace is cleaned for, for example, 10 minutes while being supplied with hydrogen or nitrogen.
  • Step of Growing First Conductive Clad Layer 8 This step is a step of growing the first conductive clad layer 8 on the bonded substrate 1. In this step, after the inside of the reaction furnace is maintained at the specified pressure inside the furnace and the substrate temperature, the raw materials TMAl, TMGa, NH3 , and the impurity gas for making n-type conductivity are supplied to the inside of the furnace. The one conductive clad layer 8 is grown.
  • the first conductive clad layer 8 can be freely produced with a composition represented by Al x Ga 1-x N (0.5 ⁇ x ⁇ 1), and as an example, Al 0.95 Ga 0.05 . Designed as N. Multiple layers may be formed by changing the composition.
  • the pressure inside the furnace in this step can be, for example, 75 mbar, and the substrate temperature can be 1100 ° C.
  • the flow rate of the raw materials TMAl and TMG is adjusted so that the Al / Ga ratio incorporated in the thin film becomes the set ratio in consideration of the material efficiency of the raw material gas.
  • Monosilane (SiH 4 ) can be used as the impurity gas for making n-type conductivity.
  • the carrier gas for transporting the raw material gas can be hydrogen. Tetraethylsilane may be used as the impurity gas.
  • Step of growing the AlGaN-based active layer 9 This step is a step of growing the AlGaN-based active layer 9 on the first conductive clad layer 8.
  • the raw materials TMAl, TMGa, and NH 3 are supplied into the furnace to grow the AlGaN-based active layer 9.
  • the AlGaN-based active layer 9 may be formed by alternately laminating a barrier layer 10: Al 0.75 Ga 0.25 N and a well layer 11: Al 0.6 Ga 0.4 N.
  • the pressure inside the furnace in this step can be set to, for example, 75 mbar, and the substrate temperature can be set to 1100 ° C.
  • the Al / Ga ratio incorporated in the thin film is set to a set ratio in consideration of the material efficiency of the raw material gas. Set the flow rate.
  • Step of growing the second conductive clad layer 12 This step is a step of growing the second conductive clad layer 12 on the AlGaN-based active layer 9.
  • the raw materials TMAl, TMGa, NH3 , and the impurity raw material for making p-type conductivity are supplied into the furnace.
  • the conductive clad layer 12 is grown.
  • the second conductive clad layer 12 can be freely produced with a composition represented by Al y Ga 1-y N (0.5 ⁇ y ⁇ 1), and Al 0.95 Ga 0.05 is an example. Can be N. Multiple layers may be formed by changing the composition.
  • the pressure inside the furnace in this step can be, for example, 75 mbar, and the substrate temperature can be 1100 ° C.
  • the flow rate of the raw materials TMAl and TMG is adjusted so that the Al / Ga ratio incorporated in the thin film becomes the set ratio in consideration of the material efficiency of the raw material gas.
  • Set. Biscyclopentadienylmagnesium (Cp2Mg) can be used as an impurity raw material for achieving p-type conductivity.
  • Step of Growing the p-type GaN contact layer 13 This step is a step of growing the p-type GaN contact layer 13 on the second conductive clad layer 12.
  • the raw materials TMGa, NH3 , and the impurity raw material for making p-type conductivity are supplied into the furnace to supply p-type GaN.
  • the contact layer 13 is grown.
  • the pressure inside the furnace in this step can be, for example, 200 mbar, and the substrate temperature can be 1000 ° C.
  • Biscyclopentadienylmagnesium (Cp2Mg) can be used as an impurity raw material for achieving p-type conductivity.
  • hydrogen can be used as the carrier gas for transporting the raw material gas.
  • Activation annealing step In this step, the p-type impurities of the second conductive clad layer 12 and the p-type GaN contact layer 13 are activated by annealing the wafer at a predetermined temperature and time in a heating furnace. rice field.
  • the activation in the heating furnace can be, for example, 750 ° C. for 10 minutes.
  • the epitaxial wafer for a light emitting diode in the deep ultraviolet region of the present invention can be a high-quality wafer with low dislocation density without causing in-plane non-uniformity due to warpage due to a difference in lattice constant or a difference in coefficient of thermal expansion. .. Further, for example, by peeling a thin seed crystal layer from an expensive AlN single crystal self-supporting substrate and bonding it to an inexpensive ceramic substrate, an epitaxial substrate for a light emitting diode in a deep ultraviolet region can be manufactured at low cost.
  • a thick film photoresist is spin-coated on an epitaxial wafer (epitaxial substrate) 100 for an ultraviolet light emitting element, a resist of 3 ⁇ m or more is formed on the surface, and a resist of 3 ⁇ m or more is formed on the surface by a photolithography method.
  • the PR pattern 14 is formed.
  • the PR pattern can be, for example, a 15 ⁇ m pitch and a 10 ⁇ m square, but is not limited to this size and can be changed depending on the required product type.
  • the lower limit of the PR pattern and pitch size is determined by the thickness from the seed crystal layer 4 to the p-type GaN contact layer 13, and 1/20 or more of the difference in pattern dimensions from the pitch interval should be provided. That is, when a pattern having a pitch of 15 ⁇ m and a square of 10 ⁇ m is formed, the difference needs to be 0.4 ⁇ m or more.
  • the ICP conditions can be carried out by introducing Cl 2 and Ar, with a Cl 2 flow rate of 50 sccm, an Ar flow rate of 30 sccm, a processing pressure atmosphere of 2 [Pa], and an output of 150 W on the bias side and 100 W on the antenna side. It is needless to say that the conditions are not limited to this, and any condition can be selected as long as the epitaxial layer can be etched.
  • the device separation planned region 15 from which the epitaxial layer is removed is formed up to the bonded substrate 1. After forming the region 15, the PR pattern 14 is removed by ashing.
  • a thick film photoresist PR is spin-coated to form a resist having a size of 3 ⁇ m or more on the surface, and a PR pattern 16 is formed by a photolithography method.
  • the ICP conditions can be carried out by introducing Cl 2 and Ar, with a Cl 2 flow rate of 50 sccm, an Ar flow rate of 30 sccm, a processing pressure atmosphere of 2 [Pa], and an output of 150 W on the bias side and 100 W on the antenna side.
  • the conditions are not limited to this, and any condition can be selected as long as the epitaxial layer can be etched.
  • the ICP processing time is adjusted to form a region 17 in which the n-type AlGaN layer (first conductive clad layer) 8 remains by about 0.5 to 1.5 ⁇ m (partial exposure of the first conductive clad layer). ..
  • the PR pattern 16 is removed by ashing.
  • a thin-film PR (thickness of 3 ⁇ m or less) is spin-coated, and a pattern is formed in which a part of the region 17 is opened and the other region is covered with the PR by a photolithography method.
  • the opening pattern can be, for example, a pattern of 4 ⁇ m square, but is not limited to this size.
  • the wafer is introduced into the vapor deposition machine and vapor deposition is performed.
  • the thin-film deposition film can be vapor-deposited in order, for example, with a Ni layer of 100 nm and an Au layer of 1,000 ⁇ m.
  • the metal film in the region other than the opening is removed by the lift-off method, and the n-side electrode 18 is formed in a part of the region 17. Further, the same effect can be obtained by adopting a self-alignment process in which the opening pattern is formed by a wet etching process after the surface protective film (PSV) film is formed, and the lift-off is performed after the vapor deposition.
  • PSV surface protective film
  • the PR of the thin film system PR (thickness 3 ⁇ m or less) is spin-coated, and a part of the p-type GaN contact layer 13 is opened by the photolithography method. Region forms a pattern covered with PR.
  • the opening pattern can be, for example, a pattern of 4 ⁇ m square, but is not limited to this size.
  • the wafer is introduced into the vapor deposition machine and vapor deposition is performed.
  • the thin-film film can be formed, for example, with an Al layer of 1,000 ⁇ m.
  • the metal film in the region other than the opening is removed by the lift-off method, and the p-side is applied to a part of the p-type GaN contact layer 13 (that is, on the second conductive-type clad layer left without removal).
  • the electrode 19 is formed. Further, the same effect can be obtained by adopting a self-alignment process in which the opening pattern is formed by a wet etching process after the surface protective film (PSV) film is formed, and the lift-off is performed after the vapor deposition.
  • PSV surface protective film
  • heat treatment is performed at, for example, 700 ° C. for 5 minutes in a nitrogen atmosphere to form an electrical contact of the epitaxial layer.
  • the epitaxial substrate 100 is held so that at least the p-side electrode 19 and the elep tape are in contact with each other, and the SiO 2 layer (flattening layer) 7 of the epitaxial substrate 100 is wet-etched with a mixed solution of hydrofluoric acid.
  • Hydrogen peroxide etches only the SiO 2 layer 7 and has etching selectivity for the AlN layer (seed crystal layer) 4. Therefore, since the base substrate (first support substrate: ceramic score layer + impurity-filled layer) 3 and the AlN layer 4 are separated, the chips become independent. Transfer the independent chip to an appropriate transfer material such as silicone and mount it on the mounting board.
  • a plurality of chips (ultraviolet light emitting elements) manufactured by the method for manufacturing an ultraviolet light emitting element as described above can be combined to manufacture an ultraviolet light emitting element array. In this way, it is possible to manufacture an extremely high quality and inexpensive ultraviolet light emitting element array.
  • a benzocyclobutene (BCB) film 20 is applied onto the epitaxial substrate 100 by spin coating, for example, to a thickness of 1 ⁇ m.
  • the temporary support substrate 21 is prepared, is opposed to the BCB film 20 coated surface of the epitaxial substrate 100, and is thermocompression-bonded to obtain a temporary bonding substrate 101.
  • Any material can be selected for the temporary support substrate, but for example, silicon having excellent flat workability can be used.
  • materials such as sapphire, quartz, GaAs, InP, SiC, Ge, and InSb may be selected.
  • the conditions for temporary joining can be, for example, 5 N / cm 3 or more, and the temperature can be around 150 ° C.
  • the SiO 2 layer (flattening layer) 7 on the substrate is wet-etched with a mixed solution of hydrofluoric acid. Since only the SiO 2 layer is etched by the phosphoric acid superwater and the epitaxial layer 22 has etching selectivity, the substrate 3 and the seed crystal layer 4 are separated from each other, and the seed crystal layer 4 to the temporary support substrate 21 are separated. The peeled substrate 23 remaining on the temporarily bonded substrate 101 is obtained.
  • an Al layer (reflecting metal layer) 24 having a thickness of 0.5 ⁇ m and a Ti having a thickness of 0.1 ⁇ m are placed on the peeled substrate 23 (on the side opposite to the epitaxial layer 22 of the seed crystal layer 4).
  • the peel-bonded substrate 27 is obtained by sequentially vapor-depositing the layer 25 and the Au layer 26 having a thickness of 1 ⁇ m by a vacuum vapor deposition method.
  • the vapor deposition film may be formed by using a sputtering method, PLD, ALD or other deposition method. Also. The same effect can be obtained even if the film thickness is thicker or thinner than the illustrated film thickness.
  • the Al layer 24 is provided with the intention of having the function of light reflection generated in the active layer, it is desirable that the Al layer 24 is 0.05 ⁇ m or more, and 5 ⁇ m or less from the viewpoint of ease of processing in the subsequent chip process. Is desirable.
  • the Ti layer 25 is a layer provided to prevent mixing of the Al layer 24 and the Au layer 26, and it is desirable to provide 0.05 ⁇ m or more having the minimum effect. Further, it is desirable that the thickness is 5 ⁇ m or less from the viewpoint of ease of processing in the subsequent chip process.
  • the Au layer 26 is a layer provided for the purpose of metal bonding, and it is desirable that the Au layer 26 has a film thickness of 0.3 ⁇ m or more in order to ensure the ease of bonding. Further, it is desirable that the thickness is 5 ⁇ m or less from the viewpoint of ease of processing in the subsequent chip process.
  • a silicon substrate is prepared as a permanent substrate 28 (second support substrate having conductivity), and a bonded metal film is vapor-deposited on the permanent substrate 28.
  • a permanent bonding substrate 31 in which, for example, a 0.1 ⁇ m thick Ti layer 29 and a 1 ⁇ m thick Au layer 30 are sequentially vapor-deposited by a vacuum vapor deposition method is prepared in order from the permanent substrate 28.
  • the second support substrate may be any one of Si, Ge, GaAs single crystals, Cu, Al metals, and carbon, or a composite material thereof. Such a material is more convenient.
  • the vapor deposition film may be formed by using a sputtering method, PLD, ALD or other deposition method. Also. The same effect can be obtained even if the film thickness is thicker or thinner than the illustrated film thickness.
  • the Ti layer 29 is a layer provided for the purpose of adhering the Au layer 30 and the silicon substrate, and it is desirable to provide 0.05 ⁇ m or more having the minimum effect. Further, it is desirable that the thickness is 5 ⁇ m or less from the viewpoint of ease of processing in the subsequent chip process.
  • the Au layer 30 is a layer provided for the purpose of metal bonding, and it is desirable that the Au layer 30 has a film thickness of 0.3 ⁇ m or more in order to ensure the ease of bonding. Further, it is desirable that the thickness is 5 ⁇ m or less from the viewpoint of ease of processing in the subsequent chip process.
  • the peel-off bonding substrate 27 and the permanent bonding substrate 31 are thermocompression-bonded so that the Au layer 26 and the Au layer 30 face each other, and the bonding substrate 102 is obtained (metal bonding).
  • the joining conditions are, for example, 5 N / cm 3 or more, and the temperature is around 150 ° C.
  • the constituent substrate 32 metal bonded substrate for ultraviolet light emitting element: second support substrate
  • the temporary support substrate 21 is separated from the bonding substrate 102.
  • the BCB film 20 left on the surface of the constituent substrate 32 can be removed by NF 3 gas plasma treatment by the ICP method.
  • the method for removing the BCB film 20 is not limited to this, and any method can be used as long as it can remove the BCB film. For example, it can be similarly removed by washing with a BCB diluting liquid or oxygen plasma treatment.
  • a thick film photoresist is spin-coated on the surface of the constituent substrate 32 to form a resist having a size of 3 ⁇ m or more on the surface, and a PR pattern is formed by a photolithography method.
  • the PR pattern can be configured with, for example, a 350 ⁇ m pitch and a 350 ⁇ m square, but is not limited to this size and can be changed depending on the required product type.
  • the ICP conditions can be obtained by introducing Cl 2 and Ar, for example, Cl 2 flow rate 50 sccm, Ar flow rate 30 sccm, processing pressure atmosphere is 2 [Pa], and output is 150 W on the bias side and 100 W on the antenna side.
  • the patterning conditions are not limited to this, and any conditions may be used as long as the epitaxial layer is etched.
  • the device separation planned region 33 from which the epitaxial layer is removed is formed until the Al layer 24 is exposed. After the element separation planned region 33 is formed, the PR pattern is removed by ashing.
  • a thick film photoresist (PR) is spin-coated to form a resist of 3 ⁇ m or more on the surface, and a PR pattern is formed by a photolithography method.
  • the ICP conditions can be obtained by introducing Cl 2 and Ar, for example, Cl 2 flow rate 50 sccm, Ar flow rate 30 sccm, processing pressure atmosphere is 2 [Pa], and output is 150 W on the bias side and 100 W on the antenna side.
  • the patterning conditions are not limited to this, and any conditions may be used as long as the epitaxial layer is etched.
  • the ICP processing time is adjusted to form a region 34 in which the n-type AlGaN layer 8 remains by about 0.5 to 1.5 ⁇ m. After forming the region 34, the PR pattern is removed by ashing.
  • a thin film PR (thickness of 3 ⁇ m or less) is spin-coated, and a pattern is formed in which a part of the region 34 is opened and the other region is covered with PR by a photolithography method. do.
  • the opening pattern can be, for example, a pattern of 70 ⁇ m ⁇ , but is not limited to this size, and may be larger or smaller than this size.
  • the wafer is introduced into the vapor deposition machine and vapor deposition is performed.
  • the thin-film deposition film can be vapor-deposited in order, for example, with a Ni layer of 100 nm and an Au layer of 1,000 ⁇ m.
  • the metal film in the region other than the opening is removed by the lift-off method, and the n-side electrode 35 is formed in a part of the region 34. Further, a self-alignment process may be adopted in which the opening pattern is formed by a wet etching process after the surface protection (PSV) film is formed, and the lift-off is performed after the vapor deposition.
  • PSV surface protection
  • a thin film PR (thickness of 3 ⁇ m or less) is spin-coated, and a part of the p-type GaN layer 13 is opened by a photolithography method, and the other region is covered with PR.
  • the opening pattern can be, for example, a pattern of 70 ⁇ m ⁇ , but is not limited to this size, and may be larger or smaller than this size.
  • the wafer is introduced into the vapor deposition machine and vapor deposition is performed.
  • the vapor-filmed film can be, for example, an Al layer of 1,000 ⁇ m.
  • the metal film in the region other than the opening is removed by the lift-off method, and the p-side electrode 36 is formed on a part of the p-type GaN contact layer 13. Further, a self-alignment process may be adopted in which the opening pattern is formed by a wet etching process after the surface protection (PSV) film is formed, and the lift-off is performed after the vapor deposition. After forming the n-side electrode 35 and the p-type electrode 36, heat treatment is performed at a nitrogen atmosphere of 700 ° C. for 5 minutes to form electrical contacts of the epi layer.
  • PSV surface protection
  • the metal film in a part of the region 33 is removed and separated into individual elements by a scribe braking method.
  • a laser ablation method can be used for removing the metal film, but the method is not limited to this, and a wet etching method covering the element region may be adopted. When using the wet method, it is preferable to use aqua regia. Further, the method is not limited to the scribe braking method, and other methods may be used. For example, a blade dicing method can also be used. As for the scribe method, either the diamond scribe method or the stealth method can be adopted.
  • a method for manufacturing a metal bonding substrate for an ultraviolet light emitting element and a method for manufacturing an ultraviolet light emitting element according to a third embodiment of the present invention will be described with reference to FIGS. 21 to 31.
  • a benzocyclobutene (BCB) film 20 is applied onto the epitaxial substrate 100 by spin coating, for example, to a thickness of 1 ⁇ m.
  • the temporary support substrate 21 is prepared, is opposed to the BCB film 20 coated surface of the epitaxial substrate 100, and is thermocompression-bonded to obtain a temporary bonding substrate 101.
  • Any material can be selected for the temporary support substrate, but for example, silicon having excellent flat workability can be used.
  • any material can be selected for the temporary support substrate, but for example, silicon having excellent flat workability can be used.
  • materials such as sapphire, quartz, GaAs, InP, SiC, Ge, and InSb may be selected.
  • the conditions for temporary joining can be, for example, N / cm 3 or more, and the temperature can be around 150 ° C.
  • the SiO 2 layer (flattening layer) 7 on the substrate is wet-etched with a mixed solution of hydrofluoric acid. Since only the SiO 2 layer is etched by the phosphoric acid superwater and the epitaxial layer 22 has etching selectivity, it is separated between the substrate and the seed crystal layer 4 and temporarily separated from the AlN layer (seed crystal layer) 4. A peeling substrate 23 in which the support substrate 21 remains on the temporary bonding substrate 101 is obtained.
  • an Al layer (reflecting metal layer) 24 having a thickness of 0.5 ⁇ m and a Ti having a thickness of 0.1 ⁇ m are placed on the peeled substrate 23 (on the side opposite to the epitaxial layer 22 of the seed crystal layer 4).
  • a peel-bonded substrate 27 in which a layer 25 and an Au layer 26 having a thickness of 1 ⁇ m are sequentially vapor-deposited by a vacuum vapor deposition method is obtained.
  • the vapor deposition film may be formed by using a sputtering method, PLD, ALD or other deposition method. Also. The same effect can be obtained even if the film thickness is thicker or thinner than the illustrated film thickness.
  • the Al layer 24 is provided with the intention of having a function of light reflection generated in the active layer, it is desirable that it is 0.05 ⁇ m or more, and it is desirable that it is 5 ⁇ m or less from the viewpoint of ease of processing in the subsequent chip process. ..
  • the Ti layer 25 is a layer provided to prevent mixing of the Al layer 24 and the Au layer 26, and it is desirable to provide 0.05 ⁇ m or more having the minimum effect. Further, it is desirable that the thickness is 5 ⁇ m or less from the viewpoint of ease of processing in the subsequent chip process.
  • the Au layer 26 is a layer provided for the purpose of metal bonding, and it is desirable that the Au layer 26 has a film thickness of 0.3 ⁇ m or more in order to ensure the ease of bonding. Further, it is desirable that the thickness is 5 ⁇ m or less from the viewpoint of ease of processing in the subsequent chip process.
  • a silicon substrate is prepared as the permanent substrate 28 (second support substrate having conductivity), and a bonded metal film is vapor-deposited on the permanent substrate 28.
  • a permanent bonding substrate 31 in which, for example, a 0.1 ⁇ m thick Ti layer 29 and a 1 ⁇ m thick Au layer 30 are sequentially vapor-deposited by a vacuum vapor deposition method is prepared in order from the permanent substrate 28.
  • the vapor deposition film may be formed by using a sputtering method, PLD, ALD or other deposition method. Also. The same effect can be obtained even if the film thickness is thicker or thinner than the illustrated film thickness.
  • the Ti layer 29 is a layer provided for the purpose of adhering the Au layer 30 and the silicon substrate, and it is desirable to provide 0.05 ⁇ m or more having the minimum effect. Further, it is desirable that the thickness is 5 ⁇ m or less from the viewpoint of ease of processing in the subsequent chip process.
  • the Au layer 30 is a layer provided for the purpose of metal bonding, and it is desirable that the Au layer 30 has a film thickness of 0.3 ⁇ m or more in order to ensure the ease of bonding. Further, it is desirable that the thickness is 5 ⁇ m or less from the viewpoint of ease of processing in the subsequent chip process.
  • the peel-off bonding substrate 27 and the permanent bonding substrate 31 are thermocompression-bonded so that the Au layer 26 and the Au layer 30 face each other, and the bonding substrate 102 is obtained (metal bonding).
  • the joining conditions can be, for example, 5 N / cm 3 or more, and the temperature can be around 150 ° C.
  • the BCB film 20 is softened by heating to 150 ° C. to obtain a constituent substrate 32 (metal-bonded substrate for an ultraviolet light emitting element) in which the temporary support substrate 21 is separated from the bonding substrate 102.
  • the BCB film 20 left on the surface of the constituent substrate 32 can be removed by NF 3 gas plasma treatment by the ICP method.
  • the method for removing the BCB film 20 is not limited to this, and any method can be used as long as it can remove the BCB film. For example, it can be similarly removed by washing with a BCB diluting liquid or oxygen plasma treatment.
  • a thick film photoresist is spin-coated on the surface of the constituent substrate 32 to form a resist having a size of 3 ⁇ m or more on the surface, and a PR pattern is formed by a photolithography method.
  • the PR pattern can be configured with, for example, a 250 ⁇ m pitch and a 250 ⁇ m square, but is not limited to this size and can be changed depending on the required product type.
  • the ICP conditions can be obtained by introducing Cl 2 and Ar, for example, Cl 2 flow rate 50 sccm, Ar flow rate 30 sccm, processing pressure atmosphere is 2 [Pa], and output is 150 W on the bias side and 100 W on the antenna side.
  • the patterning conditions are not limited to this, and any conditions may be used as long as the epitaxial layer is etched. For example, RIE treatment or reverse sputtering method may be used instead of ICP.
  • the device separation planned region 33 from which the epitaxial layer is removed is formed until the Al layer 24 is exposed. After the element separation planned region 33 is formed, the PR pattern is removed by ashing.
  • the PR of the thin film system PR (thickness of 3 ⁇ m or less) is spin-coated, and the region 34 is opened by the photolithography method to form a pattern in which the other regions are covered with the PR.
  • the opening pattern can be, for example, a pattern of 70 ⁇ m ⁇ , but is not limited to this size, and may be larger or smaller than this size.
  • the wafer is introduced into the vapor deposition machine and vapor deposition is performed.
  • the thin-film deposition film can be vapor-deposited in order, for example, with a Ni layer of 100 nm and an Au layer of 1,000 ⁇ m.
  • the metal film in the region other than the opening is removed by the lift-off method, and the p-side electrode 36 is formed in the region 34.
  • the thin-film deposition film is not limited to the laminated structure of Ni and Au layers, and may be an Al layer single layer or an Au layer single layer, and any metal material capable of forming ohmic contacts can be used. Metal or any laminated structure may be selected.
  • the lower electrode 38 can be formed of an Al layer of 1,000 ⁇ m.
  • the structure is not limited to the single layer structure of the Al layer, and may be a laminated structure of Ni and Au layer, or may be a single layer of Au layer, and any metal material capable of forming ohmic contacts can be used. Metal or any laminated structure may be selected.
  • the individual elements are separated by the scribe braking method.
  • the laser ablation method can be used to remove the metal film, but the method is not limited to this, and the same effect can be obtained by adopting the wet etching method in which the element region is covered.
  • the wet method it is preferable to use aqua regia.
  • the method is not limited to the scribe braking method, and other methods may be used.
  • a blade dicing method can also be used.
  • the scribe method either the diamond scribe method or the stealth method can be adopted.
  • Example 2 Manufacture the epitaxial wafer of the present invention as shown in FIG. 1-2 (see the process of the first embodiment described above).
  • Al 0.95 Ga 0.05 N was grown by 100 nm on the substrate by the MOVPE method, and n-type Al 0.95 Ga 0.05 N was grown 2.5 ⁇ m on the substrate.
  • the growth time could be shortened by 6 hours as compared with the comparative example described later. Further, by homoepitaxially growing the active layer until it was grown, the warp during the growth of the active layer was reduced, and the uniformity of the active layer was improved. The warp after growth was as small as 12 ⁇ m, and no cracks occurred.
  • the method for manufacturing the epitaxial layer for a light emitting diode in the deep ultraviolet region using the sapphire substrate 115 is shown below (see FIG. 3).
  • the sapphire substrate 115 is introduced into the reactor of the MOVPE apparatus. Before introducing the sapphire substrate 115 into the reactor, it is cleaned with chemicals. After introducing the sapphire substrate 115 into the reaction furnace, the inside of the furnace is filled with a high-purity inert gas such as nitrogen, and the gas in the furnace is exhausted.
  • Step of cleaning the sapphire substrate 115 in the furnace The surface of the substrate is cleaned by heating the sapphire substrate 115 in the reaction furnace.
  • the temperature for cleaning can be determined between 1000 ° C. and 1200 ° C. depending on the temperature of the surface of the sapphire substrate 115, and a clean surface can be obtained by cleaning at 1030 ° C. in particular.
  • Cleaning is performed after the pressure in the furnace has been reduced, and the pressure in the furnace can be determined between 200 mbar and 30 mbar. In this embodiment, the cleaning was performed by setting the pressure inside the furnace to 150 mbar. The inside of the furnace is cleaned for 10 minutes with hydrogen or nitrogen supplied.
  • Step of growing the buffer layer 116 the epitaxial layer is formed on the sapphire substrate by introducing the gas as the raw material Al, Ga, N source at the specified furnace pressure and substrate temperature.
  • the buffer layer 116 for improving crystallinity is grown.
  • the buffer layer 116 was grown by 3 ⁇ m in order to obtain a substrate suitable as an ultraviolet LED.
  • Example 1 the method of Example 1 (that is, [3] the step of growing the first conductive clad layer to [7] the activation annealing step in the method for manufacturing the epitaxial layer of the first embodiment described above).
  • An epitaxial substrate 200 for a light emitting diode in a deep ultraviolet region was produced by the same manufacturing method (first conductive clad layer 108, AlGaN-based active layer 109 (barrier layer 110, well layer 111), second conductive clad layer 112, p-type GaN contact layer 113).
  • the growth time of the epitaxial layer was long and the productivity was lowered.
  • the growth rate of AlN can be increased by increasing the supply of group III raw materials, but the growth rate can be sufficiently increased because the amount of impurities such as carbon is increased and the quality of crystals is deteriorated. could not.
  • in-plane non-uniformity and crack defects are likely to occur due to warpage due to differences in lattice constants and coefficients of thermal expansion during growth, and the degree of freedom in designing the epitaxial layer is low.
  • the warp after growth was as large as 124 ⁇ m, and the yield of the device process was lowered.
  • the present invention is not limited to the above embodiment.
  • the above embodiment is an example, and any one having substantially the same configuration as the technical idea described in the claims of the present invention and having the same effect and effect is the present invention. It is included in the technical scope of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、耐熱性の第一支持基板と、該第一支持基板の少なくとも上面に設けられた、厚み０．５～３μｍの平坦化層と、該平坦化層の上面に貼り合わせにより接合された、厚み０．１～１．５μｍのＩＩＩ族窒化物単結晶の種結晶層と、該種結晶層上に、少なくとも、ＡｌｘＧａ１－ｘＮ（０．５＜ｘ≦１）を主成分とする第一導電型クラッド層と、ＡｌＧａＮ系活性層と、ＡｌｙＧａ１－ｙＮ（０．５＜ｙ≦１）を主成分とする第二導電型クラッド層が順に積層成長されたエピタキシャル層を有するものである紫外線発光素子用エピタキシャルウェーハである。これにより、高品質な深紫外線領域（ＵＶＣ：２００～２５０ｎｍ）の発光素子を従来よりも安価に製造することができる紫外線発光素子用エピタキシャルウェーハが提供される。

Description

紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ基板の製造方法、紫外線発光素子の製造方法、及び紫外線発光素子アレイの製造方法
　本発明は、紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ基板の製造方法、紫外線発光素子の製造方法、及び紫外線発光素子アレイの製造方法に関するものである。
　窒化物系半導体材料を活用した深紫外線用発光ダイオードは殺菌用光源として水銀レス、長寿命、コンパクト化、軽量化、省エネ等の観点から近年、市場拡大が期待されている。しかしながら、これらの深紫外線用発光ダイオード用エピタキシャル層は、サファイア基板やＡｌＮ基板を下地基板としてハイドライド気相成長（ＨＶＰＥ）法でＡｌＮ層を成長させている（特許文献１）。格子定数の異なるサファイヤやＳｉＣといった格子定数の異なる材料基板上に形成されている場合、格子ミスマッチによる欠陥が発生し、内部量子効率を落としエネルギー変換効率が低下する傾向にある。また、２５０ｎｍより短波長の場合、その影響がさらに著しくなる。また、格子定数の比較的近いＧａＮ単結晶自立基板はそのバンドギャップから光吸収基板となり外部量子効率を低下させる。ＡｌＮ単結晶自立基板は非常に高品質なエピタキシャル用の基板として有望であるが製造が難しく、非常に高価な材料である。
　その為、高出力、高効率の殺菌用深紫外発光ダイオードの普及に問題があった。
特許第６０４２５４５号
　本発明は上記事情に鑑みなされたもので、高品質な深紫外線領域（ＵＶＣ：２００～２５０ｎｍ）の発光素子を従来よりも安価に製造することができる紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ用基板の製造方法、紫外線発光素子の製造方法、及び紫外線発光素子アレイの製造方法を提供することを目的とする。
　上記目的を達成するために、本発明は、耐熱性の第一支持基板と、
　該第一支持基板の少なくとも上面に設けられた、厚み０．５～３μｍの平坦化層と、
　該平坦化層の上面に貼り合わせにより接合された、厚み０．１～１．５μｍのＩＩＩ族窒化物単結晶の種結晶層と、
　該種結晶層上に、少なくとも、ＡｌｘＧａ１－ｘＮ（０．５＜ｘ≦１）を主成分とする第一導電型クラッド層と、ＡｌＧａＮ系活性層と、ＡｌｙＧａ１－ｙＮ（０．５＜ｙ≦１）を主成分とする第二導電型クラッド層が順に積層成長されたエピタキシャル層を有するものであることを特徴とする紫外線発光素子用エピタキシャルウェーハを提供する。
　このような紫外線発光素子用エピタキシャルウェーハであれば、上記のような、耐熱性の第一支持基板、厚み０．５～３μｍの平坦化層、貼り合わせにより接合された厚み０．１～１．５μｍのＩＩＩ族窒化物単結晶の種結晶層を有し、その上に上記エピタキシャル層が積層成長されているので、簡単な構造で、反りや格子ミスマッチによる欠陥の発生のない高品質な紫外線発光素子を製造できるエピタキシャルウェーハを提供することができる。また高価な上記種結晶層を極めて薄くすることができるため、極めて安価に製造することができる。
　また、前記第一支持基板が、セラミックスコア層と該セラミックスコア層を封入する不純物封入層とで構成されており、
　前記不純物封入層は、ＳｉＯｘＮｙ（ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表されるものとすることができる。
　このようなものであれば、より確実に結晶欠陥の抑制された高品質の紫外線発光素子を製造可能なものとなる。
　また、前記セラミックスコア層は、多結晶ＡｌＮセラミックスが主成分であるものとすることができる。
　このようなものであれば、耐熱性や安定性に優れ、大口径サイズのものを安価に入手することができるので好ましい。
　また、前記平坦化層が、ＳｉＯ２、酸窒化珪素（ＳｉｘＯｙＮｚ）、Ｓｉ、およびＡｌＡｓのうち少なくとも１種類の材料からなるものとすることができる。
　このようなものであれば、平坦化時の研削や研磨が容易で、かつ、第一支持基板を分離するための犠牲層になり易いので好ましい。
　また、前記種結晶層が、ＡｌｘＧａ１－ｘＮ（０．５＜Ｘ≦１）の単結晶であるものとすることができる。
　このようなものであれば、その上にエピタキシャル成長させる層の組成と一致させることができるので好ましい。
　また、前記ＡｌＧａＮ系活性層がＭＱＷ構造で形成されており、Ａｌ、Ｇａ、Ｎ以外の構成元素としてＩｎが存在しており、該Ｉｎの割合が１％未満であるものとすることができる。
　このようなものであれば、より効率良く発光させることができるので好ましい。
　また、前記ＡｌＧａＮ系活性層は、２５℃、０．２Ａ／ｍｍ２の電流注入時に発光するスペクトルのピーク波長λｐが２３５ｎｍより短波長のものとすることができる。
　このようなものであれば、深紫外線領域の光をより確実に得ることができる。
　また、前記種結晶層のバンドギャップが前記ＡｌＧａＮ系活性層のバンドギャップよりも大きいものとすることができる。
　このようなものであれば、より効率良く光を取り出すことができるため好ましい。
　また、前記種結晶層は、エピタキシャル成長面がＣ面であるものとすることができる。
　このようなものであれば、より効率良く発光させることができるので好ましい。
　また本発明は、上記の紫外線発光素子用エピタキシャルウェーハを用意し、
　前記エピタキシャル層の一部を前記第二導電型クラッド層側から少なくとも前記ＡｌＧａＮ系活性層まで除去して前記第一導電型クラッド層を部分的に露出させ、
　該部分的に露出した第一導電型クラッド層上と、除去せずに残された前記第二導電型クラッド層上とにそれぞれオーミック電極を配し、
　前記第一支持基板上にある前記平坦化層を除去することにより、前記種結晶層と該種結晶層上に残されたエピタキシャル層を前記第一支持基板から分離して、紫外線発光素子を製造することを特徴とする紫外線発光素子の製造方法を提供する。
　このような紫外線発光素子の製造方法であれば、簡単な構造で、反りや格子ミスマッチによる欠陥が発生のない高品質な紫外線発光素子を製造できる。また、高価な種結晶層を極めて薄くすることができるため、極めて安価に製造することができる。
　また本発明は、上記の紫外線発光素子の製造方法により製造した紫外線発光素子を複数個結合し、紫外線発光素子アレイを製造することを特徴とする紫外線発光素子アレイの製造方法を提供する。
　このような紫外線発光素子アレイの製造方法であれば、極めて高品質で安価な紫外線発光素子アレイを製造することができる。
　また本発明は、上記の紫外線発光素子用エピタキシャルウェーハを用意し、
　前記エピタキシャル層の前記第二導電型クラッド層側を仮支持基板と仮接合し、
　前記第一支持基板上にある前記平坦化層を除去することにより、前記種結晶層と該種結晶層上の前記エピタキシャル層および前記仮支持基板を前記第一支持基板から分離し、
　前記種結晶層の前記エピタキシャル層とは反対側に反射金属層を形成し、該反射金属層を、導電性を有する第二支持基板と金属接合で貼り合わせた後、
　前記第二支持基板、前記反射金属層、前記種結晶層および前記エピタキシャル層を含む構造体を前記仮支持基板から分離して、紫外線発光素子用金属貼り合わせ基板を製造することを特徴とする紫外線発光素子用金属貼り合わせ基板の製造方法を提供する。
　このような紫外線発光素子用金属貼り合わせ基板の製造方法であれば、簡単な構造で、反りや格子ミスマッチによる欠陥の発生のない高品質な紫外線発光素子用金属貼り合わせ基板を製造できる。
　また、前記第二支持基板を、Ｓｉ、Ｇｅ、ＧａＡｓの単結晶、Ｃｕ、Ａｌの金属、およびカーボンのうちのいずれか、又はそれらを複合した材料とすることができる。
　このようにすれば、より簡便に紫外線発光素子用金属貼り合わせ基板を製造することができる。
　また、前記反射金属層と前記第二支持基板を金属接合で貼り合わせるとき、少なくともＡｕを使用することができる。
　Ａｕは金属接合でよく用いられる材料であるため好ましい。
　また、前記反射金属層を、Ａｌとすることができる。
　Ａｌは発光素子において反射金属としてよく用いられる材料であるため好ましい。
　また本発明は、上記の紫外線発光素子用金属貼り合わせ基板の製造方法により製造した紫外線発光素子用金属貼り合わせ基板を用意し、
　前記エピタキシャル層の一部を前記第二導電型クラッド層側から少なくとも前記ＡｌＧａＮ系活性層まで除去して前記第一導電型クラッド層を部分的に露出させ、
　該部分的に露出した第一導電型クラッド層上と、除去せずに残された前記第二導電型クラッド層上とにそれぞれオーミック電極を配して、紫外線発光素子を製造することを特徴とする紫外線発光素子の製造方法を提供する。
　または、上記の紫外線発光素子用金属貼り合わせ基板の製造方法により製造した紫外線発光素子用金属貼り合わせ基板を用意し、
　前記エピタキシャル層上と、前記第二支持基板の前記エピタキシャル層とは反対側とにそれぞれオーミック電極を配して、紫外線発光素子を製造することを特徴とする紫外線発光素子の製造方法を提供する。
　これらのような製造方法であれば、簡単な構造で、反りや格子ミスマッチによる欠陥の発生のない高品質な紫外線発光素子を製造できる。また高価な種結晶層を極めて薄くすることができるため、極めて安価に製造することができる。
　以上のように、本発明の紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ基板の製造方法、紫外線発光素子の製造方法であれば、簡単な構造で、反りや格子ミスマッチによる欠陥の発生のない高品質な紫外線発光素子、或いはそれを製造できるエピタキシャルウェーハを提供することができる。また高価な上記種結晶層を極めて薄くすることができるため、極めて安価に製造することができる。
　また、本発明の紫外線発光素子アレイの製造方法であれば、極めて高品質で安価な紫外線発光素子アレイを製造することができる。
本発明の紫外線発光素子用エピタキシャルウェーハの一例を示す概略図である。 紫外発光素子層の構成の一例を示す概略図である。 比較例の深紫外線領域の発行ダイオード用エピタキシャルウェーハの一例を示す。 本発明の紫外線発光素子の製造方法における、ＰＲパターン形成工程の一例を示す概略図である。 素子分離予定領域形成工程の一例を示す概略図である。 ＰＲパターン形成工程の一例を示す概略図である。 ＩＣＰ処理によるパターン化工程の一例を示す概略図である。 ｎ側電極形成工程の一例を示す概略図である。 ｐ側電極形成工程の一例を示す概略図である。 第一支持基板分離工程の一例を示す概略図である。 本発明の紫外線発光素子用金属貼り合わせ基板の製造方法における、仮接合工程の一例を示す概略図である。 第一支持基板分離工程の一例を示す概略図である。 反射金属層等形成工程の一例を示す概略図である。 永久接合基板用意工程の一例を示す概略図である。 金属接合工程の一例を示す概略図である。 仮支持基板分離工程の一例を示す概略図である。 本発明の紫外線発光素子の別の製造方法における、ＩＣＰ処理によるパターン化工程の一例を示す概略図である。 ＩＣＰ処理によるパターン化工程の一例を示す概略図である。 ｎ側電極形成工程の一例を示す概略図である。 ｐ側電極形成工程の一例を示す概略図である。 本発明の紫外線発光素子用金属貼り合わせ基板の製造方法における、仮接合工程の一例を示す概略図である。 第一支持基板分離工程の一例を示す概略図である。 反射金属層等形成工程の一例を示す概略図である。 永久接合基板用意工程の一例を示す概略図である。 金属接合工程の一例を示す概略図である。 仮支持基板分離工程の一例を示す概略図である。 本発明の紫外線発光素子の別の製造方法における、ＩＣＰ処理によるパターン化工程の一例を示す概略図である。 ｐ側電極形成工程の一例を示す概略図である。 下部電極形成工程の一例を示す概略図である。 金属膜除去工程の一例を示す概略図である。 個別素子分離工程の一例を示す概略図である。
＜第一の実施形態＞
　最初に、本発明の第一の実施形態に係る紫外線発光素子用エピタキシャルウェーハ、及び紫外線発光素子の製造方法について説明する。
　上述のように、深紫外線領域（ＵＶＣ：２００～２５０ｎｍ）の発光ダイオード用に好適な、安価で高品質なエピタキシャルウェーハが求められていた。
　本発明者らは、鋭意検討を重ねた結果、耐熱性の第一支持基板と、該第一支持基板の少なくとも上面に設けられた、厚み０．５～３μｍの平坦化層と、該平坦化層の上面に貼り合わせにより接合された、厚み０．１～１．５μｍのＩＩＩ族窒化物単結晶の種結晶層と、該種結晶層上に、少なくとも、ＡｌｘＧａ１－ｘＮ（０．５＜ｘ≦１）を主成分とする第一導電型クラッド層と、ＡｌＧａＮ系活性層と、ＡｌｙＧａ１－ｙＮ（０．５＜ｙ≦１）を主成分とする第二導電型クラッド層が順に積層成長されたエピタキシャル層を有する紫外線発光素子用エピタキシャルウェーハにより、安価で高品質なエピタキシャルウェーハを提供することができることを見出し、この発明を完成させた。
　以下、図面を参照して説明する。
　図１に示す本発明の紫外線発光素子用エピタキシャルウェーハ１００は、貼り合わせによって作製された基板（貼り合わせ基板）１と窒化物半導体からなる紫外発光素子層２を有する。貼り合わせ基板１は、耐熱性支持基板（第一支持基板）３に、少なくとも上面に厚み０．５～３μｍの平坦化層７が設けられ、さらに厚み０．１～１．５μｍのＩＩＩ族窒化物単結晶が種結晶層４として貼り合わせて作製される。
　耐熱性支持基板３は、セラミックスコア層５と前記セラミックスコア層を封入する不純物封入層６とで構成され、不純物封入層６は、例えばＳｉＯｘＮｙ（ここで、ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表されるものである。このようなものであれば、セラミックスコア層５のセラミックス材料に起因する物質が耐熱性支持基板３の外部に漏出するのを防ぐことができる。
　セラミックスコア層５は、例えば、ＡｌＮを主成分とするセラミックスで作製される。耐熱性や安定性、入手し易さの点で優れている。
　平坦化層は耐熱性支持基板３の片面（上面）のみでも良いし、両面に形成しても良い。上記厚みであれば、耐熱性支持基板などに起因する種々のボイドや凹凸を埋め、種結晶が転写するために十分な平滑性が得られるし、反りも発生しにくい。例えば、ＳｉＯ２、酸窒化珪素（ＳｉｘＯｙＮｚ）、Ｓｉ、およびＡｌＡｓのうち少なくとも１種類の材料からなるものとすることができる。平滑時の研削や研磨が容易だし、後に耐熱性支持基板３を分離するための犠牲層になり易いので好ましい。
　貼り合わせ基板１は、例えば本願出願人が先に行った出願（特願２０２０－１００５２８）に示されている工程で、平坦化層７が形成された耐熱性支持基板３と種結晶層４を貼り合わせて作製することができるが、上記出願に記載の方法に限定されない。
　また種結晶層４の厚みを上記数値範囲とすることで高品質なものとすることができる。材質としては、その上にエピタキシャル成長させる膜（紫外発光素子層２）を考慮すると、特には、ＡｌｘＧａ１－ｘＮ（０．５＜Ｘ≦１）の単結晶とすることが好ましい。
　さらには、種結晶層４のバンドギャップが、後述するＡｌＧａＮ系活性層のバンドギャップよりも大きいのが好ましい。より効率良く光を取り出すことができるためである。また、より効率良く発光させるため、種結晶層４は、エピタキシャル成長面がＣ面であるのが好ましい。
　貼り合わせ基板１に紫外発光素子層２を気相成長させる。紫外発光素子層の概略を図２に示す。以下に、紫外発光素子層２の構成について詳細に記述する。
　貼り合わせ基板１上に第一導電型クラッド層８（ＡｌｘＧａ１－ｘＮ（０．５＜ｘ≦１）を主成分）を形成する。第一導電型クラッド層８はＡｌＧａＮ系活性層９へ電子を供給するために形成され、特に膜厚は限定されないが、例えば１．０～５．６μｍとすることができる。一例として２．５μｍとすることができる。
　ＡｌＧａＮ系活性層９は、量子井戸構造を有しており、障壁層１０と井戸層１１が交互に積層されている。なお、例えば、Ａｌ、Ｇａ、Ｎ以外の構成元素としてＩｎが存在しており、該Ｉｎの割合が１％未満のものとすることができ、より効率良く発光させることができるので好ましい。このＩｎの割合の下限としては０％より大とすることができる。また、ＡｌＧａＮ系活性層は、２５℃、０．２Ａ／ｍｍ２の電流注入時に発光するスペクトルのピーク波長λｐが２３５ｎｍより短波長のものとすることができ、このようなものであれば深紫外線領域の光をより確実に得ることができる。なお、このピーク波長λｐの下限としては例えば２００ｎｍとすることができる。ＡｌＧａＮ系活性層９の膜厚としては、例えば０．２～０．６μｍとすることができる。
　第二導電型クラッド層１２（ＡｌｙＧａ１－ｙＮ（０．５＜ｙ≦１）を主成分）は、ＡｌＧａＮ系活性層９へ正孔を供給するために形成される。第二導電型クラッド層１２の膜厚としては、例えば０．５～２．５μｍとすることができる。
　電極との接触抵抗を低減するため、ｐ型ＧａＮコンタクト層１３を形成する。ｐ型ＧａＮコンタクト層１３の膜厚としては、例えば０．０５～０．３μｍとすることができる。
　なお、上記の第一導電型クラッド層８～ｐ型コンタクト層１３を、以下ではエピタキシャル層２２と言うことがある。
　以下に、本実施形態の深紫外線領域の発光ダイオード用に好適なエピタキシャル層の製造方法を示す。
［１］反応炉への導入
　貼り合わせ基板１をＭＯＶＰＥ装置の反応炉内に導入する。貼り合わせ基板１を反応炉に導入する前に、薬品によりクリーニングを行う。貼り合わせ基板１を反応炉内に導入後、窒素などの高純度不活性ガスで炉内を満たして、炉内のガスを排気する。
［２］貼り合わせ基板表面を炉内でクリーニングする工程
　貼り合わせ基板１を反応炉内で加熱して、基板の表面をクリーニングする。クリーニングを行う温度は、貼り合わせ基板表面の温度で１０００℃から１２００℃の間で決めることができるが、特に１０５０℃でクリーニングを行うことで清浄な表面を得ることができる。
　クリーニングは、炉内の圧力が減圧された後に実施し、炉内圧力は２００ｍｂａｒから３０ｍｂａｒの間で決めることができる。炉内には、水素あるいは窒素を供給した状態で例えば１０分間クリーニングを行う。
［３］第一導電型クラッド層８を成長する工程
　この工程は、貼り合わせ基板１上に第一導電型クラッド層８を成長する工程である。
　この工程では、反応炉内を規定の炉内圧力、基板温度に保持した後、原料のＴＭＡｌ，ＴＭＧａ，ＮＨ３，およびｎ型導電性にするための不純物ガスを、炉内に供給して第一導電型クラッド層８を成長する。第一導電型クラッド層８は、ＡｌｘＧａ１－ｘＮ（０．５＜ｘ≦１）で表される組成で自由に作製することができるが、一例としてＡｌ０．９５Ｇａ０．０５Ｎと設計した。組成を変えて複数層形成されてもよい。
　この工程の炉内圧力は例えば７５ｍｂａｒ，基板温度は１１００℃とすることができる。所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ，ＴＭＧａの流量を設定する。
　ｎ型導電性にするための不純物ガスは、モノシラン（ＳｉＨ４）を用いることができる。また、原料ガスを輸送するためのキャリアガスは、水素とすることができる。不純物ガスとして、テトラエチルシランを用いても良い。
［４］ＡｌＧａＮ系活性層９を成長する工程
　この工程は、第一導電型クラッド層８の上にＡｌＧａＮ系活性層９を成長する工程である。この工程では、反応炉内を規定の炉内圧力、基板温度に保持した後、原料のＴＭＡｌ，ＴＭＧａ，ＮＨ３を炉内に供給してＡｌＧａＮ系活性層９を成長する。ＡｌＧａＮ系活性層９は、一例として障壁層１０：Ａｌ０．７５Ｇａ０．２５Ｎ，井戸層１１：Ａｌ０．６Ｇａ０．４Ｎを交互に積層したものとすることができる。また、この工程の炉内圧力は例えば７５ｍｂａｒ，基板温度は１１００℃とすることができる。各層で所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ，ＴＭＧａの流量を設定する。
［５］第二導電型クラッド層１２を成長する工程
　この工程は、ＡｌＧａＮ系活性層９の上に第二導電型クラッド層１２を成長する工程である。この工程では、反応炉内を規定の炉内圧力、基板温度に保持した後、原料のＴＭＡｌ，ＴＭＧａ，ＮＨ３，およびｐ型導電性にするための不純物原料を、炉内に供給して第二導電型クラッド層１２を成長する。第二導電型クラッド層１２は、ＡｌｙＧａ１－ｙＮ（０．５＜ｙ≦１）で表される組成で自由に作製することができるが、一例としてＡｌ０．９５Ｇａ０．０５Ｎとすることができる。組成を変えて複数層形成されてもよい。
　この工程の炉内圧力は例えば７５ｍｂａｒ，基板温度は１１００℃とすることができる。所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ，ＴＭＧａの流量を設定する。
　ｐ型導電性にするための不純物原料は、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いることができる。
［６］ｐ型ＧａＮコンタクト層１３を成長する工程
　この工程は、第二導電型クラッド層１２の上にｐ型ＧａＮコンタクト層１３を成長する工程である。この工程では、反応炉内を規定の炉内圧力、基板温度に保持した後、原料のＴＭＧａ，ＮＨ３，およびｐ型導電性にするための不純物原料を、炉内に供給してｐ型ＧａＮコンタクト層１３を成長する。この工程の炉内圧力は例えば２００ｍｂａｒ，基板温度は１０００℃とすることができる。
　ｐ型導電性にするための不純物原料は、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いることができる。また、原料ガスを輸送するためのキャリアガスは、水素を用いることができる。
［７］活性化アニール工程
　この工程では、加熱炉内で所定の温度、時間でウェーハをアニールすることで、第二導電型クラッド層１２、ｐ型ＧａＮコンタクト層１３のｐ型不純物を活性化させた。加熱炉内での活性化は、例えば７５０℃、１０分とすることができる。
　本発明の深紫外線領域の発光ダイオード用エピタキシャルウェーハは、格子定数差や熱膨張係数差による反りによって、面内不均一が発生することがなく、転位密度が少なく高品質なウェーハとすることができる。
　また、例えば高価なＡｌＮ単結晶自立基板から薄い種結晶層を剥離して、安価なセラミックス基板に貼り合わせることにより、深紫外線領域の発光ダイオード用エピタキシャル基板を安価に製造することができる。
　次に、本発明の紫外線発光素子の製造方法について図４～１０を用いて説明する（フリップチップ）。
　最初に図４に示すように、紫外線発光素子用エピタキシャルウェーハ（エピタキシャル基板）１００上に厚膜系フォトレジスト（ＰＲ）をスピンコートし、３μｍ以上のレジストを表面に形成し、フォトリソグラフィー法により、ＰＲパターン１４を形成する。ＰＲパターンは例えば１５μｍピッチ、１０μｍ角とすることができるが、このサイズに限定されるものではなく、求める要求品種によって変更することができる。
　ＰＲパターンとピッチのサイズは、種結晶層４からｐ型ＧａＮコンタクト層１３までの厚さによって下限が決まり、ピッチ間隔からパターン寸法の差分の１／２０以上を設けるべきである。すなわち、１５μｍピッチ、１０μｍ角のパターンを形成した際には、前記差分は０．４μｍ以上が必要となる。
　次に図５に示すようにＩＣＰ処理にてパターン化を実施する。ＩＣＰ条件はＣｌ２とＡｒを導入して実施し、Ｃｌ２流量５０ｓｃｃｍ，Ａｒ流量３０ｓｃｃｍ，処理圧力雰囲気は２［Ｐａ］、出力はバイアス側１５０Ｗ，アンテナ側１００Ｗで行うことができる。なお、条件はこれに限定されるものではなく、エピタキシャル層をエッチングできる条件であれば、どの様な条件でも選択可能であることは言うまでも無い。ＩＣＰ処理にて、貼り合わせ基板１までエピタキシャル層が除去された素子分離予定領域１５を形成する。領域１５形成後はアッシングにてＰＲパターン１４を除去する。
　次に図６に示すように厚膜系フォトレジスト（ＰＲ）をスピンコートし、３μｍ以上のレジストを表面の構成し、フォトリソグラフィー法により、ＰＲパターン１６を形成する。
　次に図７に示すように、ＩＣＰ処理にてパターン化を実施する。ＩＣＰ条件はＣｌ２とＡｒを導入して実施し、Ｃｌ２流量５０ｓｃｃｍ，Ａｒ流量３０ｓｃｃｍ，処理圧力雰囲気は２［Ｐａ］、出力はバイアス側１５０Ｗ，アンテナ側１００Ｗで行うことができる。なお条件はこれに限定されるものではなく、エピタキシャル層をエッチングできる条件であれば、どの様な条件でも選択可能である。
　ＩＣＰ処理時間を調整し、ｎ型ＡｌＧａＮ層（第一導電型クラッド層）８を０．５～１．５μｍ程度残存させた領域１７を形成する（第一導電型クラッド層の部分的な露出）。領域１７形成後はアッシングにてＰＲパターン１６を除去する。
　薄膜系ＰＲ（厚さ３μｍ以下）のＰＲをスピンコートし、フォトリソグラフィー法により、領域１７の一部が開口し、他の領域がＰＲで被覆されたパターンを形成する。開口パターンは例えば４μｍ角のパターンとすることができるが、このサイズに限定されるものではない。
　次に図８に示すように、蒸着機にウェーハを導入し、蒸着を行う。蒸着膜は順に、例えばＮｉ層１００ｎｍ，Ａｕ層１，０００μｍで蒸着することができる。蒸着膜形成後、リフトオフ法により開口部以外の領域の金属膜を除去し、領域１７の一部にｎ側電極１８を形成する。
　また、表面保護膜（ＰＳＶ）膜形成後に、開口パターンをウェットエッチング処理にて形成し、蒸着後、リフトオフを行うセルフアライン工程を採用しても同様の効果が得られる。
　次に図９に示すようにｎ側電極１８形成後、薄膜系ＰＲ（厚さ３μｍ以下）のＰＲをスピンコートし、フォトリソグラフィー法により、ｐ型ＧａＮコンタクト層１３の一部が開口し、他の領域がＰＲで被覆されたパターンを形成する。開口パターンは例えば４μｍ角のパターンとすることができるが、このサイズに限定されるものではない。
　開口パターン形成後、蒸着機にウェーハを導入し、蒸着を行う。蒸着膜は例えばＡｌ層１，０００μｍで形成することができる。蒸着膜形成後、リフトオフ法により開口部以外の領域の金属膜を除去し、ｐ型ＧａＮコンタクト層１３の一部（すなわち、除去せずに残された第二導電型クラッド層上）にｐ側電極１９を形成する。
　また、表面保護膜（ＰＳＶ）膜形成後に、開口パターンをウェットエッチング処理にて形成し、蒸着後、リフトオフを行うセルフアライン工程を採用しても同様の効果が得られる。
　ｎ側電極１８，ｐ側電極１９形成後、窒素雰囲気で例えば７００℃、５分の熱処理を行い、エピタキシャル層の電気的コンタクトを形成する。
　次に図１０に示すように、少なくともｐ側電極１９とエレップテープが接する形でエピタキシャル基板１００を保持し、エピタキシャル基板１００のＳｉＯ２層（平坦化層）７を弗酸過水混合液でウェットエッチング処理する。弗酸過水はＳｉＯ２層７のみをエッチングし、ＡｌＮ層（種結晶層）４に対してはエッチング選択性を有する。従って、ベース基板（第一支持基板：セラミックスコア層＋不純物封入層）３とＡｌＮ層４を分離するため、チップが独立する。
　独立チップをシリコーン等の適切な転写素材に転写し、実装基板へ実装する。
　なお、上記のようにして紫外線発光素子の製造方法により製造したチップ（紫外線発光素子）を複数個結合し、紫外線発光素子アレイを製造することができる。このようにすれば、極めて高品質で安価な紫外線発光素子アレイを製造することができる。
＜第二の実施形態＞
　次に本発明の第二の実施形態に係る紫外線発光素子用金属貼り合わせ基板の製造方法及び紫外線発光素子の製造方法について図１１～２０を用いて説明する。
　最初に図１１に示すようにエピタキシャル基板１００上にベンゾシクロブテン（ＢＣＢ）膜２０をスピンコートにて例えば１μｍ厚塗布する。仮支持基板２１を準備し、エピタキシャル基板１００のＢＣＢ膜２０塗布面と対向させ、熱圧着して仮接合し、仮接合基板１０１を得る。仮支持基板はどのような材料の選択も可能だが、例えば平坦加工性に優れたシリコンを用いることができる。その他、サファイア、石英、ＧａＡｓ、ＩｎＰ、ＳｉＣ、Ｇｅ、ＩｎＳｂなどの材料を選択しても良い。仮接合の条件は例えば５Ｎ／ｃｍ３以上、温度は１５０℃前後とすることができる。
　次に図１２に示すように、基板上のＳｉＯ２層（平坦化層）７を弗酸過水混合液でウェットエッチング処理する。弗酸過水によりＳｉＯ２層のみをエッチングし、エピタキシャル層２２に対してはエッチング選択性を有するため、基板３と種結晶層４との間で分離し、種結晶層４から仮支持基板２１までが仮接合基板１０１に残留した剥離基板２３を得る。
　次に図１３に示すように剥離基板２３上（種結晶層４のエピタキシャル層２２とは反対側）に例えば厚さ０．５μｍのＡｌ層（反射金属層）２４，厚さ０．１μｍのＴｉ層２５，厚さ１μｍのＡｕ層２６を順次、真空蒸着法にて蒸着することで剥離接合基板２７を得る。真空蒸着法での蒸着以外に、スパッタ法やＰＬＤ，ＡＬＤその他の堆積法を用いて蒸着膜を形成してもよい。また。例示した膜厚より厚くても、あるいは薄くても同様の効果が得られる。ただ、Ａｌ層２４は活性層で生じた光反射の機能を有することを企図して設けられるため、０．０５μｍ以上有ることが望ましく、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。Ｔｉ層２５はＡｌ層２４とＡｕ層２６の混合を防止するために設けている層であり、最少の効果を有する０．０５μｍ以上を設けることが望ましい。また、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。Ａｕ層２６に関しては金属接合の機能を企図して設けられた層であり、接合容易性を担保するために、０．３μｍ以上の膜厚を有することが望ましい。また、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。
　次に図１４に示すように永久基板２８（導電性を有する第二支持基板）としてシリコン基板を準備し、永久基板２８上に接合金属膜を蒸着する。接合金属は、永久基板２８から順に、例えば０．１μｍ厚のＴｉ層２９，１μｍ厚のＡｕ層３０を順次、真空蒸着法にて蒸着した永久接合基板３１を準備する。
　なお、第二支持基板としては、Ｓｉ、Ｇｅ、ＧａＡｓの単結晶、Ｃｕ、Ａｌの金属、およびカーボンのうちのいずれか、又はそれらを複合した材料とすることができる。このような材質であればより簡便である。
　真空蒸着法での蒸着以外に、スパッタ法やＰＬＤ，ＡＬＤその他の堆積法を用いて蒸着膜を形成してもよい。また。例示した膜厚より厚くても、あるいは薄くても同様の効果が得られる。ただ、Ｔｉ層２９はＡｕ層３０とシリコン基板との接着を企図して設けている層であり、最少の効果を有する０．０５μｍ以上を設けることが望ましい。また、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。Ａｕ層３０に関しては金属接合の機能を企図して設けられた層であり、接合容易性を担保するために、０．３μｍ以上の膜厚を有することが望ましい。また、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。
　次に図１５に示すように剥離接合基板２７と永久接合基板３１とをＡｕ層２６とＡｕ層３０が対向する形で熱圧着し、接合し、接合基板１０２を得る（金属接合）。接合の条件は例えば５Ｎ／ｃｍ３以上、温度は１５０℃前後とする。
　次に図１６に示すように、１５０℃に加熱し、ＢＣＢ膜２０を軟化させ、仮支持基板２１を接合基板１０２から分離した構成基板３２（紫外線発光素子用金属貼り合わせ基板：第二支持基板、反射金属層、種結晶層、エピタキシャル層を含む構造体）を得る。
　構成基板３２の表面に残置したＢＣＢ膜２０は、ＩＣＰ法にてＮＦ３ガスプラズマ処理にて除去することができる。ＢＣＢ膜２０の除去方法はこれに限るものではなく、ＢＣＢ膜を除去できる方法であればどのような方法でもよい。例えば、ＢＣＢ薄め液による洗浄、酸素プラズマ処理でも同様に除去することができる。
　次に構成基板３２を用いた本発明の紫外線発光素子の製造方法について図１７～２０を用いて説明する。
　最初に構成基板３２の表面に厚膜系フォトレジスト（ＰＲ）をスピンコートし、３μｍ以上のレジストを表面に形成し、フォトリソグラフィー法により、ＰＲパターンを構成する。ＰＲパターンは例えば３５０μｍピッチ、３５０μｍ角で構成することができるが、このサイズに限定されるものではなく、求める要求品種によって変更することができる。
　次に図１７に示すようにＰＲパターン形成後、ＩＣＰ処理にてパターン化を行う。ＩＣＰ条件はＣｌ２とＡｒを導入して、例えばＣｌ２流量５０ｓｃｃｍ，Ａｒ流量３０ｓｃｃｍ，処理圧力雰囲気は２［Ｐａ］、出力はバイアス側１５０Ｗ，アンテナ側１００Ｗで行うことができる。パターン化の条件はこれに限定されるものではなく、エピタキシャル層をエッチングされる条件であれば、どの様な条件でもよい。ＩＣＰ処理にて、Ａｌ層２４が露出するまでエピタキシャル層が除去された素子分離予定領域３３を形成する。素子分離予定領域３３形成後はアッシングにてＰＲパターンを除去する。
　次に厚膜系フォトレジスト（ＰＲ）をスピンコートし、３μｍ以上のレジストを表面に形成し、フォトリソグラフィー法により、ＰＲパターンを構成する。
　次に図１８に示すように、ＩＣＰ処理にてパターン化を行う。ＩＣＰ条件はＣｌ２とＡｒを導入して、例えばＣｌ２流量５０ｓｃｃｍ，Ａｒ流量３０ｓｃｃｍ，処理圧力雰囲気は２［Ｐａ］、出力はバイアス側１５０Ｗ，アンテナ側１００Ｗで行うことができる。パターン化の条件はこれに限定されるものではなく、エピタキシャル層をエッチングされる条件であれば、どの様な条件でもよい。
　ＩＣＰ処理時間を調整し、ｎ型ＡｌＧａＮ層８を０．５～１．５μｍ程度残存させた領域３４を形成する。領域３４形成後はアッシングにてＰＲパターンを除去する。
　次に図１９に示すように薄膜系ＰＲ（厚さ３μｍ以下）のＰＲをスピンコートし、フォトリソグラフィー法により、領域３４の一部が開口し、他の領域がＰＲで被覆されたパターンを形成する。開口パターンは例えば７０μｍΦのパターンとすることができるが、このサイズに限定されるものではなく、この大きさより大きくても小さくてもよい。
　開口パターン形成後、蒸着機にウェーハを導入し、蒸着を行う。蒸着膜は例えば順に、Ｎｉ層１００ｎｍ，Ａｕ層１，０００μｍで蒸着することができる。蒸着膜形成後、リフトオフ法により開口部以外の領域の金属膜を除去し、領域３４の一部にｎ側電極３５を形成する。
　また、表面保護（ＰＳＶ）膜形成後、開口パターンをウェットエッチング処理にて形成し、蒸着後、リフトオフを行うセルフアライン工程を採用してもよい。
　次に図２０に示すように、薄膜系ＰＲ（厚さ３μｍ以下）のＰＲをスピンコートし、フォトリソグラフィー法により、ｐ型ＧａＮ層１３の一部が開口し、他の領域がＰＲで被覆されたパターンを形成する。開口パターンは例えば７０μｍΦのパターンとすることができるが、このサイズに限定されるものではなく、この大きさより大きくても小さくてもよい。
　開口パターン形成後、蒸着機にウェーハを導入し、蒸着を行う。蒸着膜は例えばＡｌ層１，０００μｍとすることができる。蒸着膜形成後、リフトオフ法により開口部以外の領域の金属膜を除去し、ｐ型ＧａＮコンタクト層１３の一部にｐ側電極３６を形成する。
　また、表面保護（ＰＳＶ）膜形成後、開口パターンをウェットエッチング処理にて形成し、蒸着後、リフトオフを行うセルフアライン工程を採用してもよい。
　ｎ側電極３５およびｐ型電極３６形成後、窒素雰囲気７００℃５分の熱処理を実施し、エピ層の電気的コンタクトを形成する。
　電気的コンタクト形成後、領域３３の一部の領域の金属膜を除去し、スクライブ・ブレーキング法にて個別素子に分離する。
　金属膜除去にレーザーアブレーション法を用いることができるが、これに限定されるものではなく、素子領域を被覆したウェットエッチング法を採用してもよい。ウェット法を用いる場合は王水を使用することが好ましい。
　また、スクライブ・ブレーキング法に限定されるものではなく、他の方法を用いてもよい。たとえば、ブレードダイシング法を用いることもできる。また、スクライブ法に関してもダイヤモンドスクライブ法あるいはステルス法のどちらも採用可能である。
＜第三の実施形態＞
　次に本発明の第三の実施形態に係る紫外線発光素子用金属貼り合わせ用基板の製造方法及び紫外線発光素子の製造方法について図２１～３１を用いて説明する。
　最初に図２１に示すようにエピタキシャル基板１００上にベンゾシクロブテン（ＢＣＢ）膜２０をスピンコートにて例えば１μｍ厚塗布する。仮支持基板２１を準備し、エピタキシャル基板１００のＢＣＢ膜２０塗布面と対向させ、熱圧着して仮接合し、仮接合基板１０１を得る。仮支持基板はどのような材料の選択も可能だが、例えば平坦加工性に優れたシリコンを用いることができる。仮支持基板はどのような材料の選択も可能だが、例えば平坦加工性に優れたシリコンを用いることができる。その他、サファイア、石英、ＧａＡｓ、ＩｎＰ、ＳｉＣ、Ｇｅ、ＩｎＳｂなどの材料を選択しても良い。仮接合の条件は例えばＮ／ｃｍ３以上、温度は１５０℃前後とすることができる。
　次に図２２に示すように、基板上のＳｉＯ２層（平坦化層）７を弗酸過水混合液でウェットエッチング処理する。弗酸過水によりＳｉＯ２層のみをエッチングし、エピタキシャル層２２に対してはエッチング選択性を有するため、基板と種結晶層４との間で分離し、ＡｌＮ層（種結晶層）４から仮支持基板２１までが仮接合基板１０１に残留した剥離基板２３を得る。
　次に図２３に示すように剥離基板２３上（種結晶層４のエピタキシャル層２２とは反対側）に例えば厚さ０．５μｍのＡｌ層（反射金属層）２４，厚さ０．１μｍのＴｉ層２５，厚さ１μｍのＡｕ層２６を順次、真空蒸着法にて蒸着した剥離接合基板２７を得る。
　真空蒸着法での蒸着以外に、スパッタ法やＰＬＤ，ＡＬＤその他の堆積法を用いて蒸着膜を形成してもよい。また。例示した膜厚より厚くても、あるいは薄くても同様の効果が得られる。
　Ａｌ層２４は活性層で生じた光反射の機能を有することを企図して設けられるため、０．０５μｍ以上有ることが望ましく、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。Ｔｉ層２５はＡｌ層２４とＡｕ層２６の混合を防止するために設けている層であり、最少の効果を有する０．０５μｍ以上を設けることが望ましい。また、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。Ａｕ層２６に関しては金属接合の機能を企図して設けられた層であり、接合容易性を担保するために、０．３μｍ以上の膜厚を有することが望ましい。また、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。
　次に図２４に示すように永久基板２８（導電性を有する第二支持基板）としてシリコン基板を準備し、永久基板２８上に接合金属膜を蒸着する。接合金属は、永久基板２８から順に、例えば０．１μｍ厚のＴｉ層２９，１μｍ厚のＡｕ層３０を順次、真空蒸着法にて蒸着した永久接合基板３１を準備する。
　真空蒸着法での蒸着以外に、スパッタ法やＰＬＤ，ＡＬＤその他の堆積法を用いて蒸着膜を形成してもよい。また。例示した膜厚より厚くても、あるいは薄くても同様の効果が得られる。ただ、Ｔｉ層２９はＡｕ層３０とシリコン基板との接着を企図して設けている層であり、最少の効果を有する０．０５μｍ以上を設けることが望ましい。また、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。Ａｕ層３０に関しては金属接合の機能を企図して設けられた層であり、接合容易性を担保するために、０．３μｍ以上の膜厚を有することが望ましい。また、その後のチップ工程での加工容易性から５μｍ以下であることが望ましい。
　次に図２５に示すように剥離接合基板２７と永久接合基板３１とをＡｕ層２６とＡｕ層３０が対向する形で熱圧着し、接合し、接合基板１０２を得る（金属接合）。接合の条件は例えば５Ｎ／ｃｍ３以上、温度は１５０℃前後とすることができる。
　次に図２６に示すように、１５０℃に加熱し、ＢＣＢ膜２０を軟化させ、仮支持基板２１を接合基板１０２から分離した構成基板３２（紫外線発光素子用金属貼り合わせ基板）を得る。
　構成基板３２の表面に残置したＢＣＢ膜２０は、ＩＣＰ法にてＮＦ３ガスプラズマ処理にて除去することができる。ＢＣＢ膜２０の除去方法はこれに限るものではなく、ＢＣＢ膜を除去できる方法であればどのような方法でもよい。例えば、ＢＣＢ薄め液による洗浄、酸素プラズマ処理でも同様に除去することができる。
　次に構成基板３２を用いた本発明の紫外線発光素子の製造方法について図２７～３０を用いて説明する。
　最初に構成基板３２の表面に厚膜系フォトレジスト（ＰＲ）をスピンコートし、３μｍ以上のレジストを表面に形成し、フォトリソグラフィー法により、ＰＲパターンを構成する。ＰＲパターンは例えば２５０μｍピッチ、２５０μｍ角で構成することができるが、このサイズに限定されるものではなく、求める要求品種によって変更することができる。
　次に図２７に示すようにＰＲパターン形成後、ＩＣＰ処理にてパターン化を行う。ＩＣＰ条件はＣｌ２とＡｒを導入して、例えばＣｌ２流量５０ｓｃｃｍ，Ａｒ流量３０ｓｃｃｍ，処理圧力雰囲気は２［Ｐａ］、出力はバイアス側１５０Ｗ，アンテナ側１００Ｗで行うことができる。パターン化の条件はこれに限定されるものではなく、エピタキシャル層をエッチングされる条件であれば、どの様な条件でもよい。たとえば、ＩＣＰに代わってＲＩＥ処理、または逆スパッタ法を用いてもよい。
　ＩＣＰ処理にて、Ａｌ層２４が露出するまでエピタキシャル層が除去された素子分離予定領域３３を形成する。素子分離予定領域３３形成後はアッシングにてＰＲパターンを除去する。
　次に図２８に示すように薄膜系ＰＲ（厚さ３μｍ以下）のＰＲをスピンコートし、フォトリソグラフィー法により、領域３４が開口し、他の領域がＰＲで被覆されたパターンを形成する。開口パターンは例えば７０μｍΦのパターンとすることができるが、このサイズに限定されるものではなく、この大きさより大きくても小さくてもよい。
　開口パターン形成後、蒸着機にウェーハを導入し、蒸着を行う。蒸着膜は例えば順に、Ｎｉ層１００ｎｍ，Ａｕ層１，０００μｍで蒸着することができる。蒸着膜形成後、リフトオフ法により開口部以外の領域の金属膜を除去し、領域３４にｐ側電極３６を形成する。
　蒸着膜は、ＮｉとＡｕ層の積層構造に限定されるものではなく、Ａｌ層単層としても良いし、Ａｕ層単層としても良く、オーミックコンタクト形成可能な金属材料であれば、どのような金属あるいはどの様な積層構造を選択してもよい。
　次に図２９に示すようにウェーハを導入し、構成基板３２のｐ側電極３６が形成されていない面側（第二支持基板のエピタキシャル層とは反対側）に蒸着を実施し、下部電極３８を形成する。下部電極３８はＡｌ層１，０００μｍで形成することができる。
　なお、Ａｌ層の単層構造に限定されるものではなく、ＮｉとＡｕ層の積層構造としても良いし、Ａｕ層単層としても良く、オーミックコンタクト形成可能な金属材料であれば、どのような金属あるいはどの様な積層構造を選択してもよい。
　ｐ側電極３６および下部電極３８形成後、窒素雰囲気７００℃５分の熱処理を実施し、エピタキシャル層及び永久基板との電気的コンタクトを形成する。
　次に図３０に示すように電気的コンタクト形成後、領域３７の一部の領域の金属膜を除去する。
　そして図３１に示すようにスクライブ・ブレーキング法にて個別素子に分離する。
　金属膜除去にレーザーアブレーション法を用いることＰができるが、これに限定されるものではなく、素子領域を被覆したウェットエッチング法を採用しても同様の効果が得られる。ウェット法を用いる場合は王水を使用することが好ましい。
　また、スクライブ・ブレーキング法に限定されるものではなく、他の方法を用いてもよい。たとえば、ブレードダイシング法を用いることもできる。また、スクライブ法に関してもダイヤモンドスクライブ法あるいはステルス法のどちらも採用可能である。
　以下に実施例及び比較例を挙げて、本発明をさらに具体的に説明するが、本発明はこれら実施例に限定されるものではない。
（実施例）
　図１－２に示すような本発明のエピタキシャルウェーハを製造する（前述した第一の実施形態の工程を参照。）
　ＡｌＮのセラミックスで作製された基板上に、ＳｉＯ２からなる平坦化層７を２μｍ成長し、Ａｌ０．９５Ｇａ０．０５Ｎ単結晶からなる種結晶を貼り合わせた基板を準備した。
　基板上に、ＭＯＶＰＥ法でＡｌ０．９５Ｇａ０．０５Ｎを１００ｎｍ成長し、その上にｎ型Ａｌ０．９５Ｇａ０．０５Ｎを２．５μｍ成長した。その上に、３層の障壁層１０：Ａｌ０．７５Ｇａ０．２５Ｎ，井戸層１１：Ａｌ０．６Ｇａ０．４Ｎからなる量子井戸構造を形成した。その後、ｐ型Ａｌ０．９５Ｇａ０．０５Ｎ層とｐ型ＧａＮコンタクト層を形成した。
　実施例では、後述する比較例と比較して、成長時間が６時間短縮することができた。また活性層を成長するまでホモエピタキシャル成長することで、活性層成長中の反りが小さくなり、活性層の均一性が向上した。成長後の反りもＢｏｗが１２μｍと小さく、クラックが全く発生しなかった。
（比較例）
　以下に、サファイヤ基板１１５を用いた深紫外線領域の発光ダイオード用エピタキシャル層の製造方法を示す（図３参照）。
［１］反応炉への導入
　サファイヤ基板１１５をＭＯＶＰＥ装置の反応炉内に導入する。サファイヤ基板１１５を反応炉に導入する前に、薬品によりクリーニングを行う。サファイヤ基板１１５を反応炉内に導入後、窒素などの高純度不活性ガスで炉内を満たして、炉内のガスを排気する。
［２］サファイヤ基板１１５を炉内でクリーニングする工程
　サファイヤ基板１１５を反応炉内で加熱して、基板の表面をクリーニングする。クリーニングを行う温度は、サファイヤ基板１１５表面の温度で１０００℃から１２００℃の間で決めることができるが、特に１０３０℃でクリーニングを行うことで清浄な表面を得ることができる。
　クリーニングは、炉内の圧力が減圧された後に実施し、炉内圧力は２００ｍｂａｒから３０ｍｂａｒの間で決めることができる。本形態では、炉内圧力を１５０ｍｂａｒに設定してクリーニングを実施した。炉内には、水素あるいは窒素を供給した状態で１０分間クリーニングを行う。
［３］バッファー層１１６を成長する工程
　この工程では、規定の炉内圧力および基板温度において、原料であるＡｌ，Ｇａ，Ｎ源となるガスを導入することによって、サファイヤ基板上に、エピタキシャル層の結晶性を改善するためのバッファー層１１６を成長する。基板上の核形成層１１７と成長条件を調整し、低速で成長する低速成長層１１８と高速成長層１１９を繰り返すことにより転位を低減する層を形成した。紫外ＬＥＤとして好適な基板を得るために、バッファー層１１６を３μｍ成長した。
　これ以降は、実施例１の方法（すなわち、前述した第一の実施形態のエピタキシャル層の製造方法における、［３］第一導電型クラッド層を成長する工程～［７］活性化アニール工程）と同じ製造方法で、深紫外線領域の発光ダイオード用エピタキシャル基板２００を作製した（第一導電型クラッド層１０８、ＡｌＧａＮ系活性層１０９（障壁層１１０、井戸層１１１）、第二導電型クラッド層１１２、ｐ型ＧａＮコンタクト層１１３）。
　比較例では、結晶性の改善のためのバッファー層１１６を３μｍ以上成長する必要があったため、エピタキシャル層の成長時間が長くなり生産性が低下した。ＡｌＮの成長レートは、ＩＩＩ族原料の供給量を増やすことによって増大させることができるが、炭素などの不純物の取り込み量が増えて結晶の品質が低下するため、成長レートを十分に増大させることができなかった。
　また、成長中に格子定数差や熱膨張係数差による反りによって、面内不均一やクラックの不良が発生しやすく、エピタキシャル層の設計の自由度が低かった。成長後の反りもＢｏｗが１２４μｍと大きく、デバイス工程の歩留まりが低下した。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (17)

  1. 　耐熱性の第一支持基板と、
    　該第一支持基板の少なくとも上面に設けられた、厚み０．５～３μｍの平坦化層と、
    　該平坦化層の上面に貼り合わせにより接合された、厚み０．１～１．５μｍのＩＩＩ族窒化物単結晶の種結晶層と、
    　該種結晶層上に、ＡｌｘＧａ１－ｘＮ（０．５＜ｘ≦１）を主成分とする第一導電型クラッド層と、ＡｌＧａＮ系活性層と、ＡｌｙＧａ１－ｙＮ（０．５＜ｙ≦１）を主成分とする第二導電型クラッド層が順に積層成長されたエピタキシャル層を有するものであることを特徴とする紫外線発光素子用エピタキシャルウェーハ。
  2. 　前記第一支持基板が、セラミックスコア層と該セラミックスコア層を封入する不純物封入層とで構成されており、
    　前記不純物封入層は、ＳｉＯｘＮｙ（ｘ＝０～２、ｙ＝０～１．５、ｘ＋ｙ＞０）の組成式で表されるものであることを特徴とする請求項１に記載の紫外線発光素子用エピタキシャルウェーハ。
  3. 　前記セラミックスコア層は、多結晶ＡｌＮセラミックスが主成分であることを特徴とする請求項２に記載の紫外線発光素子用エピタキシャルウェーハ。
  4. 　前記平坦化層が、ＳｉＯ２、酸窒化珪素（ＳｉｘＯｙＮｚ）、Ｓｉ、およびＡｌＡｓのうち１種類以上の材料からなるものであること特徴とする請求項１から請求項３のいずれか一項に記載の紫外線発光素子用エピタキシャルウェーハ。
  5. 　前記種結晶層が、ＡｌｘＧａ１－ｘＮ（０．５＜Ｘ≦１）の単結晶であることを特徴とする請求項１から請求項４のいずれか一項に記載の紫外線発光素子用エピタキシャルウェーハ。
  6. 　前記ＡｌＧａＮ系活性層がＭＱＷ構造で形成されており、Ａｌ、Ｇａ、Ｎ以外の構成元素としてＩｎが存在しており、該Ｉｎの割合が１％未満であることを特徴とする請求項１から請求項５のいずれか一項に記載の紫外線発光素子用エピタキシャルウェーハ。
  7. 　前記ＡｌＧａＮ系活性層は、２５℃、０．２Ａ／ｍｍ２の電流注入時に発光するスペクトルのピーク波長λｐが２３５ｎｍより短波長のものであることを特徴とする請求項１から請求項６のいずれか一項に記載の紫外線発光素子用エピタキシャルウェーハ。
  8. 　前記種結晶層のバンドギャップが前記ＡｌＧａＮ系活性層のバンドギャップよりも大きいことを特徴とする請求項１から請求項７のいずれか一項に記載の紫外線発光素子用エピタキシャルウェーハ。
  9. 　前記種結晶層は、エピタキシャル成長面がＣ面であることを特徴とする請求項１から請求項８のいずれか一項に記載の紫外線発光素子用エピタキシャルウェーハ。
  10. 　請求項１から請求項９のいずれか一項に記載の紫外線発光素子用エピタキシャルウェーハを用意し、
    　前記エピタキシャル層の一部を前記第二導電型クラッド層側から少なくとも前記ＡｌＧａＮ系活性層まで除去して前記第一導電型クラッド層を部分的に露出させ、
    　該部分的に露出した第一導電型クラッド層上と、除去せずに残された前記第二導電型クラッド層上とにそれぞれオーミック電極を配し、
    　前記第一支持基板上にある前記平坦化層を除去することにより、前記種結晶層と該種結晶層上に残されたエピタキシャル層を前記第一支持基板から分離して、紫外線発光素子を製造することを特徴とする紫外線発光素子の製造方法。
  11. 　請求項１０に記載の紫外線発光素子の製造方法により製造した紫外線発光素子を複数個結合し、紫外線発光素子アレイを製造することを特徴とする紫外線発光素子アレイの製造方法。
  12. 　請求項１から請求項９のいずれか一項に記載の紫外線発光素子用エピタキシャルウェーハを用意し、
    　前記エピタキシャル層の前記第二導電型クラッド層側を仮支持基板と仮接合し、
    　前記第一支持基板上にある前記平坦化層を除去することにより、前記種結晶層と該種結晶層上の前記エピタキシャル層および前記仮支持基板を前記第一支持基板から分離し、
    　前記種結晶層の前記エピタキシャル層とは反対側に反射金属層を形成し、該反射金属層を、導電性を有する第二支持基板と金属接合で貼り合わせた後、
    　前記第二支持基板、前記反射金属層、前記種結晶層および前記エピタキシャル層を含む構造体を前記仮支持基板から分離して、紫外線発光素子用金属貼り合わせ基板を製造することを特徴とする紫外線発光素子用金属貼り合わせ基板の製造方法。
  13. 　前記第二支持基板を、Ｓｉ、Ｇｅ、ＧａＡｓの単結晶、Ｃｕ、Ａｌの金属、およびカーボンのうちのいずれか、又はそれらを複合した材料とすることを特徴とする請求項１２に記載の紫外線発光素子用金属貼り合わせ用基板の製造方法。
  14. 　前記反射金属層と前記第二支持基板を金属接合で貼り合わせるとき、Ａｕを使用することを特徴とする請求項１２または請求項１３に記載の紫外線発光素子用金属貼り合わせ基板の製造方法。
  15. 　前記反射金属層を、Ａｌとすることを特徴とする請求項１２から請求項１４のいずれか一項に記載の紫外線発光素子用金属貼り合わせ基板の製造方法。
  16. 　請求項１２から請求項１５のいずれか一項に記載の紫外線発光素子用金属貼り合わせ基板の製造方法により製造した紫外線発光素子用金属貼り合わせ基板を用意し、
    　前記エピタキシャル層の一部を前記第二導電型クラッド層側から少なくとも前記ＡｌＧａＮ系活性層まで除去して前記第一導電型クラッド層を部分的に露出させ、
    　該部分的に露出した第一導電型クラッド層上と、除去せずに残された前記第二導電型クラッド層上とにそれぞれオーミック電極を配して、紫外線発光素子を製造することを特徴とする紫外線発光素子の製造方法。
  17. 　請求項１２から請求項１５のいずれか一項に記載の紫外線発光素子用金属貼り合わせ基板の製造方法により製造した紫外線発光素子用金属貼り合わせ基板を用意し、
    　前記エピタキシャル層上と、前記第二支持基板の前記エピタキシャル層とは反対側とにそれぞれオーミック電極を配して、紫外線発光素子を製造することを特徴とする紫外線発光素子の製造方法。
PCT/JP2021/031380 2020-09-30 2021-08-26 紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ基板の製造方法、紫外線発光素子の製造方法、及び紫外線発光素子アレイの製造方法 WO2022070699A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP21875002.4A EP4223912A1 (en) 2020-09-30 2021-08-26 Epitaxial wafer for ultraviolet light emitting elements, method for producing metal bonded susbtrate for ultraviolet light emitting elements, method for producing ultraviolet light emitting element, and method for producing ultraviolet light emitting element array
US18/028,581 US20230343890A1 (en) 2020-09-30 2021-08-26 Epitaxial wafer for ultraviolet light emitting device, method for producing metal bonded substrate for ultraviolet light emitting device, method for producing ultraviolet light emitting device, and method for producing ultraviolet light emitting device array
CN202180066639.8A CN116249803A (zh) 2020-09-30 2021-08-26 紫外线发光元件用外延晶圆、紫外线发光元件用金属贴合基板的制造方法、紫外线发光元件的制造方法、及紫外线发光元件阵列的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020164279A JP7368336B2 (ja) 2020-09-30 2020-09-30 紫外線発光素子用金属貼り合わせ基板の製造方法、及び紫外線発光素子の製造方法
JP2020-164279 2020-09-30

Publications (1)

Publication Number Publication Date
WO2022070699A1 true WO2022070699A1 (ja) 2022-04-07

Family

ID=80951333

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/031380 WO2022070699A1 (ja) 2020-09-30 2021-08-26 紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ基板の製造方法、紫外線発光素子の製造方法、及び紫外線発光素子アレイの製造方法

Country Status (6)

Country Link
US (1) US20230343890A1 (ja)
EP (1) EP4223912A1 (ja)
JP (1) JP7368336B2 (ja)
CN (1) CN116249803A (ja)
TW (1) TW202231946A (ja)
WO (1) WO2022070699A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022185906A1 (ja) * 2021-03-04 2022-09-09 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法、紫外線発光素子用エピタキシャルウェーハ及び紫外線発光素子用基板
WO2023176185A1 (ja) * 2022-03-18 2023-09-21 信越化学工業株式会社 高特性エピ用種基板、高特性エピ用種基板の製造方法、半導体基板、および半導体基板の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024080013A1 (ja) * 2022-10-12 2024-04-18 信越半導体株式会社 接合ウェーハの接合不良部除去方法及び接合ウェーハの製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259912A (ja) * 2004-03-10 2005-09-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法
WO2006126330A1 (ja) * 2005-04-04 2006-11-30 Tohoku Techno Arch Co., Ltd. ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子
JP2007184503A (ja) * 2006-01-10 2007-07-19 Mitsubishi Chemicals Corp 半導体部材及びその製造方法
JP2012142385A (ja) * 2010-12-28 2012-07-26 Sumitomo Electric Ind Ltd 半導体デバイスの製造方法
US20140070166A1 (en) * 2009-09-10 2014-03-13 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
US20140183442A1 (en) * 2013-01-02 2014-07-03 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
JP6042545B2 (ja) 2012-08-23 2016-12-14 国立大学法人東京農工大学 高透明性窒化アルミニウム単結晶層、及びこれからなる素子
JP2019220535A (ja) * 2018-06-18 2019-12-26 日機装株式会社 発光装置の製造方法
JP2020513681A (ja) * 2016-11-11 2020-05-14 キューエムエイティ・インコーポレーテッド 層転写によるマイクロ発光ダイオード（ｌｅｄ）製造
JP2020100528A (ja) 2018-12-21 2020-07-02 住友金属鉱山株式会社 積層体、積層体の製造方法および炭化珪素多結晶基板の製造方法
JP2020109817A (ja) * 2019-01-07 2020-07-16 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子及び半導体発光素子の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259912A (ja) * 2004-03-10 2005-09-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法
WO2006126330A1 (ja) * 2005-04-04 2006-11-30 Tohoku Techno Arch Co., Ltd. ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子
JP2007184503A (ja) * 2006-01-10 2007-07-19 Mitsubishi Chemicals Corp 半導体部材及びその製造方法
US20140070166A1 (en) * 2009-09-10 2014-03-13 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
JP2012142385A (ja) * 2010-12-28 2012-07-26 Sumitomo Electric Ind Ltd 半導体デバイスの製造方法
JP6042545B2 (ja) 2012-08-23 2016-12-14 国立大学法人東京農工大学 高透明性窒化アルミニウム単結晶層、及びこれからなる素子
US20140183442A1 (en) * 2013-01-02 2014-07-03 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
JP2020513681A (ja) * 2016-11-11 2020-05-14 キューエムエイティ・インコーポレーテッド 層転写によるマイクロ発光ダイオード（ｌｅｄ）製造
JP2019220535A (ja) * 2018-06-18 2019-12-26 日機装株式会社 発光装置の製造方法
JP2020100528A (ja) 2018-12-21 2020-07-02 住友金属鉱山株式会社 積層体、積層体の製造方法および炭化珪素多結晶基板の製造方法
JP2020109817A (ja) * 2019-01-07 2020-07-16 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子及び半導体発光素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022185906A1 (ja) * 2021-03-04 2022-09-09 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法、紫外線発光素子用エピタキシャルウェーハ及び紫外線発光素子用基板
WO2023176185A1 (ja) * 2022-03-18 2023-09-21 信越化学工業株式会社 高特性エピ用種基板、高特性エピ用種基板の製造方法、半導体基板、および半導体基板の製造方法

Also Published As

Publication number Publication date
EP4223912A1 (en) 2023-08-09
CN116249803A (zh) 2023-06-09
US20230343890A1 (en) 2023-10-26
TW202231946A (zh) 2022-08-16
JP2022056492A (ja) 2022-04-11
JP7368336B2 (ja) 2023-10-24

Similar Documents

Publication Publication Date Title
WO2022070699A1 (ja) 紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ基板の製造方法、紫外線発光素子の製造方法、及び紫外線発光素子アレイの製造方法
JP4862442B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法
JP3946427B2 (ja) エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
US8772060B2 (en) Method for manufacturing group III nitride semiconductor light emitting element, group III nitride semiconductor light emitting element and lamp
TWI426620B (zh) 第iii-ｖ族氮化物半導體之製造方法及發光元件之製造方法
JPH11145516A (ja) 窒化ガリウム系化合物半導体の製造方法
JP2011084469A (ja) ＧａＮ単結晶基板の製造方法及びインゴット
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
JPH11135832A (ja) 窒化ガリウム系化合物半導体及びその製造方法
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP5979547B2 (ja) エピタキシャルウェハ及びその製造方法
JP5128335B2 (ja) ＧａＮ系半導体基板、その製造方法および半導体素子
JP2006273716A (ja) ＧａＮ単結晶基板の製造方法
JP5644996B2 (ja) 窒化物光半導体素子
JP4214859B2 (ja) 窒化ガリウム（ＧａＮ）基板の製造方法
JP2003347660A (ja) 窒化物半導体装置の製造方法
JP3589000B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2008282942A (ja) 半導体素子及びその製造方法
JP5071484B2 (ja) 化合物半導体エピタキシャルウェーハおよびその製造方法
JP2000091252A (ja) 窒化ガリウム系化合物半導体及び半導体素子
JP3642199B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP7484773B2 (ja) 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法及び紫外線発光素子用エピタキシャルウェーハ
JPH10229218A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
WO2023286574A1 (ja) 紫外線発光素子用エピタキシャルウェーハ及びその製造方法
US20240136466A1 (en) Method for manufacturing epitaxial wafer for ultraviolet ray emission device, method for manufacturing substrate for ultraviolet ray emission device, epitaxial wafer for ultraviolet ray emission device, and substrate for ultraviolet ray emission device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21875002

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021875002

Country of ref document: EP

Effective date: 20230502