KR102431046B1 - 광전자 디바이스들을 형성하기 위한 도너 기판을 제조하기 위한 공정 및 이 공정을 통해 얻은 기판들의 집합물 - Google Patents

광전자 디바이스들을 형성하기 위한 도너 기판을 제조하기 위한 공정 및 이 공정을 통해 얻은 기판들의 집합물 Download PDF

Info

Publication number
KR102431046B1
KR102431046B1 KR1020197028195A KR20197028195A KR102431046B1 KR 102431046 B1 KR102431046 B1 KR 102431046B1 KR 1020197028195 A KR1020197028195 A KR 1020197028195A KR 20197028195 A KR20197028195 A KR 20197028195A KR 102431046 B1 KR102431046 B1 KR 102431046B1
Authority
KR
South Korea
Prior art keywords
layer
relaxation
donor substrate
relaxed
lattice parameter
Prior art date
Application number
KR1020197028195A
Other languages
English (en)
Other versions
KR20190117746A (ko
Inventor
데이비드 소타
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20190117746A publication Critical patent/KR20190117746A/ko
Application granted granted Critical
Publication of KR102431046B1 publication Critical patent/KR102431046B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 정의된 격자 파라미터를 갖도록 결정질 반도체 층을 제조하기 위한 공정에 관한 것이다. 공정은 제2 도너 기판(5)을 제공하기 위해 처음에 제1 시작 도너 기판(1)에 적용되는 이완 시퀀스를 구현한다. 이완 시퀀스는, 제2 도너 기판(5)을 시작 도너 기판(1)으로 취하여, 이완된 층의 격자 파라미터가 정의된 격자 파라미터를 갖도록 충분한 횟수만큼 반복된다. 본 발명은 또한 이러한 공정으로부터 획득된 기판(5')의 집합물(10)에 관한 것이다.

Description

광전자 디바이스들을 형성하기 위한 도너 기판을 제조하기 위한 공정 및 이 공정을 통해 얻은 기판들의 집합물
본 발명은 광전자 디바이스들을 형성하기 위한 성장 기판 및 그 기판을 제조하기 위한 공정에 관한 것이다.
문헌 US20100072489는 성장 기판 상에 n 형 영역과 p 형 영역 사이에 배치된 전계발광 층들을 각각 포함하는 III-N 재료로 제조된 반도체 구조들을 개시한다. 이들 반도체 구조들은 발광 다이오드(LED)들일 수 있다. 성장 기판은 어셈블리 층에 의해 성장 기판에 결합된 복수의 InGaN 아일랜드들을 포함한다. 성장 기판은 각각의 InGaN 아일랜드가 적어도 부분적으로 이완되는 방식으로 형성된다. 이 문헌은 0.16 내지 0.18 의 인듐 비율을 갖는 InGaN에서 청색 광을 방출하는 전계발광 층들을 형성하고; 0.19 내지 0.22의 인듐 비율을 갖는 InGaN에서 시안(cyan) 광을 방출하는 전계발광 층들을 형성하고; 0.23 내지 0.25의 인듐 비율을 갖는 InGaN에서 녹색 광을 방출하는 전계발광 층들을 형성하는 것을 제안한다. 적색 광을 방출하는 전계발광 층들은 약 0.35 비율의 인듐을 요구할 수 있다.
에피택셜 성장 동안 InGaN 층에 포함될 수 있는 인듐의 비율은 응력(strain) 상태에 의해 제한되는 것으로 알려져 있다. 상기 상태가 큰 응력을 받는 상태인 경우, 인듐 원자들은 InGaN 격자에서 제외되어 다른 조성의 합금을 형성하고 시스템의 응력 에너지를 감소시킨다. 따라서, 이상적으로, 이러한 상-분리 현상을 회피하기 위해, 이완된 전계발광 층들을 수용하기에 적합한 격자 파라미터를 갖는 InGaN 아일랜드들을 포함하는 성장 기판을 제공하는 것이 바람직할 것이다. 이러한 격자 파라미터는 전계발광 층이 선택된 색상의 광을 방출하도록 정의된 InGaN의 비율에 맞추어야 한다. 따라서, 효과적인 LED들을 형성하기 위해, 청색인 색상을 방출하는 전계발광 층들을 형성하기 위해 약 3.22 Å의 격자 파라미터를 갖거나, 또는 녹색인 색상을 방출하는 전계발광 층들을 형성하기 위해 약 3.27 Å의 격자 파라미터를 갖거나, 또는 적색인 색상을 방출하는 전계발광 층들을 형성하기 위해 심지어 약 3.31 Å의 격자 파라미터를 갖는 InGaN 아일랜드들을 포함하는 성장 기판을 제공하는 것이 바람직할 것이다.
전술한 문헌 및 문헌들 US2010087049 및 EP2151852는 이완된 또는 부분적으로 이완된 InGaN 아일랜드들이 형성될 수 있게 하는 공정들을 제안한다. 이들 문헌들에 제시된 접근법에 따르면, 먼저, GaN 표면 층을 포함하는 도너 기판이 형성되고, 그 위에 성장 기판의 아일랜드들을 형성하도록 의도된 응력을 받은 InGaN 층(strained InGaN layer)이 형성된다. 이러한 InGaN 층은 응력을 받기 때문에, 일반적으로 이러한 층의 품질을 저하시키지 않으면서 약 8 내지 10%의 인듐의 비율을 초과하는 것은 가능하지 않다.
이러한 응력을 받은 InGaN 층은 도너 기판의 본딩 및 박형화 및/또는 파단에 의해 표면 유동 층을 포함하는 이완 캐리어로 전달된다. 다음으로, 응력을 받은 아일랜드들은 전달된 InGaN 층에 정의된다. 이완 캐리어 및 아일랜드들은 유동 층의 유리 전이 온도 초과의 온도에서 열처리되어, 아일랜드들의 적어도 부분적인 이완을 초래한다. 이러한 이완을 보조하고 소성 변형 동안 아일랜드들의 잠재적인 뒤틀림을 방지하기 위해, 이완 열처리의 적용 전에 아일랜드들 상에 보강 층을 형성하는 것이 제공된다. Yin 등(2003)에 의한 문헌 "Buckling suppression of SiGe islands on compliant substrates", Journal of Applied Physics, 94(10), 6875-6882에 상세히 설명된 바와 같이, 이러한 열처리 단계 이후 획득된 아일랜드의 이완 정도는, 보강 층 및 아일랜드에 존재하는 응력들 사이에 평형을 도출하는 정도이다. 따라서, 뒤틀림에 덜 민감한 매우 작은 크기들의 아일랜드들이 형성되지 않으면, InGaN 층의 이완은 일반적으로 완전하지 않다. 종래 기술들을 사용하여 약 1 mm의 치수를 갖는 InGaN 아일랜드의 이완은 60% 내지 80%로 구성되는 이완 정도가 달성될 수 있게 한다.
InGaN 아일랜드 내의 제한된 비율의 인듐 및 이러한 아일랜드의 부분적 이완의 조합은, 이러한 아일랜드들의 치수가 매우 크게 제한되지 않는 한, 성장 기판 상에서 얻을 수 있는 아일랜드들의 격자 파라미터를 제한한다. 따라서, 녹색 또는 적색의 도메인에서와 같이 비교적 큰 격자 파라미터를 요구하는 파장에서 직접 방출하는 전계발광 층들을 형성하는 것이 항상 가능한 것은 아니다.
본 발명은 전술한 단점들의 전부 또는 일부를 극복하는 것을 목적으로 한다.
특히 자유롭게 선택될 수 있는 격자 파라미터를 갖는 성장 층을 갖는 기판을 제공하는 것이 목적이다.
이러한 목적들 중 하나를 달성하기 위해, 본 발명의 주제는 정의된 격자 파라미터를 갖도록 결정질 반도체 층을 제조하기 위한 공정이며, 이 공정은
- 시작 도너 기판 상에 응력 층(strained layer)을 형성하는 단계;
- 응력 층의 적어도 일부분을 유동 층을 포함하는 이완 캐리어에 전사하는 단계;
- 응력 층을 적어도 부분적으로 이완하고 이완된 층을 이완 캐리어 상에 제공하기에 충분한 열처리를 적용하는 단계;
- 제2 도너 기판을 형성하기 위해 이완된 층을 베이스 캐리어에 부착하는 단계
를 포함하는 이완 시퀀스를 구현한다.
본 발명에 따르면, 이완 시퀀스는 처음에 제1 시작 도너 기판에 적용되고, 그 다음, 제2 도너 기판을 시작 도너 기판으로 취하여, 이완된 층의 격자 파라미터가 정의된 격자 파라미터(lattice parameter)를 갖도록 충분한 횟수만큼 반복된다.
단독으로 또는 임의의 기술적으로 실현가능한 조합으로 구현될 수 있는, 본 발명의 다른 유리하고 비제한적인 특징들에 따르면,
- 제1 시작 도너 기판은 GaN 표면 층을 포함하고;
- 응력 층은 시작 도너 기판 상에서의 형성 동안 압축적으로 압력을 받기에 충분한 비율의 인듐을 갖는 InGaN 층이고;
- 이완 시퀀스의 전사하는 단계는 유동 층을 포함하는 이완 캐리어에 응력 층을 본딩하는 단계 및 레이저 분리 및/또는 파단 및/또는 박형화에 의해 시작 도너 기판을 제거하는 단계를 포함하고;
- 열처리 단계 후에 시작 도너 기판이 제거되고;
- 이완 시퀀스는 이완 열처리 단계 전에 아일랜드들을 형성하기 위해 응력 층을 처리하는 단계를 포함하고;
- 이완 시퀀스는 아일랜드들을 베이스 캐리어에 부착한 후 아일랜드들 상에 유착(coalescent) 증착에 의해 이완된 연속 층을 형성하는 단계를 포함하고;
- 이완 시퀀스의 부착 단계는 이완된 층을 베이스 캐리어에 본딩하는 단계 및 레이저 분리 및/또는 파단 및/또는 박형화에 의해 이완 캐리어 및 유동 층을 제거하는 단계를 포함하고;
- 정의된 격자 파라미터는 3.22 Å 내지 3.31 Å로 구성된다.
본 발명의 추가적인 특징들 및 이점들은 본 발명의 하기 상세한 설명으로부터 명백해질 것이고, 이러한 설명은 첨부된 도면들을 참조하여 제공된다.
도 1은 본 발명에 따른 공정의 개요를 도시한다.
도 2a 내지 도 2h는 이완 시퀀스를 시작 도너 기판에 적용하는 예를 도시한다.
향후의 설명을 단순화하기 위해, 동일한 요소들 또는 동일한 기능을 수행하는 요소들에 대해 동일한 참조들이 사용된다.
본 발명에 따른 공정은 정의된 또는 타겟 격자 파라미터를 갖는 결정질 반도체 층을 제조하는 것을 목적으로 한다. 이러한 타겟 격자 파라미터는 추구되는 최종 용도에 좌우될 수 있다. 예로서, 본 발명의 주제인 공정의 적용 도메인에 대한 제한 없이, 청색, 녹색 또는 적색의 도메인에서 방출하는 질화물-계 LED들의 전계발광 층들을 수용할 수 있는 결정질 InGaN 층을 제조하는 것을 목적으로 하는 공정이 제시된다. 이러한 층의 상태 또는 응력 정도와 무관하게, 플러스 또는 마이너스 0.5% 내에서, 3.22 Å, 3.27 Å 또는 3.31 Å과 동일한 타겟 격자 파라미터를 갖는 것을 목적으로 한다.
도 1에 개략적으로 도시된 바와 같이, 본 발명에 따른 공정은 제1 시작 도너 기판(1)으로부터 유래하는 층에 적어도 2개의 이완 시퀀스들을 연속적으로 적용한다. 이러한 층은, 시작 도너 기판이 사파이어 캐리어 상에 배치된 GaN 층으로 구성되는 경우, 약 3.185 Å의 타겟 격자 파라미터로부터 비교적 먼 제1 격자 파라미터를 갖는다. 제1 이완 시퀀스의 적용의 종료 시에, 제1 격자 파라미터와 상이하고 타겟 격자 파라미터에 더 가까운 제2 격자 파라미터를 갖는 InGaN 층을 포함하는 제2 도너 기판(5)이 획득된다. 이러한 제2 도너 기판(5)은 제2 이완 시퀀스가 적용될 수 있는 새로운 시작 도너 기판(1)으로서 이용될 수 있다. 이러한 제2 적용의 종료 시에, 타겟 격자 파라미터에 여전히 접근하는 격자 파라미터를 갖는 InGaN 층을 포함하는 새로운 제2 도너 기판(5)이 획득된다. 이러한 사이클은 예를 들어 선행 단락에서 열거된 것들 중 하나와 동일하거나 가까운 타겟 격자 파라미터를 갖는 결정질 반도체 층을 포함하는 도너 기판을 얻기 위해 필요한 만큼 여러 번 반복될 수 있다.
바람직하게는, 본 발명에 따른 공정은 복수의 시작 도너 기판들에 동시에 적용된다. 이완 시퀀스의 각각의 반복의 종료 시에 또는 이러한 반복들 중 특정 반복의 종료 시에, 획득된 복수의 제2 도너 기판들 중 적어도 하나의 제2 도너 기판은, 타겟 격자 파라미터들 중 하나에 대해 0.5% 내에서 충분히 가까운 격자 파라미터를 갖는 층을 포함한다면 샘플링될 수 있다. 다른 샘플링되지 않은 제2 도너 기판들은 가능하게는 이완 시퀀스의 새로운 반복을 수용할 것이다.
따라서, 이하에서 상세히 설명될 바와 같이, 제1 반복의 종료 시에, (0.5% 내에서) 약 3.22 Å의 격자 파라미터를 갖는 InGaN 층을 포함하는 제2 도너 기판(5)을 샘플링하고; 제2 반복의 종료 시에 제2 도너 기판(5)을 샘플링하고, 이러한 제2 도너 기판은 (0.5% 내에서) 약 3.27 Å의 격자 파라미터를 갖는 InGaN 층을 포함하고; 이완 시퀀스의 제3 반복의 종료 시에 제2 도너 기판(5)을 샘플링하고, 이러한 제2 도너 기판(5)은 (0.5% 내에서) 약 3.31 Å의 격자 파라미터를 갖는 InGaN 층을 포함하는 것이 가능하다.
따라서, 본 발명의 공정의 종료 시에, 타겟 격자 파라미터들 중 하나에 대응하는 격자 파라미터를 갖는 InGaN 층을 각각 포함하는 복수의 제2 도너 기판들(5)을 획득하는 것이 가능하다. 따라서, 이들 도너 기판들은 선택된 파장에서 직접 방출하는 전계발광 층의 형성을 위한 성장 기판으로서의 역할을 각각 할 수 있다.
본 발명의 공정은 구현하기가 비교적 복잡할 수 있기 때문에, 특히 이완 시퀀스의 반복 횟수들이 많은 경우, 제2 도너 기판들(5)을 전계발광 층들을 위한 성장 기판으로서 직접 이용하지 않고 이들을 모(母) 기판들(5')로서 유지하는 것이 바람직하다. 이러한 모 기판들(5')의 층을 2차 캐리어로 부착을 위해 샘플링하는 것이 가능하고, 이렇게 형성된 2차 기판들 자체는 전계발광 반도체 구조들을 형성하기 위한 성장 기판으로서 사용될 수 있다. 각각의 샘플 이후, 또는 정의된 횟수의 샘플들 이후, 모 기판들(5')로부터 샘플링된 층의 두께를 재생성하여 이를 재생시킬 수 있다.
전계발광 구조들을 위한 성장 기판들을 생성하기 위한 생성 라인에서, 상이한 특성들을 각각 갖는 모 기판들(5')의 집합물(10)을 보유하는 것이 가능할 것이다. 성장 기판 상에 제조되어야 하는 전계발광 반도체 구조의 성질에 따라, 이러한 구조의 제조에 가장 적합한 격자 파라미터를 갖는 층을 포함하는 모 기판(5')이 선택될 것이다. 예를 들어, LED들을 위한 성장 기판들을 생성하기 위한 생성 라인에서, 본 발명에 따른 공정은 모 기판들(5')의 집합물(10)이 형성되게 할 수 있고, 집합물의 각각의 기판은 하나의 정의된 색상을 직접 방출하는 LED를 수용하기에 적합한 격자 파라미터를 갖는 층을 포함한다. 따라서 모 기판들(5')의 집합물(10)은 다음을 포함할 수 있다:
- (0.5% 내에서) 3.22 Å인 격자 파라미터를 갖는 InGaN 층을 포함하는 제1 모 기판(5');
- (0.5% 내에서) 3.27 Å인 격자 파라미터를 갖는 InGaN 층을 포함하는 제2 모 기판(5');
- (0.5% 내에서) 3.31 Å인 격자 파라미터를 갖는 InGaN 층을 포함하는 제3 모 기판(5').
본 발명에 따른 질화물-계 LED들의 전계발광 층들을 수용하기에 적합한 결정질 InGaN 층을 제조하는 것을 목적으로 하는 공정의 단계들이 이제 더 상세히 설명될 것이다. 따라서, 도 2a 내지 도 2h는 제1 시작 도너 기판(1)에 이완 시퀀스를 적용하는 예를 도시하고, 도 2a는 이러한 제1 시작 도너 기판(1)을 도시한다. 이는, 반도체 버퍼 층(1b)이 배치된 제1 베이스 캐리어(1a)를 포함한다. 제1 베이스 캐리어(1a)는 예를 들어 2 인치(50 mm), 4 인치(100 mm), 또는 심지어 200 mm 직경 또는 그 초과의 표준화된 치수들의, 예를 들어, 실리콘, 실리콘 탄화물 또는 사파이어로 제조된 원형 웨이퍼에 해당할 수 있다. 그러나, 본 발명은 결코 이러한 치수들 또는 이러한 형상으로 제한되지 않는다. 버퍼 층(1b)은 제1 베이스 캐리어(1a) 상에 증착에 의해 형성된 GaN 버퍼 층일 수 있다. 이것은, 충분히 이완되고 3.185 Å과 실질적으로 동일한 격자 파라미터를 갖기에 충분한 두께, 예를 들어, 1 마이크론 초과의 두께를 갖는다.
하나의 대안(도시되지 않음)에서, 제1 시작 도너 기판(1)은 벌크 기판, 예를 들어 GaN 또는 SiC 벌크 기판으로 구성될 수 있다. 제1 시작 도너 기판(1)의 성질 또는 형상과 무관하게, 제1 시작 도너 기판(1)은, 타겟 격자 파라미터들에 대응하지 않는 격자 파라미터(이러한 격자 파라미터는 본 설명의 나머지에서 "시작 격자 파라미터"로 지칭됨)를 갖는 결정질 반도체로 제조된 노출된 표면을 갖는다.
도 2b에 도시된 이완 시퀀스의 다음 단계에서, 응력 층(2)은 제1 시작 도너 기판(1) 상에 형성된다. 일반적으로, 층(2)의 성질, 및 그에 따른 압축 또는 인장 압력은 시작 격자 파라미터들 및 타겟 격자 파라미터의 상대적인 값에 따라 선택된다. 시작 격자 파라미터가 타겟 격자 파라미터들보다 낮으면, 압축 응력 층(2)이 형성될 것이다. 이러한 층이 이완되면 층의 격자 파라미터가 증가하여 타겟 격자 파라미터에 더 가깝게 된다. 반대로, 시작 격자 파라미터가 타겟 격자 파라미터들보다 크면, 인장 응력 층(2)이 형성될 것이다. 이러한 층이 이완되면 층의 격자 파라미터가 감소되어 타겟 격자 파라미터에 더 가깝게 된다.
또한, 일반적으로, 응력 층(2)은 응력 상태 및 결정 품질을 보존하기 위해 임계 소성 이완 두께보다 작은 두께를 가질 것이다.
도 2에 도시된 예에서, 압축적으로 압력 받은InGaN 응력 층(2)은 GaN 버퍼 층(1b) 상에 형성된다. 따라서, 최대 인듐 농도를 갖지만 농도 제한을 초과하지 않는 응력 층(2)을 형성하도록 추구될 것인데, 농도 제한 초과에서는 상 분리가 나타나고, 이는 이러한 층(2)의 결정 품질을 감소시킬 수 있기 때문이다. 따라서, 도 2a 내지 도 2h에 도시된 예에서, 응력 층은 가능하게는, 수 % 내지 10 %, 바람직하게는 8 % 인듐 농도를 갖고 200 나노미터의 두께를 갖는 InGaN 층으로 형성될 것이다.
이완 시퀀스의 다음 단계는 응력 층(2)의 적어도 일부분을 표면에 유동 층(3b)을 포함하는 이완 캐리어(3)로 전달하는 단계로 이루어진다. 이러한 전달 단계의 종료 시에, 도 2c에 도시된 바와 같이, 응력 층(2)의 적어도 일부분은 이완 캐리어(3)의 유동 층(3b)과 접촉하도록 배치된다. 유동 층은 BPSG로 구성되거나 BPSG를 포함할 수 있다.
많은 층 전달 방법들, 특히 인용된 종래 기술 문헌들에 설명된 방법들이 이러한 전달이 달성될 수 있게 한다. 예를 들어, 그리고 본 설명의 완전성을 보장하기 위해, 전달 방법은 다음의 연속적인 단계들을 포함할 수 있다.
- 응력 층의 노출 면에 제1 유동 층을 도포하는 단계;
- 응력 층(2) 또는 바람직하게는 버퍼 층(1b)에 연약한 평면을 형성하기 위해 이러한 제1 유동 층을 통해 경종(light species)(수소 및/또는 헬륨)을 주입하는 단계;
- 제1 유동 층을 이완 캐리어(3)의 표면 상에 형성된 제2 유동 층과 접촉시켜 제1 베이스 기판(1)과 이완 캐리어(3)를 서로 결합시키는 단계. 이러한 2개의 요소들 사이에 응력 층(2) 및 유동 층(3b)이 위치되며, 유동 층(3b)은 서로 결합된 제1 유동 층 및 제2 유동 층으로 구성되고;
-주입된 종에 의해 형성된 연약한 평면에서 조립체를 파단하기 위해 열 및/또는 기계 에너지를 가하는 단계.
이러한 연약한 평면이 버퍼 층(1a)에 형성된 경우, 전달 공정은 이러한 층의 일부분이 이완 캐리어(3)에 부착되게 한다. 버퍼 층(1a)의 이러한 부분은 도 2c에 도시된 구조를 달성하기 위해, 예를 들어 건식 또는 습식 에칭에 의해 선택적으로 제거될 수 있다.
이러한 전사 방법은 대부분의 시작 도너 기판(1)이 보존될 수 있게 하여, 시작 도너 기판(1)이 재사용될 수 있다는 점에서 유리하다. 그러나, 다른 전달 방법들이 가능하여, 예를 들어, 베이스 기판(1) 및 이완 기판은 결합될 수 있고, 버퍼 층(1b)으로부터 베이스 기판(1a)을 분리하는데 사용되는 베이스 기판(1a)을 통한 레이저 방사 또는 이러한 베이스 기판(1a) 및/또는 버퍼 층(1b)의 연마 및 물리적 제거가 이용될 수 있다. 따라서, 본 발명은 응력 층(2)을 이완 캐리어(3)로 전달하는 임의의 하나의 방식으로 결코 제한되지 않는다.
베이스 기판(1) 및/또는 버퍼 층(1b)의 제거는 이완 열처리가 다음 단계에서 적용되기 전에 반드시 수행될 필요는 없음에 유의할 것이다. 결합 단계 이후 및 제거 단계 이전에 이러한 열처리를 적용할 수 있다.
이완 시퀀스의 다음 단계는, 이러한 층(2)을 적어도 부분적으로 이완시켜 적어도 부분적으로 이완된 층(2')을 제공하기 위해, 이완 기판 및 응력 층(2)을 포함하는 도 2c의 구조에 열처리를 적용하는 단계를 포함한다. 간략화를 위해, 이러한 적어도 부분적으로 이완된 층은 설명의 나머지에서 "이완된 층(2)"으로 지칭될 것이다. 이러한 소위 이완 열처리는 유동 층(3b)을 유리 전이 온도 초과의 온도에 노출시킨다. 그 다음, 유동 층의 점성은 적어도 부분적으로 응력 층(2)이 측방향 연장에 의해 소성적으로 이완되도록 하기에 충분하다. 이완 열처리는, 예를 들어, 유동 층의 성질에 따라 중성 대기에서 수 분 내지 수 시간 동안 300℃ 내지 1000℃의 온도에 구조를 노출시키는 단계를 포함할 수 있다. 구조가 BPSG를 포함하는 경우, 열처리는 1 시간 동안 구조를 900℃에 노출시키는 단계를 포함할 수 있다.
전술한 바와 같이, 이러한 측방향 연장은 응력 층(2)이 이완될 때 뒤틀림을 야기 할 수 있다. 이를 제한하기 위해, 이완 열처리의 적용 전에 응력 층(2) 상에 보강 층(4)을 형성하는 것이 바람직하다. 추가로, 또한 이완 열처리 동안 이완을 용이하게 할 목적으로, 또한, 응력 층(2)을 통과하고 선택적으로 유동 층(3b) 내로 연장되는 트렌치들을 형성하여 응력 층(2) 재료의 아일랜드들을 정의하는 것이 유리하다.
따라서, 도 2d는 이완 열처리의 적용 전에 바람직하게 준비되는 구조를 도시한다. 이러한 이완 열처리는 도 2e에 상징적으로 도시되어 있다. 이는, 층(2) 또는 층(2)의 아일랜드들을 보다 완전하게 이완시키기 위해 여러 번 반복될 수 있다. 열처리의 2개의 적용들 사이에서 보강 층(4)을 박형화하거나 또는 심지어 완전히 제거할 수 있다. 이완 열처리의 형태와 무관하게, 적용의 종료 시에 보강 층(4)이 제거될 수 있다. 그 다음, 도 2f에 도시된 바와 같이, 적어도 부분적으로 이완된 InGaN 층(2')이 획득된다. 이러한 층은, 전술된 바와 같이 이완 열처리의 적용 전에 이러한 아일랜드들이 형성되었다면 복수의 아일랜드들로 구성될 수 있다. 어쨌든, 이완된 층(2')은 이완 캐리어(3) 의 유동 층(3b) 상에 배치된다.
이완 시퀀스의 다음 단계에서, 이완된 InGaN 층(2')은 베이스 캐리어(5a)에 부착된다. 이러한 부착은 이완된 층(2')을 베이스 캐리어(5a)에 결합하는 단계 - 본딩 층(5b)이 선택적으로 그들 사이에 배치됨 -, 및 이완 캐리어(3)를 유동 층(3b)과 함께 제거하는 단계를 포함할 수 있다. 이완 캐리어는, 캐리어가 투명한 경우 레이저 방사에 의해 장착 해제됨으로써 기계적으로, 또는 임의의 다른 방법에 의해 제거될 수 있다. 유동 층(3b)은 화학적 에칭에 의해 제거될 수 있다. 이러한 단계의 종료 시에, 이완된 InGaN 층(2')이 획득되고, 이는 선택적으로 본딩 층(5b) 상에 배치되고, 본딩 층(5b) 자체는 베이스 캐리어(5a) 상에 배치된다. 이러한 구조는 제2 도너 기판(5)을 형성한다. 이완된 층(2')은 한 세트의 아일랜드들로 구성될 수 있다. 이완된 InGaN 층(2')은 약 3.22 Å의 격자 파라미터를 갖는다. 이러한 격자 파라미터는, 청색의 도메인에서 방출하는 광발광(photoluminescent) 층들이 그 위에 형성되기에 충분할 수 있지만, 적색 및 녹색의 도메인에서 방출하는 광발광 층들이 그 위에 형성되기에는 불충분할 수 있다. 이는, 이러한 2개의 발광 색상들에 대해 앞서 정의된 타겟 격자 파라미터들보다 낮게 유지된다. 이를 정정하기 위해 그리고, 도 1에서 알 수 있는 바와 같이, 방금 설명된 이완 시퀀스의 적용은 제2 도너 기판(5)을 새로운 시작 도너 기판으로서 취하여 반복된다.
도 2d 내지 도 2g에 도시되고 추천된 바와 같이 이완된 층(2')이 아일랜드들로 구성되는 경우, 이완 시퀀스가 다시 적용되기 전에, 이러한 아일랜드들 상에, InGaN로 구성되고 예를 들어, 아일랜드들과 동일한 인듐 성분을 갖는 피복 층(6)을 성장시킬 수 있다. 이러한 피복 층은 아일랜드들을 분리시키는 트렌치들을 폐쇄하고 따라서 제2 도너 기판(5)의 표면 상에 연속 층을 형성하는 것을 목적으로 한다. 이러한 구성은 도 2h에 도시되어 있다. 이는 에피택셜 측방향 과성장(측면 에피택셜 성장)에 의해 획득될 수 있다.
제2 도너 기판(5)을 시작 기판으로 취함으로써 이완 시퀀스가 다시 적용되면, 시작 기판의 버퍼 층(1b)은 이완된 층(2') 및 선택적으로 커버 층(6)(존재하는 경우)으로 구성될 수 있다. 시작 캐리어(1a)는 베이스 캐리어(5a) 및 본딩 층(5b)으로 구성된다.
이완 시퀀스의 제2 반복 및 후속 반복들에서, 응력 층(2)을 형성하는 단계는 선행 반복의 응력 층보다 높은 인듐 농도를 갖는 InGaN 층을 형성하는 단계를 포함한다. 구체적으로, 새로운 반복에서의 버퍼 층(1b)의 격자 파라미터는 선행 반복의 버퍼 층의 격자 파라미터보다 크다. 따라서, 이는 상 분리 없이 더 높은 비율의 인듐을 응력 층(2)에 포함시키는 것이 가능하다. 예를 들어, InGaN 층은 설명된 예의 제2 반복에서 10 % 내지 20 % 의 인듐 농도를 가질 수 있다.
피복 층(6)이 제2 도너 기판(5) 상에 형성되지 않아 버퍼 층(1b)이 아일랜드들로 구성된 경우, 이완 시퀀스의 새로운 반복에서, 새로운 응력 층(2)을 형성하는 단계는 이러한 아일랜드들이 덮고 연속적인 응력 층(2)이 형성되게 할 수 있다.
전술된 바와 같이 이완 시퀀스의 적용을 완전히 반복함으로써, 제2 사이클의 종료 시에, 이완된 InGaN 층(2') 및 선택적으로 약 3.27 Å의 격자 파라미터를 갖는 커버 층(6)을 갖는 제2 도너 기판(5)이 획득된다. 따라서, 제2 반복으로부터 발행된 이러한 제2 기판은 녹색의 도메인에서 방출하는 LED의 제조에 적합한 격자 파라미터를 갖는 InGaN로 제조된 이완된 층을 갖는다. 따라서, 이는 전술한 바와 같이, 이를 위해 이용되거나 모 기판(5')으로서 유지될 수 있다.
적색 LED의 제조에 적합한 격자 파라미터를 갖는 층을 획득하기 위해, 새로운 사이클 또는 필요한 만큼 많은 사이클들이 수행될 수 있다. 각각의 새로운 사이클에서, 이완 시퀀스의 응력 층(2)의 형성 동안 InGaN의 비율이 증가될 수 있다. 또한, 각각의 새로운 사이클의 종료 시에, 증가된 격자 파라미터를 갖는 제2 도너 기판(5)이 획득된다. 보다 일반적으로, 각각의 새로운 사이클의 종료 시에, 타겟 격자 파라미터에 더 가까운 격자 파라미터를 갖는 적어도 부분적으로 이완된 결정질 반도체 층이 획득된다.
물론, 본 발명은 설명된 실시예들로 제한되지 않으며 청구 범위에 의해 정의 된 본 발명의 범위를 벗어나지 않고 대안적인 실시 예들이 이루어질 수 있다.
특히, 여기서는 InGaN 결정질 반도체 층을 예로 들었지만, 본 발명의 원리들은 수정하기를 원하는 격자 파라미터를 갖는 임의의 다른 재료에 적용가능하다.
마지막으로, 여기서는 LED들의 생성을 예로 들었지만, 본 발명은 광전자 공학 또는 전자 공학 분야에서 다른 유형들의 디바이스들의 생성에 적용 가능할 수 있다.

Claims (9)

  1. 정의된 격자 파라미터를 갖도록 결정질 반도체 층을 제조하기 위한 공정으로서,
    - 시작 도너 기판(1) 상에 응력 층(2)을 형성하는 단계;
    - 상기 응력 층(2)의 적어도 일부분을 유동 층(3b)을 포함하는 이완 캐리어(3)에 전달하는 단계;
    - 상기 응력 층(2)을 적어도 부분적으로 이완하고 이완된 층(2')을 상기 이완 캐리어(3) 상에 제공하기에 충분한 열처리를 적용하는 단계;
    - 제2 도너 기판(5)을 형성하기 위해 상기 이완된 층(2')을 베이스 캐리어(5a)에 부착하는 단계;
    를 포함하는 이완 시퀀스를 구현하고,
    상기 이완 시퀀스는 제1 시작 도너 기판(1)에 처음으로 적용된 후, 상기 제2 도너 기판(5)을 시작 도너 기판으로 취하여, 상기 이완된 층(2')의 격자 파라미터가 상기 정의된 격자 파라미터를 갖도록 충분한 횟수만큼 반복되는,
    공정.
  2. 제1항에 있어서,
    상기 제1 시작 도너 기판(1)은 GaN 표면 층(1a)을 포함하는,
    공정.
  3. 제1항 또는 제2항에 있어서,
    상기 응력 층(2)은 상기 시작 도너 기판(1) 상에서의 형성 동안 압축적으로 압력 받기에 충분한 비율의 인듐을 갖는 InGaN 층인,
    공정.
  4. 제1항 또는 제2항에 있어서,
    상기 이완 시퀀스의 상기 전달하는 단계는,
    유동 층(3b)을 포함하는 상기 이완 캐리어(3)에 상기 응력 층(2)을 본딩하는 단계; 및
    레이저 분리, 파단 및 박형화 중 적어도 하나에 의해 상기 시작 도너 기판(1)을 제거하는 단계;를 포함하는,
    공정.
  5. 제4항에 있어서,
    상기 제1 시작 도너 기판(1)은 상기 열처리 단계 이후 제거되는,
    공정.
  6. 제1항 또는 제2항에 있어서,
    상기 이완 시퀀스는 상기 이완 열처리 단계 전에 아일랜드들을 형성하기 위해 상기 응력 층(2)을 처리하는 단계를 포함하는,
    공정.
  7. 제6항에 있어서,
    상기 이완 시퀀스는 상기 아일랜드들을 상기 베이스 캐리어(5a)에 부착한 후 상기 아일랜드들 상에 유착(coalescent) 증착에 의해 이완된 연속 층(6)을 형성하는 단계를 포함하는,
    공정.
  8. 제1항 또는 제2항에 있어서,
    상기 이완 시퀀스의 부착하는 단계는,
    상기 이완된 층(2')을 상기 베이스 캐리어(5a)에 본딩하는 단계; 및
    레이저 분리, 파단 및 박형화 중 적어도 하나에 의해, 상기 유동 층(3b)을 포함하는 상기 이완 캐리어(3)를 제거하는 단계;를 포함하는,
    공정.
  9. 제1항 또는 제2항에 있어서,
    상기 정의된 격자 파라미터는 3.22 Å 내지 3.31 Å인,
    공정.
KR1020197028195A 2017-03-01 2018-02-26 광전자 디바이스들을 형성하기 위한 도너 기판을 제조하기 위한 공정 및 이 공정을 통해 얻은 기판들의 집합물 KR102431046B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1751666A FR3063571B1 (fr) 2017-03-01 2017-03-01 Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques, collection de substrats issus de ce procede
FR1751666 2017-03-01
PCT/FR2018/050446 WO2018158529A1 (fr) 2017-03-01 2018-02-26 Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques

Publications (2)

Publication Number Publication Date
KR20190117746A KR20190117746A (ko) 2019-10-16
KR102431046B1 true KR102431046B1 (ko) 2022-08-11

Family

ID=59579670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197028195A KR102431046B1 (ko) 2017-03-01 2018-02-26 광전자 디바이스들을 형성하기 위한 도너 기판을 제조하기 위한 공정 및 이 공정을 통해 얻은 기판들의 집합물

Country Status (9)

Country Link
US (2) US11245050B2 (ko)
EP (1) EP3590129B1 (ko)
JP (1) JP6980964B2 (ko)
KR (1) KR102431046B1 (ko)
CN (1) CN110383421B (ko)
FR (1) FR3063571B1 (ko)
SG (1) SG11201907968XA (ko)
TW (1) TWI752176B (ko)
WO (1) WO2018158529A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3091005B1 (fr) * 2018-12-21 2021-01-29 Soitec Silicon On Insulator Substrat de croissance et procede de fabrication d’un tel substrat
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
FR3103627B1 (fr) * 2019-11-25 2023-03-24 Soitec Silicon On Insulator Procede de production d'un substrat comprenant une etape de traitement thermique de relaxation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774015B1 (en) * 2002-12-19 2004-08-10 International Business Machines Corporation Strained silicon-on-insulator (SSOI) and method to form the same
JP5190923B2 (ja) * 2007-07-24 2013-04-24 独立行政法人産業技術総合研究所 ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
EP2329517A1 (en) * 2008-09-24 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
US9117944B2 (en) 2008-09-24 2015-08-25 Koninklijke Philips N.V. Semiconductor light emitting devices grown on composite substrates
FR2936903B1 (fr) * 2008-10-07 2011-01-14 Soitec Silicon On Insulator Relaxation d'une couche de materiau contraint avec application d'un raidisseur
WO2011061580A1 (en) * 2009-11-18 2011-05-26 S.O.I.Tec Silicon On Insulator Technologies Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods
CN102136536A (zh) * 2010-01-25 2011-07-27 亚威朗(美国) 应变平衡发光器件
FR2973157B1 (fr) * 2011-03-25 2014-03-14 Soitec Silicon On Insulator Procédé de réalisation d'ilots de matériau contraint au moins partiellement relaxe
US9343303B2 (en) * 2014-03-20 2016-05-17 Samsung Electronics Co., Ltd. Methods of forming low-defect strain-relaxed layers on lattice-mismatched substrates and related semiconductor structures and devices
WO2018063772A1 (en) 2016-09-27 2018-04-05 Abbott Molecular Inc. Maximizing dna yield of blood specimens collected in rapid clot tubes

Also Published As

Publication number Publication date
JP6980964B2 (ja) 2021-12-15
US20210351318A1 (en) 2021-11-11
KR20190117746A (ko) 2019-10-16
SG11201907968XA (en) 2019-09-27
US11245050B2 (en) 2022-02-08
FR3063571A1 (fr) 2018-09-07
TW201842540A (zh) 2018-12-01
WO2018158529A1 (fr) 2018-09-07
EP3590129A1 (fr) 2020-01-08
EP3590129B1 (fr) 2020-11-04
US11735685B2 (en) 2023-08-22
CN110383421A (zh) 2019-10-25
TWI752176B (zh) 2022-01-11
JP2020511779A (ja) 2020-04-16
CN110383421B (zh) 2023-02-28
FR3063571B1 (fr) 2021-04-30
US20200013921A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
US11735685B2 (en) Supports for a semiconductor structure and associated wafers for an optoelectronic device
JP5031365B2 (ja) エピタキシャル成長層の形成方法
CN108475626B (zh) 工程化衬底上的芯片级封装固态器件的剥离工艺
CN101341580B (zh) 特别是用于光学、电子或光电子领域的基片的制造方法和根据所述方法获得的基片
KR100632004B1 (ko) 질화물 단결정 기판 제조방법 및 질화물 반도체 발광소자 제조방법
US8415180B2 (en) Method for fabricating wafer product and method for fabricating gallium nitride based semiconductor optical device
JP2006210660A (ja) 半導体基板の製造方法
US9202967B2 (en) Method for producing a thin-film semiconductor body and thin-film semiconductor body
US20100009476A1 (en) Substrate structure and method of removing the substrate structure
JP2013247362A (ja) 半導体素子用薄膜貼り合わせ基板の製造方法
US9312444B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5727677B2 (ja) オプトエレクトロニクス部品の製造方法
US20230068911A1 (en) Laser Lift-Off Processing System Including Metal Grid
US8221547B2 (en) Nitride semiconductor substrate and method for forming the same
CN113841223B (zh) 半导体基板的制造方法和半导体装置的制造方法
JP2011193010A (ja) 半導体ウェハ及び高周波電子デバイス用半導体ウェハ
KR20190123347A (ko) 광전자 디바이스들을 형성하기 위한 성장 기판, 이러한 기판의 제조 방법 및 특히 마이크로-디스플레이 스크린 분야에서의 기판의 사용 방법
US11495458B2 (en) Manufacturing method and semiconductor element
KR101018244B1 (ko) 질화물계 반도체 발광소자의 제조방법
WO2024052695A1 (en) Method of separating a semiconductor device from a substrate
KR101910568B1 (ko) 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
TW201409757A (zh) 垂直導通式發光二極體的製作方法及其製品

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right