CN101013667A - 半导体层结构以及用于制备半导体层结构的方法 - Google Patents

半导体层结构以及用于制备半导体层结构的方法 Download PDF

Info

Publication number
CN101013667A
CN101013667A CNA2007100077836A CN200710007783A CN101013667A CN 101013667 A CN101013667 A CN 101013667A CN A2007100077836 A CNA2007100077836 A CN A2007100077836A CN 200710007783 A CN200710007783 A CN 200710007783A CN 101013667 A CN101013667 A CN 101013667A
Authority
CN
China
Prior art keywords
layer
layer structure
substrate
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100077836A
Other languages
English (en)
Other versions
CN100578735C (zh
Inventor
布赖恩·墨菲
迈克·黑伯伦
约尔格·林德纳
贝恩德·斯特里茨克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN101013667A publication Critical patent/CN101013667A/zh
Application granted granted Critical
Publication of CN100578735C publication Critical patent/CN100578735C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

半导体层结构，其包括由半导体材料制备的衬底(1)，衬底(1)上设置了由第二半导体材料制备的层(2)，还有富含杂质原子的区域(3)，该区域(3)被设置在层(2)中，或者在由层(2)与衬底(1)之间的界面以下的特定深度，另外在富含杂质原子的区域(3)内有层(4)，该层(4)包括通过离子注入产生的空腔，此外有涂敷到层(2)上的至少一个外延层(6)，以及在包括空腔的层(4)内包括位错和层错的缺陷区域(5)，该至少一个外延层(6)基本上没有裂缝，并且所述至少一个外延层(6)的残余应力小于或等于1GPa。用于制备半导体层结构的方法，其包括以下步骤：a)提供由半导体材料制备的衬底(1)；b)为了生产半导体层结构的目的，将由第二半导体材料制备的层(2)涂敷到所述的衬底(1)上；c)为了在所述半导体层结构中产生包括空腔的层(4)，将轻气体离子注入所述半导体层结构中；d)通过特定种类的杂质原子使所述的空腔稳定；e)将至少一个外延层(6)涂敷到所述半导体层结构上。

Description

半导体层结构以及用于制备半导体层结构的方法
技术领域
本发明涉及半导体层结构，并且涉及用于制备半导体层结构的方法。
背景技术
为了实现用于大功率电子以及光电子的新型元件，现有技术通常使用仅仅能够以非常复杂、由此成本密集的方式制备的衬底，所述衬底通常具有高缺陷密度。
用于生产费用低廉并且高质量衬底的另一方案在于将希望的衬底材料薄层(几十nm)沉积在高质量且费用低廉的衬底如硅晶片上。这样就会产生能够低缺陷外延沉积其它层的晶格匹配的衬底。
然而在此情况下，显著的物理性能由衬底确定，特别是热膨胀系数。例如，由于为了确保部件生产有足够好的质量，通过利用金属有机化学气相沉积(MOCVD)的III-V化合物半导体如GaN的生长经常是在高于1000℃的相对高温下进行的，而这是有问题的。如果将在如此高的温度下沉积的层在具有明显较低的热膨胀系数的衬底上进行冷却，则首先发生沉积层的拉伸流，并且在进一步的过程中所述层通常产生裂缝，这使得其不能够使用。
Journal of Crystal Growth 280，346-351(2005)，N.H.Zhang等提出了在沉积过程中使用不同组成和/或结构的中间层，以用于补偿所产生的应力。
一个明显的缺点是复杂的过程实现，这是因为中间层的生产与所希望的层的沉积通常需要不同的工艺步骤和参数。
原则上，所谓的“柔性衬底”或者匹配衬底构成另一种可能性。这些应被理解为其中将希望的衬底材料的薄层涂敷到另一衬底上，以至于在所述衬底和所涂敷层之间仅仅存在微弱的机械耦合的衬底。
这种类型的方法被描述于例如Hobart等的Journal of Electronic Materials29(7)，897-900(2000)中。在此情况下，首先将Si1-xGex层沉积在SOI(硅绝缘体)晶片上，然后对包埋的二氧化硅层另外掺杂硼和磷。该硼磷硅酸盐层具有能够从约800℃的温度开始粘性流动的性能，这使得沉积在其上的任何层能够产生应力松弛。
然而，在此情况下问题表现为其中沉积层在这些衬底上鼓出来。该问题的原因是由于硼磷硅酸盐层的高粘度，以及当沉积层冷却至室温时必然的热收缩。由于新型半导体元件的制备对于层的平面度具有很高的要求，因此这是一个严重的缺点。迄今为止，这样的鼓出有可能仅仅是在以上公开物中所描述的材料体系中通过衬底的图案化而完成的，其在很多情况下其都是不受欢迎的。
其它的缺点是由于生产这样的衬底的复杂性所引起的。通常使用基于技术复杂的工艺例如“智能剥离”或者高剂量氧离子注入法(SIMOX法)的SOI(硅绝缘体)。
为了在非晶格匹配的衬底上产生松弛层，特别是为了在生长于硅上的松弛的Si1-xGex层上产生应变的硅层，在例如EP 1437764A1和WO2004/082001A1中描述了用于制备这种有效衬底的其它方法，其有意地在所述衬底中制造缺陷区域。
在这里采用了离子注入步骤，用来在已经预先沉积的层或者沉积层体系的下面产生缺陷区域。在随后的后热处理中，所述缺陷区域导致在原始衬底中形成位错和层错，这对于沉积层或者所述层体系具有松弛效果。这些方法的必要条件是在离子注入步骤之后通过后热处理使硅衬底上的薄的低缺陷层能够松弛。
然而，这种情况的问题是所产生的缺陷区域仅仅在短时间内保持稳定，并且要用较长的处理时间退火。
这与发生Ostwald熟化的事实有关，也就是空腔通过空隙扩散使它们的尺寸分布粗化，并且其结合形成少量较大的空腔。结果是，所产生的空腔的密度变得很低，以至于由于能量的原因，在空腔之间不再形成位错和层错。该问题发生于高温下的长处理周期的情况下，例如，在通过MOCVD在所述层结构上沉积层的过程中。由于在冷却过程中有过低的空腔密度，层结构的松弛不再可能，因此发生了沉积层的破裂。
空腔密度的可能增加仅仅在有限程度上解决了该问题，这是因为，从所述空腔的临界密度开始，沉积层就有可能裂开-特别是在随后温度高于或等于1000℃的高温处理过程中。
发明内容
因此，本发明的目的是提供无应力并且无裂缝的半导体材料沉积的衬底，以及用于制备这种类型的衬底的方法。
本发明的目的是通过用于制备半导体层结构的方法来实现的，该方法包括以下步骤：a)提供由半导体材料制备的衬底；b)为了生产半导体层结构的目的，将由第二半导体材料制备的层涂敷到所述的衬底上；c)为了在所述半导体层结构中产生包括空腔的层，将轻气体离子注入所述半导体层结构中；d)通过特定种类的杂质原子使所述的空腔稳定；e)将至少一个外延层涂敷到所述半导体层结构上。
在a)中所提供的衬底优选是由单晶硅制备的晶片。
此外，还优选使用通过粘合方法制备的半导体晶片。
同样，使用SOI(“硅绝缘体”)晶片作为衬底也是优选的。
然而，该衬底还可以包含多晶半导体材料。
该衬底还可以进一步是包括硅层、硅-锗(SiGe)层或者锗层的层结构。
通常，可以沉积单晶或者多晶层的所有衬底都是合适的。
在步骤b)中待涂敷的由第二半导体材料制得的层优选是单晶碳化硅层。
然而，硅-锗层或者包含硅-锗层的层结构也优选作为在步骤b)中待涂敷的层。
为了在根据本发明的方法的步骤b)中制备半导体层结构的目的，由第二半导体材料所制备的层的涂敷优选通过化学气相沉积(CVD)、分子束外延(MBE)或者通过分子束合成(IBS)来进行。
根据步骤b)中用来涂敷所述层的方法，优选的层厚度在CVD的情况下是0.5nm-100μm，在MBE的情况下是0.5nm-5μm，在IBS的情况下是0.5nm-1μm。
不依赖所使用的方法，在步骤b)中所涂敷的层的层厚度特别优选为1-500nm。
在根据本发明的方法的步骤c)中，轻气体离子被注入半导体层结构中。
气体离子的注入可以在所涂敷的层与衬底之间的界面以下或者在b)中涂敷层以内的深度范围内进行。
在这里首先对注入能进行选择，以使空腔刚好在衬底与涂敷层之间的界面以下产生，也就是说优选在所述界面以下0-500nm的范围内产生。
通过注入轻气体离子，在所述半导体层结构中产生空腔或者气泡。
所注入的气体离子优选是氢离子。
注入选自以下组中的一种或多种原子类型的惰性气体离子也是优选的：氦离子、氖离子和氩离子。
惰性气体离子的注入也可以是所述原子类型的混合物的注入，或者是单个所述原子类型注入的组合。
因此，作为实例，可以组合氦离子注入与氖离子注入。
然而，氢离子注入与选自以下组中的一种或多种原子类型的惰性气体离子注入的组合也是优选的：氦离子、氖离子和氩离子。
因此，作为实例，可以组合氢离子注入与氦离子注入。
例如，对于硅衬底上的70nm厚的SiC层，作为实例，对于氦离子选择22keV的注入能和约2×1016cm-2的剂量。然后，这样会导致所涂敷层与衬底之间的界面以下约0-70nm的缺陷区域。
为了在所涂敷的层内生产缺陷区域，可以选择较低的注入能。
根据沉积层的厚度和种类，注入能优选在1keV-2MeV的范围内。
所述注入能特别优选在10-200keV的范围内。
然而，在此情况下，20-50keV的注入能是特别优选的。
通过注入温度的选择能够及时控制产生空腔的点：
如果选择了低的注入温度和高的剂量，则在注入后就已经直接产生了具有特定尺寸的空腔。
然而已经证明，为了首先仅仅产生用于空腔的晶种，选择约400℃的较高的注入温度是有利的，这在通过杂质原子对其进行适宜的稳定化之后，甚至在随后900-1250℃的温度下进行2小时或更长处理时间的长时间高温处理过程中，可以导致平均空腔直径为约10nm的窄空腔分布。
特别是，这样可以防止该层在随后温度高达1250℃的高温处理中裂开。
待注入的氢或者惰性气体离子的剂量选择取决于所涂敷层的类型和厚度，并且还取决于注入能。
待注入的氢和/或者惰性气体离子的剂量优选在1×1013-1×1017cm-2的范围内。
在1×1015-5×1016cm-2范围内的剂量是特别优选的。
本领域技术人员已知的是，所得到的杂质原子的浓度取决于注入剂量，并且取决于热的外扩散。因此，优选通过试验确定所需要的剂量。
同样，在注入的过程中，半导体层结构相对于离子束的倾斜也是优选的。
优选半导体层结构相对于离子束倾斜0-60°的角度。
0°-30°的角度是特别优选的，0-15°的角度是最优选的。
在根据本发明方法的步骤d)中，半导体层结构中的空腔被选自以下组中的一种或多种原子类型的杂质原子稳定化：氧、氮和碳。
在衬底和/或所涂敷的层中已经至少在包括空腔的层中存在那些原子种类的杂质原子的情况下，这优选是通过在至少600℃下对所生产的半导体层结构进行热处理来进行的。
在此情况下，杂质原子可以以溶解的形式、与衬底材料的化合物的形式、或者作为沉淀物而存在。
然而，如果按照步骤e)至少一个外延层的涂敷在至少600℃下进行，则单独的热处理不是必要的，也不是优选的。
低于所述温度时，达不到如用于松弛沉积层所需的足够的表面缺陷密度。
原则上，在1300℃或者更高的非常高的温度下对半导体层结构进行热处理是可能的。然而，在这里必须考虑Ostwald熟化的动态性状，在这样的温度下该处理可以导致不希望的效果，即使是在被杂质原子稳定的空腔的情况下。首先有必要防止所涂敷的层碎裂开，以及防止由于粗化所导致的空腔密度的过分降低。因此，对于半导体层结构进行的热处理以及在半导体层结构上沉积外延层优选在600-1250℃的温度下进行。
如果优选选自氮、氧和碳的一种或多种原子类型的杂质原子不是以足够的浓度存在于衬底或者至少所产生的空腔区域中，则将所述原子类型的离子注入所述半导体层结构中优选在步骤d)中进行。
在此情况下，优选对注入进行选择，以使杂质原子浓度的最大值和注入气体离子浓度的最大值相一致，或者至少存在于相似的深度范围内。
因此，优选选择10-200keV的注入能。
最后，根据步骤e)，将至少一个外延层涂敷到半导体层结构上。
所述至少一个外延层优选是由单晶硅制得的层。
所述至少一个外延层优选包括氮化物半导体。
所述至少一个外延层优选包括与衬底的半导体材料相比具有显著不同的、即较高热膨胀系数的半导体材料。
举例来说，参见表1，所有的化合物半导体与硅相比都具有非常不同的、即较大的热膨胀系数。
沉积层通常是II-IV和III-V化合物半导体。特别地，它们包括：AlxGa1-xN、AlxGayIn1-x-yN、AlxGayIn1-x-yP、  AlxGa1-xSb、  AlxGayIn1-x-yNaSb1-a、AlxGayIn1-x-yNaPbSb1-a-b、GaAs、ZnO、CdTe、CdS、CdSe和CdSxSe1-x。
特别是，作为以上化合物半导体组合的层的堆叠也是可以考虑并且是优选的。
  材料    线性热膨胀系数(cub.)[10-6/K]    线性热膨胀系数(hex.αa)[10-6/K]    线性热膨胀系数(hex.αa)[10-6/K]
  Si    2.6
  GaN    5.59    3.17
  3C-SiC    3.8
  6H-SiC    4.3    4.7
  ZnO    6.51    3.02
  AlN    4.15    5.27
表1：所选择的半导体材料的热膨胀系数
在此情况下，这些层当然可以根据它们的预期应用而掺杂任何希望类型的杂质原子。
根据希望的取向或者晶体结构(100)-、(110)-、(111)-等，在使用硅作为衬底的情况下可以使用错取向的半导体晶片。
如果所述半导体层结构是在硅晶片上的碳化硅层，则氮化物半导体的沉积以及用于光电子应用的原料的制备是优选的。
在此情况下，碳化硅层优选为1nm-500nm厚。
所述层的厚度特别优选在30nm-150nm，50nm-100nm的层厚度为最优选。
根据后面的应用，沉积的氮化物层的厚度优选在100nm-100μm的范围内，在200nm-20μm范围内的层厚度是特别优选的，而厚度为500nm-5μm的层为最优选。
如果涉及由在硅上的碳化硅层上的GaN/AlN制得的层结构，则可以达到的螺型位错密度为小于或等于1010cm-2，优选为106-1010cm-2。
本发明的目的也通过一种半导体层结构实现，该半导体层结构包括由半导体材料制备的衬底，衬底上设置了由第二半导体材料制备的层，还有富含杂质原子的区域，该区域被设置在第二半导体材料制备的层中，或者在第二半导体材料制备的层与衬底之间的界面以下的特定深度，另外在富含杂质原子的区域内有以下层，该层包括通过离子注入产生的空腔，此外有涂敷到由第二半导体材料制备的层上的至少一个外延层，以及在包括空腔的层内包括位错和层错的缺陷区域，该至少一个外延层基本上没有裂缝，并且所述至少一个外延层的残余应力小于或等于1GPa。
在此情况下，在本发明说明书中，裂缝被理解为所述至少一个外延层的应力诱导裂缝，也有可能所述裂缝是被直接加工到衬底中的。
这种类型的裂缝可以通过光学显微镜、扫描电子显微镜、原子力显微镜或者X射线拓扑图像确定。
所述至少一个外延层的残余应力优选小于或等于370MPa。
所述至少一个外延层的粗糙度优选小于或等于7.0nm RMS，特别优选0.5-2.0nm RMS。
由半导体材料制备的衬底优选是由单晶硅制备的晶片。
提供SOI晶片作为衬底也是优选的。
此外，通过粘合方法制备的半导体晶片也优选作为衬底。
然而，该衬底也可以包括多晶半导体材料。
然而，还可以包括包括硅层、硅-锗层或者锗层的衬底。
富含杂质原子的区域优选富含选自以下组中的一种或多种原子类型的杂质原子：氧、氮或碳。
在富含杂质原子的区域中包括空腔的层优选是通过注入轻的气体离子而制备的。
注入的气体离子优选是氢离子。
注入的气体离子优选是选自以下组中的一种或多种原子类型的惰性气体离子：氦离子、氖离子和氩离子。
此外，还优选空腔是通过注入选自以下组中的一种或多种原子类型的惰性气体离子的组合而产生的：氦离子、氖离子和氩离子。
作为实例，空腔可以通过注入氦离子以及另外注入氖或氩离子来制备。预期还可以用相应的气体混合物来制备空腔。
然而，通过氢离子注入与选自以下组中的一种或多种原子类型的惰性气体离子注入的结合来生产所述空腔也是优选的：氦离子，氖离子和氩离子。
在这里，可以提及注入氢和氦的空腔的结合作为实例。
设置在衬底上的由第二半导体材料制得的层优选是单晶碳化硅层，特别优选是在由单晶硅制得的衬底上的离子束合成的碳化硅。
在所述的碳化硅层中，碳化硅晶格常数的相对膨胀小于0.2％，这与碳化硅层小于1GPa的残余应力相应。
沉积在碳化硅层上的至少一个外延层的残余应力小于或等于370MPa。
因此，本发明还涉及一种半导体层结构，其包括在由单晶硅制得的衬底上的由离子束合成的碳化硅制得的层，通过高分辨率X射线衍射测量的所述层中碳化硅的晶格系数相对膨胀小于或等于0.2％。
在此情况下，晶格常数和它的相对膨胀是通过例如高分辨率X射线衍射(HR-XRD)测量的。利用弹性性能，也就是说利用该半导体材料的弹性常数，通过转换所测量的晶格常数相对于无应变数值的位移，产生了该材料残余应力的具体值。
设置于衬底上的由第二半导体材料制得的层还可以是在多晶碳化硅上包括单晶碳化硅层的层结构。
在半导体层结构上的至少一个外延层优选包括具有与衬底的半导体材料相比显著不同的、即较高的热膨胀系数的半导体材料。
第一外延层优选包括氮化物半导体。优选将包括氮化物半导体的第二外延层涂敷到所述半导体层结构上。该第一外延层优选包括氮化铝，而该第二外延层优选包括氮化镓。
可以在这种类型的半导体层结构上制备在活化之后放出具有0.1-7.0eV能量的光的光电半导体元件。
位于衬底上的由第二半导体材料制得的层还优选是SiGe层或者最上层是SiGe层的层结构。在此情况下，外延层优选是涂敷在SiGe层或者包括SiGe的层结构上的外延硅层。
以下将使用特别优选的实施方案，并且就在硅上包括3C-SiC的半导体层结构而对本发明的方法以及本发明的半导体层结构进行解释。
已经说明了本发明的方法特别适合于沉积厚度为100nm-100μm的相对较厚的没有裂缝的层，也就是说，例如将厚度为2.5μm、包括具有高热膨胀系数的AlXGa1-XN层沉积在例如在离子束合成的、具有低热膨胀系数的、例如在硅上的3C碳化硅的半导体层结构上，举例来说在通常是金属有机化学气相沉积(MOCVD)的约1100℃的高温下。
这是因为在本发明的上下文中，已经确定了将缺陷结构引入离子束合成的半导体层结构中，这对于后面的没有裂缝并且没有应力的氮化物半导体沉积是有利的。
为了该目的，优选在3C-SiC-Si半导体层结构中，通过注入轻气体离子，例如氢、氦、氖或氩(或者它们的的组合)，使得富含缺陷的区域正好在下面产生，也就是说，优选在3C-SiC与硅之间的界面以下0-500nm的深度范围产生该缺陷区域，该区域包括气体填充的气泡或者空腔，并且如果合适的话，在所述气泡或空腔之间另外还包括位错网络和层错。同样，上述注入可以仅仅对3C-Si层进行，这导致了在所述界面以上伴随着有缺陷的空腔结构。
在具有较高热膨胀系数的材料在高温，也就是说至少600℃直到刚刚低于硅熔点下的后生长过程中-由于气泡或空腔和/或被结合到所述空腔中的硅之间所形成的位错和层错，该缺陷结构具有以下的功效：在冷却操作过程中，硅衬底的上部能够塑性地释放热应力。
首先，在冷却操作中位错和层错的形成以及硅被结合到空腔中，将具有使涂敷到所述层结构的一个或多个层的拉伸变形动态降低，并且被接近表面的层结构区域吸收的功效。
在现有技术中，已知的问题是由在高温下典型的生长速度(通常1μm/h)及由此导致的长的处理时间造成的，所述处理存在于III-V半导体层的MOCVD沉积中，这是因为通过离子注入产生的空腔受到了Ostwald熟化现象的影响，小的空腔被空隙扩散粗化。这导致了所述的空腔密度随着时间而降低。由于位错能随着它的线性膨胀而增加，因此位错的形成变得在能量上不那么有利，这可以具有位错不再形成并且松弛效应不再存在的效果。
从Donnelly等的Nuclear Instruments and Methods B 175-177(2001)，132-139已知，Ostwald熟化现象或者较小的空腔聚结起来形成较大的空腔可以例如通过将碳或氧注入到以下区域中而被削弱，在该区域中例如通过氦注入、接着进行热处理而在随后产生由气泡构成的缺陷区域。为了使金属杂质的吸杂最优化，特别是为了使空腔稳定，对其进行了探寻。
在这里提交的本发明的上下文中，已经确定了可以通过注入氧、氮或碳离子或者所述离子类型注入的结合，来使通过在硅中进行离子注入所生产的空腔稳定化，即使是在高温下，特别是远远超出由Donnelly所认为的900℃和30分钟的时间和温度范围下。
在此情况下，杂质原子还可以在相关的深度范围内产生了氦气泡之后，通过离子注入而被引入。
特别是，由此可以实现较高的空腔表面密度以及较高的松弛缺陷结构密度，从而可以实现沉积层的大范围松弛。仅仅这样就能够实现与硅相比具有非常不同的热膨胀系数的半导体外延层的沉积。
特别是，借助于空腔的高密度，可以在一定程度上减小空腔之间的距离，使得包括位错和层错的缺陷结构变得能量上非常有利，以至于所述缺陷结构能够在至多约600℃的低温下在所述的空腔之间形成。因此，在半导体层结构上的外延层的动态松弛是可能的。
如果不存在空腔，或者如果空腔的密度较低，则两个空腔之间的距离也将是较大的，因此位错和层错将是能量上不利的，这是因为所述缺陷的能量取决于它们的膨胀。因此应该争取制备高密度的稳定的空腔。
特别是，空腔还必须是热稳定的，也就是说在25-1250℃的温度范围内不能聚结及形成热分离层。
此外，所述空腔还必须是机械稳定的，以允许其它与元件相关的工艺步骤。本领域的技术人员已知，空腔的热稳定可以分别进一步通过较高或较低的氧注入剂量来增加或降低。
特别应该指出，在MOCVD的情况下，典型的沉积时间和温度比用于杂质吸杂的相应参数更高。
在试验中已经确定为了稳定空腔，杂质原子的后注入比前注入好。与后注入相比，通过其它相同的参数，前注入导致起泡，也就是说所述层结构的部件与衬底分离。因此，通过后注入杂质原子，可以获得较高的空腔密度，因此还可以获得较高的松弛缺陷密度。
本发明人还进一步认识到，一方面，稳定效果在此情况下可以有助于形成强的Si-O或者Si-C键，这些键首先必须被打开来才能改变膨胀的空腔。另一方面，通过杂质原子的注入，使氦与空隙复合体的扩散性降低，这大大地限制了氦气泡或者空腔的Ostwald熟化。
结果是，空腔的密度即使在高温下和在很长的时间内-也就是说几个小时和在1050℃或更高的温度下-依然保持很高，为了希望的塑性松弛，位错的形成依然是能量上有利的。
因此，制备离子束合成的层结构的与在初始衬底中提供高温稳定的缺陷区域的结合产生了用于沉积半导体层或者具有非常不同的热膨胀系数的结构的理想衬底。
离子束合成的半导体层结构可以通过以下程序来制备：将离子注入衬底的特定深度中，然后对衬底进行热处理，结果在该衬底中形成了包埋的单晶层，以及在该单晶层的上面和下面的过渡区域，随后将上衬底层以及位于单晶层上面的过渡区域除去，结果暴露出单晶层。
在相应的条件下注入希望的离子类型时，导致首先产生了由衬底原子和注入离子构成的所需化合物的小外延微晶。在热处理步骤中，所述的微晶聚结并且形成邻接的单晶层。
在这里将提及通过将碳离子注入硅衬底中而制造硅中包埋的3C-SiC层作为实例。
为了将所产生的化合物半导体层带到表面上，在接下来的步骤中除去衬底覆盖层以及位于单晶层上面的过渡区域。为此目的，优选进行化学蚀刻处理。然而，作为替换，也可以通过氧化以及接下来的化学法去除所形成的该氧化物，或者通过抛光或者通过反应性离子蚀刻或者等离子蚀刻来使所述层暴露出来。
任选地，接下来可以通过化学机械方式或者通过在高温下的热处理步骤来使单晶层的暴露表面变平，通常达到5nm RMS或更小的表面粗糙度。
1nm RMS或更小的RMS粗糙度值是优选的，特别优选0.5nm RMS或更小的粗糙度值。
使所述表面变平的另一种可能是通过使用离子束群的离子束来。
然后，为了在该离子束合成的半导体层结构中产生包括位错和层错的热稳定的缺陷结构，首先将碳、氧或氮离子或者其组合以至多5×1017cm-2的剂量注入所产生的半导体层结构中。
在此情况下，优选对离子能进行选择，以使最大注入轮廓(profile)正好位于下方，即衬底和离子束合成层之间的界面以下几十纳米。
然而，还可以对注入能进行选择，以使最大注入位于离子束合成层之内。
此外，对注入过程中的温度进行选择，以使不会发生半导体层结构的非晶化，也就是说理论上仅仅产生点缺陷。因此，在纯硅的情况下，通常选择130℃以上的温度，以便在这里不再发生由离子束诱导的非晶化。
此外，通过温度来限制所注入的氢或惰性气体的过度向外扩散；因此，注入应该发生在小于或等于800℃的温度下。
注入温度优选为130-800℃，250-500℃的注入温度为特别优选。
注入温度的选择可以被用来影响早在注入过程中形成空腔，或者直到在后热处理步骤中形成空腔。为了获得具有小的平均空腔直径的窄空腔分布，已经证明较高的注入温度(～400℃)是有用的。
在接下来的离子注入步骤中，优选空腔通过注入轻气体离子形成，例如通过注入氢、氦、氖或氩离子或者所述原子类型的离子注入的组合形成，这可以导致在硅中后形成压缩应力，并且形成位错。
优选对注入能进行选择，以使空腔的最大密度位于氧、氮或氮注入步骤的最大注入轮廓内。
接下来的热处理步骤一方面导致形成较大的空腔，同时，通过在注入的氧、碳或氮原子与衬底之间形成化合物，例如，在硅的情况下形成Si-O、Si-C或者Si-N键，使得所形成的空腔相当难以进行热活化扩散的尺寸粗化。
这样可以抑制Ostwald熟化的过程，并且因此抵消空腔密度的降低。
因此，结果是在离子束合成的层与原始衬底之间的界面下具有高密度的几纳米的相对较小空腔的半导体层结构。此外，在该位置存在高密度的其它缺陷，这促进了间隙缺陷聚集体和位错的形成。
如果将包括与初始衬底的半导体材料相比具有非常不同的热膨胀系数的半导体材料的层或层体系(由此所产生的整个半导体层结构)在至少600℃的温度下沉积到所述半导体层结构上，则由于通过杂质原子所获得的稳定性，在对该层结构进行冷却的过程中，空腔之间富含缺陷的区域中所形成的位错和层错依然大量并且密集地存在。
沉积的半导体层结构通过在衬底的确定区域中-即在包括空腔以及缺陷结构的区域中-塑性变形来弹性松弛。因此，在冷却操作的过程中，动态地减少了后来沉积的层体系中的应力，并防止了沉积在该半导体层结构上的层开裂。
由于所要求的用于松弛的位错数量大为减少，本方法还降低了用于沉积层或层结构中层松弛的螺型位错的形成。
一种可能的变型涉及用来引入稳定空腔的杂质原子和用来产生空腔自身或者用来制造其晶种的注入步骤的顺序。
由于空腔是通过仅在后来的高温处理步骤中与杂质原子形成化合物来稳定的，因此在这里可以任意地选择所述顺序。
在另外一个替换的实施方案中，如果另外一层或者层结构的沉积是在至少600℃的温度下进行的，则可以省略在热稳定的空腔产生之后单独的热处理步骤。在此情况下，空腔的生产和钝化可以与该层或层结构的沉积一起进行。
本方法的另一种变形涉及提供稳定空腔所需要的杂质原子。如果初始衬底自身已经包括选自氧、碳、氮的杂质原子或者所述元素与衬底材料的化合物，那么，如果所述杂质元素以很大的数量存在于离子合成的层与衬底之间界面之后，则所述元素的注入优选被省略。
在此情况下，杂质原子可以溶解于衬底中，和/或以含有所述杂质原子的化合物的沉淀物存在。
此外，所描述的方法允许衬底的制造用于大面积实现例如III-V半导体，这是因为其并不取决于初始衬底的尺寸，而是仅取决于所述衬底的可获得性。特别在这里可以提及直径为100mm、150mm、200mm、300mm的普通硅晶片，450mm的晶片目前正处于开发的阶段。
在现有技术中，相比而言，潜在的衬底受合成方法的限制，对于蓝宝石直径至多为200mm，对于6H-或4H-SiC直径最大为100mm。
所需要的短加工时间也是特别有利的，这是因为松弛所需要的注入剂量在该区域中至多为几个1017cm-2，并且可以选择后热处理步骤使该步骤非常短(在秒的范围内)，或者-根据后面的加工-可以将其完全省略。
根据本发明的半导体层结构特别适合于实现费用低廉的发光二极管(LED)，特别是基于III-V半导体例如GaN或者InGaN的二极管，以及适合于生产主要基于III-V半导体例如AlN和GaN以及SiC的Schottky二极管、射频和高能元件，例如高电子迁移晶体管(HEMT)。
以下将参考实施例并且参考图1-4对本发明的主题进行更详细的解释。
图1所示为一种半导体层结构，其包括衬底1和厚度为d1的层2。
图2所示为一种半导体层结构，其包括衬底1、厚度为d1的层2和具有特定杂质原子密度或者特定的含杂质原子的沉淀物密度的区域8。
图3所示为一种半导体层结构，其包括衬底1、在深度t1厚度为d1的层2、注入了杂质原子的厚度为d2的层3、包括空腔或用于空腔的晶种的层4、以及与衬底材料相比具有非常不同的热膨胀系数的厚度为d3的层6及厚度为d4的层7，这导致了包括位错和层错的层5的产生。
图4所示为一种半导体层结构，其包括衬底1、厚度为d1的层2、具有特定杂质原子密度或者特定的含杂质原子的沉淀物密度的区域8、在深度t1厚度为d2并且包括这些杂质原子的层3、包括空腔或用于形成空腔的晶种的层4、与衬底材料相比具有非常不同的热膨胀系数的厚度为d3的层6和厚度为d4的层7、以及包括位错的层5。
作为实例，图1中的衬底1是单晶(111)取向的硅。
厚度为约150nm的包埋层2是通过高剂量碳离子注入(能量E＝180keV，剂量D＝6.75×1017cm-2，温度T＝550℃)而生产的，通过进一步的非晶化注入氦离子(在0℃，50keV，D＝8.0×1016/cm2)、并且通过在包含1∶5的HF∶HNO3的溶液中进行化学刻蚀，将所述层暴露。这在衬底1的表面上产生了约70nm厚的离子束合成的3C-SiC层2。
其后，在400℃的温度下，用22keV的能量和2×1016cm-2的剂量将He+离子注入直到此时不含杂质原子的区域3中。
在此之后，同样在400℃的温度下，直接以85keV的能量将5×1014/cm2的O+离子注入区域3中，该区域3位于离子束合成的层2和衬底1之间的界面以下几nm至几十nm处。
这导致了在规定的深度范围内产生层4，所述层4具有空腔或者用来在后面使空腔生长的晶种，空腔的最大密度大致与最大的氧浓度相一致。
首先，在1100℃下通过MOCVD将由氮化铝(AlN)制得的150nm厚的层6沉积在该半导体层结构上。
在温度降低到1080℃以后，从前体四乙基镓和氨气生长由氮化锗(GaN)制得的3μm厚的层7。生长速度为约1μm/h，以使整个过程持续约3h。
在该层冷却以后，所沉积的层基本上没有应力，并且特别是没有表现出裂缝。这是因为形成了包括空腔4和位错5的缺陷结构，由于缺陷结构允许在衬底1和含氮化物的层6和7之间塑性松弛，由此动态地降低了所述层结构中的应力。在所产生的空腔区域内没有发生衬底被侧向撕裂。所得半导体的层结构见图3中所示。
本方法的一个变型是使用如图2中所示、具有含杂质原子的层8的半导体层结构。在此情况下可以省略氧的注入。仅仅通过氦的注入而产生空腔，然后其优选在沉积物上形成。同样，这种能量上有利的构型也是基本上热稳定的。
此后，再次通过MOCVD生长由AlN制得的150nm厚的层6，接下来是由GaN制得的3μm厚的层7。通过冷却，再次形成包括空腔和位错的缺陷结构，并且动态吸收由不同的热膨胀系数所引起的层应力。所形成的层见图4中所示。
作为这种方案的替代方案，在上面的实施例中，通过在MOCVD沉积前的热处理步骤中使空腔的表面理想地涂布杂质原子键-在这种情况中为Si-O键-来使所述空腔的固定最优化。对这种方法的需要与否取决于MOCVD沉积的加工时间和温度，这是因为这些参数确定了空腔或者填充气体的气泡的Ostwald熟化动力学。具体而言，特别在高温(＞1000℃)下的长时间(＞2小时)沉积情况下的这种方法步骤为优选。这里首先可以对热处理条件进行选择，以使形成充足数量的稳定的键，但是基本上不发生空腔的Ostwald熟化。
另外的变化涉及例如使用上面所概述的3C-SiC层体系。在此情况下，大量的3C-SiC沉淀物存在于离子束合成的层2以下的衬底1中，通常在所述界面以下0nm-200nm的深度范围内。因此，该区域包括具有高密度的基本上错取向的3C-SiC沉淀物的硅基质。
在通过氦注入以及接下来高温处理形成空腔的过程中，很明显所述空腔主要地附着在所述沉淀物上，由此还使它们热固定。其原因一方面是通过共同的界面降低相对于硅衬底的总界面能的可能性，另一方面是在空腔表面形成了Si-C键。然而已经显示，通过另外的氧注入可以进一步增强固定的效果，以至于可以获得甚至更大的松弛。这样，在每一种情况下，这种注入步骤的必要性由相应涂敷所希望沉积层的松弛度所决定。

Claims (59)

1.一种用于制备半导体层结构的方法，其包括以下步骤：a)提供由半导体材料制备的衬底(1)；b)为了生产半导体层结构的目的，将由第二半导体材料制备的层(2)涂敷到所述的衬底(1)上；c)为了在所述半导体层结构中产生包括空腔的层(4)，将轻气体离子注入所述半导体层结构中；d)通过特定种类的杂质原子使所述的空腔稳定；e)将至少一个外延层(6)涂敷到所述半导体层结构上。
2.权利要求1的方法，其中在a)中所提供的衬底(1)是由单晶硅制备的晶片。
3.权利要求1的方法，其中在a)中所提供的衬底(1)是SOI晶片。
4.权利要求1的方法，其中在a)中所提供的衬底(1)是通过粘合方法制备的半导体晶片。
5.权利要求1的方法，其中在a)中所提供的衬底(1)是由多晶半导体材料制得的衬底。
6.权利要求1的方法，其中在a)中所提供的衬底(1)包括硅层、硅-锗层或者锗层。
7.权利要求1-6之一的方法，其中在b)中所涂敷的层(2)是单晶碳化硅层。
8.权利要求1-7之一的方法，其中在b)中所涂敷的层(2)是包括具有高SiC沉积物密度的区域和单晶碳化硅层的层结构。
9.权利要求1-8之一的方法，其中在e)中所涂敷的至少一个外延层(6)包括与衬底(1)的半导体材料相比具有显著不同的热膨胀系数的半导体材料。
10.权利要求9的方法，其中在e)中所涂敷的至少一个外延层(6)包括氮化物半导体。
11.权利要求1-6之一的方法，其中在b)中所涂敷的层(2)是硅-锗层或者包含硅-锗层的层结构。
12.权利要求11的方法，其中在e)中所涂敷的至少一个外延层(6)是外延硅层。
13.权利要求1-12之一的方法，其中在步骤c)中的轻气体离子注入选自以下组中：氢离子注入、一种或多种原子类型的惰性气体离子注入、氢离子注入与一种或多种原子类型的惰性气体离子注入的组合。
14.权利要求13的方法，其中所述惰性气体离子选自以下组中：氦、氖和氩。
15.权利要求13或14的方法，其中对注入能进行选择以使在步骤c)中在所述半导体层结构中产生的包括空腔的层(4)位于涂敷层(2)与衬底(1)之间的界面以下。
16.权利要求13或14的方法，其中对注入能进行选择以使在步骤c)中在半导体层结构中产生的包括空腔的层(4)位于涂敷层(2)之内。
17.权利要求1-16之一的方法，其中，为了根据步骤d)而通过杂质原子来使所述空腔稳定，将选自以下组中的一种或多种原子类型的杂质原子注入所述半导体层结构中：氧、氮和碳。
18.权利要求17的方法，其中在步骤d)中进一步进行了在至少600℃的温度下对半导体层结构的热处理。
19.权利要求1-18之一的方法，其中在b)中对层(2)的涂敷是通过化学气相沉积进行的。
20.权利要求1-18之一的方法，其中在b)中对层(2)的涂敷是通过分子束外延进行的。
21.权利要求1-18之一的方法，其中在b)中对层(2)的涂敷是通过离子束合成进行的。
22.权利要求21的方法，其中将离子注入衬底(1)的特定深度中，然后对衬底(1)进行热处理，结果是在衬底(1)中形成了包埋的单晶层(2)、以及在所述单晶层的上面和下面的过渡区域，并且上衬底层以及位于单晶层(2)上面的过渡区域被随后除去，结果暴露出所述单晶层(2)。
23.权利要求22的方法，其中接下来对所述单晶层(2)的暴露表面进行化学机械平面化处理。
24.权利要求22或23中的方法，其中所使用的衬底(1)是硅晶片，所注入的离子是碳离子，并且所生产的单晶层(2)是碳化硅层。
25.一种半导体层结构，其包括由半导体材料制备的衬底(1)，衬底(1)上设置了由第二半导体材料制备的层(2)，还有富含杂质原子的区域(3)，该区域(3)被设置在层(2)中，或者在由层(2)与衬底(1)之间的界面以下的特定深度，另外在富含杂质原子的区域(3)内有层(4)，该层(4)包括通过离子注入产生的空腔，此外有涂敷到层(2)上的至少一个外延层(6)，以及在包括空腔的层(4)内包括位错和层错的缺陷区域(5)，该至少一个外延层(6)基本上没有裂缝，并且所述至少一个外延层(6)的残余应力小于或等于1GPa。
26.权利要求25的半导体层结构，其中所述至少一个外延层(6)的残余应力小于或等于370MPa。
27.权利要求25或26的半导体层结构，其中所述至少一个外延层(6)的粗糙度为0.5-7.0nm RMS。
28.权利要求27的半导体层结构，其中所述至少一个外延层(6)的粗糙度为0.5-2.0nm RMS。
29.权利要求25-28之一的半导体层结构，其中所述衬底(1)是由单晶硅制得的晶片。
30.权利要求25-28之一的半导体层结构，其中所述衬底(1)是SOI晶片。
31.权利要求25-28之一的半导体层结构，其中所述衬底(1)是通过粘合方法制备的半导体晶片。
32.权利要求25-28之一的半导体层结构，其中所述衬底(1)是多晶半导体材料制得的衬底。
33.权利要求25-28之一的半导体层结构，其中所述衬底(1)包括硅层、硅-锗层或者锗层。
34.权利要求25-33之一的半导体层结构，其中所述区域(3)富含选自以下组中的一种或多种原子类型的杂质原子：氧、氮或碳。
35.权利要求25-34之一的半导体层结构，其中所述层(4)包括通过轻气体离子注入所生产的空腔，该轻气体离子注入选自以下组中：氢离子注入、一种或多种原子类型的惰性气体离子注入、氢离子注入与一种或多种原子类型的惰性气体离子注入的组合。
36.权利要求35的半导体层结构，其中所述惰性气体离子选自以下组中：氦、氖和氩。
37.权利要求25-36之一的半导体层结构，其中所述层(2)是单晶碳化硅层。
38.权利要求25-36之一的半导体层结构，其中所述层(2)是包括高SiC沉积物密度的区域和单晶碳化硅层的层结构。
39.权利要求37或38的半导体层结构，其中所述至少一个外延层(6)包括与衬底(1)的半导体材料相比具有显著不同的热膨胀系数的半导体材料。
40.权利要求39的半导体层结构，其中所述至少一个外延层(6)包括氮化物半导体。
41.权利要求40的半导体层结构，其中包括氮化物半导体的另外外延层(7)被涂敷到所述半导体层结构上。
42.权利要求41的半导体层结构，其中所述层(6)包含氮化铝。
43.权利要求42的半导体层结构，其中所述层(7)包含氮化镓。
44.权利要求25-36之一的半导体层结构，其中所述层(2)是硅-锗层或者包括硅-锗层的层结构。
45.权利要求44的半导体层结构，其中所述至少一个外延层(6)是外延硅层。
46.一种半导体层结构，其包括在由单晶硅制得的衬底(1)上由离子束合成的碳化硅制得的层(2)，通过高分辨率X射线衍射的测量，在层(2)中碳化硅晶格常数的相对膨胀小于或等于0.2％。
47.权利要求46的半导体层结构，其中所述衬底(1)的直径为大于或等于100mm。
48.权利要求46的半导体层结构，其中由碳化硅制得的层(2)位于衬底(1)的表面以下。
49.一种半导体层结构，其包括在由单晶硅制得的衬底(1)上由碳化硅制得的层(2)、在所述层(2)中或者下面包含位错的缺陷区域(5)、以及包括空腔的层(4)，所述空腔包含选自以下组中的杂质原子：氧、氮和碳。
50.权利要求49的半导体层结构，其中所述包括空腔的层(4)是通过离子注入和接下来的热处理而产生的。
51.权利要求49或50的半导体层结构，其中所述包括空腔的层(4)在温度25-1250℃下耐热裂解。
52.权利要求49-51之一的半导体层结构，其中所述层(2)是离子束合成的硅。
53.权利要求49-52之一的半导体层结构，其进一步包括至少一个外延层(6)，该外延层(6)包含氮化物半导体，并且沉积于层(2)上。
54.权利要求53的半导体层结构，其进一步包括一个或多个位于层(2)和包括氮化物半导体的至少一个外延层(6)之间的外延中间层。
55.一种半导体层结构，其包括至少一个包含氮化物半导体的单晶外延层(6)、由单晶碳化硅制得的层(2)、以及在层(2)之中或者下面包括通过离子注入所产生空腔的层(4)，所述空腔包含选自以下组中的一种或多种原子类型的杂质原子：氧、氮和碳。
56.权利要求55的半导体层结构，其中所述层(4)在大于或等于25℃、并且小于或等于1250℃的温度下耐热裂解。
57.权利要求55或56的半导体层结构，其中所述空腔是通过离子注入以及接下来的热处理产生的。
58.一种半导体元件，其是在权利要求46-57之一的半导体层结构上生产的。
59.权利要求58的半导体元件，其在活化后放出能量大于或等于0.1eV、并且小于或等于7eV的光。
CN200710007783A 2006-02-02 2007-02-02 半导体层结构以及用于制备半导体层结构的方法 Expired - Fee Related CN100578735C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006004870A DE102006004870A1 (de) 2006-02-02 2006-02-02 Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
DE102006004870.9 2006-02-02

Publications (2)

Publication Number Publication Date
CN101013667A true CN101013667A (zh) 2007-08-08
CN100578735C CN100578735C (zh) 2010-01-06

Family

ID=38109663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710007783A Expired - Fee Related CN100578735C (zh) 2006-02-02 2007-02-02 半导体层结构以及用于制备半导体层结构的方法

Country Status (8)

Country Link
US (2) US8829532B2 (zh)
EP (1) EP1816672B1 (zh)
JP (1) JP4979399B2 (zh)
KR (1) KR100897321B1 (zh)
CN (1) CN100578735C (zh)
DE (2) DE102006004870A1 (zh)
SG (1) SG134290A1 (zh)
TW (1) TWI415169B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122619A (zh) * 2010-12-14 2011-07-13 成都方舟微电子有限公司 赝超晶格功率半导体器件结构及其实现方法
CN102916136A (zh) * 2011-08-03 2013-02-06 伊格尼斯创新公司 有机发光二极管及其制造方法
CN105895672A (zh) * 2015-01-26 2016-08-24 东莞市中镓半导体科技有限公司 一种降低氮化镓基电子器件外延应力的离子注入改善型衬底
CN107871661A (zh) * 2016-09-22 2018-04-03 英飞凌科技股份有限公司 用于分割半导体装置的方法和半导体装置
CN112349730A (zh) * 2019-08-07 2021-02-09 格芯公司 在一个或多个埋置多晶层上方的鳍式场效应晶体管
CN113024277A (zh) * 2021-03-03 2021-06-25 西南科技大学 高密度层错的碳化硅材料及其制备方法
CN114525589A (zh) * 2022-02-17 2022-05-24 上海集成电路材料研究院有限公司 利用离子注入释放单晶氮化铝应力的方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5589278B2 (ja) * 2007-11-21 2014-09-17 三菱化学株式会社 窒化物半導体の結晶成長方法および窒化物半導体発光素子
CN101504930B (zh) * 2008-02-06 2013-10-16 株式会社半导体能源研究所 Soi衬底的制造方法
EP2172967A1 (en) 2008-08-04 2010-04-07 Siltronic AG Method for manufacturing silicon carbide
JP2010037139A (ja) * 2008-08-05 2010-02-18 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
US8486771B2 (en) * 2008-09-24 2013-07-16 Soitec Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
KR101454978B1 (ko) * 2009-08-27 2014-10-27 신닛테츠스미킨 카부시키카이샤 ＳｉＣ 단결정 웨이퍼와 그 제조 방법
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
DE102010046215B4 (de) 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
JP5672021B2 (ja) * 2011-01-21 2015-02-18 株式会社Sumco 半導体基板の製造方法
JP2013089741A (ja) 2011-10-18 2013-05-13 Renesas Electronics Corp 半導体装置、半導体基板、半導体装置の製造方法、及び半導体基板の製造方法
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
DE102013112785B3 (de) 2013-11-19 2015-02-26 Aixatech Gmbh Verfahren zur Herstellung eines Verbundkörpers mit zumindest einer funktionellen Schicht oder zur weiteren Herstellung elektronischer oder opto-elektronischer Bauelemente
KR102638056B1 (ko) 2016-06-15 2024-02-20 에스케이하이닉스 주식회사 스위치 및 그 제조 방법과, 이를 포함하는 저항성 메모리 셀 및 전자 장치
US10186630B2 (en) * 2016-08-02 2019-01-22 QMAT, Inc. Seed wafer for GaN thickening using gas- or liquid-phase epitaxy
TWI751352B (zh) * 2018-07-05 2022-01-01 法商索泰克公司 集成射頻元件用底材及其製作方法
TWI755746B (zh) * 2020-06-02 2022-02-21 合晶科技股份有限公司 半導體基板及其形成方法
CN114525489B (zh) * 2022-01-25 2023-04-25 中国科学院上海微系统与信息技术研究所 一种硅基碳化硅薄膜材料制备方法
EP4231335A1 (en) * 2022-02-16 2023-08-23 Siltronic AG A heteroepitaxial wafer for the deposition of gallium nitride
JP2024042982A (ja) * 2022-09-16 2024-03-29 信越半導体株式会社 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8725497D0 (en) * 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
US5162594A (en) * 1990-10-11 1992-11-10 E. I. Du Pont De Nemours And Company Process for production of polyfluoroolefins
US6273950B1 (en) * 1996-04-18 2001-08-14 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same
US6083324A (en) * 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
JP3453544B2 (ja) * 1999-03-26 2003-10-06 キヤノン株式会社 半導体部材の作製方法
US7166524B2 (en) * 2000-08-11 2007-01-23 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
US6855649B2 (en) * 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
EP1437764A1 (en) 2003-01-10 2004-07-14 S.O.I. Tec Silicon on Insulator Technologies S.A. A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate
DE10310740A1 (de) * 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
DE10318284A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
DE10318283A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
JP2005203666A (ja) * 2004-01-19 2005-07-28 Kansai Electric Power Co Inc:The 化合物半導体デバイスの製造方法
WO2005112129A1 (ja) * 2004-05-13 2005-11-24 Fujitsu Limited 半導体装置およびその製造方法、半導体基板の製造方法
US7708903B2 (en) * 2005-11-01 2010-05-04 E.I. Du Pont De Nemours And Company Compositions comprising fluoroolefins and uses thereof
US20070100010A1 (en) * 2005-11-01 2007-05-03 Creazzo Joseph A Blowing agents for forming foam comprising unsaturated fluorocarbons
MY145459A (en) * 2005-11-01 2012-02-15 Du Pont Solvent compositions comprising unsaturated fluorinated hydrocarbons
US20070098646A1 (en) * 2005-11-01 2007-05-03 Nappa Mario J Aerosol propellants comprising unsaturated fluorocarbons
US7485539B2 (en) * 2006-01-13 2009-02-03 International Business Machines Corporation Strained semiconductor-on-insulator (sSOI) by a simox method
US7498296B2 (en) * 2006-02-28 2009-03-03 E. I. Dupont De Nemours And Company Azeotropic compositions comprising fluorinated compounds for cleaning applications
US7803975B2 (en) * 2006-07-13 2010-09-28 E.I. Du Pont De Nemours And Company Process for separating a fluoroolefin from HF by liquid-liquid extraction
PL2433921T3 (pl) * 2006-08-24 2014-06-30 Du Pont Sposoby oddzielania fluoroolefin od fluorowodoru poprzez destylację azeotropową
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
CN105154012B (zh) * 2006-09-01 2018-07-20 科慕埃弗西有限公司 氟烯烃用的酚稳定剂
WO2008033568A2 (en) * 2006-09-15 2008-03-20 E.I. Du Pont De Nemours And Company Determination of the components of a fluoroolefin composition
US20080211221A1 (en) * 2006-10-13 2008-09-04 Tina Asquith Notebook system
CA2682312C (en) * 2007-05-11 2016-11-22 E. I. Du Pont De Nemours And Company Method for exchanging heat in a vapor compression heat transfer system and a vapor compression heat transfer system comprising an intermediate heat exchanger with a dual-row evaporator or condenser
CN101688817A (zh) * 2007-06-21 2010-03-31 纳幕尔杜邦公司 用于热传递系统的渗漏检测的方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122619A (zh) * 2010-12-14 2011-07-13 成都方舟微电子有限公司 赝超晶格功率半导体器件结构及其实现方法
CN102916136A (zh) * 2011-08-03 2013-02-06 伊格尼斯创新公司 有机发光二极管及其制造方法
CN102916136B (zh) * 2011-08-03 2017-03-01 伊格尼斯创新公司 有机发光二极管及其制造方法
CN105895672A (zh) * 2015-01-26 2016-08-24 东莞市中镓半导体科技有限公司 一种降低氮化镓基电子器件外延应力的离子注入改善型衬底
CN107871661A (zh) * 2016-09-22 2018-04-03 英飞凌科技股份有限公司 用于分割半导体装置的方法和半导体装置
CN107871661B (zh) * 2016-09-22 2021-10-12 英飞凌科技股份有限公司 用于分割半导体装置的方法和半导体装置
CN112349730A (zh) * 2019-08-07 2021-02-09 格芯公司 在一个或多个埋置多晶层上方的鳍式场效应晶体管
CN113024277A (zh) * 2021-03-03 2021-06-25 西南科技大学 高密度层错的碳化硅材料及其制备方法
CN114525589A (zh) * 2022-02-17 2022-05-24 上海集成电路材料研究院有限公司 利用离子注入释放单晶氮化铝应力的方法
CN114525589B (zh) * 2022-02-17 2024-03-08 上海集成电路材料研究院有限公司 利用离子注入释放单晶氮化铝应力的方法

Also Published As

Publication number Publication date
KR100897321B1 (ko) 2009-05-14
US8829532B2 (en) 2014-09-09
TWI415169B (zh) 2013-11-11
US20110151650A1 (en) 2011-06-23
DE502007001932D1 (de) 2009-12-24
KR20070079563A (ko) 2007-08-07
DE102006004870A1 (de) 2007-08-16
US8383495B2 (en) 2013-02-26
JP2007208268A (ja) 2007-08-16
EP1816672B1 (de) 2009-11-11
CN100578735C (zh) 2010-01-06
EP1816672A1 (de) 2007-08-08
JP4979399B2 (ja) 2012-07-18
US20070176210A1 (en) 2007-08-02
SG134290A1 (en) 2007-08-29
TW200733195A (en) 2007-09-01

Similar Documents

Publication Publication Date Title
CN100578735C (zh) 半导体层结构以及用于制备半导体层结构的方法
KR100832152B1 (ko) 반도체 헤테로구조, 반도체 헤테로구조의 형성방법 및 반도체 헤테로구조를 포함하는 절연층 위의 스트레인층 웨이퍼
JP4446424B2 (ja) 緩和ＳｉＧｅ基板の製造方法
KR100934037B1 (ko) 반도체 헤테로구조물 제조방법
CN104051232B (zh) 具有AlzGa1‑zN层的半导体晶片及其制造方法
KR101971597B1 (ko) 웨이퍼 및 박막 제조 방법
US9576793B2 (en) Semiconductor wafer and method for manufacturing the same
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
TWI569444B (zh) 高品質ＧａＮ高電壓矽異質結構場效電晶體
KR20100124334A (ko) 질화갈륨 또는 질화알루미늄갈륨 층을 제조하는 방법
KR100611108B1 (ko) 박막 형성 방법
KR20140055338A (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP4511378B2 (ja) ＳＯＩ基板を用いた単結晶ＳｉＣ層を形成する方法
CN107210195A (zh) 包括单晶iiia族氮化物层的半导体晶圆
JP5139567B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP2013093515A (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板とその製造方法
TWI705480B (zh) 於載體基板上製造裝置的方法及載體基板上的裝置
GB2534357A (en) Wafer bow reduction
KR102165615B1 (ko) 에피택셜 웨이퍼
KR101129513B1 (ko) 실리콘적층 사파이어 박막의 제조방법
US20220115228A1 (en) Method of fabricating gallium nitride substrate using ion implantation
KR102128495B1 (ko) 에피택셜 웨이퍼
KR20160063360A (ko) 반도체 웨이퍼 및 반도체 웨이퍼의 제조 방법
KR100972605B1 (ko) 실리콘적층 사파이어 박막의 제조방법 및 이에 의하여제조된 실리콘적층 사파이어 박막
KR100843741B1 (ko) 실리콘적층 사파이어 박막의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100106